DE3523787C2 - - Google Patents

Description

Die Erfindung betrifft einen Phasen- und Frequenzde­ tektor nach dem Oberbegriff des Patentanspruches für den Phasen- und Frequenzunterschied zwischen zwei Ein­ gangssignalen, der je nach Voreilung des einen oder anderen Eingangssignales an einem von zwei Ausgängen ein Rechteckwellensignal mit einem zum Phasenunter­ schied der Eingangssignale proportionalen Tastverhält­ nis erzeugt, wobei das Tastverhältnis für Phasenunter­ schiede über 360° auf 1 festgehalten wird.

Solche Phasen- und Frequenzdetektoren werden für die Signalanalyse, im Bereich der digitalen Kommunikation und insbesondere zur Frequenzsynthese benötigt. In der US-PS 43 60 788 ist ein Anwendungsbeispiel beschrie­ ben, das sich auf die Frequenzsynthese bezieht und bei welchem ein solcher Phasen- und Frequenzdetektor zusammen mit einem Oszillator in einer phasenstarren Schleife arbeitet. Andere Anwendungsfälle gehen aus dem Buch "Phase Lock Techniques", Gardner, Floyd M., Verlag John Wiley & Sons, 2. Auflage 1979, Kapitel 9, hervor.

Aus der Zeitschrift "Elektronik", 1979, Heft 21, Sei­ ten 85+86, dort Bild 2 und zugehörige Beschreibung, ist ein Phasen- und Frequenzdetektor mit den Merkma­ len des Oberbegriffes des Patentanspruches bekannt, bei dem das Tastverhältnis des erzeugten Rechteckwel­ lensignales auf dem Wert 1 festgehalten wird, wenn und solange der Phasenunterschied der Eingangssignale 360° überschreitet. Aufgrund dessen hat der bekannte Phasen- und Frequenzdetektor eine größere Bandbreite und größere Frequenzempfindlichkeit als solche Phasen- und Frequenzdetektoren, bei denen das Tastverhältnis für Phasenunterschiede über 360° nicht auf 1 festge­ halten wird. Jedoch ist der hierfür benötigte bauliche Aufwand bei dem bekannten Phasen- und Frequenzdetektor sehr groß. Insgesamt umfaßt er vier Flip-Flops, zwei Modulo-2-Zähler, die ebenfalls durch je ein Flip-Flop gebildet sind, sowie mehrere Verknüpfungsglieder.

Der Erfindung liegt die Aufgabe zugrunde, den bauli­ chen Aufwand des bekannten Phasen- und Frequenzdetek­ tors unter Beibehaltung der Detektorkennlinie zu ver­ einfachen.

Diese Aufgabe löst der im Patentanspruch gekennzeich­ nete Phasen- und Frequenzdetektor.

Der erfindungsgemäße Phasen- und Frequenzdetektor be­ nötigt insgesamt nur vier Flip-Flops und drei Verknüp­ fungsglieder. Die Gesamtschaltung ist einfacher als die des bekannten Detektors. Trotzdem hat er die glei­ che, vorteilhafte Detektorkennlinie mit Festhaltung des Tastverhältnisses auf 1 für Phasenunterschiede der Eingangssignale über 360°.

Im folgenden ist die Erfindung mit weiteren vorteil­ haften Einzelheiten anhand eines schematisch darge­ stellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigt

Fig. 1 das Schaltbild eines Phasen- und Frequenz­ detektors;

Fig. 2 einen Impulsplan für den Phasen- und Fre­ quenzdetektor nach Fig. 1.

Der erfindungsgemäße Phasen- und Frequenzdetektor ge­ mäß Fig. 1 beruht auf der gleichen Grundschaltung wie der bekannte Phasen- und Frequenzdetektor gemäß der Zeitschrift "Elektronik", a. a. O., vgl. dort auch Bild 1. Die Grundschaltung 12 ist in Fig. 1 gestri­ chelt umrahmt: Zwei flankengetriggerte Flip-Flops 20 und 22 erhalten an ihren Taktanschlüssen je ein Ein­ gangssignal V bzw. R. Die Eingangssignale V und R sind digitale bzw. Rechtecksignale mit verschiedenen Fre­ quenzen und Phasen, deren Phasen- und Frequenzunter­ schied ermittelt werden soll. Die Dateneingänge D der beiden Flip-Flops 20 und 22 sind mit einem konstanten Signal beaufschlagt, das den Schaltwert "1" hat. Die Q-Ausgangsanschlüsse der beiden Flip-Flops 20 und 22 sind über ein gemeinsames UND-Glied 24 mit den Rück­ stellanschlüssen R der beiden Flip-Flops verbunden.

Es sei angenommen, daß anfangs beide Flip-Flops 20 und 22 gelöscht sind. Je nachdem, welches der beiden Eingangssignale voreilt, wird das eine oder das an­ dere der beiden Flip-Flops durch die nächste anstei­ gende bzw. positiv gehende Flanke des Eingangssignales getriggert, wodurch sein Q-Ausgangsanschluß den Schalt­ wert "1" des Dateneingangs D annimmt. Mit einer dem Phasen- und Frequenzunterschied der beiden Eingangs­ signale entsprechenden Verzögerung wird anschließend das andere Flip-Flop in gleicher Weise getriggert. Da nun aber beide Eingänge des NAND-Gliedes 24 den Schaltwert "1" haben, werden beide Flip-Flops durch das entsprechende Ausgangssignal des NAND-Gliedes 24 sofort zurückgesetzt. Eilt das Eingangssignal V vor, führt dementsprechend das Flip-Flop 20 an seinem Q- Ausgangsanschluß ein Rechtecksignal, dessen Tastver­ hältnis dem Phasenunterschied beider Eingangssignale entspricht; eilt das Eingangssignal R vor, führt das andere Flip-Flop 22 ein solches Rechtecksignal. Beide Flip-Flops haben außerdem jeweils einen -Ausgangsan­ schluß, an dem sie jeweils ein komplementäres Ausgangs­ signal abgeben.

Um zu erreichen, daß das Tastverhältnis der Ausgangs­ signale auf dem Wert "1" festgehalten wird, wenn die Phasendifferenz der beiden Eingangssignale 360° er­ reicht und überschreitet, ist die Grundschaltung 12 um zwei weitere Flip-Flops 64 und 66 sowie zwei NOR- Glieder 68 und 70 erweitert.

Das flankengetriggerte Flip-Flop 64 ist dem Flip-Flop 20 zugeordnet. An seinem Taktanschluß erhält es das gleiche Eingangssignal V. Die beiden inversen -Aus­ gangsanschlüsse der Flip-Flops 20 und 64 sind mit den beiden Eingangsanschlüssen des NOR-Gliedes 68 verbun­ den. An den Ausgang U dieses NOR-Gliedes 68 ist der Dateneingang D des Flip-Flops 64 angeschlossen. Dem Rückstellanschluß R des Flip-Flops 64 ist ein Tiefpaß­ filter R-C vorgeschaltet. Über dieses ist der Rückstell­ anschluß mit dem inversen -Ausgangsanschluß des an­ deren Flip-Flops 22 der Grundschaltung 12 verbunden, welches das andere Eingangssignal R erhält.

Das weitere Flip-Flop 66 ist dem Flip-Flop 22 zugeord­ net und bildet zusammen mit dem zweiten NOR-Glied 70 einen Schaltungsteil, der genau analog zu dem zuvor beschriebenen Schaltungsteil mit Flip-Flop 64 und NOR- Glied 68 ist.

Die Ausgangsanschlüsse U und L der NOR-Glieder 68 bzw. 70 bilden die beiden Ausgänge des Phasen- und Frequenz­ detektors. Die Ausgänge können z. B. an die beiden Ein­ gänge einer Differenzschaltung 34 angeschlossen sein, deren Ausgangssignal einer Integrierschaltung 36 zuge­ führt wird. Diese liefert eine entsprechende, gemit­ telte Ausgangsspannung V ₀.

Anhand des Impulsplanes gemäß Fig. 2 wird die Wirkungs­ weise des Detektors erläutert. Der Impulsplan zeigt von oben nach unten das Eingangssignal V, das Ausgangs­ signal a am -Ausgangsanschluß des Flip-Flops 64, das Ausgangssignal b am -Ausgangsanschluß des Flip-Flops 20, das Ausgangssignal c des NOR-Gliedes 68 (Datensig­ nal für Flip-Flop 64), das Rückstellsignal d für Flip- Flop 20, das Rückstellsignal e für Flip-Flop 64 und das Eingangssignal R. Im Hinblick auf die Analogie wird nur der obere Schaltungsteil betrachtet, der dem Flip-Flop 20 zugeordnet ist. Der untere, dem Flip- Flop 22 zugeordnete Schaltungsteil arbeitet in gleicher Weise.

Ausgegangen wird von dem Zustand, in dem beide Flip- Flops 20 und 22 von einem kurzen Rückstellimpuls 76 gerade gelöscht bzw. zurückgestellt worden sind. Au­ ßerdem sollen auch die Flip-Flops 64 und 66 gelöscht sein. Dann führen alle -Ausgangsanschlüsse den Schalt­ wert "1", namentlich haben die Ausgangssignale a und b den Schaltwert "1". Dies bedeutet Schaltwert "0" für das Signal c am Ausgang des NOR-Gliedes 68 bzw. am Dateneingang D des Flip-Flops 64. Bei der nächsten positiv gehenden Flanke 72 des Eingangssignales V wech­ selt das Ausgangssignal b in der zuvor für die Grund­ schaltung 12 beschriebenen Weise auf den Schaltwert "0" - wie bei 74 gezeigt. Entsprechend nimmt das Sig­ nal c den Sollwert "1" an - wie bei 75 gezeigt -. Das Ausgangssignal a bleibt jedoch weiter auf dem Schaltwert "1" - wie bei 73 gezeigt -, weil der Schalt­ wert am Dateneingang des Flip-Flops 64 (Signal c) erst nach der Flanke 72 des Eingangssignales V gewech­ selt hat. Tritt nun eine weitere positiv gehende Flan­ ke 77 des Eingangssignales V auf, bevor das andere Eingangssignal R positiv geht, bedeutet dies, daß der Phasenunterschied zwischen den beiden Eingangssigna­ len V und R größer als 360° ist. Der Impulsplan zeigt diese Situation. Die Flanke 77 ändert nicht den Zu­ stand des Flip-Flops 20 und damit des Ausgangssigna­ les b. Beim Flip-Flop 64 jedoch führt sie aufgrund des inzwischen geänderten Schaltwertes am Datenein­ gang D zum Schaltwert "0" des Ausgangssignales a - wie bei 78 dargestellt. Das Ausgangssignal c des NOR-Gliedes 68 ist dadurch "eingerastet". Es bleibt unabhängig vom Zustand des Signales b auf dem Schalt­ wert "1" solange, bis das Flip-Flop 64 rückgestellt wird. Dementsprechend hat die nachfolgende Rückstel­ lung des Flip-Flops 20 durch die nächste positiv ge­ hende Flanke des zweiten Eingangssignales R (gestri­ chelter Bereich beim Signal b) keinen Einfluß auf das Ausgangssignal c. Dessen Schaltwert bleibt trotz der Rückstellung "1". Dies hört erst auf, wenn der Phasen­ unterschied zwischen den Eingangssignalen wieder klei­ ner als 360° wird, mit anderen Worten das Eingangs­ signal R vorzueilen beginnt. Dann wird das Flip-Flop 22 für eine gewisse Zeit gesetzt und das Signal e an seinem -Ausgangsanschluß geht dementsprechend auf den Schaltwert "0" - wie bei 79 gezeigt -. Dadurch wird das Flip-Flop 64 gelöscht, so daß das NOR-Glied 68 nunmehr wieder das Ausgangssignal b vom Flip-Flop 20 in inverser Form als Ausgangssignal c führt. Am Ausgang U des Detektors ergibt sich dementsprechend ein Signal, das bei Voreilung des Eingangssignales V um weniger als 360° mit seinem Tastverhältnis den Phasenunterschied zum Eingangssignal R angibt und bei einer Voreilung von 360° und mehr fest auf dem Schalt­ wert "1" verharrt. In gleicher Weise verhält sich das Signal am Ausgang L des Detektors bei Voreilung des Eingangssignales R. Das Ausgangssignal V ₀ der Inte­ grierstufe 36 bleibt dementsprechend auf einem posi­ tiven Maximalwert bei Voreilung des Eingangssignales V von 360° und mehr, auf einem negativen Minimalwert bei Voreilung des Eingangssignales R von 360° und mehr, und bewegt sich zwischen diesen beiden Extremwerten bei Phasenverschiebungen von weniger als 360°.

Claims (1)

1. Phasen- und Frequenzdetektor für den Phasen- und Fre­ quenzunterschied zwischen zwei Eingangssignalen (V; R), der je nach Voreilung des einen oder anderen Ein­ gangssignales (V; R) an einem von zwei Ausgängen (U; L) ein Rechteckwellensignal mit einem zum Phasenunter­ schied der Eingangssignale (V; R) proportionalen Tast­ verhältnis erzeugt, wobei das Tastverhältnis für Phasen­ unterschiede über 360° auf 1 festgehalten wird, mit zwei ersten flankengetriggerten Flip-Flops (20; 22), die an ihren Taktanschlüssen je eines der Eingangs­ signale (V; R) erhalten und deren Q-Ausgangsanschlüsse über ein gemeinsames NAND-Glied (24) mit ihren Rück­ stellanschlüssen (R) verbunden sind, mit zwei weiteren flankengetriggerten Flip-Flops (64; 66), die an ihren Taktanschlüssen je eines der Eingangssignale (V; R) erhalten, und mit zwei Verknüpfungsgliedern (68; 70), deren zwei Eingangsanschlüsse jeweils mit zwei gleich­ artigen Ausgangsanschlüssen () von zwei das gleiche Eingangssignal erhaltenden Flip-Flops (20; 64 bzw. 22; 66) verbunden sind, dadurch gekennzeichnet, daß die Rücksetzanschlüsse (R) der weiteren Flip-Flops (64; 66) jeweils mit dem -Ausgangsanschluß desjenigen ersten Flip-Flops (22; 20) verbunden sind, welches das jeweils andere Eingangssignal erhält, daß die weiteren Flip-Flops (64; 66) Dateneingänge (D) aufweisen, welche jeweils unmittelbar an den Ausgang (U; L) des angesteuerten Verknüpfungsgliedes (68; 70) angeschlossen sind, und daß die Verknüpfungsglieder NOR-Glieder (68; 70) sind, deren Ausgangsanschlüsse die Ausgänge (U; L) des Detektors darstellen.