DE2010366A1 - Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher - Google Patents

Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher

Info

Publication number
DE2010366A1
DE2010366A1 DE19702010366 DE2010366A DE2010366A1 DE 2010366 A1 DE2010366 A1 DE 2010366A1 DE 19702010366 DE19702010366 DE 19702010366 DE 2010366 A DE2010366 A DE 2010366A DE 2010366 A1 DE2010366 A1 DE 2010366A1
Authority
DE
Germany
Prior art keywords
voltage
potential
current
row
destroyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702010366
Other languages
English (en)
Other versions
DE2010366B2 (de
DE2010366C3 (de
Inventor
James Teh-Zen Walnutport Pa. Koo (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2010366A1 publication Critical patent/DE2010366A1/de
Publication of DE2010366B2 publication Critical patent/DE2010366B2/de
Application granted granted Critical
Publication of DE2010366C3 publication Critical patent/DE2010366C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Description

: · 201.0386
WESTERN ELECTRIC COMPANY Incorporated ' J. T.Kob
New York, N. Y., 10007, VStA - ■ " -
. Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedänzspeieher
Die Erfindung betrifft nur zum Ablesen bestimmte Speicher, die Impedanzelemente verwenden. .
Nur zum Ablesen bestimmte Speichermatrizen mit Impedanzelementen, die Reihen- und Spaltenkreise der Matrizen verbinden, sind bekannt. Die Verwendung derartiger, nur zum Ablesen bestimmter Speicher wurde bisher verhindert, da ihre Herstellung vergleichsweise kostspielig war. Es ist zweckmäßig, die Herstellung der gewünschten Informationsfiguren zur Zeit der Herstellung der Speicher vorzunehmen. Für ein System mit integrierten Schaltkreisen ist es notwendig, verschiedene Masken zur Bildung jeder anderen Informations figur zu verwenden.
Einige" nur zum Ablesen bestimmte Speicher wurden mit allen möglichen Kreuzpunkten hergestellt, wobei die gewünschte Speicherung durch selektives Zerstören von Speicherkreuzpunkten
0.04139/19/18
erhalten wurde. Dies kann durch Zuführen eines ausreichenden Stroms zum Zerstören eines Schaltelements in einem gewählten Kreuzpunkt geschehen, z. B. durch Verdampfen des Elements in der Art einer Sicherung. Jedoch ist es für einen derartigen Speicher notwendig, als integralen Bestandteil irgendein Mittel einzusetzen, um das Fließen eines Stroms über Fremdwege in der Speichermatrix zu verhindern. Wenn dies nicht geschieht, verringern derartige Fremdwege den Gesamtwiderstand der Matrix, sodaß die Zerstörung einiger nichtgewählter Speicherkreuzpunkte fast sicher ist.
Gemäß einem Aspekt der Erfindung wird ein Verfahren geschaffen zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher, der aus einer Matrix aus Impedanzelementen besteht, die jeweils durch einen Strom ausreichender ψ Größe zerstört werden, wobei das Verfahren daraus besteht,
daß durch wenigstens ein zu zerstörendes Impedanzelement ein Strom von ausreichender Größe zur Zerstörung dieses Elements geleitet wird und daß gleichzeitig alle anderen Impedanzelemente in Wegen, die mit einer Klemme dieses einen Elements verbunden sind, so vorgespannt werden, daß der Strom
009839/1912
in jedem, dieser Wege auf eine Größe begrenzt wird, die nicht ausreicht, um irgendeines der anderen Elemente zu zerstören.
Entsprechend einem weiteren Aspekt der Erfindung wird eine Einrichtung vorgesehen, um dies Verfahren auszuführen, die aus Mitteln besteht, um über wenigstens eins der Impedanzelemente einen Strom von ausreichender Größe zur Zerstörung dieses Elements anzulegen und aus Mitteln, die gleichzeitig mit dem zuletzt erwähnten Mittel in Tätigkeit gesetzt werden, um alle anderen Impedanzelemente in Wegen, die mit einer Klemme dieses einen Elements verbunden sind, so vorzuspannen, um den Strom in jedem derartigen Weg auf eine Größe zu begrenzen, die nicht ausreicht, um irgendeines der anderen Elemente zu zerstören.
Zweckmäßigerweise werden dann Impedanzmatrizen für nur zum Ablesen bestimmte Speieher nach einem gleichmäßigen Schema hergestellt, bei dem zuerst alle Kreuzpunktkreise gebildet werden. Eine Übereinstimmung mit der Speicherung gewünschter Informationen kann dann in dem Feld mit Hilfe von Zugriffskreisen erhalten werden, die den Kreisen gleichen,
009839/1912
die normalerweise von Datenverarbeitungssystemen verwendet werden., die derartige, nur zum Ablesen bestimmte Speicher benutzen.
Die hier in Aussicht genommene Benutzung einer Speicher matrix vorspannungsanordnung ergibt Sicherheitsgrenzen bis zu zu 1.
Vorzugsweise werden die Vorspannungswerte für die verschiedenen Speicherreihen-und Spaltenschienenkreise in einer vorprogrammierten Folge angelegt, um eine zufällige Zerstörung nichtgewählter Speicherkreuzpunktkreise zu verhindern.
Nachfolgend wird die Erfindung anhand der beigefügten Zeichnungen beschrieben. Es zeigen:
^ Fig. 1 teilweise in Block- und Leitungsdiagrammform
und teilweise in schematischer Form eine Speicher-Einschreibeanordnung gemäß der Erfindung und
Fig. 2 eine Reihe von Spannungsdiagrammen, die die Arbeitsweise der Erfindung erläutern.
009839/1912
In Fig. 1 enthält die Impedanzmatrix 10 die Reihenschienenkreise 11, 12 und 13 und die Spaltensehienenkreise 16, 17 und 18, die senkrecht zu den erwähnten Reihenkreisen angeordnet sind. Jeder Schnittpunkt der Reihen- und der Spaltenkreise definiert einen Speichermatrixkreuzpunkt, wobei die jeweiligen Reihen- und Spaltenkreise an jedem derartigen Kreuzpunkt durch Impedanz elemente verbunden sind. Diese Elemente sind in der Zeichnung durch die Widerstände 19 dargestellt. Die Matrix 10 ist somit in der Tat ein Widerstandsnetzwerk, das so geschaltet ist, daß vielfache, beidseitig leitende Stromwege zwischen den Klemmen jedes der Widerstände gebildet werden. Die Matrix wird zunächst durch herkömmliche Verfahren hergestellt, vorteilhafterweise durch integrierte Schaltkreisverfahren derart, daß sie die verschiedenen Widerstandselemente 19 enthält, die sämtlich im wesentlichen den gleichen Widerstandswert haben und die zwischen jeden Reihenkreis und jeden durch den Reihenkreis geschnittenen Spaltenkreis geschaltet sind. Das Widerstandsmaterial und die Widerstandswerte werden durch die Art der Anwendung der Matrix bestimmt, doch haben die Widerstände eine vorbestimmte Grenze der Zerstörungsspannung, bei der ein durch den Widerstand fließender Strom die Zerstörung verursacht, lh Fig. 1
009839/1912
sind nur sechs Schienen und neun Widerstände 19 (nur zwei der Widerstände sind durch Bezugszahlen bezeichnet) einer Widerstandsmatrix dargestellt, doch ist eine größere Matrixanordnung schematisch durch die Weiterführung der Schienenkreise 11-13 nach rechts und der Kreise 16-18 nach oben über die dargestellten Widerstände 19 hinaus angedeutet.
Der letztliche Benutzer einer derartigen Matrix besitzt in seinem programmgesteuerten Datenverarbeitungssystem eine Zentralsteuerung 20, ein Reihenregister 21 und ein Spaltenregister 22. Das Datenverarbeitungssystem wird vorteilhafterweise zum Einschreiben von Informationen in die Matrix 10 verwendet, doch können auch von Hand betätigte Spannungsanordnungen für die Einschreibeoperation benutzt werden. Vollständige Einzelheiten der zentralen Steuerung und der beiden Register wie auch des gesamten Datenverarbeitungssystems sind nicht dargestellt, da hierfür verschiedene Formen bekannt sind und da sie keinen Teil der Erfindung bilden. Die Register 21 und 22 enthalten vorteilhafterweise z. B. eine Anordnung von bistabilen Flip-Flop-Schaltungen, wie die im Reihenregister 21 dargestellten Schaltungen 23.
009839/1912
Im Register 21 ist für jeden Reihenkreis und im Register 22 für jeden Spaltenkreis eine Flip-Flop-Schaltung vorgesehen.
Jede Flip-Flop-Schaltung im Reihenr.egister 21 enthält eine Ausgangsverbindung, "die mit einem entsprechenden Reihenkreis in der Matrix 10 verbunden ist. Diese Ausg'angsverbindungen liegen vorteilhafterweise auf einem Spannungspegel V
V
von z. B. 10 Volt oder auf einem.Spannungspegel -s— ,- und zwar je nach dem binären Zustand der Flip-Flop-Schaltung, der durch die zentrale Steuerung 20 bestimmt wird. Die Flip-Flop-Schaltungen des Registers 22 enthalten ebenso Ausgangsverbindungen, die mit den jeweiligen Spaltenkreisen der Matrix 10 verbunden sind, wobei diese Verbindungen vorteilhafterweise
2V
entweder auf der Erde Vgnd oder auf einer Spannung —
3
liegen, die durch die zentrale Steuerung 20 bestimmt ist.
Sämtliche obenerwähnten Flip-Flop-Schaltungen sind in bekannter Weise so eingerichtet, daß sie als Spannungsquellen wirken, um die angegebenen Ausgangsspannungen bei verschiedenen Ausgangsstrompegeln zu liefern, die durch den in der Matrix vorhandenen Widerstandswert bestimmt sind.
009839/1912
Die zentrale Steuerung 20 enthält ein Einschreibeprogramm, um vorbestimmte, binäre, kodierte Informationswörter in ausgewählten Reihen der nur zum Ablesen bestimmten Speichermatrix 10 zu erzeugen. Wenn auch ein einzelnes Wort bei einem einzelnen gleichzeitigen Anlegen aller Spannungen eingeschrieben werden kann, so wird doch vorteilhafterweise ein programmiertes Anlegen verwendet, wie es hier beschrieben wird.
Die Einzelheiten der Programmdekodierung und des Zugriffs sind bekannt, sie werden hier nur soweit betrachtet, wie es notwendig ist, um die Arbeitsweise der Fig. 1 zu beschreiben. Entsprechend der Informations kodier ung stellt das Vorhandensein eines Widerstands an einem ausgewählten Kreuzpunkt eine binäre NULL dar, während das NichtVorhandensein eines Widerstands eine binäre EINS darstellt. Die Programmfolge ist durch die Spannungsdiagramme der Fig. 2 dargestellt. Die zentrale Steuerung 20 bewirkt zunächst, daß alle Flip-Flop-Schaltungen der Register 21 und 22 zurückgestellt werden, um an ihren mit den Matrixreihen- und Spaltenkreisen verbundenen Ausgangsverbindungen die kleinere der verfügbaren Ausgangs-
009839/1912
Spannungen zu liefern. So legt das Register 21 zunächst zur Zeit null in Fig. 2 die Spannung -an sämtliche Reihenkreise 11-13 an, während das Register 22 in gleicher Weise die Erdbezugs spannung an sämtliche Spaltenkreise 16-18 anr legt.
Während der zweiten Stufe im Einschreibeprogramm werden ausgewählte Flip-Flop-Schaltungen des Registers 22 zur Zeit
t. eingestellt, um entsprechend der einzuschreibenden Infor-
2V
mation die Spannung — an die entsprechenden Spaltenkreise anzulegen. Es sei angenommen, daß ein binäres Wort in die Reihe des Kreises 12 in der Matrix 10 eingeschrieben werden soll und daß das Wort die Ziffern 0-1-1 in den drei dargestellten Bit-Positionen ana weitesten links enthält. Die beiden Widerstände, die die Reihenschaltung 12 und die Spaltenkreise 17 und verbinden, müssen zerstört werden. Diese Widerstände sind in Fig. 1 gestrichelt dargestellt. Die Flip-Flop-Schaltung des Registers 22, die mit. dem Spaltenkreis 16 verbunden ist, wird eingestellt, um die Spannung an diesem Spaltenkreis von der
2V
Erde auf die Spannung — gegenüber der Erde anzuheben.
Die Flip-Flop-Schaltungen des Registers, die mit den Spalten
- 10 -
009839/1912
17 und 18 verbunden sind, verbleiben im rückgestellten Zustand und halten die Spaltenkreise 17 und 18 auf Erdpotential. Diese Bedingungen für die Spaltenkreise, welche die Information darstellen, können durch die Zentralsteuerung
20 in einer Folge von Operationen auf die jeweiligen Spaltenkreise oder gleichzeitig in einer Anlegung eines parallelen Bit-Signals hergestellt werden.
Während der dritten Stufe des Programms zur Zeit t stellt die Zentralsteuerung 20 die Flip-Flop-Schaltung des Registers
21 ein, die mit dem Reihenkreis 12 verbunden ist, in den die Information einzuschreiben ist. Diese Flip-Flop-Schaltung hebt die Vorspannung an diesem Reihenkreis von der Spannung — auf die Spannung V an. Die Reihenkreise 11 und 13 bleiben mit der Spannung — vorgespannt. An dieser Stelle wird die Ge samt spannung V an die gestrichelt dargestellten Widerstände 19 angelegt, die den Reihenkreis 12 mit den Spaltenkreisen 17 und 18 verbinden. Diese Spannung reicht aus, um einen Strom, der den zerstörenden Stromwert übersteigt, an diese Widerstandskreuzpunkte anzulegen, wobei diese zerstört werden. Dieser Strom reicht jedoch bekanntermaßen nicht aus, um
- 11 -
009839/1912
- Mr-
JA
irgendwelche Matrixschienenkreise schädlich zu beeinflussen.
Nachdem die zwei ausgewählten Widerstände zerstört sind, bleiben die angelegten Spannungen eine begrenzte Zeitlang erhalten, bevor sie entfernt werden können. Bei der beschriebenen Widerstandsmatrix sind vielfache Kriechstrdmwege zwischen den Klemmen vorhanden, an denen ausgewählte Kreuzpunktwiderstände 19 von der Reihe 12 zu den Spalten 17 und 18 bestehen. Alle diese Stromwege sind zweiseitig, da in den Schienen oder den Kreuzpunkten der Matrix keine einseitigen Leitungselemente vorhanden sind. Im ungünstigsten Fall enthalten die Kriechstromwege einen einzigen,nicht gewählten Widerstand 19 in Reihe mit einem Netzwerk aus anderen, nicht gewählten Widerständen 19, sodaß der einzige Widerstand den vollen angelegten Strom führen muß.
Das Einschreiben von 0-1-1 im dargestellten Teil der Reihe
3 läßt einen Matrixwiderstandswert von etwa IjR zurück, wobei R der Widerstandswert eines einzelnen Widerstands 19 ist, wenn zwei Kreuzpunktwiderstände zur gleichen Zreit zerstört werden. Der entstehende Strom ist zu klein, um irgendwelche
- 12 -
009839/1912
Jt
weiteren Widerstände zu zerstören , sogar ohne die Anwendung der vorliegenden Erfindung. Wenn man jedoch die vollständige Matrix ohne Anwendung der Erfindung betrachtet und wenn man weiter den schnellen Vorgang der gleichzeitigen Zerstörung aller ausgewählten Widerstände 19 annimmt, wächst die Gefahr der Zerstörung nicht ausgewählter Widerstände 19 stark an. Wenn man einen langsameren Vorgang zum Schreiben der Matrix betrachtet, wird gleichzeitig ein einziger Widerstand zerstört, wobei gezeigt werden kann, daß der Matrixwiderstandswert im ungünstigsten Fall nach Zerstörung der ausgewählten Kreuzpunktwiderstände durch den Ausdruck
gegeben ist, wobei R der Widerstandswert eines einzelnen Kreuzpunktwiderstands 19 und η die Gesamtzahl der Matrix-P spaltenkreise ist. Somit sind in dem in Fig. 1 dargestellten
Teil der Matrix drei Spalten vorhanden, wobei der angenäherte Wider stands wert für einen ausgewählten Reihenschienenkreis und einen ausgewählten Spaltenschienenkreis bei gleichzeitiger Zerstörung eines einzigen Widerstands 2R beträgt. Wenn man
009839/1912
eine gesamte Matrix mit nur 21 Spalten betrachtet, wird der Widerstandswert 1, IR, wobei der Widerstandswert sich dem Wert R nähert, wenn die Anzahl der Spalten zunimmt. Gleichzeitig nähert sich der angelegte Strom der zerstörenden Stromgrenze der Kreuzpunktwiderstände. Die Schwierigkeiten, die bei der Kontrolle der Eigenschaften der Widerstände während der Herstellung und bei der Regelung der angelegten Stromwerte während des Einschreibens für die Zerstörung eines ausgewählten Widerstands mit dem Widerstands wert R. auftreten, ohne nicht ausgewählte Widerstände zu zerstören, sind offensichtlich. Diese Schwierigkeiten machen das Risiko einer fehlerhaften Zerstörung unzulässig groß.
Andererseits werden bei Verwendung einer Ausführung der Erfindung die nicht ausgewählten Spaltenkreise auf die Spannung
■s— und die nicht ausgewählten Reihenkreise auf die Spannung
V_ vorgespannt. Die Spannungsdifferenz an allen nicht ausge-
wählten Kreuzpunkt wider ständen 19 ist somit notwendigerweise
V
auf den Wert — begrenzt. Unbeschadet des Aufbaues des Wider- Standsnetzwerks bleibt die Begrenzung. Dementsprechend kann üblicherweise nur ein Bruchteil ds s zerstörenden Stroms durch die nicht ausgewählten Kreuzpunkt wider stände fließen, wobei
009839/1912
er zu klein ist, um nicht ausgewählte Widerstände zu zerstören.
Man erkennt ferner in Fig. 2, daß dort eine feste Polaritätsbeziehung unter den Spannungsdifferenzen an verschiedenen Gruppen von nicht ausgewählten Kreuzpunktwiderständen besteht. So werden alle Widerstände , die mit einem ausgewählten Reihenoder Spaltenkreis verbunden sind, so vorgespannt, daß ihre Reihenklemmen positiv im Bezug auf ihre Spaltenklemmen sind. Jedoch sind alle anderen Kreuzpunktwiderstände so vorgespannt, daß ihre Reihenklemmen negativ im Bezug auf ihre Spaltenklemmen sind.
Die herkömmlichen elektrischen Schaltungsgleichungen zeigen, daß die Energievernichtung in nicht ausgewählten Kreuzpunktwidern
V ständen, die einer Spannungsdifferenz von -r- unterworfen sind,
ein Neuntel der Energievernichtung in ausgewählten Kreuzpunkt- w widerständen beträgt, die der Spannungsdifferenz V unterworfen
sind. Es ist daher ein Sicherheits Spielraum von 9 zu 1 verfügbar, wenn festgelegt wird, welche Stromwerte und welcher Grad der Spannungsregelung erforderlich wird, um eine fehlerhafte Zer störung von Kreuzpunktwiderständen zu vermeiden. Es können
- 15 -
009839/1912
- -JrfT-
selbstverständlich andere Spannung s verhältnis se als die in Fig. 2 angegebenen verwendet werden,-um die Werte der Vorspannungen der Reihen- und Spaltenkreise festzulegen. Jedoch liefert bei Anordnungen, wie sie beschrieben wurden, bei denen drei Spannungspegel zusätzlich zu einem Bezugspegel
V erforderlich sind, die Verwendung der Spannungen V, — und
-— den optimalen Siehe rhe its Spielraum von 9 zu 1.
Nach Zerstörung der ausgewählten, gestrichelt dargestellten Widerstandskreuzpunkte, wie sie oben dargelegt wurde, bewirkt das Programm, daß die Flip-Plop-Schaltungen ,der Register 21 und 22 rückgestellt werden, um zu den Zeiten t und t sicher zu sein, daß keine nicht ausgewählten Widerstände zerstört werden. Danach wird die Information in andere Reihen der Matrix 10 durch die gleichen Verfahren eingeschrieben, um ausgewählte Kreuzpunkte auf eine Spannungsdifferenz V vorzuspannen> während nicht ausgewählte Kreuzpunkte auf eine Spannungsdifferenz — vorgespannt werden.
00983971912

Claims (7)

PATENTANSPRÜCHE
1. Verfahren zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher, der aus einer Matrix aus Impedanzelementen besteht, die jeweils durch einen Strom von ausreichender Größe zerstört werden, wobei das Verfahren daraus besteht, daß
P durch wenigstens ein zu zerstörendes Impedanz element
ein Strom von ausreichender Größe zur Zerstörung dieses Elements geleitet wird, dadurch gekennzeichnet, daß gleichzeitig hiermit alle anderen Elemente in Wegen, die mit einer Klemme dieses einen Elements verbunden sind, so vorgespannt sind, daß der Strom in jedem derartigen Weg auf eine Größe begrenzt wird, die nicht ausreicht, um irgendeines der anderen Elemente zu zer-
k stören.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein erstes Potential an einen Reihenleiter angelegt wird und ein zweites Potential an den oder jeden Spaltenleiter, der mit dem einen Reihenleiter durch
009839/1912
Λ-
ein zu zerstörendes Impedanzelement verbunden ist, daß ferner ein drittes Potential , das zwischen dem ersten und dem zweiten Potential liegt, an alle Reihenleiter außer dem erwähnten einen Reihenleiter angelegt wird, und daß schließlich ein viertes Potential, das zwischen dem ersten und dem dritten Potential liegt, an jeden Spaltenleiter angelegt wird, der das zweite Potential nicht erhält.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zum Einschreiben in,irgendeine Reihe das zweite und das dritte Potential zunächst angelegt werden, daß dann das vierte Potential angelegt wird, und daß danach das erste Potential gleichzeitig nur an einem Reihenleiter angelegt wird,
4. Einrichtung zur Durchführung eines Verfahrens nach Anspruch 1, bestehend aus Mitteln (21), um über wenigstens eins der Impedanzelemente einen Strom (entsprechend V-Vgnd) von ausreichender Größe zur Zerstörung dieses Elemente anzulegen, gekennzeichnet durch Mittel (21), die gleichzeitig mit den zuletzt erwähnten Mitteln in
- 18 -
009839/1912
201036S
Tätigkeit gesetzt werden, um alle anderen Impedanzelemente in Wegen, die mit einer Klemme des einen Elements verbunden sind, vorzuspannen (V - Vgnd oder
V - 2V), um den Strom in jedem derartigen Weg auf eine "3 3
Größe zu begrenzen, die nicht ausreicht, um irgendeines
der anderen Elemente zu zerstören.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Mittel zum Anlegen eines Stroms Mittel (23) umfassen, um ein zu zerstörendes Impedanzelement auf eine erste Polarität (V-Vgnd) relativ zu einem mit ihm verbundenen Spaltenleiter zu bringen, ferner dadurch, daß die Mittel zum Vorspannen Mittel (22, 23) umfassen, um mit den Mitteln zum Anlegen des Stroms zusammenzuwirken, um jedes Impedanz element, das nicht zerstört werden soll und das mit einem Reihen- oder Spaltenleiter verbunden ist, der auch mit dem Impedanzelement verbunden ist, auf die erste Polarität (V- 2V ) relativ zu dem
3 Spaltenleiter vorzuspannen, mit dem es verbunden ist, und
um jedes übrige Impedanzelement auf eine zweite Polarität
(V- 2V) relativ zu einem mit ihm verbunden Spaltenleiter 3 3
vorzuspannen.
- 19 -
009839/1912
- w-
/j
6. Einrichtung nach. Anspruch 5, gekennzeichnet durch ein erstes Register (21) aus bistabilen Schaltungen (23), die jeweils mit einem, anderen Reihenkreis verbunden sind und die betätigt werden können, um eine erste Spannung
(V) oder eine zweite, niedrigere Spannung (V_) entspre-
3 chend seinem Zustand anzulegen, der davon abhängt, ob , ein mit ihm verbundenes Impedanzelement zerstört werden soll oder nicht, ferner durch ein zweites Register (22) aus bistabilen Schaltungen, die jeweils mit einem anderen Spaltenkreis verbunden sind, und die betätigt werden können, um eine dritte, noch niedrigere Spannung (Vgnd) oder eine vierte Spannung (2V), die zwischen der ersten
und der. zweiten Spannung liegt, entsprechend seinem Zustand anzulegen, der davon abhängt, ob ein Impedanzelement zerstört werden soll oder nicht, das diesen Spaltenleiter mit einem zweiten Reihenleiter verbindet, damit die erste: Spannung angelegt ist.
7. Einrichtung nach Anspruch 6, gekennzeichnet durch Steuermittel (20), um die Zustände der bistabilen Schaltungen des ersten und des zweiten Registers zu bestimmen derart,
- 20 -
009839/1912
daß zunächst die zweite und die dritte Spannung angelegt werden, dann die vierte Spannung und danach die erste Spannung gleichzeitig nur an einen Reihenleiter angelegt wird.
009839/1912
DE2010366A 1969-03-10 1970-03-05 Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher Expired DE2010366C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80567369A 1969-03-10 1969-03-10

Publications (3)

Publication Number Publication Date
DE2010366A1 true DE2010366A1 (de) 1970-09-24
DE2010366B2 DE2010366B2 (de) 1973-06-20
DE2010366C3 DE2010366C3 (de) 1974-01-24

Family

ID=25192196

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2010366A Expired DE2010366C3 (de) 1969-03-10 1970-03-05 Verfahren und Einrichtung zum Einschreiben von Informationen in einen nur zum Ablesen bestimmten Speicher

Country Status (6)

Country Link
US (1) US3582908A (de)
BE (1) BE747114A (de)
DE (1) DE2010366C3 (de)
FR (1) FR2034784B1 (de)
GB (1) GB1294933A (de)
NL (1) NL7003157A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841467A1 (de) * 1977-09-30 1979-04-12 Philips Nv Programmierbare festwertspeicherzelle

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720925A (en) * 1970-10-19 1973-03-13 Rca Corp Memory system using variable threshold transistors
US3872450A (en) * 1973-06-21 1975-03-18 Motorola Inc Fusible link memory cell for a programmable read only memory
US3863231A (en) * 1973-07-23 1975-01-28 Nat Res Dev Read only memory with annular fuse links
GB2070329B (en) * 1980-01-25 1983-10-26 Tokyo Shibaura Electric Co Semiconductor memory device
US4404654A (en) * 1980-01-29 1983-09-13 Sharp Kabushiki Kaisha Semiconductor device system
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4722822A (en) * 1985-11-27 1988-02-02 Advanced Micro Devices, Inc. Column-current multiplexing driver circuit for high density proms
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5299150A (en) * 1989-01-10 1994-03-29 Actel Corporation Circuit for preventing false programming of anti-fuse elements
US5130777A (en) * 1991-01-04 1992-07-14 Actel Corporation Apparatus for improving antifuse programming yield and reducing antifuse programming time
DK125692D0 (da) * 1992-10-14 1992-10-14 Willy Palle Pedersen Programenhed af prom-typen, samt markoer med en saadan enhed
SE501486C2 (sv) * 1993-07-06 1995-02-27 Aake Conradsson Eskortminne
US5390141A (en) * 1993-07-07 1995-02-14 Massachusetts Institute Of Technology Voltage programmable links programmed with low current transistors
US5471040A (en) * 1993-11-15 1995-11-28 May; George Capacitive data card system
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
US5949060A (en) * 1996-11-01 1999-09-07 Coincard International, Inc. High security capacitive card system
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
KR100821456B1 (ko) 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6570795B1 (en) * 2002-04-10 2003-05-27 Hewlett-Packard Development Company, L.P. Defective memory component of a memory device used to represent a data bit in a bit sequence
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US20070176255A1 (en) * 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US10404473B1 (en) 2018-09-05 2019-09-03 Accelor Ltd. Systems and methods for processing transaction verification operations in decentralized applications
US10432405B1 (en) 2018-09-05 2019-10-01 Accelor Ltd. Systems and methods for accelerating transaction verification by performing cryptographic computing tasks in parallel
US10333694B1 (en) 2018-10-15 2019-06-25 Accelor Ltd. Systems and methods for secure smart contract execution via read-only distributed ledger

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2947977A (en) * 1956-06-11 1960-08-02 Ibm Switch core matrix
US3028659A (en) * 1957-12-27 1962-04-10 Bosch Arma Corp Storage matrix
US3091754A (en) * 1958-05-08 1963-05-28 Nazare Edgar Henri Electric memory device
US3048824A (en) * 1958-07-10 1962-08-07 Westinghouse Electric Corp Signal distribution system for distributing intelligence signals from a single source to a plurality of utilization channels
US3445824A (en) * 1965-11-26 1969-05-20 Automatic Elect Lab Information storage matrix utilizing electrets
US3377513A (en) * 1966-05-02 1968-04-09 North American Rockwell Integrated circuit diode matrix

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2841467A1 (de) * 1977-09-30 1979-04-12 Philips Nv Programmierbare festwertspeicherzelle

Also Published As

Publication number Publication date
FR2034784A1 (de) 1970-12-18
US3582908A (en) 1971-06-01
NL7003157A (de) 1970-09-14
DE2010366B2 (de) 1973-06-20
GB1294933A (de) 1972-11-01
DE2010366C3 (de) 1974-01-24
BE747114A (fr) 1970-09-10
FR2034784B1 (de) 1975-07-04

Similar Documents

Publication Publication Date Title
DE2010366A1 (de) Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher
DE2735742C2 (de)
DE2007787B2 (de) Datenspeicher- und Datenspeicheransteuerschaltung
DE2128790A1 (de) Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen
DE2727855C2 (de)
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE2041959A1 (de) Randomspeicher
DE2006987A1 (de) Automatische Prüfvorrichtung für Rechenanlagen
DE2456708A1 (de) Assoziativspeicheranordnung
DE1524900A1 (de) Bistabile Schaltungsanordnung mit zwei Transistoren
DE1774741A1 (de) Mehrstabile Speicherzelle
DE1186509B (de) Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern
DE1965050A1 (de) Schaltungsbauteil
DE2362703A1 (de) Auswahlanordnung fuer eine matrix
DE2425739A1 (de) Lesespeicher
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE2554707C2 (de) Direktzugriffsspeicher
DE1474380A1 (de) Matrixspeicheranordnung
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
DE2627617A1 (de) Festwertspeicher
AT201318B (de) Magnetische Impulsspeichermatrix
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren
DE2263019A1 (de) Adressierbares matrixsystem
DE2329307C3 (de) Selbsttätig voreinstellbarer Datenspeicher
DE2503102A1 (de) Ansteuerschaltung fuer koppelpunkte

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)