DE19950708A1 - Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken - Google Patents

Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken

Info

Publication number
DE19950708A1
DE19950708A1 DE19950708A DE19950708A DE19950708A1 DE 19950708 A1 DE19950708 A1 DE 19950708A1 DE 19950708 A DE19950708 A DE 19950708A DE 19950708 A DE19950708 A DE 19950708A DE 19950708 A1 DE19950708 A1 DE 19950708A1
Authority
DE
Germany
Prior art keywords
layer
cobalt
self
silicon
cobalt silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19950708A
Other languages
English (en)
Other versions
DE19950708C2 (de
Inventor
Christopher S Blair
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19950708A1 publication Critical patent/DE19950708A1/de
Application granted granted Critical
Publication of DE19950708C2 publication Critical patent/DE19950708C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken während der Herstellung eines Halbleiterbauelements, wobei auf einer Halbleiterbauelementstruktur mit einem Silicium-Substrat mit wenigstens einer unbedeckten Silicium-Substratoberfläche und einer über dem Silicium-Substrat angeordneten Silicium-Schichtstruktur mit einer unbedeckten Silicium-Schichtstrukturoberfläche eine Cobalt-Schicht und darauf eine Titan-Deckschicht aufgebracht wird, wobei ein selektives Reduzieren der Dicke der Titan-Deckschicht über der unbedeckten Silicium-Schichtstrukturoberfläche vorgenommen, das Cobalt in der Cobalt-Schicht mit Silicium in der unbedeckten Silicium-Substratoberfläche und Silicium in der unbedeckten Silicium-Schichtstrukturoberfläche zum Bilden einer ersten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium-Substratoberfläche und zum Bilden einer zweiten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium-Schichtstrukturoberfläche, wobei die erste selbstjustierende Cobaltsilicid-(CoSi)-Schicht dünner als die zweite selbstjustierende Cobaltsilicid-(CoSi)-Schicht ist, reagiert, und die Titan-Deckschicht und das gesamte nicht reagierte Cobalt entfernt wird.

Description

Die Erfindung betrifft ein Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken nach dem Oberbegriff des Anspruchs 1.
Bei der Herstellung von Metalloxidhalbleiterbauelementen (MOS) hat sich die Verwendung von selbstjustierenden Metallsilicid-Schichten (auch als "salicide"- Schichten bekannt) zur Herabsetzung der Schichtwiderstände von Polysilicium- Zwischenverbindungen, Source-Bereichen und Drain-Bereichen sowie von Kontaktwiderständen als hilfreich erwiesen (s. z. B. Stanley Wolf, Silicon Processing for the VLSI Era, Band I, 388-399, Lattice Press 1996).
Die Fig. 9-11 veranschaulichen ein konventionelles Verfahren zum Bilden einer Metallsilicid-Schicht auf einem Polysilicium-Gate, einem Source-Bereich und einem Drain-Bereich einer MOS-Transistorstruktur. Eine konventionelle MOS- Transistorstruktur 10 umfaßt eine dünne Gate-Oxidschicht 12, die ein p-leitendes Silicium-Substrat 14 zwischen einem n-leitenden Drain-Bereich 16 und einem n- leitenden Source-Bereich 18 überlagert, wobei beide Bereiche in dem p-leitenden Silicium-Substrat 14 ausgebildet sind. Zudem umfaßt eine konventionelle MOS- Transistorstruktur 10 ein Polysilicium-Gate 20, das die dünne Gate-Oxidschicht 12 überlagert, sowie Feldoxid-Bereiche 22, die die gezeigte MOS-Transistorstruktur 10 von benachbarten Halbleiterbauelementstrukturen (nicht gezeigt) isolieren. An den seitlichen Kanten des Polysilicium-Gate 20 und der dünnen Gate-Oxidschicht 12 sind üblicherweise aus Siliciumdioxid oder Siliciumnitrid gebildete Gate- Seitenwand-Spacer 24 angeordnet.
In einem konventionellen Verfahren zur Bildung von Metallsilicid wird eine Metallschicht 28 auf die Oberfläche der MOS-Transistorstruktur 10 aufgebracht (vgl. Fig. 10). Die Metallschicht 28 wird normalerweise mittels mehrdimensionaler physikalischer Beschichtung durch Aufdampfen oder Aufsputtern (PVD = Physical Vapor Deposition) oder mittels mehrdimensionaler chemischer Aufdampfung (CVD = Chemical Vapor Deposition) aufgebracht und ist deshalb von im wesentlichen konstanter Dicke über die gesamte Oberfläche der MOS-Transistorstruktur 10.
Im Kontaktbereich der Metallschicht 28 mit Siliciumoberflächen (d. h. am Source-Bereich 18, am Drain-Bereich 16 und an der Polysilicium-Oberfläche des Polysilicium-Gates 20) wird auf das Metall zum Bilden einer Metallsilicid-Schicht reagiert. Die zur Bildung der Metallsilicid-Schicht verwendeten Reaktionsbedingungen, wie Temperatur und Gasatmosphäre, werden so gewählt, daß die Reaktion der Metallschicht mit Siliciumoberflächen gefördert wird, während die Reaktion der Metallschicht mit Siliciumdioxid- oder Siliciumnitrid- Oberflächen verhindert wird (d. h. mit den Gate-Seitenwand-Spacern und den Feldoxid-Regionen).
Durch selektives Ätzen werden danach nicht reagiertes Metall von der Oberfläche der Gate-Seitenwand-Spacer und der Feldoxid-Bereiche, sowie alle nicht reagierten, oberhalb des Source-Bereichs, des Drain-Bereichs und des Polysilicium-Gate verbliebenen Metallreste entfernt. Das Ätzen ist "selektiv", da die auf den Oberflächen der Silicium- und Polysilicium-Regionen gebildete Metallsilicid-Schicht nicht entfernt wird. Das Ergebnis ist, wie in Fig. 11 gezeigt, eine Metallsilicid-Schicht 32 auf der Oberfläche des Drain-Bereichs 16, eine Metallsilicid-Schicht 34 auf der Oberfläche des Source-Bereichs 18 und eine Metallsilicid-Schicht 36 auf der Oberfläche des Polysilicium-Gate 20.
Cobaltsilicid-Schichten werden in zunehmendem Maße in Halbleiterbauelementen verwendet. Bei der Bildung von Cobaltsilicid-Schichten ist es oft vorteilhaft, ein Doppelschichtsystem zu verwenden, welches eine anfänglich aufgebrachte Cobalt-Schicht umfaßt, die vor Reagieren des Cobalts mit Siliciumoberflächen unter Bildung von Cobaltsilicid-Schichten mit einer Deckschicht aus Titan, Titan-Wolfram (TiW) oder Titannitrid (TiN) bedeckt wird. Es ist bekannt, daß die Verwendung von Deckschichten die elektrischen Bauteileigenschaften verbessert, ein Überwachsen des Cobalts auf Oxidregionen vermindert wird und, im Falle von Titan-Deckschichten, einen Getterungsmechanismus schafft, der eine Cobalt-Oxidation während des Silicid- Bildens verhindert, siehe z. B. Berti et al., U. S. Patent Nr. 5 736 461, A. C. Berti and V. Bolkhovsdy, A Manufacturable Process for the Formation of Self Aligned Cobalt Silicide in a Sub Micrometer CMOS Technology, VMIC Conference, 9. bis 19. Juni, 267-273 (1992) und K. Maex und R. Schreutelkamp, Self-Aligned Silicides for ULSI, Mat. Res. Soc. Symp. Proc., Band 260, 133-144 (1992).
Konventionelle Cobaltsilicid-Prozesse können zur Bildung von Cobaltsilicid- Schichten von im wesentlichen gleicher Dicke auf dem Source-Bereich, auf dem Drain-Bereich und auf dem Polysilicium-Gate führen. Da die Dicke der Silicid- Schicht jedoch starken Einfluß auf die Leistungsfähigkeit von Halbleiterbauelementen hat, ist die kontrollierbare Bildung unterschiedlich dicker Cobaltsilicid-Schichten auf verschiedenen Regionen eines Halbleiterbauelements oftmals wünschenswert. So können Halbleiterbauelemente mit flachen Grenzschichttiefen im Source- und Drain-Bereich beispielsweise eine relativ dünne Cobaltsilicid-Schicht auf diesen Bereichen benötigen, um die Gefahr einer Kurzschlußbildung durch die Grenzschicht zu reduzieren, während eine relativ dicke Cobaltsilicid-Schicht auf dem Polysilicium-Gate benötigt wird, um den Schichtwiderstand des Polysiliciums zu reduzieren.
US-4 877 755 beschreibt ein langes und komplexes Verfahren zur Bildung von Silicid-Schichten mit zwei Dicken. Das Verfahren basiert auf zwei separat aufgebrachten Silicid-Schichtbarrieren, welche dazu bestimmt sind, eine Bildung von Metallsilicid-Schichten auf dem Polysilicium-Gate und auf den Source- und Drain-Bereichen nacheinander zu verhindern. Vom Standpunkt der Wirtschaftlichkeit und der Verfahrensdauer ist dieses Verfahren deswegen unerwünscht, da sowohl zwei Schritte zum Bilden von Metallsilicid als auch zwei Schritte zum Aufbringen von Silicid-Sperrschichten benötigt werden.
US-5 034 348 beschreibt ein Verfahren zum Bilden von Silicid-Schichten mit zwei Dicken, welches einen Verfahrensschritt zum Anbringen einer hitzebeständigen Metallschicht (wie z. B. Titan) über dem Gate-Polysilicium vor einer Strukturierung des Gate-Polysiliciums umfaßt. In diesem Verfahren wird nach der Strukturierung des Gate-Polysiliciums die hitzebeständige Metallschicht mit dem Gate-Polysilicium zum Bilden einer ersten Metallsilicid-Schicht auf dem Gate-Polysilicium reagiert. Anschließend wird eine zweite Metallsilicid-Schicht auf den Source- und Drain-Bereichen gebildet. Das Verfahren leidet zusätzlich dazu, daß es zwei Metallsilicid bildende Schritte benötigt, unter anderen Einschränkungen, die es für eine Verwendung in konventioneller MOS- Bearbeitung ungeeignet machen. Zum Beispiel erschwert das Verfahren ein Dotieren des unterhalb der ersten Metallsilicid-Schicht angeordneten Polysilicium- Gates während des konventionellen Bildens von Source- und Drain-Bereichen sowie ein Strukturieren der hitzebeständigen Metall/Polysilicium-Multilayer-Gate- Struktur auf tiefe Abmessungen im Submikronbereich.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum kontrollierten Bilden von Cobaltsilicid-Schichten mit zwei Dicken nach dem Oberbegriff des Anspruchs 1 zu schaffen, das mit einer minimalen Anzahl an Verfahrensschritten auskommt und mit der Standard-MOS-Herstellung kompatibel ist.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Hierdurch wird ein Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken während der Halbleiterbauelementherstellung geschaffen, welches eine minimale Anzahl von Verfahrensschritten benötigt, mit Standard-MOS-Bearbeitungstechniken kompatibel ist und das kontrollierte Bilden von Cobaltsilicid-Schichten mit zwei Dicken erlaubt.
Hierbei wird von einer Halbleiterbauelementstruktur (wie z. B. ein MOS- Transistor) ausgegangen die ein Silicium-Substrat mit mindestens einer unbedeckten Siliciumsubstrat-Oberfläche (wie z. B. ein Source- oder Drain- Bereich eines MOS-Transistors), sowie eine Silicium-Schichtstruktur mit einer unbedeckten Silicium-Oberfläche umfaßt, welche über der Halbleitersubstratoberfläche angeordnet ist (wie z. B. ein Polysilicium-Gate eines MOS-Transistors). Auf die Halbleiterbauelementstuktur wird eine Cobalt-Schicht aufgebracht, gefolgt von einem Aufbringen einer Titan-Deckschicht auf der Cobalt- Schicht. Die Dicke der Titan-Deckschicht über der Silicium-Schichtstruktur (z. B. ein Polysilicium-Gate) wird anschließend beispielsweise durch chemisch­ mechanisches Polieren selektiv reduziert. Das hier verwendete Verfahren zum Reduzieren der Dicke wird als "selektiv" bezeichnet, weil es die Dicke der Titan- Deckschicht vornehmlich in einem bestimmten Bereich, wie z. B. oberhalb der Silicium-Schichtstruktur gegenüber anderen Bereichen, wie z. B. über der unbedeckten Silicium-Substratoberfläche, reduziert. Danach wird das Cobalt in der Cobalt-Schicht mit dem Silicium in der unbedeckten Silicium-Substratoberfläche (z. B. Source- und Drain-Bereiche) und der Silicium-Schichtstruktur (z. B. ein Polysilicium-Gate) zur Reaktion gebracht, wobei eine erste selbstjustierende Cobaltsilicid-Schicht auf der unbedeckten Silicium-Substratoberfläche sowie eine zweite selbstjustierende Cobaltsilicid-Schicht auf der Silicium-Schichtstruktur gebildet werden. Die zweite selbstjustierende Cobaltsilicid-Schicht auf der Silicium-Schichtstruktur ist dicker als die Dicke der ersten selbstjustierenden Cobaltsilicid-Schicht auf der unbedeckten Silicium-Substratoberfläche.
Der entscheidende Schritt zum Bilden von selbstjustierenden Cobaltsilicid- Schichten in zwei Dicken besteht im selektiven Reduzieren der Dicke der Titan- Deckschicht in einem Bereich, in dem eine dicke selbstjustierende Cobaltsilicid- Schicht gebildet werden soll, relativ zu einem Bereich, in welchem eine dünne selbstjustierende Cobaltsilicid-Schicht gebildet werden soll. Die sich aus der Cobalt-Silicium-Reaktion ergebende Dicke der selbstjustierenden Cobaltsilicid- Schicht ist umgekehrt proportional zu der Dicke der darüber liegenden Titan- Deckschicht. Durch die Cobalt-Silicium-Reaktion bilden sich daher relativ dicke selbstjustierende Cobaltsilicid-Schichten der Titan-Deckschicht, deren Dicke selektiv reduziert wurde, während sich relativ dünne selbstjustierende Cobaltsilicid-Schichten unter der Titan-Deckschicht bilden, deren Dicke durch das Verfahren zum selektiven Reduzieren im wesentlichen nicht beeinflußt worden ist.
In einer Ausführungsform wird nach dem selektiven Reduzieren der Dicke der Titan-Deckschicht zusätzlich eine Titannitrid-Deckschicht über der Titan- Deckschicht aufgebracht.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 bis 6 zeigen Querschnitte, die Stadien einer Ausführungsform des Verfahrens illustrieren.
Fig. 7 und 8 zeigen Querschnitte, die Stadien einer weiteren Ausführungsform des Verfahrens illustrieren.
Fig. 9 zeigt einen Querschnitt einer konventionellen MOS-Transistorstruktur vor dem Aufbringen einer metallischen Schicht.
Fig. 10 zeigt einen Querschnitt einer konventionellen MOS- Transistorstruktur nach dem Aufbringen einer metallischen Schicht.
Fig. 11 zeigt einen Querschnitt einer konventionellen MOS- Transistorstruktur nach der Reaktion einer Metallschicht mit den Silicium- Oberflächen der Source- und Drain-Bereiche sowie mit der Polysilicium- Oberfläche des Polysilicium-Gate.
Gemäß Fig. 1 ist eine MOS-Transistorstruktur 100 mit einem Silicium- Substrat 102 eines ersten Leitfähigkeitstyps, normalerweise p-leitend, vorgesehen (vgl. Fig. 1). Die MOS-Transistorstruktur 100 umfaßt eine dünne Gate-Oxidschicht 104 (normalerweise weniger als 10 nm dick), die das Silicium-Substrat 102 zwischen dem flachen Drain-Bereich 106 und dem flachen Source-Bereich 108, die beide in dem Silicium-Substrat 102 ausgebildet sind, überlagert. Der flache Drain-Bereich 106 und der flache Source-Bereich 108 sind von einem zweiten Leitfähigkeitstyp, der demjenigen des Siliciumsubstrats 102 entgegengesetzt ist. Ein Polysilicium-Gate 110 (normalerweise 200 bis 300 nm dick) überlagert die dünne Gate-Oxidschicht 104.
Die MOS-Transistorstruktur 100 enthält ferner einen ersten Gate- Seitenwand-Spacer 112 und einen zweiten Gate-Seitenwand-Spacer 114, die beide an den seitlichen Oberflächen des Polysilicium-Gate 110 und der dünnen Gate-Oxidschicht 104 anliegen. Des weiteren erstreckt sich der erste Gate- Seitenwand-Spacer 112 über den flachen Drain-Bereich 106 und der zweite Gate- Seitenwand-Spacer 114 erstreckt sich über den flachen Source-Bereich 108. Diese Gate-Seitenwand-Spacer 112, 114 bestehen beispielsweise aus CVD Siliciumnitrid oder Siliciumdioxid und haben eine typische Breite im Bereich von 100-140 nm. Die Feldoxid-Bereiche 116 trennen die MOS-Transistorstruktur 100 von benachbarten Halbleiterbauelementstrukturen (nicht gezeigt).
Bei Bedarf kann die Oberfläche der MOS-Transistorstruktur 100 zum anschließenden Aufbringen einer Cobalt-Schicht 118 (wie weiter unten beschrieben) auf konventionelle Art vorbereitet werden, beispielsweise durch Verwenden von HF-basierten Lösungen, um störende Oxidschichten, die den flachen Drain-Bereich 106, den flachen Source-Bereich 108 oder das Polysilicium- Gate 110 bedecken, zu entfernen, wodurch der direkte Kontakt der Cobalt-Schicht 118 mit dem darunterliegenden Silicium sichergestellt wird.
Als nächstes wird die Cobalt-Schicht 118 auf die MOS-Transistorstruktur 100 aufgebracht, wobei der flache Drain-Bereich 106, der flache Source-Bereich 108, das Polysilicium-Gate 110, die Feld-Oxid-Bereiche 116, der erste Gate- Seitenwand-Spacer 112 und der zweite Gate-Seitenwand-Spacer 114 vollständig überdeckt werden. Fig. 2 zeigt die resultierende Struktur. Die Dicke der Cobalt- Schicht 118 liegt vorzugsweise im Bereich zwischen 7,5 bis 20 nm, jedoch können auch dünnere oder dickere Cobalt-Schichten 118 verwendet werden. Die Cobalt- Schicht 118 kann mit jeder bekannten Methode, z. B. Sputtern oder chemischer Aufdampfung, aufgebracht werden.
Als nächstes wird eine Titan-Deckschicht 120 (typische Dicke 5 bis 20 nm) mittels bekannter Sputter-Techniken auf die Cobalt-Schicht 118 aufgebracht. Die resultierende Struktur ist in Fig. 3 dargestellt. Die Dicke der Titan-Deckschicht 120 über dem Polysilicium-Gate wird dann selektiv reduziert. Der Ausdruck "reduziert" umfaßt ein vollständiges Reduzieren, bei dem die Titan-Deckschicht 120 über dem Polysilicium-Gate 110 bis auf eine Dicke von Null reduziert wird, d. h. daß die Titan-Deckschicht 120 über dem Polysilicium-Gate 110 vollständig entfernt wird (wie in Fig. 4 dargestellt). Der Verfahrensschritt des selektiven Reduzierens der Dicke kann durch Verwenden beispielsweise von Standardvorrichtungen und Standardtechniken zum chemisch-mechanischem Titan-Polieren (CMP), z. B. einem Speedfam Auriga CMP-Werkzeug mit einem Polierstempel mit K-Rillen und einer KlO3/Al2O3-basierten Paste durchgeführt werden.
Die Motivation für das selektive Reduzieren der Titan-Deckschicht über dem Polysilicium-Gate 110 ist die Entdeckung des inversen Zusammenhangs zwischen der Dicke von Cobaltsilicid-Schichten, wie sie durch eine Reaktion von Cobalt in der Cobalt-Schicht 118 mit direkt darunter befindlichem Silicium entstehen, und der Dicke der Titan-Deckschicht 120, die diese Cobalt-Schicht 118 überdeckt. Tabelle 1 (unten) führt die Schichtwiderstandsdaten von Cobaltsilicid- Schichten auf, die unter einer Titan-Deckschicht mit verschiedenen Dicken gebildet worden sind, nämlich einer 15 nm-Titan-Deckschicht (Ti), einer 7,5 nm Titan-Deckschicht und einer Titannitrid-Deckschicht (TiN) ohne Titan-Deckschicht. Alle anderen Faktoren wurden bei der Ermittlung dieser Werte konstant gehalten. Die Daten in Tabelle 1 verdeutlichen, daß die Dicke der Cobaltsilicid-Schicht, die umgekehrt proportional zum Schichtwiderstand der Cobaltsilicid-Schicht selbst ist, eine Funktion der Dicke der Titan-Deckschicht ist.
Tabelle 1
Die Anwesenheit einer Titan-Deckschicht 120, die eine Cobalt-Schicht 118 überdeckt, hindert einen Teil der Cobalt-Schicht 118 daran, mit Silicium unter Bilden von Cobaltsilicid zu reagieren. Aus dieser Wechselwirkung zwischen der Titan-Deckschicht 120 und der Cobalt-Schicht 118 während der Bildung von Cobaltsilicid resultiert, daß dünnere Cobaltsilicid-Schichten erzeugt werden, wenn die Dicke der Titan-Deckschicht 120 steigt. Diese Wechselwirkung wird hier beim Bilden selbstjustierender Cobaltsilicid-Schichten mit zwei verschiedenen Dicken (d. h. mit dualer Dicke) in einem MOS-Transistor ausgenutzt.
Es wird angenommen, daß der "Schutzeffekt" der Titan-Deckschicht 120 auf das Bilden einer Cobaltsilicid-Schicht bei Titan-Deckschichtdicken oberhalb von 15 nm abflacht. Beim vorliegenden Verfahren können selbstjustierende Cobaltsilicid-Schichten mit zwei Dicken jedoch kontrolliert gebildet werden, indem über den Bereichen, bei denen eine dickere Cobaltsilicid-Schicht erwünscht ist, die Dicke der Titan-Deckschicht 120 selektiv reduziert wird, während über den anderen Bereichen, bei denen eine dünnere Cobaltsilicid-Schicht erwünscht ist, die Dicke der Titan-Deckschicht 120 im wesentlichen unbeeinflußt vom selektiven Reduzieren beibehalten wird. Zum Beispiel kann eine dickere Cobaltsilicid-Schicht über dem Polysilicium-Gate 110 erwünscht sein, um dessen Leitfähigkeit zu erhöhen, während eine dünnere Cobaltsilicid-Schicht über den flachen Drain- und Source-Bereichen 106, 108 erwünscht sein kann, um einen Sperrschichtdurchschlag zu vermeiden.
Falls eine vollständige absichtliche oder versehentliche Entfernung der Titan-Deckschicht während des Schrittes des selektiven Reduzierens auftritt, ist eine minimale Reduktion der Dicke der direkt über dem Polysilicium-Gate 110 angeordneten Cobalt-Schicht 118 tolerierbar. Da jedoch eine relativ dicke Cobaltsilicid-Schicht auf dem Polysilicium-Gate 110 erzeugt werden soll, wäre eine deutliche Reduzierung der Dicke der Cobalt-Schicht 118, die direkt oberhalb des Polysilicium-Gate 110 aufgebracht ist, kontraproduktiv.
Da die Höhe des Polysilicium-Gates 110 oberhalb des Halbleitersubstrats 102 die kontrollierende Größe beim Durchführen einer selektiven Reduktion der Dicke der während CMP-Bearbeitung über dem Polysilicium-Gate 110 angeordneten Titan-Deckschicht 120 ist, kann das vorliegende Verfahren zum Bilden einer relativ dicken Cobaltsilicid-Schicht auf einer beliebigen Silicium- Schichtstruktur, die höher als die unbedeckte Silicium-Substratoberflächeu ist (d. h. höher oder oberhalb angeordnet), auf der die Bildung einer relativ dünnen Cobaltsilicid-Schicht gewünscht ist, angewendet werden.
Nach dem Schritt des Reduzierens der Dicke der Titan-Deckschicht 120 über dem Polysilicium-Gate 110 wird das Cobalt in der Cobalt-Schicht 118, das in direktem Kontakt mit dem Silicium des flachen Drain-Bereichs 106, des flachen Source-Bereichs 108 und des Polysilicium-Gate 110 steht, zum Bilden von selbstjustierenden Cobaltsilicid-(CoSi)-Schichten 122, 124 und 126 (Fig. 5) mit zwei Dicken auf diesen Bereichen reagiert. Da die Dicke der Titan-Deckschicht 120 über dem Polysilicium-Gate 110 relativ zu der Dicke der Titan-Deckschicht 120 über den flachen Drain- und Source-Bereichen 106, 108 selektiv reduziert worden ist, ist die resultierende Cobaltsilicid-(CoSi)-Schicht 126 über dem Polysilicium-Gate 110 dicker als die Cobaltsilicid-(CoSi)-Schichten 122 und 124, die über den flachen Drain- bzw. Source-Bereichen 106, 108 gebildet werden. Durch Handhaben der relativen Dicken der Titan-Deckschicht 120 über dem Polysilicium-Gate 110 einerseits und den flachen Drain- und Source-Bereichen 106, 108 andererseits können selbstjustierende Cobaltsilicid-Schichten mit zwei Dicken auf kontrollierte Art und Weise gebildet werden.
Der Begriff "selbstjustierend" dient hier zweifach als Referenz: Erstens gilt, daß sich die Cobaltsilicid-Schichten 122, 124 und 126 zu dem flachen Drain- Bereich 106, dem flachen Source-Bereich 108 bzw. dem Polysilicium-Gate 110 "selbst justieren". Zweitens ist die relativ dicke Cobaltsilicid-Schicht 126 zu dem Polysilicium-Gate 110 "selbstjustierend", während sich die relativ dünnen Cobaltsilicid-Schichten 122 und 124 zu den flachen Drain- und Source-Bereichen 106 und 108 "selbst justieren". Diese "selbstjustierende" Natur der Cobaltsilicid- Schichten 122, 124, 126 mit zwei Dicken ist das Ergebnis der Durchführung des Verfahrensschrittes des selektiven Reduzierens der Dicke der Titan-Deckschicht 120 über dem Polysilicium-Gate 110.
Die Cobalt-Silicium-Reaktion kann mit wohlbekannten Verfahren ausgeführt werden. Typische Verfahren verwenden erhöhte Temperaturen um 450-550°C in Stickstoff für 30 Sekunden bis 2 Minuten, um die Silicid-Bildung zu fördern, und die Reaktionen werden normalerweise in einer schnellen thermischen Bearbeitungsvorrichtung (RTP = Rapid Thermal Processors) durchgeführt.
Danach werden die Cobalt-Schicht 118 (d. h. nicht zur Reaktion gebrachtes Cobalt aus der Cobalt-Silicium Reaktion zum Bilden einer Cobaltsilicid-Schicht) und die Titan-Deckschicht 120 unter Verwendung eines gebräuchlichen selektiven naßchemischen Ätzens, wie einer Mischung aus Schwefelsäure und Wasserstoffperoxid oder einer Mischung von Phosphorsäure, Essigsäure, Salpetersäure und Wasserstoffperoxid, entfernt. Die resultierende Struktur, dargestellt in Fig. 6, umfaßt relativ dünne selbstjustierende Cobaltsilicid-Schichten (CoSi) 122 und 124 auf dem flachen Drain-Bereich 106 bzw. dem flachen Source- Bereich 108 sowie eine relativ dicke selbstjustierende Cobaltsalicid-Schicht 126 auf dem Polysilicium-Gate 110. Ein zweiter thermischer Schritt wird dann zum Umwandeln der Cobaltsilicid-(CoSi)-Schichten in Cobaltsilicid-(CoSi2)-Schichten angewendet. Dieser zweite thermische Schritt kann in einem RTP bei 650-850° C für 30 Sekunden bis 2 Minuten unter N2-Atmosphäre ausgeführt werden.
Selbstjustierende Cobaltsilicid-Schichten können mit zwei Dicken gebildet werden, wobei die relativ dicke Cobaltsilicid-Schicht eine bis zu zwei- oder mehr mal größere Dicke als die relativ dünne Cobaltsilicid-Schicht aufweist. Die typische Dicke der relativ dünnen Cobaltsilicid-(CoSi2)-Schicht liegt im Bereich von 10 bis 40 nm, während die relativ dicken Cobaltsilicid-(CoSi2)-Schichten eine Dicke von mehr als 10 bis zu 80 nm aufweisen.
Gemäß einer Ausführungsform folgt auf den Schritt des selektiven Reduzierens der Dicke der Titan-Deckschicht 120 über dem Polysilicium-Gate 110 ein Aufbringen einer Titannitrid-(TiN)-Deckschicht 128 über der Titan-Deckschicht 120, wie in Fig. 7 dargestellt. Die Titan-Deckschicht 120 besitzt die Fähigkeit, durch Isolieren der Cobalt-Schicht 118 von Sauerstoff, der in der Prozeßumgebung vorhanden sein kann, Sauerstoff während des Silicid- Bildungsprozesses zu gettern und so eine unerwünschte Oxidation der Cobalt- Schicht zu verhindern. Dies scheint sogar dann zu gelten, wenn die Titan- Deckschicht 120 während des Schrittes des selektiven Reduzierens bereits vollständig von der Oberfläche des Polysilicium-Gate 110 entfernt ist, weil die Titan-Deckschichten über den flachen Drain- und Source-Bereichen 106 bzw. 108 einen ausreichenden Sauerstoff-Geifer-Mechanismus für die gesamte MOS- Transistorstruktur bereitstellen. Die Anwesenheit einer TiN Deckschicht 128 bietet eine zusätzliche Sicherung durch weiteres Isolieren der Cobalt-Schicht 118 von möglicherweise in der Prozeßumgebung vorhandendem Sauerstoff. Es ist nicht bekannt, daß die TiN-Deckschicht 128 irgendwelche ungünstigen Wechselwirkungen mit Cobalt besitzt, soweit es das Bilden von Cobaltsilicid- Schichten betrifft. Die TiN-Deckschicht 128 kann durch Sputtern oder mittels CVD- Beschichtung aufgebracht werden und weist eine typische Dicke von ca. 20 nm auf.
Als nächstes wird, wie oben in bezug auf die in Figur bis 6 dargestellte Ausführungsform beschrieben, auf das Cobalt in der Cobalt-Schicht 118, welches in direktem Kontakt mit dem Silicium des flachen Drain-Bereichs 106 des flachen Source-Bereichs 108 sowie des Polysilicium-Gate 110 steht, unter Bilden von selbstjustierenden Cobaltsilicid-(CoSi)-Schichten 122, 124 und 126 mit zwei Dicken auf diesen Bereichen (Fig. 8) eingewirkt. Anschließend werden die Cobalt- Schicht 118 (d. h. nicht reagiertes Cobalt aus der Cobalt-Silicium-Reaktion zum Bilden einer Cobaltsilicid-Schicht), die Titan-Deckschicht 120 und die TiN- Deckschicht 128 mittels eines konventionellen selektiven naßchemischen Ätzens, wie beispielsweise eine Mischung aus Schwefelsäure und Wasserstoffperoxid oder eine Mischung aus Phosphorsäure, Essigsäure, Salpetersäure und Wasserstoffperoxid, entfernt. Die resultierende Struktur, äquivalent zu der in Fig. 6 dargestellten Struktur, umfaßt relativ dünne selbstjustierende Cobaltsilicid-(CoSi)- Schichten 122 und 124 auf dem flachen Drain-Bereich 106 bzw. dem flachen Source-Bereich 108 sowie eine relativ dicke selbstjustierende Cobaltsilicid-Schicht 126 auf dem Polysilicium-Gate 110. Anschließend wird ein zweiter thermischer Schritt ähnlich dem oben beschriebenen Schritt durchgeführt.

Claims (13)

1. Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken während der Herstellung eines Halbleiterbauelements, wobei auf einer Halbleiterbauelementstruktur mit einem Silicium-Substrat (102) mit wenigstens einer unbedeckten Silicium-Substratoberfläche und einer über dem Silicium-Substrat angeordneten Silicium-Schichtstruktur mit einer unbedeckten Silicium-Schichtstrukturoberfläche eine Cobalt-Schicht (118) und darauf eine Titan-Deckschicht (120) aufgebracht wird, dadurch gekennzeichnet, daß ein selektives Reduzieren der Dicke der Titan-Deckschicht (120) über der unbedeckten Silicium-Schichtstrukturoberfläche vorgenommen, das Cobalt in der Cobalt-Schicht (118) mit Silicium in der unbedeckten Silicium-Substratoberfläche und Silicium in der unbedeckten Silicium-Schichtstrukturoberfläche zum Bilden einer ersten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium-Substratoberfläche und zum Bilden einer zweiten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium- Schichtstrukturoberfläche, wobei die erste selbstjustierende Cobaltsilicid-(CoSi)- Schicht dünner als die zweite selbstjustierende Cobaltsilicid-(CoSi)-Schicht ist, reagiert, und die Titan-Deckschicht (120) und das gesamte nicht reagierte Cobalt entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleiterbauelementstruktur eine MOS-Transistorstruktur (100) mit einem flachen Drain-Bereich (106), einem flachen Source-Bereich (108) und einem Polysilicium- Gate (110) verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der flache Drain-Bereich (106) und der flache Source-Bereich (108) im Silicium-Substrat (102) und das Polysilicium-Gate (110) über dem Silicium-Substrat (102) angeordnet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Cobalt- Schicht den flachen Drain-Bereich (106), den flachen Source-Bereich (108) und das Polysilicium-Gate (110) bedeckend auf die MOS-Transistorstruktur (100) aufgebracht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke der Titan-Deckschicht (120) über dem Polysilicium-Gate (110), ohne die Dicke der titan-Deckschicht (120) über dem flachen Drain-Bereich (106) und dem flachen Source-Bereich (108) wesentlich zu reduzieren, selektiv reduziert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Cobalt in der Cobalt-Schicht (118) mit Silicium in dem flachen Drain-Bereich (106), dem flachen Source-Bereich (108) und dem Polysilicium-Gate (110) zum Bilden von ersten selbstjustierenden Cobaltsilicid-(CoSi)-Schichten (122, 124) auf dem flachen Drain-Bereich (106) und auf dem flachen Source-Bereich (108) und zum Bilden einer zweiten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht (126) auf dem Polysilicium-Gate (110), wobei die ersten selbstjustierenden Cobaltsilicid-(CoSi)- Schichten (122, 124) dünner als die zweite selbstjustierende Cobaltsilicid-(CoSi)- Schicht (126) sind, reagiert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Cobalt-Schicht (118) mit einer Dicke zwischen 7, 5 und 20 nm aufgebracht wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Titan-Deckschicht (120) mit einer Dicke zwischen 5 und 20 nm aufgebracht wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Dicke der Titan-Deckschicht (120) über der unbedeckten Silicium- Schichtstrukturoberfläche mittels eines chemisch-mechanischen Polierverfahrens selektiv reduziert wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß Colbalt in der Cobalt-Schicht (118) mit Silicium in der unbedeckten Silicium- Substratoberfläche und Silicium in der unbedeckten Silicium- Schichtstrukturoberfläche zum Bilden einer ersten selbstjustierenden Cobaltsilicid- (CoSi)-Schicht mit einer Dicke zwischen 10 und 40 nm auf der unbedeckten Silicium-Substratoberfläche und zum Bilden einer zweiten selbstjustierenden Cobaltsilicid-Schicht (CoSi) mit einer Dicke von größer als 10 bis zu 80 nm auf der unbedeckten Silicium-Schichtstrukturoberfläche reagiert wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß eine Titannitrid-Deckschicht (128) nach dem selektiven Reduzieren der Dicke und vor dem Reagieren aufgebracht wird, wobei beim Entfernen auch die Titannitrid-Deckschicht (128) entfernt wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die erste und zweite selbstjustierende Cobaltsilicid-(CoSi)- Schicht in eine erste und zweite selbstjustierende CoSi2-Schicht nach dem Schritt des Entfernens umgewandelt werden.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß Cobalt in der Cobalt-Schicht (118) mit Silicium in der unbedeckten Silicium-Substratoberfläche und mit Silicium in der unbedeckten Silicium-Schichtstrukturoberfläche zum Bilden einer ersten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium-Substratoberfläche und zum Bilden einer zweiten selbstjustierenden Cobaltsilicid-(CoSi)-Schicht auf der unbedeckten Silicium-Schichtstrukturoberfläche, reagiert wird, wobei die zweite selbstjustierende Cobaltsilicid-(CoSi)-Schicht bis zu zweifach dicker als die erste selbstjustierende Cobaltsilicid-(CoSi)-Schicht ist.
DE19950708A 1998-10-22 1999-10-21 Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke Expired - Fee Related DE19950708C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/176,785 US6136705A (en) 1998-10-22 1998-10-22 Self-aligned dual thickness cobalt silicide layer formation process

Publications (2)

Publication Number Publication Date
DE19950708A1 true DE19950708A1 (de) 2000-05-31
DE19950708C2 DE19950708C2 (de) 2002-10-02

Family

ID=22645811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19950708A Expired - Fee Related DE19950708C2 (de) 1998-10-22 1999-10-21 Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke

Country Status (3)

Country Link
US (1) US6136705A (de)
KR (1) KR100299880B1 (de)
DE (1) DE19950708C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19952177C2 (de) * 1998-11-04 2002-11-28 Nat Semiconductor Corp Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684261B1 (en) * 1993-07-19 2004-01-27 Object Technology Licensing Corporation Object-oriented operating system
US6858484B2 (en) * 2000-02-04 2005-02-22 Hitachi, Ltd. Method of fabricating semiconductor integrated circuit device
KR100271948B1 (ko) * 1998-12-01 2000-11-15 윤종용 반도체 장치의 셀프-얼라인 실리사이드 형성방법
JP3394927B2 (ja) * 1999-06-29 2003-04-07 沖電気工業株式会社 金属シリサイド層の形成方法
US6329287B1 (en) * 1999-10-29 2001-12-11 National Semiconductor Corporation Process for manufacturing an integrated circuit structure with metal salicide regions and metal salicide exclusion regions
US6344397B1 (en) 2000-01-05 2002-02-05 Advanced Micro Devices, Inc. Semiconductor device having a gate electrode with enhanced electrical characteristics
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
KR100343653B1 (ko) * 2000-09-22 2002-07-11 윤종용 금속 실리사이드층을 갖는 반도체 장치 및 그 제조방법
JP2002164350A (ja) * 2000-11-28 2002-06-07 Oki Electric Ind Co Ltd 半導体素子の製造方法
US6399467B1 (en) * 2000-12-08 2002-06-04 Advanced Micro Devices Method of salicide formation
US6387786B1 (en) 2000-12-08 2002-05-14 Advanced Micro Devices Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area
US6514859B1 (en) 2000-12-08 2003-02-04 Advanced Micro Devices, Inc. Method of salicide formation with a double gate silicide
US6388327B1 (en) * 2001-01-09 2002-05-14 International Business Machines Corporation Capping layer for improved silicide formation in narrow semiconductor structures
US6482739B2 (en) * 2001-02-21 2002-11-19 United Microelectronics Corp. Method for decreasing the resistivity of the gate and the leaky junction of the source/drain
JP3626115B2 (ja) * 2001-06-14 2005-03-02 沖電気工業株式会社 チタン化合物を含有するｃｖｄチタン膜の形成方法
US6551927B1 (en) 2001-06-15 2003-04-22 Taiwan Semiconductor Manufacturing Company CoSix process to improve junction leakage
US6485989B1 (en) 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6627913B2 (en) * 2001-09-10 2003-09-30 Micron Technology, Inc. Insulation of an MRAM device through a self-aligned spacer
JP3545744B2 (ja) * 2001-12-28 2004-07-21 沖電気工業株式会社 半導体素子の製造方法
US6984574B2 (en) * 2002-01-23 2006-01-10 Mosel Vitelic, Inc. Cobalt silicide fabrication using protective titanium
DE10208728B4 (de) 2002-02-28 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10208904B4 (de) * 2002-02-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10209059B4 (de) * 2002-03-01 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit unterschiedlichen Metall-Halbleiterbereichen, die auf einem Halbleitergebiet gebildet sind, und Verfahren zur Herstellung des Halbleiterelements
DE10214065B4 (de) * 2002-03-28 2006-07-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines verbesserten Metallsilizidbereichs in einem Silizium enthaltenden leitenden Gebiet in einer integrierten Schaltung
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
DE10234931A1 (de) * 2002-07-31 2004-02-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE10240422B4 (de) * 2002-09-02 2010-02-18 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich
US6815235B1 (en) 2002-11-25 2004-11-09 Advanced Micro Devices, Inc. Methods of controlling formation of metal silicide regions, and system for performing same
KR100555515B1 (ko) * 2003-08-27 2006-03-03 삼성전자주식회사 코발트층 캡핑막을 갖는 반도체 소자 및 그 제조방법
US6905922B2 (en) * 2003-10-03 2005-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Dual fully-silicided gate MOSFETs
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US6927117B2 (en) * 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
US7129169B2 (en) * 2004-05-12 2006-10-31 International Business Machines Corporation Method for controlling voiding and bridging in silicide formation
US7179745B1 (en) * 2004-06-04 2007-02-20 Advanced Micro Devices, Inc. Method for offsetting a silicide process from a gate electrode of a semiconductor device
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
KR100781563B1 (ko) * 2005-08-31 2007-12-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법.
US7417290B2 (en) * 2006-01-09 2008-08-26 International Business Machines Corporation Air break for improved silicide formation with composite caps
US20070296052A1 (en) * 2006-06-26 2007-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicide regions and resulting MOS devices
JP5091504B2 (ja) * 2007-02-28 2012-12-05 株式会社東芝 半導体記憶装置
US7585738B2 (en) * 2007-04-27 2009-09-08 Texas Instruments Incorporated Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device
US8569810B2 (en) 2010-12-07 2013-10-29 International Business Machines Corporation Metal semiconductor alloy contact with low resistance
US8692373B2 (en) 2012-02-21 2014-04-08 Micron Technology, Inc. Methods of forming a metal silicide region on at least one silicon structure
CN113629009B (zh) * 2021-08-09 2023-10-24 长鑫存储技术有限公司 半导体硅化钴膜层的制造方法、半导体器件及存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766997A (en) * 1909-11-30 1998-06-16 Nkk Corporation Method of forming floating gate type non-volatile semiconductor memory device having silicided source and drain regions
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
TW209308B (en) * 1992-03-02 1993-07-11 Digital Equipment Corp Self-aligned cobalt silicide on MOS integrated circuits
US5342798A (en) * 1993-11-23 1994-08-30 Vlsi Technology, Inc. Method for selective salicidation of source/drain regions of a transistor
US5449642A (en) * 1994-04-14 1995-09-12 Duke University Method of forming metal-disilicide layers and contacts
JPH08148561A (ja) * 1994-11-16 1996-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
DE19600780B4 (de) * 1996-01-11 2006-04-13 Micronas Gmbh Verfahren zum Kontaktieren von Bereichen mit verschiedener Dotierung in einem Halbleiterbauelement und Halbleiterbauelement
JP3734559B2 (ja) * 1996-03-15 2006-01-11 富士通株式会社 半導体装置の製造方法
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
US5874342A (en) * 1997-07-09 1999-02-23 Lsi Logic Corporation Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19952177C2 (de) * 1998-11-04 2002-11-28 Nat Semiconductor Corp Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur

Also Published As

Publication number Publication date
DE19950708C2 (de) 2002-10-02
KR100299880B1 (ko) 2001-11-07
KR20000028644A (ko) 2000-05-25
US6136705A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
DE19950708C2 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
DE112007001436B4 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE69027832T2 (de) Feld-Effekt-Transistor mit Gate-Abstandsstück
DE102015109820B4 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE19952177C2 (de) Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
EP0268941B1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE19542411C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102009020348B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE102004019199A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE102007061882B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit vergrabenem Kanal und integrierte Schaltung mit vergrabenem Kanal
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE19521006A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee