DE19731857C2 - Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor - Google Patents

Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor

Info

Publication number
DE19731857C2
DE19731857C2 DE19731857A DE19731857A DE19731857C2 DE 19731857 C2 DE19731857 C2 DE 19731857C2 DE 19731857 A DE19731857 A DE 19731857A DE 19731857 A DE19731857 A DE 19731857A DE 19731857 C2 DE19731857 C2 DE 19731857C2
Authority
DE
Germany
Prior art keywords
layer
polysilicon region
phosphorus
polysilicon
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19731857A
Other languages
English (en)
Other versions
DE19731857A1 (de
Inventor
Abdalla A Naem
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19731857A1 publication Critical patent/DE19731857A1/de
Application granted granted Critical
Publication of DE19731857C2 publication Critical patent/DE19731857C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Dotierung eines Polysiliciumbereichs einer integrierten Schaltkreisstruktur mit Phosphor, wobei sich der Polysiliciumbereich über einer Siliciumoxidschicht, die auf einem Halbleitersubstrat zwischen darin ausgebildeten Feldoxidbereichen angeordnet ist, befindet, bei dem eine Phosphoroxychlorid aufweisende Schicht über dem Polysiliciumbereich aufgebracht und hieraus Phosphor durch thermische Behandlung in den Polysiliciumbereich getrieben wird, mit folgenden Schritten: DOLLAR A (a) Amorphisieren des Polysiliciumbereichs, DOLLAR A (b) Ausbilden einer Siliciumoxidschicht über der aus Schritt DOLLAR A (a) resultierenden Struktur, DOLLAR A (c) Freilegen der Oberfläche des amorphen Polysiliciumbereichs durch mechanisch-chemisches Polieren, DOLLAR A (d) Ausbilden der Phosphoroxychlorid enthaltenden Schicht über der Struktur aus Schritt (c), DOLLAR A (e) Treiben von Phosphor aus der Schicht in den darunter befindlichen amorphen Polysiliciumbereich durch thermisches Behandeln der Schicht, und DOLLAR A (f) Entfernen der Schicht.

Description

Die Erfindung betrifft ein Verfahren zur Dotierung eines Polysiliciumbereiches einer integrierten Schaltkreisstruktur mit Phosphor nach dem Oberbegriff des Anspruchs 1.
Bei der Herstellung von integrierten Halbleiterschaltungen ist es üblich, dotiertes Polysilicium zu verwenden, um leitende Gatestrukturen für MOS- Einrichtungen zu schaffen. Das Polysiliciumgate wird in einem gewünsch­ ten Leitfähigkeitsgrad dotiert, indem eine überliegende Schicht aus Phosphoroxychlorid (POCl3) ausgebildet und dann durch Wärmebehandlung Phosphor in das Polysilicium getrieben wird. Nach der Wärmebehandlung wird der POCl3-Film mittels einer Ätzlösung unter Verwendung von DI-HF (10 : 1) entfernt. Während der thermischen Behandlung, wenn Phosphor in das Polysilicium getrieben wird, seigert die größte Menge an Phosphor in die Polysiliciumkorngrenzen und bildet stark dotierte Phosphoroxide, die in HF-Lösungen sehr schnell geätzt werden. Ferner wird während des Aufbringens von POCl3 eine dünne (10-20 nm) phosphorreiche organische Schicht auf der Oberfläche der POCl3-Schicht ausgebildet. Diese phosphorreiche organische Schicht muß entfernt wer­ den, bevor die nasse HF-Lösung wirksam verwendet werden kann, um die darunterliegende Schicht aus POCl3 zu entfernen. Da die Oberflächen­ schicht keine gleichmäßige Konsistenz hat, wird die nasse DI-HF-Lösung die POCl3-Schicht durch Löcher, die in der phosphorreichen Schicht ge­ bildet werden, erreichen. Das HF wird längere Zeit brauchen, um die POCl3-Schicht zu entfernen, da die phosphorreiche Schicht eine Maskie­ rung bewirkt. Dies ermöglicht es dem HF in einigen Bereichen, wo das Ät­ zen schneller vonstatten geht, in die Korngrenzen im Polysilicium einzu­ dringen, das stark dotierte Oxid zu entfernen und die darunterliegende dünne Gateoxidschicht zu erreichen. Wenn die HF-Lösung die Polysilicium­ schicht durchdringt und die dünne Gateoxidschicht erreicht, greift sie letztere an und bildet darin Löcher, wodurch Kurzschlüsse zwischen dem Polysilicium und dem Substrat auftreten.
Anschließend an die Entfernung des POCl3 wird eine Photomas­ kierung des Gatepolysiliciums durchgeführt, die erforderlich ist, um die Gatepolysiliciumschicht zu bemustern, um so eine bemusterte Photoresist­ schicht auf dem dotierten Polysilicum zu bilden. Danach wird das Gatepo­ lysilicum geätzt und die Photoresistschicht entfernt, um das Polysilici­ umgate der MOS-Einrichtung zu definieren. Jedoch werden während dieses Ätzschrittes Oxidreste in Form von Oxidsäulen oder -spießen auf den Feld-/Source-/Drain-Oxidbereichen gebildet. Das heißt während des Bemu­ sterns des Polysiliciums wird das Oxid, das an den Polysiliciumkorngren­ zen in Bereichen vorhanden ist, wo die HF-Lösung nicht eingedrungen ist, nicht durch das Polysiliciumätzen angegriffen und verbleibt daher auf dem Feldoxid und auf den Source-/Drainbereichen. Derartige Säulen sind jedoch unerwünscht, da sie die Zuverlässigkeit stark beeinträchtigen können.
Dementsprechend ist zwar ein derartiges Verfahren für große geometrische Abmessungen geeignet, bei denen das Gateoxid dick genug ist (d. h. größer als 20 nm), um dem Angriff der HF-Ätzlösung zu widerstehen, und da das erhaltene Produkt in bezug auf Oxidreste auf der Oberfläche nicht empfindlich ist, ist es für kleine Abmessungen, die einen hohen Grad an Sauberkeit und dünne Gateoxide (d. h. geringer als 10 nm) erfor­ dern, ungeeignet.
Aufgabe der Erfindung ist es daher, ein Verfahren nach dem Oberbegriff des Anspruchs 1 zu schaffen, das es ermöglicht, mit dünnen Gateoxidschichten ohne Kurzschlußgefahr und ohne Oxidreste zu arbeiten.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Hierbei wird das Gatepolysilicium amorphisiert, wodurch dessen Korngrenzen beseitigt werden, so daß sich dort keine hochdotierten Be­ reiche mehr bilden können, die von einer Ätzlösung besonders stark ange­ griffen werden.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbeispiels eine s Verfahrens näher erläutert.
Fig. 1A-1I zeigen im Teilschnitt eine integrierte Halblei­ terstruktur in verschiedenen Schritten des Verfahrens.
Bei dem Verfahren wird gemäß Fig. 1A von einer MOS-Struktur ausgegangen, die ein Siliciumsubstrat aufweist, in dem zueinander beab­ standete Feldoxidbereiche ausgebildet sind, zwischen denen sich ein ak­ tiver Substratbereich befindet. über diesem aktiven Bereich ist eine Schicht aus Gateoxid angeordnet, auf der sich eine Schicht aus undotier­ tem Gatepolysilicium 200 befindet. Die Feldoxidbereiche sind durch Gra­ benisolationstechnik anstatt durch LOCOS-Technik (lokale Oxidation von Silicium) gebildet.
Abhängig davon, ob eine N- oder P-Kanaleinrichtung hergestellt werden soll, wird eine N+- oder P+-Source-/Drain-Implantierung vorgenom­ men, um Source- und Drainbereiche 202 zu bilden, vgl. Fig. 1B. Außerdem wird durch diese Implantierung das Gatepolysilicium 200 amorphisiert, wodurch die Korngrenzen in der Struktur des Gatepolysiliciums 200, die von einer HF-Entglasungslösung angegriffen werden, zerstört werden.
Als nächstes wird eine Schicht aus Siliciumdioxid 204, bei­ spielsweise durch chemische Dampfniederschlagung (CVD), ausgebildet, so daß sich die in Fig. 1C dargestellte Struktur ergibt.
Gemäß Fig. 1D wird ein chemisch-mechanisches Polieren durchge­ führt, um das Polysiliciumgate 200 freizulegen, während alle anderen Si­ liciumbereiche durch die Siliciumoxidschicht 204 geschützt bleiben. Das chemisch-mechanische Polieren planiert auch die Oberfläche der gesamten Einrichtung und reduziert daher die Gesamtstrukturtopographie. Die an­ fängliche Dicke des Materials des Polysiliciumgates 200 muß in diesem Fall etwas dicker als bei einem konventionellen Polyprozeß sein (etwa 0,5 µm anstellte von 0,3 µm). Dies stellt sicher, daß alle Polysilicium­ bereiche freigelegt werden, wenn das Polysiliciumgate 200 nach dem che­ misch-mechanischen Polieren auf 0,3 µm verdünnt ist.
Gemäß Fig. 1E wird ein Film 206 aus Phosphoroxychlorid (POCl3) über der gesamten Struktur aufgebracht. Die Bildung des Films 206 resul­ tiert in der Bildung einer phosphorreichen organischen Schicht (nicht dargestellt) auf der Oberseite des POCl3. Der Film 206 wird dann ther­ misch behandelt, um den Phosphor in das Polysiliciumgate 200 zu treiben. Die Wärmebehandlung erfolgt in bekannter Weise, wobei als Ergebnis des Source-/Drain-Implantierens der Phosphor in amorphes Silicium anstatt in eine Polysiliciumschicht getrieben wird. Die resultierende Struktur ist in Fig. 1F dargestellt.
Als nächstes wird der Film 206 in einem Entglasungsschritt un­ ter Verwendung von DI-HF (10 : 1) entfernt, wobei die resultierende Struk­ tur in Fig. 1G dargestellt ist.
Gemäß Fig. 1H wird anschließend ein schneller thermischer Be­ handlungsvorgang durchgeführt, um die Source-/Drain-Implantate als auch die Dotierung in dem Polysiliciumgate 200 zu aktivieren.
Danach wird eine dielektrische Oxidschicht 208 aufgebracht und Kontaktöffnungen angebracht, wonach eine Metallisierung durch Ausbildung eines Ti/TiN/Al-Film durchgeführt wird, wodurch sich die in Fig. 11 dar­ gestellte Struktur ergibt. Alternativ kann eine Silicid-Schicht auf dem Polysiliciumgate 200 ausgebildet werden, um die Kontaktierung zu verbes­ sern. Hierzu kann eine Titanschicht über der Struktur von Fig. 1H gebil­ det werden. Danach wird ein schneller thermischer Prozeß bei niedriger Temperatur durchgeführt, um auf dem Polysiliciumgate 200 eine erste Pha­ se Silicid auszubilden. Unreagiertes Titan wird dann durch Naßablösen entfernt, und ein schneller thermischer Prozeß bei hoher Temperatur wird durchgeführt, um niederresistives Silicid zu bilden. Auf diese Weise wird Silicid auf dem stark durch POCl3-dotierten Polysilicium ausgebil­ det, während die Source-/Drainbereiche 202 durch die während der zweiten Phase des schnellen thermischen Prozesses verwendeten hohen Temperaturen geschützt werden.
Somit werden die Gatebereiche bemustert, bevor ein Dotieren von Polysilicium stattfindet. Ferner wird das gering dotierte Drain-Im­ plantieren (LDD) und das Durchführen des N+/P+-Source-/Drain-Implantierens durchgeführt, bevor das Dotieren des Polysiliciumgates mit POCl3 erfolgt. Das Source-/Drain-Implantieren amor­ phisiert das Gatepolysilicium, zerstört die Korngrenzen in dem Polysili­ cium und verhindert daher ein Kanalisieren von Dotierungsmittel und/oder eine Desegregation von Dotierungsmittel zu den Korngrenzen während des Aufbringens oder Eintreibens von POCl3. Das chemisch-mechanische Polie­ ren wird durchgeführt, nachdem die erste dielektrische Schicht aufge­ bracht worden ist, und zwar bis zu einem solchen Grad, daß die Polysili­ ciumgates 200 überall auf dem Substrat freigelegt sind. Der POCl3-Film 206 wird aufgebraucht, nachdem die erste dielektrische Schicht aufgebracht und das chemisch-mechanische Polieren durchgeführt worden ist. Der Film 206 ist nun bezüglich des Polysiliciumgates 200 selbstju­ stiert, so daß der POCl3-Prozeß keine anderen Bereiche auf dem Substrat, etwa die Feldoxid- oder Source-/Drainbereiche, beeinträchtigt. Der Ent­ glasungsschritt, d. h. das Entfernen des POCl3-Films 206, wird in diesem Verfahren optional, da der POCl3-Film 206 von den aktiven Bereichen iso­ liert ist und diese daher nicht beeinträchtigt. Zusätzlich werden durch das Verfahren Oxidsäulen eliminiert, die normalerweise auf Feld-/Sour­ ce-/Drain-Oxiden nach dem Polysiliciumätzen beobachtet werden. Das Ver­ fahren eliminiert auch Löcher, die manchmal im Gateoxid beobachtet wer­ den, weil im vorliegenden Fall das Eintreiben des Phosphors in bezug auf korngrenzenloses, amorphisiertes Silicium vorgenommen wird, so daß bei einem Naßätzen, das zum Entglasen verwendet wird, keine Möglichkeit be­ steht, das Gateoxid zu erreichen.
Vor dem Amorphisieren des Polysiliciumgates 200 können die Seitenwandungen des Polysiliciumgates mit Seitenwandabdeckungen SWS ver­ sehen werden.

Claims (6)

1. Verfahren zur Dotierung eines Polysiliciumbereiches (200) einer integrierten Schaltkreisstruktur mit Phosphor, insbesondere eines Gates eines MOS-Transistors, wobei sich der Polysiliciumbereich (200) über einer Siliciumoxidschicht, die auf einem Halbleitersubstrat zwischen darin ausgebildeten Feldoxidbereichen angeordnet ist, befindet, bei dem eine Phosphoroxychlorid aufweisende Schicht (206) über dem Polysiliciumbereich (200) aufgebracht und hieraus Phosphor durch thermische Behandlung in den Polysiliciumbereich (200) getrieben wird, gekennzeichnet durch
  • a) Amorphisieren des Polysiliciumbereichs (200),
  • b) Ausbilden einer Silciumoxidschicht (204) über der aus Schritt (a) resultierenden Struktur,
  • c) Freilegen der Oberfläche des amorphen Polysiliciumbereichs (200) durch mechanisch-chemisches Polieren,
  • d) Ausbilden der Phosphoroxychlorid enthaltendem Schicht (206) über der Struktur aus Schritt (c),
  • e) Treiben von Phosphor aus der Schicht (206) in den darunter befindlichen amorphen Polysiliciumbereich (200) durch thermisches Behandeln der Schicht (206), und
  • f) Entfernen der Schicht (206).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch Diffusion mit geringer Dichte in Source-/Drainbereiche (202) ein erstes N-Dotierungsmittel und zum Amorphisieren mittels Ionenimplantie­ rung ein zweites N-Dotierungsmittel in die Source-/Drainbereiche (202) und den Polysiliciumbereich (200) eingebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem Amorphisieren der Polysiliciumbereich (200) mit seitlichen Abdeckungen versehen wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß nach Entfernen der Schicht (206) eine dielektrische Schicht (208) über der Struktur aufgebracht wird und an die Source- /Drainbereiche (202) und den phosphordotierten Polysiliciumbereich (200) reichende Kontaktöffnungen ausgebildet werden, wonach metallisiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß nach dem Entfernen der Schicht (206) zunächst eine Titanschicht über der Struktur ausgebildet wird, wonach eine Wärmebehandlung bei einer ersten Temperatur zur Ausbildung einer ersten Phase einer Silicidschicht auf dem phosphordotierten Polysiliciumbereich (200) vorgenommen, unreagier­ tes Titan entfernt und eine zweite Wärmebehandlung bei einer zweiten Temperatur, höher als die erste, zur Ausbildung einer zweiten Phase ei­ ner Silicidschicht auf dem phosphordotierten Polysiliciumbereich (200) vorgenommen wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Feldoxidbereiche durch Grabenisolation gebildet wer­ den.
DE19731857A 1996-08-08 1997-07-24 Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor Expired - Fee Related DE19731857C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/689,334 US5843834A (en) 1996-08-08 1996-08-08 Self-aligned POCL3 process flow for submicron microelectronics applications using amorphized polysilicon

Publications (2)

Publication Number Publication Date
DE19731857A1 DE19731857A1 (de) 1998-02-12
DE19731857C2 true DE19731857C2 (de) 2000-04-13

Family

ID=24768008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19731857A Expired - Fee Related DE19731857C2 (de) 1996-08-08 1997-07-24 Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor

Country Status (3)

Country Link
US (1) US5843834A (de)
KR (1) KR100271265B1 (de)
DE (1) DE19731857C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736419A (en) * 1996-11-12 1998-04-07 National Semiconductor Corporation Method of fabricating a raised source/drain MOSFET using self-aligned POCl3 for doping gate/source/drain regions
US6420273B1 (en) 1997-06-30 2002-07-16 Koninklijke Philips Electronics N.V. Self-aligned etch-stop layer formation for semiconductor devices
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
US6074921A (en) * 1997-06-30 2000-06-13 Vlsi Technology, Inc. Self-aligned processing of semiconductor device features
US6051467A (en) * 1998-04-02 2000-04-18 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate a large planar area ONO interpoly dielectric in flash device
US6150216A (en) * 1998-12-29 2000-11-21 United Microelectronics Corp. Method for forming an electrode of semiconductor device capacitor
US6194299B1 (en) * 1999-06-03 2001-02-27 Advanced Micro Devices, Inc. Method for fabrication of a low resistivity MOSFET gate with thick metal on polysilicon
JP4449076B2 (ja) * 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624863A (en) * 1995-07-17 1997-04-29 Micron Technology, Inc. Semiconductor processing method of forming complementary N-type doped and P-type doped active regions within a semiconductor substrate
US5637525A (en) * 1995-10-20 1997-06-10 Micron Technology, Inc. Method of forming a CMOS circuitry
JP2785772B2 (ja) * 1995-11-20 1998-08-13 日本電気株式会社 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Also Published As

Publication number Publication date
KR100271265B1 (ko) 2000-12-01
US5843834A (en) 1998-12-01
KR19980018188A (ko) 1998-06-05
DE19731857A1 (de) 1998-02-12

Similar Documents

Publication Publication Date Title
DE19737773C2 (de) Verfahren zur Herstellung einer MOSFET-Struktur in einem Siliciumsubstrat unter Verwendung einer selbstjustierenden Quelle zum Dotieren von Gate-/Source-/Drainbereichen
EP0839386B1 (de) Verfahren zur herstellung eines mos-transistors
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE19950708A1 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken
DE10323013A1 (de) Halbleiterbauelement mit PMOS- und NMOS-Transistor und zugehöriges Herstellungsverfahren
EP0268941A1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
EP0764982A1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE10240422B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich
DE60037901T2 (de) Herstellungsverfahren eines halbleiterspeicherbauelements mit anti-reflektierender beschichtung
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE69013962T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit Silizid.
DE102014118948A1 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung
DE69836124T2 (de) Verfahren zur Herstellung von einem Halbleiterelement mit einem MOS-Transistor mit einer LDD-Struktur
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee