DE10002121B4 - Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten - Google Patents

Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten Download PDF

Info

Publication number
DE10002121B4
DE10002121B4 DE10002121A DE10002121A DE10002121B4 DE 10002121 B4 DE10002121 B4 DE 10002121B4 DE 10002121 A DE10002121 A DE 10002121A DE 10002121 A DE10002121 A DE 10002121A DE 10002121 B4 DE10002121 B4 DE 10002121B4
Authority
DE
Germany
Prior art keywords
source
insulating
layers
drain regions
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10002121A
Other languages
English (en)
Other versions
DE10002121A1 (de
Inventor
William Hsiaoh-Lien Ma
Hsing-Jen C. Wann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE10002121A1 publication Critical patent/DE10002121A1/de
Application granted granted Critical
Publication of DE10002121B4 publication Critical patent/DE10002121B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten, umfassend:
– Bereitstellung eines Halbleitersubstrats mit Sourceund Drain-Bereichen und mit Gate-Bereichen aus Polysilizium;
– Bereitstellung von Seitenwandisolierschichten auf Seitenwänden der Gate-Bereiche vor der Abscheidung der selektiven Siliziumschicht;
– Abscheiden von selektivem Silizium auf den Source- und Drain-Bereichen;
– Dotierung in den Source- und Drain-Bereichen, so dass flache Sperrschichten entstehen;
– Erzeugung erster isolierender Seitenflächen-Trennschichten auf Seitenflächen der Gate-Bereiche, indem durch thermische Oxidation des freiliegenden Siliziums und polykristallinen Siliziums eine abgeschrägte Isolierung erzeugt wird, wo die Sourceund Drain-Bereiche mit den Gate-Bereichen zusammentreffen;
– Erzeugen zweiter isolierender Trennschichten auf den ersten isolierenden Seitenflächen-Trennschichten; und
– Silizieren der Oberseiten der Source- und Drain-Bereiche.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen und speziell ein Verfahren zur Herstellung ultraflacher Sperrschichten zusammen mit der gewünschten Trennung und Isolierung zwischen den Source- und Drain-Bereichen und den Gate-Bereichen. Das erfindungsgemäße Verfahren liefert Vorrichtungen mit ultraflachen Sperrschichten.
  • Bei der Herstellung von Halbleitervorrichtungen ist die Herstellung kleinerer Vorrichtungen und dichter gepackter integrierter Schaltungen weiterhin ein wichtiges Ziel. Die Herstellung mikroelektronischer Vorrichtungen mit Abmessungen, die klein genug sind, um den Anforderungen der Integration ultrahohen Grades (ultralarge-scale integration – USLI) zu genügen, erfordert die Reduktion sowohl der seitlichen als auch der vertikalen Abmessungen der Vorrichtungen in einem Halbleitersubstrat. Mit abnehmender Größe der Vorrichtung beispielsweise besteht die Notwendigkeit, flache Bereiche einer gewünschten Leitfähigkeit auf der Oberfläche des Halbleitersubstrats zu bilden. Bei der Herstellung von Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), speziell für Logikvorrichtungen, ist neben flachen Sperrschichten die Trennung und Isolierung der Source-/Drain-Bereiche von den Gate-Bereichen ein wichtiger Punkt.
  • Die US 5 079 180 und die US 4 998 150 beschreiben einen Source/Drain-Transistor mit dünnen, dem Gate benachbarten Seitenflächen-Trennschichten bzw. ein Verfahren zu dessen Herstellung. Eine erste Seitenflächen-Trennschicht ist der dünnen Seitenflächen-Trennschicht und der Source/Drain-Region benachbart angeordnet. Eine zweite Seitenflächen- Trennschicht wird am Interface zwischen der Feldisolierungsregion und der Source/Drain-Region ausgebildet.
  • In der US 5,677, 214 und der US 5,691,212 werden jeweils Verfahren zur Herstellung von Halbleitervorrichtungen mit flachen Sperrschichten beschrieben. Dabei wird ein Halbleitersubstrat mit Source/Drain-Bereichen und einem Gate-Breich aus Polysilizium bereitgestellt, dann wird Silizium auf den Source/Drain-Bereichen abgeschieden, die anschließend dotiert werden, so dass flache Sperrschichten entstehen. Erste und zweite isolierende Seitenflächen-Trennschichten werden auf den Seitenflächen des Gate-Bereichs erzeugt, und schließlich erfolgt ein Silizieren der Oberseiten der Source/Drain-Bereiche.
    •
  • Es ist deshalb Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung mit ultraflacher Sperrschicht und der gewünschten Trennung und Isolierung zwischen Source-/Drain-Bereichen und Gate-Bereichen bereitzustellen.
  • Die vorliegende Erfindung liefert eine Verfahrenssequenz zur Herstellung einer Halbleitervorrichtung, die die genannten Aufgaben erfüllt. Speziell umfasst das erfindungsgemäße Verfahren die Sequenz gemäß Anspruch 1.
  • Die vorliegende Erfindung betrifft auch Halbleitervorrichtungen, die nach dem Verfahren gemäß Anspruch 1 hergestellt werden.
  • Die genannte Aufgabe, Aspekte und Vorteile der Erfindung werden am besten aus der nachstehenden ausführlichen Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf die Zeichnungen ersichtlich.
    •
  • 1 – 7 sind Schemazeichnungen einer erfindungsgemäßen Struktur in verschiedenen Verarbeitungsphasen gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Um das Verständnis der vorliegenden Erfindung zu erleichtern, wird auf die Zeichnungen Bezug genommen, die eine schematische Darstellung der Schritte einer Ausführungsform der vorliegenden Erfindung zeigen.
  • Nach der vorliegenden Erfindung wird auf einem Halbleitersubstrat 1 eine Isolierschicht 2 erzeugt. Bei dem Halbleitersubstrat handelt es sich typischerweise um monokristallines Silizium oder um ein SOI-Substrat (Silizium auf Isolator). Die Isolierschicht 2 kann durch Aufwachsen auf dem Substrat oder durch Abscheideverfahren wie die chemische oder physikalische Abscheidung aus der Gasphase (CVD bzw. PVD) gebildet werden. Die Isolierschicht 2 kann auch durch thermische Oxidation des darunter liegenden Substrats 1 zu Siliziumdioxid gebildet werden. Typischerweise ist diese Schicht 2 ca. 1,5 bis 10 nm dick und fungiert als Gate-Isolator.
  • Auf der Isolierschicht 2 wird ein leitendes Material 3 wie z.B. eine dotierte polykristalline Siliziumschicht abgeschieden. Die leitende Schicht 3 bildet Gate-Elektroden in Halbleitervorrichtungen, die auf dem Halbleitersubstrat erzeugt werden sollen. Die leitende Schicht 3 ist typischerweise ca. 100 bis 300 nm dick.
  • Optional kann auf der leitenden Schicht 3 eine zweite Isolierschicht 4 erzeugt werden. Diese ist typischerweise bis zu ca. 150 nm dick. Diese Isolierschicht 4 besteht in der Regel aus einem Oxid, das beispielsweise durch Oxidation eines abgeschiedenen Tetraethylorhtosilikats und nachfolgende Erwärmung auf eine Temperatur von ca. 400°C bis ca. 750°C oder, was üblicher ist, durch chemische Abscheidung aus der Gasphase gebildet werden kann.
  • Ausgewählte Teile der zweiten Isolierschicht 4 und der leitenden Schicht 3 werden durch Ätzen eines vorgegebenen Musters zur Definition des Gate-Leiters entfernt. Speziell können die Teile mit üblichen photolithografischen Verfahren wie Auftragen eines Photoresists (nicht dargestellt) und anschließende Musterbildung für die gewünschte Gate-Struktur entfernt werden. Der Photoresist mit dem Muster dient dann als Maske für die Abtragung der exponierten Teile der zweiten Isolierschicht 4 und anschließend der leitenden Schicht 3. Die Abtragung kann durch reaktive Ionenätzung erfolgen. Es ist wünschenswert, dass die Isolierschicht 3 aus einem anderen Material besteht als die Isolierschicht 2, so dass die Abtragung so erfolgen kann, dass sie selektiv an der Isolierschicht 2 stoppt.
  • Nun wird der verbliebene Photoresist entfernt, z.B. durch Auflösen in einem geeigneten Lösungsmittel.
  • Dann wird eine dritte Isolierschicht 5 erzeugt, z.B. durch bekannte Abscheidungsverfahren wie der chemischen oder physikalischen Abscheidung aus der Gasphase. Die Schicht 5 besteht typischerweise aus Siliziumdioxid, Siliziumnitrid oder Siliziumoxynitrid. Sie ist typischerweise ca. 1 bis ca. 30 nm dick (siehe 2).
  • Dann wird, wie in 3 zu sehen ist, die Isolierschicht 5 von der Oberseite der Isolierschicht 4 und der Oberseite von Isolierschicht 2 entfernt, während die Isolierung 6 auf den Seitenflächen des Gate-Leiters 3 erhalten bleibt. Außerdem wird die Isolierschicht bis auf die Teile, die unter der Gate-Struktur 3 und der Isolierung 6 liegen, abgetragen. Die Abtragung kann durch selektive reaktive Ionenätzung erfolgen, so dass die Ätzung selektiv am darunter liegenden Siliziumsubstrat stoppt. Die Dicke der Isolierung 6 steuert die Überlappung der nachfolgend zu bildenden Sperrschicht, die ihre vertikale und ihre laterale Diffusion ist.
  • Eine selektive Siliziumschicht 7 wird abgeschieden und wächst auf, z.B. durch chemische Abscheidung aus der Gasphase. Die Siliziumschicht 7 ist eine epitaxiale Siliziumschicht und resultiert in monokristallinem Silizium auf freiliegenden monokristallinen Siliziumoberflächen. Das Silizium ist insofern selektiv, als es nur dort aufwächst, wo Siliziumoberflächen freiliegen. Die Schicht 7 ist typischerweise ca. 10 bis ca. 50 nm dick (siehe 4).
  • Die selektive Siliziumschicht 7 kann dotiert oder undotiert sein. Wenn sie dotiert ist, wird das Dotierungsmittel durch die selektive Siliziumschicht 7 in die Source- und Drain-Bereiche 8 getrieben, um flache Sperrschichten von typischerweise weniger als 20 nm und noch typischer zwischen ca. 5 und ca. 15 nm zu erzeugen. Um die Ausbildung einer ultraflachen Sperrschicht sicherzustellen, wird die Struktur einer kurzen, schnellen Erwärmung (RTP) ausgesetzt, typischerweise bei Temperaturen von ca. 800°C bis 1200°C, und noch typischer bei ca. 900°C bis 1100°C bei einer Dauer von typischerweise ca. 3 bis ca. 60 Sekunden und noch typischer bei einer Dauer von ca. 12 bis ca.30 Sekunden. Wenn die Siliziumschicht 7 undotiert oder nur relativ schwach dotiert ist, werden Dotierungsmittelionen durch die selektive Siliziumschicht 7 in die Source- und Drain-Bereiche 8 implantiert, um die flachen Übergangszonen zu erzeugen. Falls die Siliziumschicht 7 schwach dotiert ist, können zusätzlich zur Implantierung von Dotierungsionen durch die Siliziumschicht Dotierungsmittel von ihr durch die Schicht 7 in die Source- und Drain-Bereiche gedrängt werden.
  • Typische p-Dotierungsmittel für Silizium sind Bor, Aluminium, Gallium und Indium. Typische n-Dotierungsmittel für Silizium sind Arsen, Phosphor und Antimon. Die Dotierungsmittel werden typischerweise mit Dosierungen von ca. 1013 bis 1016 Atomen/cm2 implantiert, und besonders typisch mit Dosierungen von 5 × 1013 bis 2 × 1015 Atomen/cm2 und Energien von ca. 1 bis ca. 20 keV.
  • Die Seitenflächenisolierschicht 6 kann dann entfernt werden, z.B. durch Ätzen in einem Ätzmittel, das selektiv auf Silizium und Polysilizium wirkt. Es ist aber nicht notwendig, die Schicht 6 zu entfernen; sie kann auch stehen bleiben, falls dies gewünscht wird. Wie in 5 zu sehen ist, läßt man dann eine Oxidschicht 9 aufwachsen, indem das exponierte Silizium und Polysilizium durch Erwärmung auf ca. 700°C bis 900°C oxidiert wird. Dadurch werden dort, wo die Source/Drain-Bereiche 8 auf den Gate-Leiter 3 treffen, isolierende Seitenflächen-Trennschichten an Seitenflächen von Gate 3 und eine sich verjüngende Isolierung gebildet, um die Sperrschichtkapazität zu verringern. Dies gewährleistet außerdem eine relativ enge Trennung und Isolierung zwischen den Source/Drain-Bereichen 8 und dem Gate-Leiter 3. Die isolierenden Seitenflächen-Trennschichten 9 sind typischerweise ca. 2 bis ca. 10 nm dick.
  • Dann werden auf den Seitenflächen-Trennschichten 9 zweite isolierende Trennschichten 10 gebildet, z.B. durch chemische oder physikalische Abscheidung aus der Gasphase. Diese Isolierschicht 10 kann aus Siliziumdioxid oder Siliziumnitrid oder Siliziumoxynitrid bestehen. Sie ist typischerweise ca. 50 bis ca. 200 nm dick. Dann wird der nicht von der isolierenden Trennschicht 10 bedeckte Teil der Oxidschicht 9 durch reaktive Ionenätzung, die selektiv an dem selektiven Silizium 7 stoppt, abgetragen.
  • Eine zweite selektive Siliziumschicht 11 wird abgeschieden und wächst auf, z.B. durch chemische Abscheidung aus der Gasphase. Die Siliziumschicht 11 ist eine epitaxiale Siliziumschicht und resultiert in monokristallinem Silizium auf freiliegenden monokristallinen Siliziumoberflächen. Das Silizium ist insofern selektiv, als es nur dort aufwächst, wo Siliziumoberflächen freiliegen. Die Schicht 11 ist typischerweise ca. 10 bis ca. 50 nm dick (siehe 6).
  • Anschließend wird ein silicidbildendes Metall wie Wolfram, Titan, Kobalt oder Nickel auf den freiliegenden Siliziumoberflächen abgeschieden. Das Metall wird typischerweise durch Abscheidung aus der Gasphase oder durch Sputter-Verfahren abgeschieden (siehe 8). Das Metall reagiert mit dem darunter liegenden monokristallinen Silizium zum entsprechenden Metallsilicid 12.
  • Falls gewünscht, kann die Vorrichtung anschließend einer konventionellen Verarbeitung unterzogen werden, um Kontakte und Leitungen der gewünschten fertigen Vorrichtung zu erzeugen.
  • Die obige Beschreibung der Erfindung offenbart und erklärt die vorliegende Erfindung. Außerdem illustriert und beschreibt die Offenbarung nur die bevorzugten Ausführungsformen der Erfindung; die Erfindung kann aber auch in verschiedenen anderen Kombinationen, Modifikationen und Umgebungen Anwendung finden, und sie kann innerhalb des hier zum Ausdruck gebrachten Schutzumfangs der Erfindung Änderungen oder Modifikationen unterliegen, die mit der obigen Lehre und/oder dem relevanten Fachwissen im Einklang stehen. Die oben beschriebenen Ausführungsformen sollen ferner die besten bekannten Arten der Realisierung der Erfindung erklären und den Fachmann in die Lage versetzen, die Erfindung in solchen oder anderen Ausführungsformen und mit verschiedenen Modifikationen, die durch die jeweiligen Anwendungen oder Einsatzzwecke der Erfindung notwendig sind, anzuwenden. Dementsprechend soll die Beschreibung keine Beschränkung der Erfindung auf die darin beschriebene Ausführungsform darstellen.

Claims (18)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten, umfassend: – Bereitstellung eines Halbleitersubstrats mit Sourceund Drain-Bereichen und mit Gate-Bereichen aus Polysilizium; – Bereitstellung von Seitenwandisolierschichten auf Seitenwänden der Gate-Bereiche vor der Abscheidung der selektiven Siliziumschicht; – Abscheiden von selektivem Silizium auf den Source- und Drain-Bereichen; – Dotierung in den Source- und Drain-Bereichen, so dass flache Sperrschichten entstehen; – Erzeugung erster isolierender Seitenflächen-Trennschichten auf Seitenflächen der Gate-Bereiche, indem durch thermische Oxidation des freiliegenden Siliziums und polykristallinen Siliziums eine abgeschrägte Isolierung erzeugt wird, wo die Sourceund Drain-Bereiche mit den Gate-Bereichen zusammentreffen; – Erzeugen zweiter isolierender Trennschichten auf den ersten isolierenden Seitenflächen-Trennschichten; und – Silizieren der Oberseiten der Source- und Drain-Bereiche.
  2. Verfahren nach Anspruch 1, wobei die selektive Siliziumschicht dotiert ist und die flachen Sperrschichten erzeugt werden, indem Dotierungsmittel aus dem selektiven Silizium in die Source- und Drain-Bereiche getrieben wird.
  3. Verfahren nach Anspruch 2, das die Anwendung einer kurzen, schnellen Erwärmung zum Eintreiben des Dotierungsmittels umfasst.
  4. Verfahren nach Anspruch 3, wobei die kurze, schnelle Erwärmung bei Temperaturen von ca. 800 bis ca. 1200°C für eine Dauer von ca. 3 bis ca. 60 Sekunden erfolgt.
  5. Verfahren nach Anspruch 1, wobei die selektive Siliziumschicht nicht dotiert ist und die flachen Sperrschichten erzeugt werden, indem Dotierungsionen in die Source- und Drain-Bereiche implantiert werden.
  6. Verfahren nach Anspruch 1, wobei die flachen Sperrschichten weniger als 20 nm dick sind.
  7. Verfahren nach Anspruch 1, wobei die flachen Sperrschichten zwischen ca. 5 und ca. 10 nm dick sind.
  8. Verfahren nach Anspruch 1, wobei die ersten isolierenden Seitenflächen-Trennschichten ca. 2 bis ca. 10 nm dick sind.
  9. Verfahren nach Anspruch 1, wobei die zweiten isolierenden Seitenflächen-Trennschichten aus der aus Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und deren Mischungen bestehenden Stoffgruppe ausgewählt werden.
  10. Verfahren nach Anspruch 9, wobei die zweiten isolierenden Seitenflächen-Trennschichten ca. 50 bis ca. 200 nm dick sind.
  11. Verfahren nach Anspruch 1, wobei das silicidbildende Metall aus der aus Wolfram, Titan, Kobalt, Nickel oder deren Mischungen bestehenden Stoffgruppe ausgewählt wird.
  12. Verfahren nach Anspruch 1, das außerdem die Entfernung der Seitenflächenisolierschicht nach der Bildung der flachen Sperrschichten und vor der Bildung der ersten isolierenden Seitenflächen-Trennschichten umfasst.
  13. Verfahren nach Anspruch 12, wobei die Seitenflächenisolierschicht ca. 1 bis ca. 30 nm dick ist.
  14. Verfahren nach Anspruch 1, das außerdem die Bereitstellung einer isolierenden Kappe auf den Gate-Bereichen umfasst.
  15. Verfahren nach Anspruch 14, wobei die isolierende Kappe vor der Abscheidung des selektiven Siliziums auf den Source- und Drain-Bereichen erzeugt wird.
  16. Verfahren nach Anspruch 1, das außerdem die Erzeugung einer zweiten selektiven Siliziumschicht auf den freiliegenden Oberflächen der ersten selektiven Siliziumschicht umfasst.
  17. Verfahren nach Anspruch 16, wobei die zweite selektive Siliziumschicht nach der Erzeugung der zweiten isolierenden Trennschichten erzeugt wird.
  18. Halbleitervorrichtung, die durch das Verfahren nach Anspruch 1 hergestellt wird.
DE10002121A 1999-01-25 2000-01-20 Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten Expired - Lifetime DE10002121B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/236,691 1999-01-25
US09/236,691 US6022771A (en) 1999-01-25 1999-01-25 Fabrication of semiconductor device having shallow junctions and sidewall spacers creating taper-shaped isolation where the source and drain regions meet the gate regions

Publications (2)

Publication Number Publication Date
DE10002121A1 DE10002121A1 (de) 2000-08-03
DE10002121B4 true DE10002121B4 (de) 2006-01-12

Family

ID=22890557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10002121A Expired - Lifetime DE10002121B4 (de) 1999-01-25 2000-01-20 Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten

Country Status (6)

Country Link
US (1) US6022771A (de)
JP (1) JP3149414B2 (de)
KR (1) KR20000053506A (de)
CN (1) CN1120525C (de)
DE (1) DE10002121B4 (de)
TW (1) TW439190B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245623B1 (en) * 1998-11-06 2001-06-12 Advanced Micro Devices, Inc. CMOS semiconductor device containing N-channel transistor having shallow LDD junctions
US6191012B1 (en) * 1998-12-03 2001-02-20 Advanced Micro Devices Method for forming a shallow junction in a semiconductor device using antimony dimer
KR100347544B1 (ko) * 1999-02-13 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 접합 제조 방법
JP4932087B2 (ja) * 2001-01-29 2012-05-16 三菱電機株式会社 半導体装置およびその製造方法
JP2003158195A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
KR20040035088A (ko) * 2002-10-18 2004-04-29 삼성전자주식회사 스페이서를 갖는 게이트 전극의 형성 방법.
KR100621546B1 (ko) 2003-05-14 2006-09-13 삼성전자주식회사 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법
JP4945900B2 (ja) * 2005-01-06 2012-06-06 ソニー株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
JP4867176B2 (ja) * 2005-02-25 2012-02-01 ソニー株式会社 半導体装置の製造方法
JP4945910B2 (ja) * 2005-03-09 2012-06-06 ソニー株式会社 半導体装置およびその製造方法
JP4887643B2 (ja) * 2005-03-24 2012-02-29 ソニー株式会社 半導体装置およびその製造方法
JP5338042B2 (ja) * 2007-06-11 2013-11-13 富士通セミコンダクター株式会社 電界効果トランジスタの製造方法
JP2009302317A (ja) * 2008-06-13 2009-12-24 Renesas Technology Corp 半導体装置およびその製造方法
US8647952B2 (en) * 2010-12-21 2014-02-11 Globalfoundries Inc. Encapsulation of closely spaced gate electrode structures
CN106252405B (zh) * 2015-06-15 2019-04-05 北大方正集团有限公司 超结结构及其刻蚀方法及具有该超结结构的场效应晶体管
CN112992684A (zh) * 2021-02-07 2021-06-18 长鑫存储技术有限公司 一种形成超浅结的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
US5677214A (en) * 1996-09-05 1997-10-14 Sharp Microelectronics Technology, Inc. Raised source/drain MOS transistor with covered epitaxial notches and fabrication method
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US4471524A (en) * 1982-06-01 1984-09-18 At&T Bell Laboratories Method for manufacturing an insulated gate field effect transistor device
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4663191A (en) * 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
US4841347A (en) * 1985-10-30 1989-06-20 General Electric Company MOS VLSI device having shallow junctions and method of making same
US4826782A (en) * 1987-04-17 1989-05-02 Tektronix, Inc. Method of fabricating aLDD field-effect transistor
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
JP3285934B2 (ja) * 1991-07-16 2002-05-27 株式会社東芝 半導体装置の製造方法
US5268317A (en) * 1991-11-12 1993-12-07 Siemens Aktiengesellschaft Method of forming shallow junctions in field effect transistors
US5324684A (en) * 1992-02-25 1994-06-28 Ag Processing Technologies, Inc. Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure
US5698881A (en) * 1992-05-29 1997-12-16 Kabushiki Kaisha Toshiba MOSFET with solid phase diffusion source
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US5571738A (en) * 1992-09-21 1996-11-05 Advanced Micro Devices, Inc. Method of making poly LDD self-aligned channel transistors
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
KR0132281B1 (ko) * 1992-12-21 1998-04-11 쓰지 하루오 반도체 장치의 형성방법
US5466615A (en) * 1993-08-19 1995-11-14 Taiwan Semiconductor Manufacturing Company Ltd. Silicon damage free process for double poly emitter and reverse MOS in BiCMOS application
US5395787A (en) * 1993-12-01 1995-03-07 At&T Corp. Method of manufacturing shallow junction field effect transistor
US5393687A (en) * 1993-12-16 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of making buried contact module with multiple poly si layers
US5478776A (en) * 1993-12-27 1995-12-26 At&T Corp. Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate
US5413957A (en) * 1994-01-24 1995-05-09 Goldstar Electron Co., Ltd. Method for fabricating MOS transistor having source/drain region of shallow junction and silicide film
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs
US5457060A (en) * 1994-06-20 1995-10-10 Winbond Electronics Corporation Process for manufactuirng MOSFET having relatively shallow junction of doped region
JP2978736B2 (ja) * 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法
JPH0878683A (ja) * 1994-06-30 1996-03-22 Toshiba Corp 半導体装置およびその製造方法
US5428240A (en) * 1994-07-07 1995-06-27 United Microelectronics Corp. Source/drain structural configuration for MOSFET integrated circuit devices
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
US5432105A (en) * 1994-09-19 1995-07-11 United Microelectronics Corporation Method for fabricating self-aligned polysilicon contacts on FET source/drain areas
KR0144020B1 (ko) * 1995-02-24 1998-08-17 김주용 낮은 면저항을 갖는 접합 형성방법
US5536676A (en) * 1995-04-03 1996-07-16 National Science Council Low temperature formation of silicided shallow junctions by ion implantation into thin silicon films
US5545579A (en) * 1995-04-04 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains
US5646435A (en) * 1995-04-04 1997-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating CMOS field effect transistors having sub-quarter micrometer channel lengths with improved short channel effect characteristics
US5624867A (en) * 1995-05-24 1997-04-29 National Science Council Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology
US5569624A (en) * 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
US5672541A (en) * 1995-06-14 1997-09-30 Wisconsin Alumni Research Foundation Ultra-shallow junction semiconductor device fabrication
US5650347A (en) * 1995-07-26 1997-07-22 Lg Semicon Co., Ltd. Method of manufacturing a lightly doped drain MOS transistor
KR0175119B1 (ko) * 1995-12-06 1999-04-01 정지택 역측벽을 이용한 함몰채널 mosfet의 제조방법
KR0172788B1 (ko) * 1995-12-29 1999-03-30 김주용 반도체 소자의 트랜지스터 제조방법
US5668024A (en) * 1996-07-17 1997-09-16 Taiwan Semiconductor Manufacturing Company CMOS device structure with reduced risk of salicide bridging and reduced resistance via use of a ultra shallow, junction extension, ion implantation process
US5753548A (en) * 1996-09-24 1998-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for preventing fluorine outgassing-induced interlevel dielectric delamination on P-channel FETS
US5766998A (en) * 1996-12-27 1998-06-16 Vanguard International Semiconductor Corporation Method for fabricating narrow channel field effect transistors having titanium shallow junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998150A (en) * 1988-12-22 1991-03-05 Texas Instruments Incorporated Raised source/drain transistor
US5079180A (en) * 1988-12-22 1992-01-07 Texas Instruments Incorporated Method of fabricating a raised source/drain transistor
US5677214A (en) * 1996-09-05 1997-10-14 Sharp Microelectronics Technology, Inc. Raised source/drain MOS transistor with covered epitaxial notches and fabrication method
US5691212A (en) * 1996-09-27 1997-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. MOS device structure and integration method

Also Published As

Publication number Publication date
KR20000053506A (ko) 2000-08-25
TW439190B (en) 2001-06-07
CN1264166A (zh) 2000-08-23
DE10002121A1 (de) 2000-08-03
US6022771A (en) 2000-02-08
JP3149414B2 (ja) 2001-03-26
CN1120525C (zh) 2003-09-03
JP2000216386A (ja) 2000-08-04

Similar Documents

Publication Publication Date Title
EP0268941B1 (de) MOS-Feldeffekt-Transistorstruktur mit extrem flachen Source/- Drain-Zonen und Silizid-Anschlussbereichen, sowie Verfahren zu ihrer Herstellung in einer integrierten Schaltung
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE4406861B4 (de) Ohmsche Kontaktstruktur für eine hochintegrierte Halbleitervorrichtung und Herstellungsverfahren
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
EP0981155A2 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE102016105520A1 (de) Bildung eines Übergangs mit symmetrischer Erweiterung mit einem Abstandshalter mit niedrigem K und zweifacher epitaxialer Prozess in einer FinFET-Einheit
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007015504B4 (de) SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung
EP0467081B1 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2954543C2 (de)
DE19731857C2 (de) Verfahren zur Dotierung eines Polysiliciumbereiches mit Phosphor
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE10233234A1 (de) Mosfet-Source/Drain-Struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: DUSCHER, R., DIPL.-PHYS. DR.RER.NAT., PAT.-ANW., 7

R071 Expiry of right