DE19930296B4 - Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe - Google Patents

Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe Download PDF

Info

Publication number
DE19930296B4
DE19930296B4 DE19930296A DE19930296A DE19930296B4 DE 19930296 B4 DE19930296 B4 DE 19930296B4 DE 19930296 A DE19930296 A DE 19930296A DE 19930296 A DE19930296 A DE 19930296A DE 19930296 B4 DE19930296 B4 DE 19930296B4
Authority
DE
Germany
Prior art keywords
mask
integrated circuit
substrate
structures
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19930296A
Other languages
English (en)
Other versions
DE19930296A1 (de
Inventor
Jong-Chan Kwachon Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19930296A1 publication Critical patent/DE19930296A1/de
Application granted granted Critical
Publication of DE19930296B4 publication Critical patent/DE19930296B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Verfahren zum Ausbilden von Leiterstrukturen auf einer integrierten Schaltkreistopologie, wobei die integrierte Schaltkreistopologie einen hohen Bereich und einen niedrigen Bereich aufweist, wobei das Verfahren folgendes umfaßt:
Ausbilden einer Isolationsschicht (100) und einer leitenden Schicht (102) auf einer integrierten Schaltkreistopologie, die der Topologie des integrierten Schaltkreissubstrats folgen;
Abscheiden einer Photoresistschicht (104) auf der leitenden Schicht (102), wobei die Photoresistschicht (104) auf dem niedrigen Bereich dick abgeschieden wird und auf dem hohen Bereich dünn abgeschieden wird;
Verwenden einer Photomaske (106, 108) und Belichten der Photoresistschicht (104) mit einer Lichtquelle, um eine Photoresiststruktur (104a) auszubilden,
wobei die Photomaske aus einem transparenten Maskensubstrat (106) und lichtundurchlässigen Maskenstrukturen (108) darauf besteht, und die Maskenstrukturen (108), die dem niedrigen Bereich gegenüberliegen, einen verhältnismäßig breiteren Abstand zwischen benachbarten lichtundurchlässigen Maskenstrukturen als die gewünschten Leiterstrukturen aufweisen, und die Maskenstrukturen, die dem oberen Bereich gegenüberliegen, einen verhältnismäßig schmäleren Abstand zwischen benachbarten lichtundurchlässigen Maskenstrukturen als die...

Description

  • Die Erfindung betrifft die Halbleiterfertigung und insbesondere ein Verfahren zum Ausbilden einer Metalleitung auf einem integrierten Schaltkreissubstrat mit einer Stufe, sowie eine Photomaske zur Herstellung derselben.
  • Eine der Schlüsseltechnologien für den Fortschritt bei der Mikrogrößenbearbeitung ist die Photolithographie. Der bisherige Fortschritt in den Technologien verdankt viel der Verringerung der Belichtungswellenlänge und der hohen Numerischen Apertur (NA) einer Projektionssammellinse in einer verkleinernden Projektionsbelichtungsvorrichtung (Stepper). Die Verringerung der Wellenlänge und die hohe NA erlegt bei der Erhöhung der Tiefenschärfe (DOF) keine lobenswerten Bedingungen auf, da die DOF proportional zur Belichtungswellenlänge λ und invers proportional zum Quadrat der Numerischen Apertur NA ist.
  • Andererseits wird die Oberflächenstufendifferenz eines Halbleiterwafers als zu belichtendes Objekt beim Schritthalten mit der hohen Integrationsdichte der integrierten Halbleiterschaltung gewöhnlich Jahr für Jahr vergrößert. Der Grund dafür ist, daß unter der derzeitigen Technologie in Richtung der dreidimensionalen Bauelementstruktur die Kontraktion in der dreidimensionalen Richtung nicht so bedeutend ist wie jene in der zweidimensionalen Richtung aufgrund der Notwendigkeit, die Leistung und Zuverlässigkeit des integrierten Schaltkreises aufrechtzuerhalten. Wenn ein Photoresistmaterial auf die Oberfläche eines Halbleiterwafers mit einer solchen bedeutenden Stufendifferenz aufgebracht wird, werden auf der Photoresistschicht eine größere Oberflächenstufendifferenz oder Schwankungen der Schichtdicke erzeugt.
  • Andererseits kann die Abbildungsoberfläche aufgrund der Anwesenheit einer Verzerrung der Abbildungsoberfläche nicht vollkommen glatt sein, während die Substratoberfläche gegenüber einer Oberfläche, die vollkommen senkrecht zur optischen Achse des optischen Projektionssystems ist, leicht geneigt ist. Diese Faktoren machen die gleichmäßige Belichtung des gesamten Wafers in der einzigen Abbildungsebene schwierig.
  • Bei dem aus der US 5 798 543 A bekannten Photolithographieverfahren soll die Breite der Maskenstruktur L0 unabhängig von der Lage im oberen oder unteren Bereich ausgebildet werden. Über den relativen Abstand zwischen den Leiterbahnen zueinander jeweils in einem oberen oder unteren Bereich der Schaltkreistopologie ist jedoch nichts zu entnehmen.
  • Im folgenden wird ein Photolithographieverfahren beschrieben, wie es z.B. aus der oben genannten US 5 798 543 A bekannt ist: 1A bis 1D zeigen Querschnittsansichten eines integrierten Schaltkreissubstrats in ausgewählten Stufen von Prozeßschritten zum Ausbilden einer Metalleitung und stellen Probleme dar, die mit einem Photographieprozeß bezüglich einer unebenen oberen Oberflächentopologie verbunden sind. Mit Bezug auf 1A ist das integrierte Schaltkreissubstrat in einen Zellenmatrixbereich "B" und einen peripheren Bereich "A" unterteilt. Wie zu sehen ist, weist das integrierte Schaltkreissubstrat zwischen dem Zellenmatrixbereich und dem peripheren Bereich aufgrund der vorher ausgebildeten integrierten Schaltkreiselemente (nicht dargestellt), wie z.B. ein Kondensator, im Zellenmatrixbereich "B" eine große Stufe (Höhenunterschied T0) auf. Eine Isolationszwischenschicht 10 wird auf dem integrierten Schaltkreissubstrat einschließlich der integrierten Schaltkreiselemente ausgebildet. Eine Metallschicht 12 für eine Metallisierung wird auf der Isolationszwischenschicht 10 ausgebildet. Wie zu sehen ist, folgt die obere Oberfläche der Metalleitung der Kontur der darunterliegenden Stufe. Die Metallschicht besitzt eine Dicke Tm sowohl im unteren Teil der Stufe als auch im oberen Teil der Stufe. Um eine Metallstruktur auszubilden, wird eine Photoresistschicht 14 auf die Metallschicht 12 aufgeschleudert. Da die Photoresistschicht 14 konform ist, wird die Photoresistschicht 14 im unteren Teil der Stufe dick ausgebildet im Vergleich zu jener im oberen Teil der Stufe (siehe Bezugszeichen T1 und Th). Folglich wird der Höhenunterschied zwischen dem Zellenmatrixbereich und dem peripheren Bereich vom ursprünglichen T0 zu Tf geändert.
  • Ein Maskensubstrat 16 mit einer Maskenstruktur 18 wird vorgesehen. Die Größe der Maskenstruktur 18 legt die Größe der gewünschten Metalleitung fest. Ferner legt der Abstand zwischen der Maskenstruktur und der nächsten den Abstand zwischen der Metalleitung und der nächsten fest. Wie zu sehen ist, ist die Maskenstrukturgröße (Ll) im unteren Teil der Stufe gleich dem Abstand (Sl) zwischen benachbarten Maskenstrukturen im unteren Teil der Stufe. Die Maskenstrukturgröße (Lh) im oberen Teil der Stufe ist gleich dem Abstand (Sh) zwischen benachbarten Maskenstrukturen im oberen Teil der Stufe.
  • Unter Verwendung des Maskensubstrats 16 und der Maskenstruktur 18 wird die Photoresistschicht 14 belichtet, um eine Photoresiststruktur 14a auszubilden, wie in 1B gezeigt. Wenn das Belichtungslicht unzureichend ist, wird die Photoresistschicht 14 im unteren Teil der Stufe (d.h. im peripheren Bereich) aufgrund der verhältnismäßig größeren Dicke im Vergleich zu jener im oberen Teil der Stufe (d.h. im Zellenmatrixbereich) nicht vollständig belichtet. Folglich verbleibt ein Teil der Photoresistschicht im unteren Teil der Stufe (d.h. im peripheren Bereich) und dadurch wird ein sogenanntes Schlackenphänomen oder Brückenphänomen verursacht. Ferner können im Fall, daß die Lichtenergie ausreichend groß ist, um diese Probleme zu vermeiden, übermäßige Lichtmengen auf die Photoresistschicht im oberen Teil der Stufe aufgebracht werden. Folglich entsteht ein anderes Problem.
  • Beispielsweise kann aufgrund der übermäßigen Belichtung keine gewünschte Struktur erhalten werden und aufgrund eines übermäßigen Verlusts der Photoresistschicht tritt ein Einkerbungsphänomen auf.
  • Unter Verwendung der Photoresiststruktur 14a als Ätzmaske wird die leitende Schicht 12 geätzt, um eine Leiterstruktur 12a auszubilden, wie in 1C dargestellt. Wenn die leitende Schicht bezüglich der Photoresiststruktur nicht ausreichend selektiv geätzt wird, wird die Photoresiststruktur gleichzeitig geätzt. Beispielsweise wird eine Teildicke der Photoresiststruktur (Te) im unteren Teil der Stufe geätzt und die gesamte Photoresiststruktur wird im oberen Teil der Stufe geätzt, wie in 1C dargestellt. Da die Photoresiststruktur im oberen Teil der Stufe dünner ist als im unteren Teil der Stufe, wird insbesondere der obere Teil der Stufe zuerst belichtet. Folglich kann eine Teildicke der Leiterstruktur (siehe Bezugszeichen Tme) überätzt werden, ein sogenanntes Einkerbungsphänomen. Die resultierende Leiterstruktur im oberen Teil der Stufe besitzt eine Dicke Tm – Tme.
  • Die Photoresistschicht kann sehr dick ausgebildet werden, um die obigen Probleme zu beseitigen. Eine Fokussierungstoleranz ist jedoch invers proportional zur Dicke der Photoresistschicht und macht es dadurch schwierig, eine praktische Herstellung anzuwenden. Alternativ können verschiedene Photolithographieprozesse bezüglich der Stufe ausgeführt werden, um eine optische Leiterstruktur zu erhalten. Dieses Verfahren besitzt auch ein mit den Herstellungskosten verbundenes Problem.
  • Mit Bezug auf 1D wird der Rest der Photoresistschicht entfernt, um die Leiterstruktur 12a auszubilden. Die resultierende Leiterstruktur besitzt jedoch im oberen Teil der Stufe eine Dicke Tm – Tme.
  • Die JP 1-31 415 A offenbart eine Maskenstruktur, bei der die Maskenstrukturbreite in einem Bereich, der einer geneigten Flanke gegenüberliegt, gegenüber der vergleichbaren Leiterstrukturbreite in den danebenliegenden, ebenen Bereichen um 3 bis 5 % verbreitert ist. Eine relative Veränderung der Maskenstrukturbreite zwischen dem ebenen, oberen Bereich und dem ebenen, unteren Bereich ist nicht vorgesehen. Ziel ist es mit dieser Maskenstruktur, die Breite der Leiterstrukturen gleich zu halten, unabhängig von der Lage im unteren, oberen oder Flankenbereich.
  • Die US 5 641 609 A offenbart eine Leiterstruktur, bei der der Abstand fL zwischen Leiterbahnen in einem tiefer gelegenen Schaltkreistopologie-Bereich A2 kleiner ist, als der Abstand fH zwischen Leiterbahnen in einem höher gelegenen Schaltkreistopoligie-Bereich A1.
  • Folglich ist ein Verfahren erforderlich, das eine gleichmäßige Leiterstruktur auf einem integrierten Schaltkreissubstrat mit einer Stufe ohne die vorstehend erwähnten Probleme ausbilden kann.
    •
  • Es ist daher Aufgabe der Erfindung, ein Verfahren und eine entsprechende Photomaske zum Ausbilden einer gleichmäßigen Leiterstruktur auf einem integrierten Schaltkreissubstrat mit einer Stufe durch einen einzigen Photographieprozeß bereitzustellen.
  • Das Maskensubstrat, das beim Photographieprozeß zum Strukturieren einer Photoresistschicht verwendet wird, besitzt gemäß der Topologie des integrierten Schaltkreissubstrats unterschiedliche Strukturgrößen. Das Maskensubstrat besitzt im Vergleich zur gewünschten Leiterstruktur eine relativ breite Strukturgröße und einen schmalen Abstand zwischen benachbarten Strukturen im oberen Teil der Stufe im integrierten Schaltkreissubstrat. Andererseits besitzt das Maskensubstrat im Vergleich zur gewünschten Leiterstruktur eine relativ schmale Strukturgröße und einen breiten Abstand zwischen benachbarten Strukturen im unteren Teil der Stufe. Eine solche Maskenstruktur ermöglicht ungeachtet der Topologie des integrierten Schaltkreissubstrats eine gleichmäßige Leiterstruktur.
  • Insbesondere wird gemäß der Erfindung ein Verfahren zur Herstellung eines integrierten Schaltkreisbauelements durch Vorsehen eines integrierten Schaltkreissubstrats ausgebildet. Der Zellenmatrixbereich und der periphere Bereich werden darin festgelegt. Transistoren werden auf sowohl dem Zellenmatrix- als auch dem peripheren Bereich üblich ausgebildet. Kondensatoren werden nur auf dem Zellenmatrixbereich ausgebildet, um die Speicherzellenmatrix zusammen mit den vorher ausgebildeten Transistoren aufzubauen. Eine Isolationsschicht wird auf der resultierenden Struktur ausgebildet. Da die Kondensatoren nur auf dem Zellenmatrixbereich ausgebildet werden, weist die Isolationsschicht eine unebene Oberfläche, d.h. eine Stufe zwischen dem Zellenmatrixbereich und dem peripheren Bereich, auf. Die Position des Zellenmatrixbereichs ist aufgrund der darunterliegenden Struktur, wie z.B. der Kondensatoren, höher als die des peripheren Bereichs. Ein leitendes Material wird auf der Isolationsschicht abgeschieden. Die leitende Schicht weist ebenfalls eine Stufe auf, die der Kontur der darunterliegenden Isolationsschicht folgt.
  • Dann wird eine Photoresistschicht auf die resultierende Struktur aufgeschleudert. Da die Photoresistschicht konform ist, wird sie zuerst auf dem unteren Teil der Stufe abgeschieden und dann auf dem oberen Teil der Stufe abgeschieden. Folglich besitzt die Photoresistschicht eine unterschiedliche Dicke, sie ist relativ dick auf dem unteren Teil der Stufe und relativ dünn auf dem oberen Teil der Stufe.
  • Um ungeachtet der Dickenschwankung der Photoresistschicht eine gleichmäßige Leiterstruktur auszubilden, wird gemäß der Erfindung ein Maskensubstrat mit einer unterschiedlichen Strukturgröße vorgesehen. Insbesondere besitzt das Maskensubstrat im Vergleich zur gewünschten Leiterstruktur eine relativ breite Strukturgröße und einen schmalen Abstand zwischen benachbarten Strukturen im oberen Teil der Stufe in dem integrierten Schaltkreissubstrat. Andererseits besitzt das Maskensubstrat im Vergleich zur gewünschten Leiterstruktur eine relativ schmale Strukturgröße und einen breiten Abstand zwischen benachbarten Strukturen im unteren Teil der Stufe.
  • Der relativ schmale Abstand zwischen benachbarten Maskenstrukturen im oberen Teil der Stufe kann eine kleine Menge an Belichtungslicht zur dünnen Photoresistschicht liefern, während der relativ breite Abstand zwischen benachbarten Maskenstrukturen im unteren Teil der Stufe eine große Menge an Belichtungslicht zur dicken Photoresistschicht liefern kann. Als Ergebnis kann eine gleichmäßige Leiterstruktur erhalten werden.
  • Unter Verwendung des Maskensubstrats wird dann die Photoresistschicht belichtet, um eine Photoresiststruktur auszubilden. Unter Verwendung der resultierenden Photoresiststruktur als Ätzmaske wird die leitende Schicht geätzt, um eine gleichmäßige Leiterstruktur auszubilden.
  • Gemäß der Erfindung kann die Belichtungsenergie des Lichts gemäß der Dicke der Photoresistschicht eingestellt werden und dadurch wird ein Überätzen der Photoresistschicht im oberen Teil der Stufe vermieden und ein Einkerbungsphänomen wird vermieden. Als Ergebnis kann eine gleichmäßige Leiterstruktur erhalten werden.
    •
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung unter Bezugnahme auf den Stand der Technik näher erläutert. Es zeigen:
  • 1A bis 1D Ablaufdiagramme, die die Prozeßschritte eines bekannten Verfahrens zum Ausbilden einer Leiterstruktur zeigen und Probleme bei einem Photographieprozeß bezüglich einer unebenen oberen Oberflächentopologie darstellen; und
  • 2A bis 2D Ablaufdiagramme, die die Prozeßschritte eines neuen Verfahrens zum Ausbilden einer Leiterstruktur zeigen.
  • Die Erfindung wird nun nachstehend mit Bezug auf die zugehörigen Zeichnungen genauer beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt werden.
  • Diese Erfindung kann jedoch in verschiedenen Formen verkörpert werden und sollte nicht als auf die hierin dargelegten Ausführungsformen begrenzt aufgefaßt werden. Diese Ausführungsformen sind vielmehr vorgesehen, damit diese Offenbarung vollkommen und vollständig ist, und übermitteln Fachleuten vollständig den Schutzbereich der Erfindung. In den Zeichnungen ist die Dicke der Schichten und Bereiche der Deutlichkeit halber übertrieben dargestellt. Es ist auch selbstverständlich, daß, wenn eine Schicht als "auf" einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat liegen kann oder auch Zwischenschichten vorliegen können. Wenn im Gegensatz dazu ein Element als "direkt auf" einem anderen Element bezeichnet wird, sind keine Zwischenelemente vorhanden. Überdies umfaßt jede hierin beschriebene und erläuterte Ausführungsform ebenso ihre Ausführungsform vom komplementären Leitfähigkeitstyp.
  • 2A zeigt schematisch ein integriertes Schaltkreissubstrat, das bereits mehreren Prozeßschritten gemäß der Erfindung unterzogen wurde. Das integrierte Schaltkreissubstrat ist in einen Zellenmatrixbereich "B" und einen peripheren Bereich "A" aufgeteilt. Wie zu sehen ist, weist das integrierte Schaltkreissubstrat zwischen dem Zellenmatrixbereich und dem peripheren Bereich aufgrund der vorher ausgebildeten integrierten Schaltkreiselemente (nicht dargestellt), wie z.B. Kondensatoren, im Zellenmatrixbereich "B" eine große Stufe (Höhenunterschied T0) auf. Eine Isolationszwischenschicht 100 wird auf dem integrierten Schaltkreissubstrat einschließlich der integrierten Schaltkreiselemente ausgebildet. Eine leitende Schicht 102 für eine Metallisierung wird auf der Isolationszwischenschicht 100 mit einer vorbestimmten Dicke ausgebildet. Die Metallschicht besitzt beispielsweise eine Dicke Tm sowohl im unteren Teil der Stufe als auch im oberen Teil der Stufe. Wie zu sehen ist, folgt die obere Oberfläche der Metalleitung der Kontur der darunterliegenden Stufentopologie. Um eine Metallstruktur auszubilden, wird eine Photoresistschicht 104 auf die Metallschicht 102 aufgeschleudert. Da die Photoresistschicht 104 konform ist, wird die Photoresistschicht 104 im unteren Teil der Stufe dick ausgebildet im Vergleich zu jener im oberen Teil der Stufe (siehe Bezugszeichen Tl bzw. Th). Folglich wird der Höhenunterschied zwischen dem Zellenmatrixbereich und dem peripheren Bereich vom ursprünglichen T0 zu Tf geändert.
  • Ein Maskensubstrat 106 mit einer Maskenstruktur 108 wird vorgesehen. Insbesondere besteht das Maskensubstrat aus einem transparenten Maskensubstrat 106, wie z.B. Quarz, und einer lichtundurchlässigen Maskenstruktur 108, wie z.B. Chrom, darauf. Die Ausbildung des Maskensubstrats beginnt mit der Bereitstellung von Chrom auf dem Quarzsubstrat. Ein Positivresist (nicht dargestellt) wird darauf aufgebracht, welcher durch Elektronenbestrahlung und Entwicklung strukturiert wird, und wird geätzt, um die Maskenstruktur 108 auszubilden. Die resultierende Maskenstruktur 108 ist dadurch gekennzeichnet, daß die Maskenstruktur 108, die dem unteren Teil (siehe Bereich "A") der Stufe gegenüberliegt, im Vergleich zur gewünschten Leiterstruktur, die auf dem Substrat ausgebildet werden soll, einen vergrößerten Abstand "Sl" zwischen benachbarten Maskenstrukturen "Ll" aufweist. Andererseits besitzt die Maskenstruktur 108, die dem oberen Teil (siehe Bereich "B") der Stufe gegenüberliegt, im Vergleich zur gewünschten Leiterstruktur einen verringerten Abstand "Sh" zwischen benachbarten Maskenstrukturen "Lh".
  • Die vergrößerte Maskenstrukturgröße Lh (d.h. der verringerte Abstand zwischen den Maskenstrukturgrößen) im oberen Teil der Stufe kann die Lichtenergie begrenzen und die erhöhte Abstandsgröße Sl zwischen den Maskenstrukturen im unteren Teil der Stufe kann genügend Lichtenergie zulassen, wodurch die Ausbildung der gewünschten Leiterstruktur auf dem Halbleiterwafer mit einer Stufe gewährleistet wird.
  • Unter Verwendung des Maskensubstrats 106 und der Maskenstruktur 108 wird die Photoresistschicht 104 belichtet, um eine Photoresiststruktur 104a auszubilden, wie in 2B dargestellt. Der erweiterte Abstand (Sl) zwischen den Maskenstrukturen im unteren Teil der Stufe kann eine ausreichende Menge an Licht für die dicke Photoresistschicht vorsehen und der verringerte Abstand (Sh) zwischen den Maskenstrukturen im oberen Teil der Stufe kann eine übermäßige Menge an Licht verhindern. Der erweiterte Abstand (Sl) im peripheren Bereich "A" gewährleistet nämlich eine vollständige Belichtung desselben und der verringerte Abstand (Sh) im Zellenmatrixbereich "B" verhindert übermäßige Lichtmengen. Folglich verbleibt keine Photoresistschicht im unteren Teil der Stufe, was ein Schlackenphänomen oder Brückenphänomen vermeidet.
  • Unter Verwendung der Photoresiststruktur 104a als Ätzmaske wird die leitende Schicht 102 geätzt, um eine Leiterstruktur 102a auszubilden, wie in 2C gezeigt. Zu diesem Zeitpunkt wird eine Teildicke der Photoresiststruktur geätzt (siehe Bezugszeichen Te).
  • Aufgrund des verringerten Abstands (Sh) zwischen den Maskenstrukturen im oberen Teil der Stufe verbleibt die Photoresiststruktur 104a während der Belichtung und der Ätzprozesse und dadurch wird die darunterliegende gewünschte leitende Schicht geschützt.
  • Schließlich wird der Rest der Photoresiststruktur 104a durch ein herkömmliches Verfahren entfernt, wie in 2D gezeigt. Als Ergebnis kann die gewünschte Größe (Tm) der Leiterstruktur erhalten werden.
  • Wie aus der Erläuterung verständlich ist, kann die Erfindung eine gleichmäßige Leiterstruktur auf einem integrierten Schaltkreissubstrat mit einer Stufe durch einen einzigen Photographieprozeß bereitstellen. Zu diesem Zweck verwendet die Erfindung eine Maske mit einer unterschiedlichen Strukturgröße für einen Belichtungsprozeß. Die Maske besitzt im Vergleich zur gewünschten Leiterstruktur eine relativ breite Strukturgröße und einen schmalen Abstand zwischen benachbarten Strukturen im oberen Teil der Stufe in dem integrierten Schaltkreissubstrat. Andererseits besitzt das Maskensubstrat im Vergleich zur gewünschten Leiterstruktur eine relativ schmale Strukturgröße und einen breiten Abstand zwischen benachbarten Strukturen im unteren Teil der Stufe. Folglich kann der vergrößerte Abstand zwischen den Maskenstrukturen eine ausreichende Lichtmenge für die dicke Photoresistschicht im unteren Teil der Stufe vorsehen und der verringerte Abstand zwischen den Maskenstrukturen kann eine optische Lichtmenge für die dünne Photoresistschicht im oberen Teil der Stufe vorsehen.

Claims (4)

  1. Verfahren zum Ausbilden von Leiterstrukturen auf einer integrierten Schaltkreistopologie, wobei die integrierte Schaltkreistopologie einen hohen Bereich und einen niedrigen Bereich aufweist, wobei das Verfahren folgendes umfaßt: Ausbilden einer Isolationsschicht (100) und einer leitenden Schicht (102) auf einer integrierten Schaltkreistopologie, die der Topologie des integrierten Schaltkreissubstrats folgen; Abscheiden einer Photoresistschicht (104) auf der leitenden Schicht (102), wobei die Photoresistschicht (104) auf dem niedrigen Bereich dick abgeschieden wird und auf dem hohen Bereich dünn abgeschieden wird; Verwenden einer Photomaske (106, 108) und Belichten der Photoresistschicht (104) mit einer Lichtquelle, um eine Photoresiststruktur (104a) auszubilden, wobei die Photomaske aus einem transparenten Maskensubstrat (106) und lichtundurchlässigen Maskenstrukturen (108) darauf besteht, und die Maskenstrukturen (108), die dem niedrigen Bereich gegenüberliegen, einen verhältnismäßig breiteren Abstand zwischen benachbarten lichtundurchlässigen Maskenstrukturen als die gewünschten Leiterstrukturen aufweisen, und die Maskenstrukturen, die dem oberen Bereich gegenüberliegen, einen verhältnismäßig schmäleren Abstand zwischen benachbarten lichtundurchlässigen Maskenstrukturen als die gewünschten Leiterstrukturen aufweisen; und Verwenden der Photoresiststruktur (104a) und anisotropes Ätzen der leitenden Schicht (102), um die gewünschten Leiterstrukturen (102a) auszubilden.
  2. Verfahren nach Anspruch 1, wobei das Maskensubstrat (106) aus Quarz besteht und die Maskenstruktur (108) aus Chrom besteht.
  3. Photomaske zum Belichten und Strukturieren einer lichtempfindlichen Schicht, die als Ätzmaske für eine Leiterstruktur auf einer integrierten Schaltkreistopologie verwendet wird, wobei die integrierte Schaltkreistopologie einen hohen Bereich und einen niedrigen Bereich aufweist, wobei die Photomaske folgendes umfaßt: ein transparentes Maskensubstrat (106), durch das eine Lichtquelle hindurchtritt; und eine lichtundurchlässige Maskenstruktur (108), die auf dem Maskensubstrat (106) ausgebildet ist und angeordnet ist, um die Lichtquelle gegenüber dem Maskensubstrat (106) zu blockieren, wobei die Maskenstruktur (108), die dem niedrigen Bereich entspricht, einen breiteren Abstand zwischen benachbarten Maskenstrukturen aufweist als eine gewünschte Leiterstruktur und die Maskenstruktur, die dem hohen Bereich entspricht, einen schmäleren Abstand zwischen benachbarten Maskenstrukturen aufweist als die gewünschte Leiterstruktur.
  4. Photomaske nach Anspruch 3, wobei das Maskensubstrat (106) aus Quarz besteht und die Maskenstruktur (108) aus Chrom besteht.
DE19930296A 1998-07-03 1999-07-01 Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe Expired - Lifetime DE19930296B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980026917A KR100290588B1 (ko) 1998-07-03 1998-07-03 반도체장치의 도전막 패턴 형성방법
KR98-26917 1998-07-03

Publications (2)

Publication Number Publication Date
DE19930296A1 DE19930296A1 (de) 2000-01-13
DE19930296B4 true DE19930296B4 (de) 2005-10-06

Family

ID=19543076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19930296A Expired - Lifetime DE19930296B4 (de) 1998-07-03 1999-07-01 Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe

Country Status (5)

Country Link
US (1) US6316358B1 (de)
JP (1) JP2000040661A (de)
KR (1) KR100290588B1 (de)
DE (1) DE19930296B4 (de)
TW (1) TW499712B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537844B1 (en) * 2001-05-31 2003-03-25 Kabushiki Kaisha Toshiba Manufacturing method for exposure mask, generating method for mask substrate information, mask substrate, exposure mask, manufacturing method for semiconductor device and server
JP4675504B2 (ja) * 2001-06-20 2011-04-27 ルネサスエレクトロニクス株式会社 マスクパターンの設計方法
CN103777468B (zh) 2012-10-23 2016-06-15 无锡华润上华半导体有限公司 基于高台阶斜坡的光刻方法及***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431415A (en) * 1987-07-27 1989-02-01 Nec Corp Semiconductor device
EP0453753A2 (de) * 1990-04-18 1991-10-30 International Business Machines Corporation Verfahren und Vorrichtung zur Verbesserung der Schärfentiefe in Projektionslithographie
JPH0532082A (ja) * 1991-07-30 1993-02-09 Mitsubishi Paper Mills Ltd オフセツト印刷版用アルミニウム支持体の連続電解粗面 化処理方法
JPH063806A (ja) * 1992-06-18 1994-01-14 Nec Corp 半導体装置の製造方法と露光用マスク
JPH067431A (ja) * 1992-03-17 1994-01-18 Asahi Medical Co Ltd 血液成分分離用膜
JPH08274010A (ja) * 1995-03-31 1996-10-18 Nec Corp 半導体装置およびその製造方法
US5592259A (en) * 1991-08-09 1997-01-07 Nikon Corporation Photomask, an exposure method and a projection exposure apparatus
US5641609A (en) * 1993-11-11 1997-06-24 Nec Corporation Method for manufacturing pattern layer having different minimum feature sizes

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228022A (ja) * 1989-02-28 1990-09-11 Seiko Epson Corp ホールパターンの形成方法
US5391441A (en) * 1992-02-21 1995-02-21 Hitachi, Ltd. Exposure mask and method of manufacture thereof
JP3686129B2 (ja) * 1995-08-28 2005-08-24 株式会社日立製作所 半導体集積回路装置の製造方法
JP2998655B2 (ja) * 1996-09-30 2000-01-11 日本電気株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431415A (en) * 1987-07-27 1989-02-01 Nec Corp Semiconductor device
EP0453753A2 (de) * 1990-04-18 1991-10-30 International Business Machines Corporation Verfahren und Vorrichtung zur Verbesserung der Schärfentiefe in Projektionslithographie
JPH0532082A (ja) * 1991-07-30 1993-02-09 Mitsubishi Paper Mills Ltd オフセツト印刷版用アルミニウム支持体の連続電解粗面 化処理方法
US5592259A (en) * 1991-08-09 1997-01-07 Nikon Corporation Photomask, an exposure method and a projection exposure apparatus
JPH067431A (ja) * 1992-03-17 1994-01-18 Asahi Medical Co Ltd 血液成分分離用膜
JPH063806A (ja) * 1992-06-18 1994-01-14 Nec Corp 半導体装置の製造方法と露光用マスク
US5641609A (en) * 1993-11-11 1997-06-24 Nec Corporation Method for manufacturing pattern layer having different minimum feature sizes
JPH08274010A (ja) * 1995-03-31 1996-10-18 Nec Corp 半導体装置およびその製造方法
US5798543A (en) * 1995-03-31 1998-08-25 Nec Corporation Semiconductor element structure with stepped portion for formation of element patterns

Also Published As

Publication number Publication date
KR20000007539A (ko) 2000-02-07
US6316358B1 (en) 2001-11-13
JP2000040661A (ja) 2000-02-08
KR100290588B1 (ko) 2001-06-01
TW499712B (en) 2002-08-21
DE19930296A1 (de) 2000-01-13

Similar Documents

Publication Publication Date Title
DE4440230C2 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE68922759T2 (de) Verfahren zur Herstellung einer Festkörper-Bildaufnahmeeinrichtung.
DE69921254T2 (de) Mikrovorrichtung und strukturelle Komponenten derselben
DE19802369B4 (de) Phasenschiebe-Photomasken-Herstellungsverfahren
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE19648075C2 (de) Phasenschiebemaske und Herstellverfahren für diese
DE10154820B4 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE19524846B4 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE10252051B4 (de) Verfahren zur Herstellung einer Fotomaske
DE102009044391A1 (de) Verfahren zum Strukturieren von Strukturmerkmalen und Strukturen davon
DE4447264B4 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE60310537T2 (de) Photomaske und verfahren zur photolithographischen mustererzeugung auf einem substrat unter benützung von hilfsstrukturen mit phasenänderung
DE19930296B4 (de) Verfahren und Photomaske zur Herstellung eines integrierten Schaltkreisbauelements mit einer Stufe
DE112006002971B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE19608211B4 (de) Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung
DE1639241A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE69331602T2 (de) Verfahren zur Herstellung einer hochintegrierten nichtflüchtigen Halbleiter-Speicheranordnung
DE19825043B4 (de) Maske für die Herstellung integrierter Schaltungen
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE10260755B4 (de) Verfahren zur Bildung eines Strukturelementes auf einem Wafer mittels einer Maske und einer ihr zugeordneten Trim-Maske
DE10106861C1 (de) Verfahren zur Herstellung feiner Resiststrukturen bei der Herstellung mikroelektronischer Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right