DE4339466C2 - Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists - Google Patents

Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists

Info

Publication number
DE4339466C2
DE4339466C2 DE4339466A DE4339466A DE4339466C2 DE 4339466 C2 DE4339466 C2 DE 4339466C2 DE 4339466 A DE4339466 A DE 4339466A DE 4339466 A DE4339466 A DE 4339466A DE 4339466 C2 DE4339466 C2 DE 4339466C2
Authority
DE
Germany
Prior art keywords
layer
resist layer
resist
pattern
lower resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4339466A
Other languages
English (en)
Other versions
DE4339466A1 (de
Inventor
Jun Seok Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Priority to DE4339466A priority Critical patent/DE4339466C2/de
Priority to JP5314066A priority patent/JPH07226356A/ja
Publication of DE4339466A1 publication Critical patent/DE4339466A1/de
Application granted granted Critical
Publication of DE4339466C2 publication Critical patent/DE4339466C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

Die Erfindung bezieht sich auf die Herstellung von integrierten Halbleiter­ schaltungseinrichtungen und insbesondere auf ein Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists.
Im allgemeinen führen auf der Oberfläche von Halbleitereinrichtungen vorhandene Stufen zu Einschränkungen hinsichtlich der Bildung von Mu­ stern. Zunächst wurde versucht, Muster unter Verwendung von Einzelre­ sistschichten zu erzeugen, während man später lithographische Verfah­ ren benutzte, um einen aus mehreren Schichten bestehenden Resist herzustellen.
Vorgeschlagen wurden bereits Verfahren zur Herstellung eines Zwei­ schichtresists und eines Dreischichtresists. Diese Verfahren sind relativ weit entwickelt und umfassen zunächst die Bildung einer dicken unteren Resistschicht, um die Stärke von vorhandenen Stufen abzuschwächen. Auf die so erhaltene Struktur wird dann eine obere Resistschicht aufge­ bracht, um den Einfluß der Stufen noch weiter zurückzudrängen und um Musterdefekte zu minimieren, die bei der Belichtung infolge der Lichtstreuung an Zielmarken hervorgerufen werden.
Nachfolgend wird ein Verfahren zur Bildung eines Musters unter Verwen­ dung eines konventionellen Dreischichtresists näher beschrieben, und zwar in Verbindung mit einer Halbleiterspeicherstruktur, bei der eine Stu­ fe zwischen einem Zellenteil und einem peripheren Schaltungsteil nach Herstellung eines Kondensators nicht kleiner als etwa 1,5 µm ist.
Die Fig. 1a bis 1f illustrieren dieses Musterherstellungsverfahren un­ ter Verwendung des konventionellen Dreischichtresist-Prozesses.
In Übereinstimmung mit diesem Verfahren wird zunächst auf ein Substrat 1 mit einer Stufe, die sich durch die Bildung eines Elements 2 ergibt, eine untere Resistschicht 3 aufgebracht, um die Stufe zu nivellieren, wie die Fig. 1a zeigt. In dieser Fig. 1a sind mit dem Bezugszeichen I ein Ele­ mentisolationsbereich in einer Halbleiterspeichereinrichtung, mit dem Bezugszeichen II ein Element, insbesondere ein Bereich, in welchem sich ein Kondensator und andere Elemente befinden, und mit dem Bezugszei­ chen III ein peripherer Bereich bezeichnet. Das Element II bildet einen Zel­ lenteil der Einrichtung zusammen mit dem Isolationsbereich I, der auch als Zwischenelement-Isolationsbereich bezeichnet werden kann.
Sodann wird auf der unteren Resistschicht 3 eine Zwischenschicht 5 gebil­ det, wie die Fig. 1b erkennen läßt. Diese Zwischenschicht 5 besteht aus einem Material, das Abschirmeigenschaften hinsichtlich eines Lichtstreu­ effektes aufweist, der an einer oberen Resistschicht auftritt, welche in ei­ nem nachfolgenden Schritt hergestellt wird.
Auf die Zwischenschicht 5 wird sodann die bereits erwähnte obere Resist­ schicht 6 aufgebracht, und zwar entsprechend Fig. 1c. Diese obere Re­ sistschicht 6 wird dann auf photolithographischem Wege strukturiert, und zwar unter Verwendung einer nicht dargestellten Maske, um ein vor­ bestimmtes Muster zu erhalten, wie die Fig. 1d erkennen läßt.
Unter Verwendung der strukturierten oberen Resistschicht 6 als Maske wird in einem anschließenden Verfahrensschritt die Zwischenschicht 5, die unmittelbar unterhalb der oberen Resistschicht 6 liegt, geätzt, um eine Maskenstruktur in der Zwischenschicht 5 zu erhalten. Dies ist in Fig. 1e gezeigt.
Danach wird die untere Resistschicht 3 unter Verwendung der struktu­ rierten Zwischenschicht 5 als Maske geätzt, was zu einem unteren Resist­ muster gemäß Fig. 1f führt.
Obwohl dieses konventionelle Mehrschichtresistverfahren zu verbesser­ ten Auflösungsgrenzen und Fokustiefen für Stufen von nicht mehr als 1,0 µm führt, verschlechtern sich diese Effekte wieder, wenn die Stufen größer als 1,0 µm sind.
Ist eine Stufe nicht kleiner als 1,5 µm, so bleibt sie auch dann weiterhin vorhanden, selbst wenn sie mit einem Mehrschichtresist bedeckt worden ist, wie die Fig. 1a bis 1f zeigen. Dies kann zu einer irregulären Belich­ tung führen, wenn die obere Resistschicht strukturiert wird. Im Ergebnis können sich daher Verwaschungen oder Brücken im gewünschten Muster ergeben.
Auch hinsichtlich der kritischen Abmessungen (CD bzw. critical dimen­ sions) stellen verbleibende Stufen ein Problem dar, so daß sich ein gleich­ förmiges Muster auch dann nicht bilden läßt, wenn eine geeignete Einstel­ lung der kritischen Abmessungen vorgenommen worden ist.
Ein anderes Musterbildungsverfahren unter Verwendung eines Mehr­ schichtresistprozesses wurde in der US-PS 4,557,797 vorgeschlagen. Bei diesem Verfahren wird eine Mehrschichtresiststruktur gebildet, die eine obere und eine untere Resistschicht aus einem Photoresistmaterial auf­ weist, wobei eine Zwischenschicht vorhanden ist, die aus einem antire­ flektierenden Material besteht, um eine Abschirmwirkung zu erhalten, wenn die obere Resistschicht einem Belichtungsprozeß unterworfen wird.
Auch bei diesem Verfahren tritt jedoch das bereits oben erwähnte Problem auf, daß im Falle einer hohen Stufe diese auch dann noch vorhanden ist, wenn der Oberflächenglättungsprozeß abgeschlossen ist.
Es wurden weitere andere Verfahren zur Bildung einer Mehrschichtresist­ struktur unter Verwendung verschiedenster Materialien vorgeschlagen, und zwar in den US-Patentschriften 4,891,303 und 4,770,739. Die US-PS 4,891,303 betrifft ein Verfahren zur Herstellung einer Mehrschichtresist­ struktur mit oberen und unteren Schichten aus Novolak Photoresistmate­ rial, wobei eine Zwischenschicht vorhanden ist, die aus einem Silizium enthaltenden Polymer besteht. Dagegen offenbart die US-PS 4,770,739 ei­ ne Mehrschichtresiststruktur, die eine untere Schicht aus einem Ultravio­ lett-Resistmaterial und eine obere Schicht aus einem Tiefultraviolett-Re­ sistmaterial aufweist. Auch diese zuletzt genannten Verfahren führen zu den bereits oben erwähnten Nachteilen, wenn hohe Stufen vorhanden sind.
Wird mit anderen Worten eine Halbleiterspeichereinrichtung unter Ver­ wendung eines der o. g. konventionellen Verfahren zur Bildung eines Mehrschichtresists hergestellt, so weisen Elemente, die unterschiedliche Höhen haben und somit zur Stufenbildung beitragen, beispielsweise Wort­ leitungsstreifen, eine Hauptzelle, ein Sensorverstärker, ein Zeilendeko­ dierer, usw., unterschiedliche Fokustiefen auf, wenn die obere Resist­ schicht des Mehrschichtresists belichtet wird. Im Ergebnis führt dies zu Musterdefekten, beispielsweise zu Brücken oder Kurzschlüssen zwischen einer Leitung und einem Bereich eines jeden Teils im selben Belichtungs­ feld. Es ist daher sehr schwierig, gleichzeitig sowohl einen Zellenbereich als auch einen peripheren Bereich zu strukturieren, wenn sich zwischen diesen Bereichen eine hohe Stufe befindet.
Bei einem bekannten Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists (J. Electrochem. Soc.: Solid-State Science and Technology, Vol. 130, No. 2, Februar 1983, Seiten 478 bis 484) wird zu­ nächst eine untere Resistschicht auf die Oberfläche eines zumindest eine Stu­ fe aufweisenden Substrats aufgebracht. Diese untere Resistschicht wird dabei aus einzelnen PMMA-Schichten aufgebaut, um ein Reißen der Schicht zu vermeiden und um eine bessere Planarisierung der Substratoberfläche zu er­ reichen. Auf diese untere Schicht wird dann eine amorphe Siliziumschicht aufgebracht, die abschließend von einer oberen Resistschicht überzogen wird. Durch schrittweises Belichten, Entwickeln, Ätzen, erneutes Belichten und Entwickeln oder weiteres Ätzen wird dann ein gewünschtes Muster in die untere Resistschicht übertragen.
Weiter ist ein Planarisierungsverfahren für VLSI-Schaltkreise bekannt (IEEE Transaction On Semiconductor Manufacturing, Vol. 1, No. 4, November 1988, Seiten 140 bis 146), bei denen auf dem Substrat eine zwischen metalli­ schen Schichten angeordnete dielektrische Schicht möglichst glatt ausgebildet werden soll. Dazu wird zunächst auf das eine gestufte Oberfläche aufweisen­ de Substrat ein dielektrischer Film aufgebracht. Dann wird eine Resistschicht auf die dielektrische Schicht aufgetragen und mit einem Muster versehen, so daß Teile dieser Schicht in Vertiefungen der dielektrischen Schicht zurück­ bleiben. Anschließend wird eine zweite Resistschicht aufgebracht. Danach wird ein Rückätzen durchgeführt, das die gewünschte glatte Oberfläche der dielektrischen Schicht ergibt.
Bei einem weiteren bekannten Planarisierungsverfahren für ULSI Topogra­ phien (J. Electrochem. Soc., Vol 138, No. 2, Februar 1991, Seiten 506 bis 509) wird eine erste aufgeschleuderte Schicht mit Hilfe einer Maske gemu­ stert, die einer kompensierten Inversen der ursprünglichen Mustermaske ent­ spricht, um Material in den "Lücken" zu belassen, so daß eine zweite Plana­ risierungsschicht davon getragen wird.
Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein weiteres Verfahren zur Bildung eines Musters zur Verwendung eines Mehrschichtre­ sists bereitzustellen, das insbesondere eine einwandfreie Strukturierung von benachbarten Bereichen ermöglicht, zwischen denen eine hohe Stufe vorhan­ den ist. Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst.
Erfindungsgemäß wird also die untere Resistschicht eines Mehrschichtresists durch eine erste Resistschicht gebildet, die einer Überbelichtungs- und Ent­ wicklungsbehandlung ausgesetzt wird, so daß sich nach dieser Behandlung eine nahezu glatte Oberfläche der resultierenden Struktur ergibt, auf die dann eine zweite untere Resistschicht aufgetragen wird. Die glatte Oberfläche der durch Auftragen und Behandeln der ersten unteren Resistschicht erhaltenen Struktur wird dabei von der Oberfläche der verbleibenden Bereiche der ersten unteren Resistschicht und den höher liegenden Oberflächenbereichen der Ausgangsstruktur gemeinsam gebildet.
Auf diese Weise läßt sich ein sehr glatter Schichtenaufbau für die nachfol­ gende Strukturierung erzielen, so daß für die weiteren Behandlungsprozesse der zu bearbeitenden Struktur sehr präzise Masken hergestellt werden können.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1a bis 1f Querschnittsdarstellungen zur Erläuterung eines Ver­ fahrens zur Bildung eines Musters unter Verwendung eines konventionel­ len Mehrschichtresist-Prozesses,
Fig. 2a bis 2i Querschnittsdarstellungen zur Erläuterung eines Ver­ fahrens zur Bildung eines Musters unter Verwendung eines Mehr­ schichtresists in Übereinstimmung mit der vorliegenden Erfindung, und
Fig. 3a bis 3d graphische Darstellungen zur Erläuterung der Fokustiefe von verschiedenen stufenbildenden Bereichen, gemessen bei unter­ schiedlichen Belichtungsstärken nach der Entwicklung der oberen Resist­ struktur, um Effekte nach der Erfindung im Vergleich zum Stand der Tech­ nik bewerten zu können.
Die Fig. 2a bis 2i illustrieren ein Verfahren zur Bildung eines Musters unter Verwendung eines Mehrschichtresists in Übereinstimmung mit ei­ nem Ausführungsbeispiel der vorliegenden Erfindung.
Bei dem erfindungsgemäßen Verfahren wird auf ein Substrat, das infolge der Bildung eines Elements 12 eine Stufe aufweist, eine erste untere Re­ sistschicht 13 aufgebracht, und zwar mit einer Dicke von etwa 1,5 µm, um die Oberfläche des Substrats 11 zunächst zu glätten, wie in Fig. 2a ge­ zeigt ist.
Die erste untere Resistschicht 13 besteht aus einem Resistmaterial, das im Photospektrum empfindlich ist. Dieses Resistmaterial kann z. B. Poly­ methylmethacrylat (PMMA) sein. Alternativ kann aber auch ein Photore­ sistmaterial verwendet werden, das Novolak ist oder enthält. In Fig. 2a sind mit dem Bezugszeichen I ein Interelement-Isolationsbereich in einer Halbleiterspeichereinrichtung, mit dem Bezugszeichen II ein Element, insbesondere ein Bereich, in welchem ein Kondensator und andere Ele­ mente gebildet sind, und mit dem Bezugszeichen III ein peripherer Bereich bezeichnet. Das Element II bildet einen Zellenbereich der Einrichtung zu­ sammen mit dem Isolationsbereich I.
Ein vorteilhafter Glättungseffekt kann erhalten werden, wenn die Dicke der ersten unteren Resistschicht 13 des peripheren Bereichs III identisch ist mit der Höhe der Stufe, definiert zwischen dem Zellenbereich II und dem peripheren Bereich III, oder wenigstens oberhalb von 70% dieser Stufen­ höhe liegt.
Anschließend wird die erste untere Resistschicht 13 einer Überbelichtung unterworfen, und zwar unter Verwendung einer Maske, die nur den Zellenbereich dem Licht aussetzt, beispielsweise unter Verwendung einer Io­ nenimplantationsmaske 14 für die Zellenschwellenspannungseinstel­ lung, wie die Fig. 2b zeigt. Die Belichtung erfolgt bei einer Energie von 500 mJ/cm2 unter Zuhilfenahme eines Canon 2000il Steppers (365 nm). Sodann wird die erste untere Resistschicht 13 entwickelt, und zwar in ei­ ner geeigneten Entwicklungslösung für etwa 80 Sekunden. Infolge dieser Entwicklung wird das Resistmaterial oberhalb des Zellenbereichs voll­ ständig entfernt, so daß die resultierende Struktur eine glatte Oberfläche aufweist, wie in Fig. 2c dargestellt ist. Die genannte Überbelichtung kann mit Licht oder durch Ionen hervorgerufen werden.
Nach dem Entwicklungsschritt wird die resultierende Struktur gebacken, um die erste untere Resistschicht 13 zu härten. Der Backschritt erfolgt bei einer Temperatur von 150 bis 300°C, vorzugsweise bei 230°C, und für etwa 6 Minuten. Durch dieses Backen wird die verbleibende Entwicklungslö­ sung entfernt.
Alternativ kann ein Rückätzprozeß durchgeführt werden, und zwar nach dem Aufbringen der ersten unteren Resistschicht, um eine ebene bzw. glatte Oberfläche zu erhalten.
Danach wird auf die vorhandene Struktur, die infolge der Belichtung und Entwicklung der ersten unteren Resistschicht 13 eine glatte bzw. ebene Oberfläche aufweist, eine zweite untere Resistschicht 15 aufgebracht, wie die Fig. 2d erkennen läßt. Diese zweite untere Resistschicht 15 besteht aus einem Photoresistmaterial, das beispielsweise auf der Basis von Novo­ lak hergestellt ist, und weist eine Dicke auf, die zwischen 1 bis 4 µm liegt, vorzugsweise 2 µm beträgt. Infolge der ersten und der zweiten unteren Re­ sistschichten 13 und 15 wird somit eine resultierende Struktur mit einer sehr glatten bzw. ebenen Oberfläche erhalten.
Auf die zweite untere Resistschicht 15 wird dann, wie in Fig. 2e zu erken­ nen ist, eine Zwischenschicht 16 aufgebracht, und zwar mit einer Dicke im Bereich von 0,1 bis 0,5 µm, vorzugsweise mit einer Dicke von 0,15 µm.
Vorzugsweise ist die Zwischenschicht 16 aus einem anorganischen Mate­ rial hergestellt, das im Bereich des Photospektrums nicht empfindlich ist, und das formbar ist bei einer Temperatur von nicht mehr aus 300°C. Bei­ spielsweise enthält die Zwischenschicht 16 einen spin-on-glass-Film (SOG-Film) oder einen SiH4-Oxidfilm.
Sodann wird gemäß Fig. 2f ein auf der Basis von Novolak hergestelltes Photoresistmaterial mit einer Dicke von 0,1 bis 0,9 µm, vorzugsweise mit einer Dicke von 0,4 µm auf die Zwischenschicht 16 aufgebracht, um eine obere Resistschicht 17 zu erhalten.
Die obere Resistschicht 17 wird dann strukturiert unter Anwendung eines photolithographischen Prozesses sowie unter Verwendung einer nicht dargestellten Maske zwecks Bildung eines vorbestimmten Musters, wie die Fig. 2g zeigt. Unter Verwendung des Musters der oberen Resistschicht 17 als Maske wird sodann die Zwischenschicht 16 geätzt, derart, daß das zu­ vor erhaltene Muster in die Zwischenschicht 16 übertragen wird, wie Fig. 2h erkennen läßt.
Schließlich werden die erste und die zweite untere Resistschicht 13 und 15 unter Verwendung der strukturierten Zwischenschicht 16 als Maske ge­ ätzt, wodurch ein unteres Resistmuster erhalten wird, und zwar entspre­ chend Fig. 21. Danach wird die so erhaltene Struktur in eine 20 : 1 gepuf­ ferte Oxidätzlösung (BOE-Lösung) getaucht, um die verbleibende Zwi­ schenschicht und Polymere zu entfernen, die während der vorhergehen­ den Schritte erzeugt wurden.
Die Fig. 3a bis 3d illustrieren Fokustiefen verschiedener stufenbilden­ der Bereiche, gemessen bei verschiedenen Belichtungsstärken nach der Entwicklung des oberen Resistmusters, um bei der Erfindung erzielte Ef­ fekte mit dem Stand der Technik vergleichen zu können.
In diesen Figuren ist die kritische Abmessung (cd (µm)) über die Fokustiefe (Tiefenschärfe bzw. Schärfentiefe) (D. O. F.) aufgetragen. Die kritische Abmessung ist dabei die Dicke einer Maske, die zur Bildung eines Musters verwendet wird. Mit anderen Worten sind in den Fig. 3a bis 3d die Beziehungen zwischen der Maskendicke und dem jeweils zugehörigen To­ leranzbereich aufgetragen (zugelassener Bereich der Fokustiefe D. O. F.). Dabei ist es vorteilhaft, einen möglichst großen Bereich der Fokustiefe zu erhalten.
Es wurden vier Bereiche beobachtet, nämlich ein Wortleitungsstreifen (1), eine Hauptzelle (2), ein Sensorverstärker (3) und ein Zeilendekodierer (4). In den Fig. 3a bis 3d betreffen die dicken durchgezogenen Linien Fälle, bei denen die vorliegende Erfindung zum Einsatz kam, während die dün­ nen durchgezogenen Linien für solche Fälle gelten, bei denen ein konven­ tioneller Dreischichtresistprozeß durchgeführt wurde.
Die Fig. 3a illustriert einen Unterbelichtungszustand, bei dem die Ener­ gie lediglich 140 mJ/cm2 betrug. Wie zu erkennen ist, liegt bei der konven­ tionellen Struktur der Überlappungsbereich der Fokustiefe (D. O. F.) für die vier beobachteten Bereiche zwischen +2,0 und +2,5 µm, wobei eine Schwankungsbreite also von 0,5 µm vorhanden ist. Bei der Struktur nach der Erfindung liegt dagegen der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +0,5 bis +1,5 µm, so daß hier ei­ ne Schwankungsbreite von 1,0 µm vorhanden ist.
Die Fig. 3b illustriert den optimalen Belichtungszustand bei einer Ener­ gie von 160 mJ/cm2. Bezüglich der konventionellen Struktur liegt der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +2,0 und +2,5 µm, so daß ein Schwankungsbereich von 0,5 µm vorhanden ist. Dagegen liegt bei der erfindungsgemäßen Struktur der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +0,5 bis +2,0 µm, so daß ein Schwankungsbereich von 1,5 µm vorhanden ist.
Die Fig. 3c illustriert einen Überbelichtungszustand bei einer Energie von 180 mJ/cm2. Bei der konventionellen Struktur ist der Überlappungsbereich der Fokustiefe (D. O. F.) für die vier beobachteten Bereiche gleich null. Dagegen wird bei der Struktur nach der vorliegenden Erfindung ein Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen +1,0 bis +2,0 µm erhalten, wobei eine Schwankungsbreite von 1,0 µm vorhanden ist.
Die Fig. 3d gilt für den Fall, daß ein Resist mit einer Dicke von 0,4 µm auf einen Siliziumwafer aufgebracht und anschließend mit einer Energie von 160 mJ/cm2 belichtet wird. Dieses Beispiel dient dazu, die Fokustiefe bei einer Struktur ohne Stufe mit den Fokustiefen bei den obigen Strukturen zu vergleichen, bei denen Stufen vorhanden sind. Bei der vorliegenden Struktur nach Fig. 3d liegt der Überlappungsbereich der Fokustiefe für die vier beobachteten Bereiche zwischen -0,5 bis +1,0 µm, wobei eine Schwankungsbreite von 1,5 µm vorhanden ist.
Wie die Fig. 3a bis 3d erkennen lassen, wird bei der vorliegenden Erfin­ dung eine Fokustiefe erhalten, die ähnlich zu der Fokustiefe einer Struk­ tur ist, die auf einer glatten Oberfläche gebildet worden ist (Fig. 3d). Dies gilt auch nach Bildung eines oberen Resistmusters, da eine untere Resist­ schicht, die einen niedrig liegenden Strukturbereich abdeckt, einer Glät­ tungsbehandlung unterzogen worden ist. Im Ergebnis wird eine Auflö­ sungsgrenze erhalten, die um das Zweifache über derjenigen beim konven­ tionellen Mehrschichtresistprozeß liegt. Eine gleichmäßige Fokustiefe (die Fokustiefe kann auch als Tiefenschärfe oder Schärfentiefe bezeichnet wer­ den) läßt sich somit bei einer Belichtungsaufnahme zur Bildung eines obe­ ren Resistmusters sicherstellen, und zwar ohne größeren Positionierungs­ aufwand.
Die vorliegende Erfindung kann auch dann zum Einsatz kommen, wenn Stufen vorhanden sind, die durch Kondensatoren mit dreidimensionaler Struktur definiert werden, wie sie in Halbleiterspeichereinrichtungen vor­ handen sind.
Darüber hinaus hat die Erfindung auch Einfluß auf die generelle Planarisierung. Dieser generelle Planarisierungseffekt verhindert z. B. das Phä­ nomen der Microbrückenbildung während der Erzeugung des letzten Mu­ sters. Außerdem kann eine Verbesserung hinsichtlich des systematischen Fehlers bei den kritischen Abmessungen erreicht werden (CD-Bias).
Die vorliegende Erfindung kann auch bei der Bildung von Kontaktöffnun­ gen bei Halbleitereinrichtungen zum Einsatz kommen. Kontaktöffnungen können unterschiedliche Auflösungsgrenzen aufweisen, die abhängig von ihrer Position sind, und zwar auch bei ein und derselben Belichtungsener­ gie. Wird z. B. die Erfindung in einem Fall eingesetzt, bei dem Kontaktöff­ nungen mit denselben Abmessungen in Mustern gebildet werden sollen, die unterschiedliche Stufen aufweisen, beispielsweise in einem aktivem Bereich, einem Gate, einer Bitleitung, einem Wortleitungsstreifen, usw., so kann ein Muster zur Bildung solcher Kontaktöffnungen durch Belich­ tung der gesamten Struktur bei Verwendung nur einer Maske hergestellt werden, ohne daß es erforderlich ist, die Elemente voneinander zu tren­ nen.
Wie die obige Beschreibung erkennen läßt, wird der Einfluß von Stufen da­ durch eliminiert, daß eine untere Resistschicht in Übereinstimmung mit der Erfindung einer Glättungsbehandlung unterzogen wird. Im Ergebnis ist die Fokustiefe bzw. Tiefenschärfe oder Schärfentiefe nach Entwicklung einer oberen Resistschicht ähnlich zu derjenigen bei einem Wafer mit glat­ ter Oberfläche. Darüber hinaus kann bei der Erfindung die Auflösungs­ grenze um das Zweifache oder mehr gegenüber dem konventionellen Fall verbessert werden. Selbst bei einer hohen Stufe, die nicht kleiner ist als 1,5 µm, kann nach Belichtung der oberen Resistschicht das gesamte Mu­ ster, einschließlich eines Zellenmusters und eines peripheren Musters, auf einmal entwickelt werden, und zwar unter Verwendung nur einer einzi­ gen Maske. Dies vereinfacht die Verfahrensschritte und führt zu einer Ko­ stenreduzierung.

Claims (7)

1. Verfahren zur Bildung eines Musters unter Verwendung eines Mehr­ schichtresists, bei dem
  • 1. eine erste untere Resistschicht (13) auf die gesamte obere Fläche einer zumindest eine Stufe aufweisenden Struktur aufgebracht wird, um die Oberfläche der Struktur zu glätten,
  • 2. die erste untere Resistschicht (13) über einem höher liegenden Be­ reich der unteren Struktur unter Verwendung einer Maske selek­ tiv einer Überbelichtung ausgesetzt wird,
  • 3. die so behandelte erste untere Resistschicht entwickelt wird, so daß die resultierende Struktur eine geglättete Oberfläche auf­ weist,
  • 4. eine zweite untere Resistschicht (15) auf die geglättete obere Fläche der resultierenden Struktur aufgebracht wird,
  • 5. eine Zwischenschicht (16) auf der zweiten unteren Resistschicht (15) gebildet wird,
  • 6. eine obere Resistschicht (17) auf die Zwischenschicht (16) auf­ gebracht wird,
  • 7. die obere Resistschicht (17) zur Bildung eines vorbestimmten Resistmusters strukturiert wird,
  • 8. das obere Resistmuster in die Zwischenschicht (16) zur Bildung eines Zwischenmusters übertragen wird, und
  • 9. das Zwischenmuster in die erste und zweite untere Resistschicht (13, 15) übertragen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) aus Polymethylmethacrylat (PMMA) hergestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) aus auf der Basis von Novolak gebildetem Photo­ resistmaterial hergestellt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste untere Resistschicht (13) eine Dicke aufweist, die identisch ist zur Höhe der durch den niedrigsten Bereich der unteren Struktur gebildeten Stufe oder mehr als 70% dieser Stufenhöhe beträgt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwi­ schenschicht (16) aus einem anorganischen und im Photospektrum nicht empfindlichen Material hergestellt wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwi­ schenschicht (16) einen "spin-on-glass"-Film (SOG-Film) oder einen SiH4- Oxidfilm aufweist oder aus einem solchen besteht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die obe­ re Resistschicht (17) aus auf der Basis von Novolak gebildetem Photore­ sistmaterial hergestellt wird.
DE4339466A 1993-11-19 1993-11-19 Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists Expired - Fee Related DE4339466C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4339466A DE4339466C2 (de) 1993-11-19 1993-11-19 Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
JP5314066A JPH07226356A (ja) 1993-11-19 1993-11-22 多層レジストを利用したパターン形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4339466A DE4339466C2 (de) 1993-11-19 1993-11-19 Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
JP5314066A JPH07226356A (ja) 1993-11-19 1993-11-22 多層レジストを利用したパターン形成方法

Publications (2)

Publication Number Publication Date
DE4339466A1 DE4339466A1 (de) 1995-05-24
DE4339466C2 true DE4339466C2 (de) 2001-07-19

Family

ID=25931345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4339466A Expired - Fee Related DE4339466C2 (de) 1993-11-19 1993-11-19 Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists

Country Status (2)

Country Link
JP (1) JPH07226356A (de)
DE (1) DE4339466C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262070B2 (en) * 2003-09-29 2007-08-28 Intel Corporation Method to make a weight compensating/tuning layer on a substrate
JP4160569B2 (ja) 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
KR102021484B1 (ko) 2014-10-31 2019-09-16 삼성에스디아이 주식회사 막 구조물 제조 방법, 막 구조물, 및 패턴형성방법
KR101926023B1 (ko) 2015-10-23 2018-12-06 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법
US10770293B2 (en) 2017-08-29 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
BASSOUS, E. et.al.: A Three-Layer Resist... In: J.Electrochem.Soc.: Solid-State Science and Tech- nology, Vol. 130, No. 2, FEb. 1983, pp. 478-483 *
DAUBENSPECK, T.H. et.al.: Planarization of ULSI Topography over variable Pastern Densities. In: J.Electrochem.Soc., Vol. 138, No. 2, Feb. 1991, pp. 506-509 *
SHELDON, D.J. et.al.: Application of a Two-Layer Planarization Process... In: IEEE Transactions on Semiconductor Manufacturing, Vol. 1, No. 4, Nov. 1988, pp. 140-146 *
STILLWAGON, L.E. et.al.: Thin titanium dioxide films as interlayers in trilayeresist structures. In: J.Vac.Sci.Technol. B6 (6), Nov./Dec. 1988, pp. 2229-2233 *
STILLWAGON, L.E.: Planarization of Substrate Topo-graphy by Spin Coated Films: A Review. In: Solid State Technology, June 1987, pp. 67-71 *

Also Published As

Publication number Publication date
JPH07226356A (ja) 1995-08-22
DE4339466A1 (de) 1995-05-24

Similar Documents

Publication Publication Date Title
DE4440230C2 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2624832C3 (de) Verfahren zum Herstellen von Lackmustern
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE3851125T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille.
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE4410274C2 (de) Verfahren zum Herstellen eines mehrschichtigen Resistmusters
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE3203898A1 (de) Verfahren zum herstellen von strukturen oder mustern
DE4103565A1 (de) Verfahren zur bildung eines feinen musters auf einem halbleiter mit einer stufe
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE4413152A1 (de) Verfahren zur Strukturerzeugung in einem Halbleiterbauelement
DE19648075C2 (de) Phasenschiebemaske und Herstellverfahren für diese
DE4410505C2 (de) Verfahren zum Herstellen eines Reliefbildes im Submikrometerbereich
DE10225925B4 (de) Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE19524846A1 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE19608211B4 (de) Verfahren zur Ausbildung von feinen Metallmustern in Halbleitereinrichtungen
DE4440821C2 (de) Photomaske zur Vermeidung von unregelmäßigen Lichtreflexionen
DE19725830A1 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE19945170B4 (de) Verfahren zur Herstellung einer Schablonenmaske
DE4200647C2 (de) Verfahren zur Herstellung einer Maske
DE2642634A1 (de) Verfahren zum justieren von belichtungsmasken relativ zu einer substratscheibe
DE4020319C2 (de)
DE10106861C1 (de) Verfahren zur Herstellung feiner Resiststrukturen bei der Herstellung mikroelektronischer Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee