JPH02228022A - ホールパターンの形成方法 - Google Patents
ホールパターンの形成方法Info
- Publication number
- JPH02228022A JPH02228022A JP1048104A JP4810489A JPH02228022A JP H02228022 A JPH02228022 A JP H02228022A JP 1048104 A JP1048104 A JP 1048104A JP 4810489 A JP4810489 A JP 4810489A JP H02228022 A JPH02228022 A JP H02228022A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- mask
- hole patterns
- lower parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000012937 correction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、段差を有する基板の段差上部、下部に、それ
ぞれ、ホールパターンを形成する方法に関する。
ぞれ、ホールパターンを形成する方法に関する。
［従来の技術］
段差を有する基板上に塗布されたポジレジストへ、マス
ク上のホールパターンを、投影露光法で転写し、現像処
理することにより、前記基板の段差上部、下部に、それ
ぞれ、ホールパターンを形成する際、従来は、設計寸法
に対して加えるマスク寸法の補正量が、前記段差上部と
、下部で同じであるマスクを用いていた。
ク上のホールパターンを、投影露光法で転写し、現像処
理することにより、前記基板の段差上部、下部に、それ
ぞれ、ホールパターンを形成する際、従来は、設計寸法
に対して加えるマスク寸法の補正量が、前記段差上部と
、下部で同じであるマスクを用いていた。
［発明が解決しようとする課題］
しかし、前述の従来技術では、以下なる問題点を有する
。
。
第３図は、（１５μｍの段差を有する基板３１上に、ポ
ジレジスト３２を塗布した時の断面図であるが、段差下
部のレジスト膜厚５３に比べ、段差上部のレジスト膜厚
３４は薄くなり、段差下部１．２μｍに対し、段差上部
はＣ１７μｍである。
ジレジスト３２を塗布した時の断面図であるが、段差下
部のレジスト膜厚５３に比べ、段差上部のレジスト膜厚
３４は薄くなり、段差下部１．２μｍに対し、段差上部
はＣ１７μｍである。
また、第２図は、第３図と同様に、［ｌＬ５μ扉の段差
を有する基板上に塗布されたポジレジストへ、マスク上
のホールパターンを、投影露光法で転写し、現像処理す
ることにより、前記段差の上、下部に、それぞれ、ホー
ルパターンを形成する時の露光時間と、ホール寸法の関
係を示した図であり、基板材質は、前記段差の上、下部
共に二酸化シリコンである。ここで、前記ホールの設計
寸法は、段差上、下部共に、直径１．０μｍであり、マ
スク寸法の補正量も同じ（０であるマスクを用いている
。第３図のように、段差上、下部のレジスト膜厚が異な
るために、第２図に示される露光時間と、ホール寸法の
関係は、段差上、下部で太き（異なる。そして、段差上
部のホール径を設計寸法どおり１．０μｍにするには、
α１９秒の露光が必要で、この時、段差下部のホール径
は、０．９３μｍと、設計寸法に比べ０．０７μｍ小さ
（なってしまう。
を有する基板上に塗布されたポジレジストへ、マスク上
のホールパターンを、投影露光法で転写し、現像処理す
ることにより、前記段差の上、下部に、それぞれ、ホー
ルパターンを形成する時の露光時間と、ホール寸法の関
係を示した図であり、基板材質は、前記段差の上、下部
共に二酸化シリコンである。ここで、前記ホールの設計
寸法は、段差上、下部共に、直径１．０μｍであり、マ
スク寸法の補正量も同じ（０であるマスクを用いている
。第３図のように、段差上、下部のレジスト膜厚が異な
るために、第２図に示される露光時間と、ホール寸法の
関係は、段差上、下部で太き（異なる。そして、段差上
部のホール径を設計寸法どおり１．０μｍにするには、
α１９秒の露光が必要で、この時、段差下部のホール径
は、０．９３μｍと、設計寸法に比べ０．０７μｍ小さ
（なってしまう。
このように、従来のホールパターン形成方法では、段差
上、下部でレジスト膜厚が異なり、また、マスク寸法の
補正量も同じであるために、段差上、下部に、それぞれ
、設計寸法どおりのホールパターンを同時に形成するこ
とができなかった。
上、下部でレジスト膜厚が異なり、また、マスク寸法の
補正量も同じであるために、段差上、下部に、それぞれ
、設計寸法どおりのホールパターンを同時に形成するこ
とができなかった。
そこで、本発明はこのような問題点を解決するもので、
その目的とするところは、段差の上、下部に、それぞれ
設計寸法どおりのホールパターンを同時に得られるホー
ルパターン形成方法を提供するところにある。
その目的とするところは、段差の上、下部に、それぞれ
設計寸法どおりのホールパターンを同時に得られるホー
ルパターン形成方法を提供するところにある。
［課題を解決するための手段］
本発明のホールパターン形成方法は、段差を有する基板
上に塗布されたポジレジストへ、マスク上のホールパタ
ーンを、投影露光法で転写し、現像処理することにより
、前記基板の段差上部、下部に、それぞれホールパター
ンを形成する際、設計寸法に対して加えるマスク寸法の
補正量が、前記段差上部と、下部で異なるマスクを用い
ることを特徴とする。
上に塗布されたポジレジストへ、マスク上のホールパタ
ーンを、投影露光法で転写し、現像処理することにより
、前記基板の段差上部、下部に、それぞれホールパター
ンを形成する際、設計寸法に対して加えるマスク寸法の
補正量が、前記段差上部と、下部で異なるマスクを用い
ることを特徴とする。
［実施例］
第１図は、α５μｍの段差を有する基板上に塗布された
ポジレジストへ、マスク上のホールパターンを投影露光
法で転写し、現像処理する方法により、前記段差の上、
下部にそれぞれ、ホールパターンを形成する時の露光時
間と、ホール寸法の関係を示した図であり、基板材質、
レジスト塗布条件等の諸条件は、従来技術と同様である
。しかし、前記ホールの設計寸法は、段差上、下部共に
、直径１．０μｍであるが、段差上部、下部のマスクの
補正量は、それぞれ設計値に対して０μｍと十１０７μ
ｍであり、段差上、下部で異なる補正をしたマスクを用
いた。
ポジレジストへ、マスク上のホールパターンを投影露光
法で転写し、現像処理する方法により、前記段差の上、
下部にそれぞれ、ホールパターンを形成する時の露光時
間と、ホール寸法の関係を示した図であり、基板材質、
レジスト塗布条件等の諸条件は、従来技術と同様である
。しかし、前記ホールの設計寸法は、段差上、下部共に
、直径１．０μｍであるが、段差上部、下部のマスクの
補正量は、それぞれ設計値に対して０μｍと十１０７μ
ｍであり、段差上、下部で異なる補正をしたマスクを用
いた。
第１図によると、段差上部のホールを、設計寸法どおり
に形成する露光時間０．１９秒の時に、段差上、下部の
レジスト膜厚の相違から生ずる、段差下部のホール寸法
と設計寸法とのズレ（１０７μｍ分を、あらかじめマス
ク側に補正しであるために、段差上部のホール径を設計
寸法どおり直径′１．０μｍにする露光時間１１９秒で
、段差下部のホール寸法も同じ（設計寸法どおり直径１
．０μｍにすることができる。このように、設計寸法に
対して加えるマスク寸法の補正量が、前記段差上部と、
下部で異なるマスクを用いることにより、段差上部、下
部に、それぞれ設計寸法どおりのホールパターンを同時
に形成することができる。
に形成する露光時間０．１９秒の時に、段差上、下部の
レジスト膜厚の相違から生ずる、段差下部のホール寸法
と設計寸法とのズレ（１０７μｍ分を、あらかじめマス
ク側に補正しであるために、段差上部のホール径を設計
寸法どおり直径′１．０μｍにする露光時間１１９秒で
、段差下部のホール寸法も同じ（設計寸法どおり直径１
．０μｍにすることができる。このように、設計寸法に
対して加えるマスク寸法の補正量が、前記段差上部と、
下部で異なるマスクを用いることにより、段差上部、下
部に、それぞれ設計寸法どおりのホールパターンを同時
に形成することができる。
以上、本実施例では段差上、下部に位置するホールパタ
ーンの設計寸法が共に直径１．０μｍの場合について述
べたが、設計寸法が本実施例以外の寸法であったり、ま
たは段差上、下部で異なる場合においても、本実施例と
同様な考え方で段差上、下部に対してそれぞれ、異なる
マスク寸法補正をすることにより、同様な効果が得られ
ることは言うまでもない。
ーンの設計寸法が共に直径１．０μｍの場合について述
べたが、設計寸法が本実施例以外の寸法であったり、ま
たは段差上、下部で異なる場合においても、本実施例と
同様な考え方で段差上、下部に対してそれぞれ、異なる
マスク寸法補正をすることにより、同様な効果が得られ
ることは言うまでもない。
［発明の効果コ
以上述べたように本発明によれば、段差を有する基板上
に塗布されたポジレジストへ、マスク上のホールパター
ンを、投影露光法で転写し、現像処理することによ、す
、前記基板の段差上部、下部に、それぞれホールパター
ンを形成する際、設計寸法に対して加えるマスク寸法の
補正量が、前記段差上部と、下部で異なるマスクを用い
ることにより、段差の上部、下部に、それぞれ設計寸法
どおりのホールパターンを同時に形成できるという効果
を有し、更に本発明は、マスクに補正を加えるだけで、
ホールパターン形成時の工程数が増えないことから、製
造効率的にも優れた効果を有するものである。
に塗布されたポジレジストへ、マスク上のホールパター
ンを、投影露光法で転写し、現像処理することによ、す
、前記基板の段差上部、下部に、それぞれホールパター
ンを形成する際、設計寸法に対して加えるマスク寸法の
補正量が、前記段差上部と、下部で異なるマスクを用い
ることにより、段差の上部、下部に、それぞれ設計寸法
どおりのホールパターンを同時に形成できるという効果
を有し、更に本発明は、マスクに補正を加えるだけで、
ホールパターン形成時の工程数が増えないことから、製
造効率的にも優れた効果を有するものである。
第１図は、本発明のホールパターン形成方法により、段
差を有する基板上へ、ホールパターンを形成した時の、
露光時間と、ホール寸法の関係を示す図である。 第２図は、従来のホールパターン形成方法により、段差
を有する基板上へ、ホールパターンを形成した時の露光
時間とホール寸法の関係を示す図である。 第３図は、段差を有する基板上へ、ポジレジストを塗布
した時の断面図である。 ３１・・・・・・・・・基 板 ３２・・・・・・・・・ポジレジスト ３３・・・・・・・・・段差下部のレジスト膜厚註を晴
簡 ７１咽 （矛ｙＪ ￥２１刀 ４・・・・・・・・・段差上部のレジスト膜厚
差を有する基板上へ、ホールパターンを形成した時の、
露光時間と、ホール寸法の関係を示す図である。 第２図は、従来のホールパターン形成方法により、段差
を有する基板上へ、ホールパターンを形成した時の露光
時間とホール寸法の関係を示す図である。 第３図は、段差を有する基板上へ、ポジレジストを塗布
した時の断面図である。 ３１・・・・・・・・・基 板 ３２・・・・・・・・・ポジレジスト ３３・・・・・・・・・段差下部のレジスト膜厚註を晴
簡 ７１咽 （矛ｙＪ ￥２１刀 ４・・・・・・・・・段差上部のレジスト膜厚
Claims (1)
- 段差を有する基板上に塗布されたポジレジストへ、マス
ク上のホールパターンを、投影露光法で転写し、現像処
理することにより、前記基板の段差上部、下部に、それ
ぞれ、ホールパターンを形成する際、設計寸法に対して
加えるマスク寸法の補正量が、前記段差上部と、下部で
異なるマスクを用いることを特徴とするホールパターン
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048104A JPH02228022A (ja) | 1989-02-28 | 1989-02-28 | ホールパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1048104A JPH02228022A (ja) | 1989-02-28 | 1989-02-28 | ホールパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228022A true JPH02228022A (ja) | 1990-09-11 |
Family
ID=12794008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1048104A Pending JPH02228022A (ja) | 1989-02-28 | 1989-02-28 | ホールパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228022A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
| JP2002313702A (ja) * | 2001-04-17 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| KR20020097030A (ko) * | 2001-06-20 | 2002-12-31 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 |
| JP2006215330A (ja) * | 2005-02-04 | 2006-08-17 | Yazaki Corp | 半導体装置の製造方法および該製造方法で製造された半導体装置 |
-
1989
- 1989-02-28 JP JP1048104A patent/JPH02228022A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290588B1 (ko) * | 1998-07-03 | 2001-06-01 | 윤종용 | 반도체장치의 도전막 패턴 형성방법 |
| JP2002313702A (ja) * | 2001-04-17 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| KR20020097030A (ko) * | 2001-06-20 | 2002-12-31 | 닛뽕덴끼 가부시끼가이샤 | 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법 |
| JP2003005345A (ja) * | 2001-06-20 | 2003-01-08 | Nec Corp | マスクパターンの設計方法 |
| JP4675504B2 (ja) * | 2001-06-20 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | マスクパターンの設計方法 |
| JP2006215330A (ja) * | 2005-02-04 | 2006-08-17 | Yazaki Corp | 半導体装置の製造方法および該製造方法で製造された半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006041477A (ja) | 半導体装置の製造方法 | |
| US4988609A (en) | Method of forming micro patterns | |
| JPH02228022A (ja) | ホールパターンの形成方法 | |
| US6638664B2 (en) | Optical mask correction method | |
| JPH03137647A (ja) | フォトマスク及びパターン形成方法 | |
| JPH07142326A (ja) | マスク重ね合わせ方法 | |
| JPH02183513A (ja) | ホールパターンの形成方法 | |
| JPH02260520A (ja) | ホールパターンの形成方法 | |
| JPH03137645A (ja) | フォトマスク及びパターン形成方法 | |
| JPH0677106A (ja) | フォトレジストパターンの形成方法 | |
| JPH01278018A (ja) | パターン形成方法 | |
| JPH0336549A (ja) | フォトマスク及びパターン形成方法 | |
| JPH0637012A (ja) | 周辺露光によるパターン形成方法 | |
| JPS59231535A (ja) | パタ−ンの形成方法 | |
| JPH0499016A (ja) | 半導体装置の製造方法 | |
| JPS60117648A (ja) | パタ−ン形成方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS61121436A (ja) | レジスト現像方法 | |
| JPH06177068A (ja) | パターン形成方法、及び半導体装置の製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPS59155936A (ja) | 微細パタ−ン形成方法 | |
| JPS59155932A (ja) | 微細パタ−ン形成方法 | |
| JPH04291721A (ja) | 薄膜回路の製造方法 | |
| JPH03180024A (ja) | 多層レジスト膜形成方法 | |
| JP2000286340A (ja) | ポリイミド膜の形成方法 |