DE19857843A1

DE19857843A1 - Internet-Protokoll-Schichtprozessor

Info

Publication number: DE19857843A1
Application number: DE1998157843
Authority: DE
Inventors: Kazuhiko Isoyama; Tatsuhiko Amagai; Toshiya Aramaki
Original assignee: NEC Corp
Current assignee: Juniper Networks Inc
Priority date: 1997-12-17
Filing date: 1998-12-15
Publication date: 1999-09-30
Anticipated expiration: 2018-12-16
Also published as: JP3152293B2; DE19857843B4; JPH11187024A; US6418145B1

Abstract

Internetprotokoll-Schichtprozessor (IP) mit einem IP-Kopfverarbeitungsabschnitt (32) zum Überprüfen eines Defekts in einem IP-Kopf einer ersten ATM-Zelle eines AAL5-Rahmens und einem SAR (Segregation and Resemblage)-Abschnitt (31) zum Übertragen des AAL-Rahmens in Form von separaten ATM-Zellen, falls die Prüfung durch den IP-Kopfprozessorabschnitt (32) einen normalen IP-Kopf anzeigt, ohne Verwendung einer CPU (36). Der SAR (31) meldet einen Defekt in dem IP-Kopf an die CPU (36) ohne Übertragung des AAL-Rahmens, falls die Überprüfung den Defekt im IP-Kopf anzeigt. Der IP-Schichtprozessor (10) erzielt eine höhere Verarbeitung aufgrund der direkten Übertragung durch den SAR, ohne eine Verarbeitung durch Software zu verwenden.

Description

Hintergrund der Erfindung (a) Feld der Erfindung

Die Erfindung betrifft einen Internet-Protokoll-Schichtpro zessor (Internet-Protokoll: IP) für die Verwendung in SAR (Segmentation and Reassemblage; Segmentierung und Wiederzu sammensetzung) eines AAL5-Rahmens in einen ATM-Schaltsystem (ATM: Asynchronous Transfer Mode; Asynchroner Übertragungs modus).

(b) Beschreibung der zugehörigen Technik

in einem IP-Paketübertragungssystem in einem konventionel len ATM-Schaltsystem werden zunächst ATM-Zellen eines AAL5-Rah mens in einem SAR-Abschnitt (im folgenden einfach als SAR bezeichnet) über die ATM-Schnittstelle unter Einsatz einer virtuellen Kanalverbindung (VCC) empfangen. Die Be stimmung der IP-Pakete ist durch ein höherrangiges System wie Software bestimmt, die auf einer CPU abläuft, um den AAL5-Rahmen für eine IP-Kopfverarbeitung zu sammeln, nach dem die ATM-Zellen in einem AAL5-Rahmen zusammengesetzt wurden. Anschließend wird eine Übertragung von dem höher rangigen System zum SAR durch Zuweisen des VPI (virtual path identifier; virtueller Durchgangs-Identifizier)/VCI (virtual channel identifier; virtueller Kanal-Identifizie rer) der Ziele angefordert.

Fig. 1 zeigt ein Beispiel eines konventionellen IP-Paket-Über tragungssystems in einem ATM-Schaltsystem. Ein SAR 51 empfängt ATM-Zellen eines AAL5-Rahmens über eine ATM-Schnitt stelle 56, speichert die empfangenen ATM-Zellen in einem SAR-Rahmenpuffer 52 für jedes VCC, das die ATM-Zellen empfangen hat, und zeichnet gleichzeitig die empfangene In formation wie eine empfangene VPI/VCI, die Anzahl der emp fangenen Zellen und CRC-Berechnung in dem Beschreibungsfeld eines SAR-Steuerspeichers 53 auf. Nach dem Empfang der er sten Zelle bis zur letzten Zelle des AAL5-Rahmens und der Wiederzusammensetzung dieser ATM-Zellen in einen AAL5-Rah men liefert das SAR 51 eine Empfangsmitteilung an die CPU 55.

Wie in Fig. 2 dargestellt umfaßt der AAL5-Rahmen eine CPCS-PTU-Nutzlast, ein PAD und einen CPCS-PDU-Trailer, eine CPCS-PDU-Nutzlast einschließlich eines RFC 1483-Kopfes und eines IP-Datagramms. Der RFC1483-Kopf und das IP-Datagramm haben einen in Fig. 3 dargestellten Aufbau.

Nachdem die CPU 55 die Empfangsmitteilung empfangen hat, findet die CPU 55 gemäß Fig. 1 die Information des AAL5-Rah mens aus dem Beschreibungsfeld des SAR-Steuerspeichers 53, sammelt den AAL5-Rahmen aus dem Rahmenpuffer 52 und macht eine Kopie desselben in einem lokalen CPU-Speicher 54. Das IP-Datagramm wird in dem CPCS-PDU-Nutzlast des AAL5-Rahmens der Fig. 2 verkapselt, und es ist möglich zu entscheiden, ob die Verkapselung des IP-Datagramms voll ständig ist oder nicht, basierend auf einem LLC/OUI/PID-Kopf des RFC1483-Kopfabschnittes, der dem Kopf des IP-Data gramms zugefügt ist.

Die CPU 55 (und somit Software) bestätigt, ob der Kopf kor rekt ist durch Überprüfen der Version, der Kopflänge und der Prüfsumme des IP-Kopfes im IP-Datagramm. Zusätzlich vermindert die Software den Wert eines TTL-Feldes (Time-to life; Lebensdauer) in dem Kopf und verwirft das IP-Data gramm, nachdem der Wert des TTL-Feldes auf Null oder weni ger reduziert ist. Das IP-Datagramm mit einem normalen oder korrekten IP-Kopf und einem positiven Wert des TTL-Feldes wird zum nächsten Sprung (oder zum nächsten Ziel) übertra gen. Zu diesem Zweck wird ein Ziel in einer Routing-Tabelle aufgefunden, die durch ein Schicht-3-Routing-Protokoll ge bildet ist, basierend auf der Zieladresse im IP-Kopf, wo durch die Bestimmung des IP-Datagramms ermittelt wird. Das IP-Datagramm mit dem so bestimmten Ziel wird erneut einer Überprüfung der Kopfprüf-Summe unterzogen, um so den IP-Kopf erneut zu schreiben. Anschließend wird dem IP-Data gramm ein RFC-Kopf zugefügt, es wird in den AAL5-Rahmen verkapselt und vom SAR 51 zu dem bestimmten Ziel übertra gen, nachdem die CPU 55 die Übertragung vom SAR 51 durch Bezeichnen von VPI/VCI des Ziels angefordert hat.

Bei dem oben beschriebenen konventionellen IP-Schichtpro zessor sammelt die Software den vom SAR empfangenen AAL5-Rah men und betreibt die IP-Kopfverarbeitung gefolgt durch die Übertragung desselben unter Verwendung des SAR. Dies verursacht eine lange Zeitspanne aufgrund der Übertragung des AAL5-Rahmens zwischen dem SAR und der Software und we gen der geringen Verarbeitungsgeschwindigkeit durch Soft ware, wodurch der Durchsatz der IP-Datagrammübertragung vermindert ist.

Die Patentveröffentlichung JP-A-9-98189 schlägt einen IP-Schichtprozessor vor, wobei ein Controller, der äquivalent zu dem oben beschriebenen SAR ist, eine zusätzliche Funk tion zum Verarbeiten der Routing-Tabelle und des IP-Kopfes aufweist, wodurch der IP-Kopf in dem empfangenen AAL5-Rah men verarbeitet wird und das Ziel durch den Controller auf gefunden wird. Dies ermöglicht eine automatische Übermitt lung (oder Übertragung) des AAL5-Rahmens ohne Einsatz von Verarbeitung durch Software, wodurch der Durchsatz des IP-Schichtprozessors erhöht wird.

Falls jedoch in dem vorgeschlagenen IP-Schichtprozessor der IP-Kopf einen Defekt aufweist, kann die automatische Über tragung des AAL5-Rahmens nicht eine Funktion zum Verwerfen den IP-Datagramms oder zur Erzeugung einer Fehlernachricht, die zur Quelladresse rückzuführen ist, aufweisen.

Bei einigen VCCs kann ein anderes Protokoll als das IP-Pro tokoll verwendet werden, und desweiteren kann auch eine An zahl von Protokollen in einem einzigen VCC gemäß dem RFC1483-Standard verwendet werden, bei dem die Protokolle in einer Anzahl von Paketen, die in dem RFC1483-Kopf ver kapselt sind, identifiziert werden. Selbst bei dem automa tischen Übertragen, das in der oben bestehenden Veröffent lichung vorgeschlagen ist, arbeitet dementsprechend der VPI/VCI oder RFC1483-Kopfabschnitt nicht für die IP-Kopf verarbeitung, was es erforderlich macht, das andere Proto koll als das IP-Protokoll zur Software zu übertragen oder den AAL5-Rahmen zu verwerfen, falls Software zur Unterstüt zung dieser Verarbeitung nicht vorhanden ist.

Falls desweiteren eine große Zielsuchtabelle mit einer großen Anzahl von Einträgen verwendet wird, ist eine lange Zeitspanne für das Auffinden erforderlich. Somit kann es bei dem in der Veröffentlichung vorgeschlagenen automati schen Übertragen auftreten, daß eine zweite Zelle oder eine folgende Zelle des AAL5-Rahmens ankommt, oder daß die er neute Zusammensetzung des AAL5-Rahmens beendet ist, bevor die Zielfindung basierend auf der ersten Zelle des AAL5-Rah mens vervollständigt ist. Dies bedeutet, daß die große Zielsuchtabelle ein Problem dahingehend verursachen kann, daß die Zeitsteuerung zwischen der Beendigung der Zielfin dung und der Beendigung der Rahmenzusammensetzung nicht si chergestellt ist, was die Auslegung der Zeitsteuerung des IP-Schichtprozessors verkompliziert.

Desweiteren sind, wie im Fall von IFMP (RFC1943), Schicht-3-Flußschaltung und eine Sicherungsfunktion in dem IP-Schichtverarbeiten enthalten, was manchmal in der Zuweisung eines eigenen VPI/VCI zu einem speziellen Fluß (wie Daten fluß zwischen Zieladresse und Quelladresse oder einer Reihe von Paketen, die auf einem höherschichtigen Protokoll fließen) resultiert, zusätzlich zu der Zuweisung eines Vor gabe-VPI-VCI an eine spezielle IP-Bestimmungsadresse. Dies erfordert die Verwendung einer Anzahl von Suchtabellen für unterschiedliche Suchbedingungen.

Zusammenfassung der Erfindung

Angesichts des obenstehenden ist es eine Aufgabe der Erfin dung, einen IP-Schichtprozessor zu schaffen, der die Bela stung einer CPU reduzieren kann.

Es ist eine weitere Aufgabe der Erfindung, einen IP-Schichtprozessor zu schaffen, der es ermöglicht, daß eine Anzahl von Schicht-3-Protokollen auf einer einzelnen ATM-Schnittstelle existiert.

Es ist eine weitere Aufgabe der Erfindung, einen IP-Schichtprozessor zu schaffen, der an IFMP (IP-Flow-manage ment-Protokoll; IP-Flußmanagement-Protokoll) in einem RFC 1953-Standard oder an RSVP-(Reservation Protokoll; Reserie rungsprotokoll) in einem RFC2205-Standard angepaßt und in der Lage ist, einen eigenen Übertragungs-VCC an einen spe zifischen Fluß zuzuweisen, während IP-Routing verarbeitet wird.

Die Erfindung schafft einen IP-Schichtprozessor mit einem Zellempfangsabschnitt zum Empfang eines AAL5-Rahmens ein schließlich einer Anzahl von ATM-Zellen durch jeweils Vir tuellkanalverbindung (VCC), einem Zellentscheidungsab schnitt zum Entscheiden, ob eine durch den Zellempfangsab schnitt empfangene ATM-Zelle eine erste Zelle eines AAL5-Rah mens ist oder nicht, einem IP-Kopfextrationsabschnitt zum Verarbeiten der ATM-Zellen und zum Extrahieren eines IP-Kopfes aus der ATM-Zelle, die durch den Zellentschei dungsabschnitt als die erste Zelle identifiziert wurde, ei nem IP-Kopfverarbeitungsabschnitt zum Verarbeiten des IP-Kopfes, der von einem IP-Kopfextraktionsabschnitt extra hiert wurde, zur Erzeugung einer IP-Kopfaufzeichnung, einem Rahmenpuffer zum Speichern der ATM-Zellen des AAL5-Rahmens, der durch den IP-Kopfextraktionsabschnitt und den IP-Kopf verarbeitungsabschnitt verarbeitet wurde, einem Übertra gungs-Entscheidungsabschnitt zum Entscheiden, ob der AAL5-Rah men an eine Zieladresse zu übertragen ist oder nicht, basierend auf der IP-Kopfaufzeichnung, einem Rahmenpuffer leseabschnitt zum Lesen der ATM-Zellen, die in dem Rahmen puffer gespeichert sind, falls durch den Übertragungsent scheidungsabschnitt entschieden wird, daß der AAL5-Rahmen zu übertragen ist, einem Zellübertragungsabschnitt zum Übertragen des AAL5-Rahmens, der durch den Rahmenpuffer-Le seabschnitt gelesen wurde, an die Zieladresse in Form von separaten ATM-Zellen, einem Empfangsmitteilungsabschnitt zum Mitteilen von Zellempfangsinformation an ein höherran giges System, falls durch den Übertragungsentscheidungab schnitt entschieden wird, daß der AAL5-Rahmen nicht zu übertragen ist.

In Übereinstimmung mit dem IP-Schichtprozessor der vorlie genden Erfindung kann der ALL5-Rahmen, der das IP-Datagramm bildet, das in dem Zellempfangsabschnitt empfangen wurde und einen normalen Kopf aufweist, an die Zieladresse ohne Verwendung eines höherrangigen Systems wie Software (d. h. CPU) übertragen werden, was es erlaubt, die Last auf die CPU zu reduzieren. Desweiteren kann der AAL5-Rahmen mit ei nem Defekt im Kopf oder eine Zieladresse zu einem höherran gigen System gesammelt werden oder in den IP-Schichtprozes sor verworfen werden, basierend auf einer Einstellung in dem IP-Schichtprozessor. Desweiteren ist die Erzeugung und die Übertragung einer Fehlernachricht an die Quelladresse ebenfalls möglich, wodurch eine höherer Geschwindigkeit für die Verarbeitung durch den IP-Schichtprozessor erzielt wird.

Eine Anzahl von Schicht-3-Protokollen kann ebenfalls auf einer einzelnen ATM-Schnittstelle wegen eines VCC existie ren, da die die ATM-Zellen empfängt, oder eine RFC1483-Schnitt stelle kann bestimmen, ob IP-Kopfverarbeitung durch zuführen ist oder nicht. Falls desweiteren eine Anzahl von unterschiedlichen Zielsuchtabellen verwendet wird, kann ein eigenes VCC einem speziellen Fluß zugewiesen werden, wäh rend IP-Kopfverarbeitung durchgeführt wird. Dies ermöglicht es dem IP-Schichtprozessor der Erfindung, an IFMP in einem RFC1953-Standard oder RSVP in einem RFC2205-Standard ange paßt zu sein.

Die obenstehenden und weitere Aufgaben, Merkmale und Vor teile der Erfindung, werden aus der folgenden Beschreibung mit Bezug auf die beigefügten Zeichnungen deutlicher.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm eines konventionellen IP-Schichtprozessors;

Fig. 2 ist ein schematisches Diagramm eines typischen AAL5-Rahmens;

Fig. 3 ist ein schematisches Diagramm eines RFC1483 und ei nes IP-Datagramms;

Fig. 4 ist ein Blockdiagramm eines Beispiels eines IP-Über tragungssystems einschließlich eines IP-Schichtprozessors gemäß der Erfindung;

Fig. 5 ist ein Blockdiagramm eines IP-Kopfverarbeitungsab schnittes und des zugeordneten SAR in einem ersten Ausfüh rungsbeispiel des IP-Schichtprozessors der Fig. 4;

Fig. 6 ist ein schematisches Diagramm der VC-Tabelle, die in dem IP-Kopfverarbeitungsabschnitt der Fig. 5 verwendet wird;

Fig. 7 ist ein Blockdiagramm des IP-Kopfabschnittes und des zugeordneten SAR in einem zweiten Ausführungsbeispiel des IP-Schichtprozessors der Fig. 4;

Fig. 8 ist ein Blockdiagramm des IP-Kopfverarbeitungsab schnittes und des zugeordneten SAR in einem dritten Ausfüh rungsbeispiel des IP-Schichtprozessors der Fig. 4;

Fig. 9 ist ein schematisches Diagramm eines Beispiels der Zielsuchtabelle, die in dem IP-Kopfverarbeitungsabschnitt der Fig. 8 verwendet wird; und

Fig. 10 ist ein schematisches Diagramm eines weiteren Bei spiels der Zielsuchtabelle, die in dem IP-Kopfverarbei tungsabschnitt der Fig. 8 verwendet wird.

Bevorzugte Ausführungsbeispiele der Erfindung

Nunmehr wird die vorliegende Erfindung im einzelnen mit Be zug auf die beigefügten Zeichnungen erläutert, in denen ähnliche Aufbauelemente mit aufeinander bezogenen Bezugs ziffern versehen sind.

Gemäß Fig. 4 umfaßt ein IP-Übertragungssystem mit einem IP-Schichtprozessor gemäß einem Ausführungsbeispiel der vor liegenden Erfindung ein SAR31, einen IP-Kopfverarbeitungs abschnitt 32, einen SAR-Rahmenpuffer 33, einen Steuerspei cher 34 zum Speichern einer VC-Tabelle 41 und eines Be schreibungsfeldes 42, einen lokalen CPU-Speicher 35 und eine CPU 36, die direkt miteinander über eine Busleitung 37 mit Ausnahme des IP-Kopfverarbeitungsabschnittes 32 verbun den sind. Der IP-Kopfverarbeitungsabschnitt 32 ist mit dem SAR 31 verbunden und mit einer Zielsuchtabelle 40, wobei der SAR 31 ATM-Zellen über eine ATM-Schnittstelle 38 emp fängt. Der SAR 31, der IP-Kopfverarbeitungsabschnitt 32 und die Suchtabelle 40 bilden den IP-Schichtprozessor 10 gemäß dem Ausführungsbeispiel.

Fig. 5 zeigt ein erstes Beispiel der Kombination des IP-Kopfverarbeitungsabschnitts 32 und des SAR 31 in dem IP-Schichtprozessor 10, der in Fig. 4 dargestellt ist. Der SAR 31 umfaßt einen Zellempfangsabschnitt 11, einen ersten Zel lentscheidungsabschnitt 12, einen IP-Kopfextraktionsab schnitt 13, einen Rahmenpuffer-Schreibabschnitt 14, einen Übertragungsentscheidungsabschnitt 15, einen Rahmenpuffer-Le seabschnitt 16, einen Zellübertragungsabschnitt 17, einen Empfangsmeldungsabschnitt 18 und einen Übertragungsemp fangsabschnitt 19. Der IP-Kopfübertragungsabschnitt 32 um faßt einen Kopffeldextraktionsabschnitt 20, einen Ziel suchabschnitt 21, einen Kopfprüfabschnitt 22 und einen TTL-Substraktionskopf-Regenerator 23.

Der SAR 31 empfängt ATM-Zellen durch eine ATM-Schnittstelle 38 in dem Zellempfangs-Abschnitt 11 unter Verwendung eines VCC für jeden ALL5-Rahmen. Nach Empfang einer ATM-Zelle leitet der Zellempfangsabschnitt 11 dieselbe zum ersten Zellentscheidungsabschnitt 12 als empfangene ATM-Zelle. Der erste Zellentscheidungsabschnitt 12 sucht in einer VC-Ta belle 11, die im Steuerspeicher 34 gespeichert ist, bei Empfang der empfangenen ATM-Zelle.

Bezugnehmend auf Fig. 6 umfaßt die VC-Tabelle 41 für jeden der VCCs VCC#1, VCC#2, . . ., Rahmenzusammensetzungsinforma tion, ob ein Rahmen zusammengesetzt wird (JA) oder nicht (NEIN), IP-Kopfverarbeitungsinformation, ob IP-Kopfverar beitung erforderlich ist (JA) oder nicht (NEIN), und De kriptorenzuweisungsinformation, welcher Deskriptor #A, #B, . . . zu jedem der VCCs zugewiesen ist oder nicht. Falls basierend auf der Suche entschieden wird, daß der betref fende VCC, der die ATM-Zelle empfangen hat, nicht unter ei ner Rahmenzusammensetzung ist, sichert der erste Zellent scheidungsabschnitt 12 einen neuen Deskriptor aus dem De skriptor-Bereich 42 durch Bestimmen, daß die empfangene ATM-Zelle die erste Zelle eines neuen AAL5-Rahmens ist. Dann stellt der erste Zellentscheidungsabschnitt 12 den ge sicherten Deskriptor nach Einschreiben von JA in die Rah menzusammensetzungsinformation des betreffenden VCC ein. Desweiteren läßt der erste Zellentscheidungsabschnitt 12 die ATM-Zelle zum Kopfextraktionsabschnitt 13 durch, falls der Inhalt in der IP-Kopfverarbeitungsinformation für den betreffenden VCC JA ist.

Der Kopfextraktionsabschnitt 13 extrahiert den RFC1483-Kopf und den IP-Kopf aus der Nutzlast der ATM-Zelle. Falls der RFC1483-Kopf den Fall des IP-Datagramms anzeigt, läßt der Kopfextraktionsabschnitt 13 den IP-Kopf an einen Kopffeld extraktionsabschnitt 20 des IP-Kopfverarbeitungsabschnittes 32.

In dem IP-Kopfverarbeitungsabschnitt 32 wird jedes Kopffeld durch den Kopffeldextraktionsabschnitt 20 extrahiert. Ba sierend auf dem extrahierten Kopffeld arbeiten der Ziel suchabschnitt 21, der Kopfprüfabschnitt 22 und der TTL-Sub straktionskopfregenerator 23 für die Zielsuche, basierend auf der Zieladresse etc., für die Normalitätsprüfung, um die Version zu verifizieren, die Kopflänge und die Kopf prüfsumme etc., und zum Kopfregenerationssubtrahieren zum Subtrahieren von TTL und zum Neuberechnen der Kopfprüf summe. Die Ergebnisse dieser Vorgänge werden zum Kopfex traktionsabschnitt 13 zurückgeführt, gefolgt vom Aufzeich nen der Ergebnisse in dem Deskriptor durch den Kopfextrak tionsabschnitt 13, das Passieren der ATM-Zellennutzlast zum Rahmenpufferschreibabschnitt 14 und dem Einschreiben der ATM-Zellennutzlast durch den Rahmenpufferschreibabschnitt 14 in den Bereich des Rahmenpuffers 33, der durch den De skriptor angegeben ist. Die empfangene Zellinformation wie eine CRC-Berechnung wird auch in dem Deskriptor aufgezeich net.

Andererseits arbeitet bei einer ersten Zelle, für die in der VC-Tabelle 41 beschrieben ist, daß eine IP-Kopfverar beitung nicht erforderlich ist, oder für die der RFC1483-Kopf nicht den Fall eines IP-Datagramms für die empfangene ATM-Zelle anzeigt, der IP-Prozessor nicht für die IP-Kopf verarbeitung für die erste Zelle, und der IP-Kopfextrakti onsabschnitt 13 läßt die erste Zelle zum Rahmenpuffer-Schreib abschnitt 14 passieren. Die erste Zelle wird dann in dem Bereich des Rahmenpuffers 33 gespeichert, der durch den Deskriptor angegeben ist.

Falls die durch den Zellempfangsabschnitt 11 empfangene ATM-Zelle eine zweite Zelle oder eine folgende Zelle eines AAL5-Rahmens ist, zeigt die Rahmenzusammensetzungsinforma tion für den betroffenen VCC JA in der VC-Tabelle 41. Somit läßt der erste Zellentscheidungsabschnitt 12 die empfangene Zelle so, wie sie ist, zum Rahmenpufferschreibabschnitt 14 passieren, der die empfangene Zelle in dem Bereich des Rah menpuffers 33 speichert, der durch den Deskriptor, der in der VC-Tabelle 41 angegeben ist, spezifiziert ist. Die emp fangene Zellinformation des AAL5-Rahmens wie eine CRC-Be rechnung wird in dem Deskriptor aufgezeichnet.

Nachdem der Zellempfangsabschnitt 11 die letzte Zelle des AAL5-Rahmens empfängt, speichert der Rahmenpufferschreibab schnitt 14 die letzte Zelle im Rahmenpuffer 33 und meldet dann die Vervollständigung der Zusammensetzung an den Über tragungsentscheidungsabschnitt 15.

Der Übertragungsentscheidungsabschnitt 15 prüft die Zell empfangsaufzeichnungen, die im Deskriptor 42 aufgezeichnet sind, beispielsweise die Ergebnisse der IP-Kopfverarbeitung und die CRC-Berechnung. Der Übertragungsentscheidungsab schnitt 15 überschreibt den Kopf basierend auf den Auf zeichnungen, wobei der Rahmenpuffer-Leseabschnitt 16 auf gefordert wird, den AAL5-Rahmen zu übertragen, wenn der AAL5-Rahmen normal empfangen wurde, wobei der IP-Kopf nor mal oder korrekt ist, mit dem positiven Wert des TTL-Fel des, und wenn ein Ziel VPI/VCI gefunden wurde. Der Rahmen puffer-Leseabschnitt 16 läßt, basierend auf der Anforde rung, den AAL5-Rahmen zum Lesezell-Übertragungsabschnitt 17 passieren, der den AAL5-Rahmen in Form von separaten ATM-Zel len zu dem Ziel-VPI/VCI überträgt. Dies separaten ATM-Zel len werden im Ziel als neuzusammengesetzter ALL5-Rahmen neu zusammengesetzt.

Andererseits wird, wenn entweder (1) der AAL5-Rahmen nicht normal empfangen wurde, (2) der IP-Kopf einen Fehler ent hält, (3) der Wert des TTL-Feldes gleich oder unter Null ist, (4) das Ziel in der Suchtabelle nicht gefunden werden kann, oder (5) die IP-Kopfverarbeitung nicht vervollstän digt ist, der AAL5-Rahmen durch die Software aufgrund einer Meldung an die Software vom Empfangsmeldungsabschnitt 18 gesammelt oder in dem SAR 31 verworfen. Die Entscheidung, ob der AAL5-Rahmen zur Software zu übertragen ist oder im SAR 31 verworfen wird, kann separat in jedem der Fälle (1)-(5) getroffen werden.

Die Software, die den AAL5-Rahmen erhalten hat, arbeitet für die Verarbeitung zur Erzeugung und zur Lieferung einer Fehlernachricht wie einer Paketübertragungsverhinderung oder eines TTL-Zeitablaufs.

Bezugnehmend auf Fig. 7 ist ein IP-Schichtprozessor gemäß einem zweiten Ausführungsbeispiel der Erfindung ähnlich dem ersten Ausführungsbeispiel mit Ausnahme des Aufbaus des IP-Kopf verarbeitungsabschnitts 32a einschließlich eines Hoch geschwindigkeits-Zielsuchabschnittes 21a und eines zusätz lichen Zielsuchabschnittes 21b mit großer Kapazität und hinsichtlich des Aufbaus des SAR 31a. Der Hochgeschwindig keits-Zielsuchabschnitt 21a ist durch CAM implementiert und in der Lage, ein Ziel in einer kleinformatigen Suchtabelle mit einer kleinen Anzahl von Einträgen innerhalb einer Zeitspanne zum Empfang einer einzelnen ATM-Zelle zu suchen. Andererseits ist der Zielsuchabschnitt 21b mit großer Kapa zität durch Binärbaum-Suchmittel implementiert, sucht das Ziel in einer großformatigen Suchtabelle mit einer großen Anzahl von Einträgen, jedoch mit einer geringeren Geschwin digkeit, so daß er nicht in der Lage ist, eine spezielle Zeitgrenze für das Auffinden sicherzustellen.

Wenn der Zellempfangsabschnitt 11 die erste Zelle eines AAL5-Rahmens empfängt, arbeitet der IP-Kopfverarbeitungsab schnitt 32a, ähnlich wie beim Vorgang, der mit Bezug auf Fig. 5 beschrieben wurde, unter Verwendung des Hochge schwindigkeits-Zielsuchabschnittes 21A. Nachdem die letzte Zelle des AAL5-Rahmens empfangen wurde, wird diese Tatsache an den Übertragungsentscheidungabschnitt 15 gemeldet, der den Hochgeschwindigkeitszielsuchabschnitt 21a basierend auf dem Zielsuchergebnis verwendet, das in Deskriptor aufge zeichnet ist. Falls die Suche durch den Hochgeschwindig keitszielsuchabschnitt 21a fehl geht, verwendet der Über tragungsentscheidungsabschnitt 15 dann den Zielsuchab schnitt 21b mit großer Kapazität für eine zusätzliche Su che. Da zu diesem Zeitpunkt die Zusammensetzung des AAL5-Rah mens nahezu beendet ist, ist es nicht erforderlich, die Zeitsteuerung zwischen der Beendigung der Suche und dem In tervall des Empfangs oder der Beendigung der Rahmenzusam mensetzung zu berücksichtigen. Dies vereinfacht den Aufbau des IP-Schichtprozessors.

Bezugnehmend auf Fig. 8 entspricht ein IP-Schichtprozessor gemäß einem dritten Ausführungsbeispiel der Erfindung dem ersten Ausführungsbeispiel mit Ausnahme des Aufbaus des IP-Kopf prozessorabschnitts 32b, der einen ersten Zielsuchab schnitt 21c aufweist, zum Suchen basierend auf einer Zieladresse und einem zweiten Zielsuchabschnitt 21d zum Su chen basierend auf dem Datenfluß.

Bezugnehmend auf Fig. 9 ist dort eine Suchtabelle 40A dar gestellt, die durch den ersten Zielsuchabschnitt 21c ver wendet wird, wobei Zieladressen ADD#A, ADD#, . . . in Kombina tion mit Ziel-VCCs VCC#1, VCC#2 tabelliert sind. Die Such-VC-Tabelle 40A ist durch ein Schicht-3-Routingprotokoll vorbereitet. Bezugnehmend auf Fig. 10 ist dort eine weitere Suchtabelle 40B dargestellt, die durch den zweiten Ziel suchabschnitt 21d für flußbasierende Suche verwendet wird, wobei die Zieladressen ADD#, ADD#B, . . . mit Zielausgängen Port#A, Port#B, . . ., Zieladressen ADD#Y, ADD#Z, . . ., Zielan schlüssen Port#Y, Port#Z, . . . und Ziel-VCCs, VCC#11, VCC#12, . . . tabelliert sind.

Wenn der Zellempfangsabschnitt 11 die erste Zelle eines ALL5-Rahmens empfängt, wird der IP-Kopf an den IP-Kopfver arbeitungsabschnitt 31b geliefert, ähnlich wie im ersten Ausführungsbeispiel, und auch zusammen mit der Zielan schlußnummer und der Quellanschlußnummer des Schicht-4-Kop fes. Nach Empfang des IP-Kopfes und des Schicht-4-Kopfes extrahiert der Kopffeldextraktionsabschnitt 20a jedes Kopf feld daraus und liefert das Kopffeld an die Zielsuchab schnitte 21c und 21d. Der erste und der zweite Zielsuchab schnitt 21c und 21d arbeiten für die Suche unabhängig von einander, wobei, falls beide Suchabschnitte 21c und 21d er folgreich die Zieladresse auffinden, der Ziel-VCC, der durch den zweiten Zielsuchabschnitt 21d aufgefunden wurde, als Ziel verwendet wird.

Da die obigen Ausführungsbeispiele nur als Beispiele be schrieben sind, ist die vorliegende Erfindung nicht auf die obigen Ausführungsbeispiele beschränkt, und verschiedene Modifikationen und Änderungen können an ihnen durch Fach leute, ohne vom Umfang der Erfindung abzuweichen, vorgenom men werden.

Claims

1. Internetprotokoll-Schichtprozessor (IP) mit einem Zell empfangsabschnitt (11) zum Empfang eines AAL5-Rahmens ein schließlich einer Anzahl von ATM-Zellen durch jeweils Vir tuellkanalverbindung (VCC), einem Zellentscheidungsab schnitt (12) zum Entscheiden, ob eine von dem Zellempfangs abschnitt empfangene ATM-Zelle eine erste Zelle des AAL5-Rah mens ist, einem IP-Kopfextraktionsabschnitt (13) zum Verarbeiten der ATM-Zellen und zum Extrahieren eines IP-Kop fes aus der ATM-Zelle, die durch den Zellentscheidungs abschnitt (12) als erste Zelle identifiziert wurde, einem IP-Kopfverarbeitungsabschnitt (32) zum Verarbeiten des durch den IP-Kopfextraktionsabschnitt (13) extrahierten IP-Kopfes und zur Erzeugung einer IP-Kopfaufzeichnung, einem Rahmenpuffer-Schreibabschnitt (14) zum Speichern in einem Rahmenpuffer (33) der ATM-Zellen des AAL5-Rahmens, der durch den IP-Kopfextraktionsabschnitt (13) und den IP-Kopf verarbeitungsabschnitt (32) bearbeitet wurde, einem Über tragungsentscheidungsabschnitt (15) zum Entscheiden, ob der ALL5-Rahmen zu einer Zieladresse zu übertragen ist oder nicht, basierend auf der IP-Kopfaufzeichnung, einem Rahmen puffer-Leseabschnitt (16) zum Lesen der ATM-Zellen, die in dem Rahmenpuffer (33) gespeichert sind, falls durch den Übertragungsentscheidungabschnitt (15) entschieden ist, daß der AAL5-Rahmen zu übertragen ist, einem Zellenübertra gungsabschnitt (17) zum Übertragen des durch den Rahmenpuf fer-Leseabschnitt (16) gelesenen AAL5-Rahmens zur Zieladresse in Form von separaten ATM-Zellen, einem Emp fangsmeldeabschnitt (18) zum Mitteilen der Zellempfangsin formation an ein höherrangiges System, wenn durch den Über tragungsentscheidungsabschnitt (15) entschieden ist, daß der AAL5-Rahmen nicht zu übertragen ist.

2. IP-Schichtprozessor nach Anspruch 1, wobei das höherrangige System den AAL5-Rahmen sammelt, für den eine Zellempfangsinformation mitgeteilt wurde, und für verkapselte IP-Paketverarbeitung für den gesammelten AAL5-Rahmen arbeitet.

3. IP-Schichtprozessor nach Anspruch 2, mit weiterhin einer VC-Tabelle (41) zum Tabellieren einer Anzeige, ob eine IP-Kopfverarbeitung für jeden VCC durch zuführen ist oder nicht, wobei der Rahmenpufferschreibab schnitt 15 die als erste Zelle identifizierte ATM-Zelle ohne Verarbeitung durch den IP-Kopfverarbeitungsabschnitt 32 speichert und ohne Extrahieren eines IP-Kopfes durch den Kopfextraktionsabschnitt (13), wenn die VC-Tabelle (41) das Weglassen der IP-Kopfverarbeitung für die erste Zelle an zeigt, wobei der Empfangsmeldeabschnitt (18) den Empfang des AAL-Rahmens an das höherrangige System mitteilt und wo bei der IP-Kopfextraktionsabschnitt (13) den IP-Kopf extra hiert und der IP-Kopfverarbeitungsabschnitt (32) eine IP-Kopfverarbeitung durchführt, falls die VC-Tabelle (41) an zeigt, daß der VCC, der die erste Zelle empfangen hat, die IP-Kopfverarbeitung für die erste Zelle durchführt.

4. IP-Schichtprozessor nach Anspruch 2, wobei der Kopfextraktionsabschnitt (13) den IP-Kopf und LLC/OUI/PID-Köpfe, die in dem IP-Kopf in dem AAL5-Rahmen verkapselt sind, aus der ersten Zelle extrahiert, wobei, falls die LLC/OUI/PID-Köpfe keine Verkapselung in dem AAL5-Rahmen anzeigen, der IP-Kopfverarbeitungsabschnitt (32) keine IP-Kopfverarbeitung durchführt, wobei der Rahmenpuf fer-Schreibabschnitt (14) ATM-Zellen speichert, der Emp fangsmeldeabschnitt (18) an das höherrangige System mit teilt, nachdem der Zellempfangsabschnitt (11) die ATM-Zel len des AAL-Rahmens empfängt, und wobei der IP-Kopfverar beitungsabschnitt (32) für IP-Kopfverarbeitung arbeitet, falls die LLC/OUI/PID-Köpfe die Verkapselung des AAL5-Rah mens anzeigen.

5. IP-Schichtprozessor nach Anspruch 2, wobei, falls der IP-Kopfverarbeitungsabschnitt (32) einen Defekt in den IP-Kopf des AAL5-Rahmens findet, der Übertra gungsentscheidungsabschnitt (15) entscheidet, daß der AAL5-Rahmen nicht zu übertragen ist.

6. IP-Schichtprozessor nach Anspruch 2, wobei der IP-Kopfverarbeitungsabschnitt 32 den Wert eines TTL-Feldes in einem IP-Kopf in dem AAL5-Rahmen vermindert und wobei der Übertragungsentscheidungsabschnitt (18) ent scheidet, daß der AAL5-Rahmen nicht zu übertragen ist, wenn der Wert des TTL-Feldes gleich oder kleiner als Null ist.

7. IP-Schichtprozessor nach Anspruch 2, wobei der AAL5-Rahmen verworfen wird, wenn der Übertra gungs-Entscheidungabschnitt 5 entscheidet, daß der AAL5-Rahmen nicht zu übertragen ist.

8. IP-Schichtprozessor nach Anspruch 2, wobei der IP-Kopfverarbeitungsabschnitt (32) eine Anzahl von Zielsuchtabellen (40) zum Auffinden der Zieladresse ba sierend auf dem IP-Kopf verwendet.

9. IP-Schichtprozessor nach Anspruch 8, wobei die Anzahl von Zielsuchtabellen (40) eine Hochge schwindigkeits-Suchtabelle zum Auffinden eines Ziels inner halb eines Zeitintervalls einer einzelnen Zellzeit aufweist und eine Suchtabelle mit großer Kapazität, die eine größere Anzahl von Einträgen aufweist als die Hochgeschwindigkeits-Such tabelle.

10. IP-Schichtprozessor nach Anspruch 8, wobei die Anzahl von Zielsuchtabellen (40) auf unterschied lichen Suchbedingungen basiert und wobei ein Suchresultat von einer der Suchtabellen basierend auf einer detaillier teren Suchbedingung verwendet wird, falls eine Anzahl von Suchtabellen mit unterschiedlichen Suchbedingungen jeweils Suchresultate liefert.

11. IP-Schichtprozessor nach Anspruch 10, wobei die unter schiedlichen Suchbedingungen Zieladressen und Kombinationen von Zieladressen aufweisen, eine Quelladresse und eine An schlußzahl einer Transportschicht.