DE19819240C2 - Halbleitervorrichtung - Google Patents

Description

Die Erfindung betrifft eine Verbesserung einer Halbleiter­ vorrichtung mit einer Störungsauslöschungsschaltung zur Entfernung einer Störung eines externen Eingangssignals wie eines Rücksetzsignals.

Fig. 9 zeigt ein Blockschaltbild eines Aufbaus eines Rück­ setzsignaleingangsabschnitts und dessen zugehöriger Elemen­ te einer herkömmlichen Halbleitervorrichtung. In Fig. 9 be­ zeichnen die Bezugszeichen 1 und 1 externe Takteingangs­ signale, an die ein nicht gezeigter Kristalloszillator an­ geschlossen ist, und 2 einen Oszillatortreiber zur Ansteue­ rung des an den externen Takteingangsanschlüssen 1 und 1 angeschlossenen Kristalloszillators. Das Bezugszeichen 3 bezeichnet einen internen Taktgenerator, der mit den exter­ nen Takteingangsanschlüssen 1 und 1 verbunden ist und syn­ chron mit einem externen Taktsignal Xin zwei interne Takt­ signale CLK1 und CLK2 mit einer Frequenz ausgibt, die dop­ pelt so hoch wie die des externen Taktsignals Xin ist. Das Bezugszeichen 4 bezeichnet einen externen Eingangsanschluß, an das ein externes Rücksetzsignal Rst angelegt wird, und 5 eine Signalsynchronisationsschaltung 5, die das externe Rücksetzsignal Rst mittels des ersten internen Taktsignal CLK1 hält (zwischenspeichert) und ein internes Rücksetzsi­ gnal Rint ausgibt. Das Bezugszeichen 6 bezeichnet eine zwi­ schen dem externen Eingangsanschluß 4 und der Signalsyn­ chronisationsschaltung 5 geschaltete Störungsauslöschungs­ schaltung (Störungsbeseitigungsschaltung), die das externe Rücksetzsignal Rst lediglich mit einer Breite durchläßt, die größer oder gleich d1 ist.

Fig. 10 zeigt ein Blockschaltbild eines Aufbaus der Stö­ rungsauslöschungsschaltung 6. In Fig. 10 bezeichnen die Be­ zugszeichen 6a, 6a, . . ., 6a jeweils einen aus einer Schalt­ einrichtung der Halbleitervorrichtung bestehenden Verzöge­ rungspuffer, wobei das Bezugszeichen 6b eine logische UND- Schaltung mit zwei Eingangsanschlüssen (ein Gatter mit zwei Eingangsanschlüssen) bezeichnet, die eine negative ODER- Verknüpfung des durch die Verzögerungspuffer 6a, 6a, . . ., 6a gelangenden Rücksetzsignals und des direkt aus dem ex­ ternen Eingangsanschluß 4 zugeführten Rücksetzsignals Rst ausführt sowie ein (nachstehend als störungsbereinigtes Rücksetzsignal bezeichnetes) Rücksetzsignal mit ausgelösch­ ter Störung Rb ausgibt, das auf einen niedrigen Pegel ab­ fällt, wenn beide Eingangssignale sich auf dem niedrigen Pegel befinden. Die Störungsauslöschungsschaltung 6 mit ei­ ner derartigen Anordnung gibt das Rücksetzsignal Rb ledig­ lich dann aus, wenn das dem externen Eingangsanschluß zuge­ führt externe Rücksetzsignal Rst sowohl gegenwärtig als auch eine kurze Zeitdauer zuvor sich auf dem niedrigen Pe­ gel befindet. Anders ausgedrückt wird das externe Rücksetz­ signal Rst mit einer Breite von d1 oder mehr, das an den zwei Zeitpunkten sich auf dem niedrigen Pegel befindet, der Signalsynchronisationsschaltung 5 zugeführt, wobei eine Störung oder dergleichen mit einer kleineren Breite als d1 nicht in die Signalsynchronisationsschaltung 5 eingegeben wird.

Fig. 11 zeigt ein Blockschaltbild eines Aufbaus der Signal­ synchronisationsschaltung 5. In Fig. 11 bezeichnet das Be­ zugszeichen 5a eine Datenhalteschaltung (Datenzwischenspeicherschaltung) zum Halten (Zwischenspeichern) des aus der Störungsauslöschungsschal­ tung 6 ausgegebenen externen Rücksetzsignals Rb mittels des aus dem internen Taktgenerator 3 ausgegebenen ersten inter­ nen Taktsignals CLK1. Das Bezugszeichen 5b bezeichnet eine Verzögerungsschaltung 5b, die bei Empfang des ersten inter­ nen Taktsignals CLK1 und des zweiten internen Taktsignals CLK2 das durch die Datenhalteschaltung 5a gehaltene und ausgegebene externe Rücksetzsignal Rc unter Verwendung der eingegebenen Taktsignale CLK1 und CLK2 um einen Betrag zweier interner Taktperioden 2T verzögert. Das Bezugszei­ chen 5c bezeichnet eine logische ODER-Schaltung mit zwei Eingangsanschlüssen, der das aus der Störungsauslöschungs­ schaltung 6 ausgegebene Rücksetzsignal Rb über einen ersten Eingangsanschluß und das aus der Verzögerungsschaltung 5b ausgegebene Rücksetzsignal Rd über einen zweiten Eingangs­ anschluß zugeführt wird, wobei diese das interne Rücksetz­ signal Rint auf dem niedrigen Pegel ausgibt, wenn zumindest eines der zwei Eingangssignale sich auf dem niedrigen Pegel befindet. Somit ist die Breite des internen Rücksetzsignals Rint mit dem niedrigen Pegel größer oder gleich als die zwei internen Taktperioden 2T.

Nachstehend ist der Betrieb der herkömmlichen Halbleiter­ vorrichtung beschrieben.

Fig. 12 zeigt Zeitverläufe, die die zeitlichen Beziehungen von der Eingabe des externen Rücksetzsignals Rst bis zur Erzeugung des internen Rücksetzsignals Rint veranschauli­ chen.

Wie in Fig. 12 veranschaulicht, fällt, wenn ein niedrigpe­ geliges externes Rücksetzsignal Rst in den externen Ein­ gangsanschluß 4 zu dem Zeitpunkt t0 eingegeben wird, das interne Rücksetzsignal Rint zu einem Zeitpunkt t1 ab, der von dem. Zeitpunkt t0 aufgrund der Störungsauslöschungs­ schaltung 6 um d1 verzögert ist. Wenn zu einem Zeitpunkt t6 das Eingangssignal des externen Rücksetzsignals Rst an dem externen Eingangsanschluß 4 auf den hohen Pegel zurück­ kehrt, kehrt das Ausgangssignal Rc der Datenhalteschaltung 5a zu dem Zeitpunkt t7 bei der abfallenden Flanke des näch­ sten internen Taktsignals CLK1 auf den hohen Pegel zurück. Dann kehrt das interne Rücksetzsignal Rint zu einem Zeit­ punkt t9, der von der ansteigenden Flanke des zweiten in­ ternen Taktsignals CLK2 zum Zeitpunkt t8 um einen Betrag zwei interner Taktperioden 2T verzögert ist, zu einem Zeit­ punkt t9 auf den hohen Pegel zurück.

Da die herkömmliche Halbleitervorrichtung einen derartigen Aufbau hat, variiert der Zeitverlauf des aus der Störungs­ auslöschungsschaltung 6 ausgegebenen störungsbereinigten Rücksetzsignals Rb stark, wenn die Umgebungsbedingungen wie die Energieversorgungsspannung und die Temperatur der Stö­ rungsauslöschungsschaltung 6 schwanken, wie durch w1 in Fig. 12 angezeigt, selbst wenn das externe Rücksetzsignal Rst mit einem besonderen Zyklus des externen Taktsignals synchronisiert ist.

Folglich geht die Synchronisation zwischen dem Zeitverlauf des aus der Störungsauslöschungsschaltung 6 ausgegebenen Rücksetzsignals Rb und dem internen Taktzyklus verloren, so daß das aus der Signalsynchronisationsschaltung 5 ausgege­ bene interne Rücksetzsignal Rint zumindest um einen Betrag einer internen Taktperiode T verschoben wird. Dies stellt ein Problem bei einem Funktionstest der Halbleitervorrich­ tung dar, bei dem der Funktionsstartzeitverlauf der Halb­ leitervorrichtung nach der Eingabe des externen Rücksetzsi­ gnals Rst um einen Betrag von zumindest einer internen Taktperiode T verschoben ist, wodurch unerwartete Ausga­ beergebnisse bei jeweiligen Taktzyklen bei dem Funktion­ stest ausgegeben werden.

Genauer wird der Synchronisationsverlust aufgrund der Schwierigkeit bei einer stabilen Zufuhr eines externen Taktsignals bei einer hohen Betriebsfrequenz ein wichtiges Problem bei der Entwicklung einer Halbleitervorrichtung, die deren Betriebsfrequenz durch Multiplikation der Takt­ frequenz in der Halbleitervorrichtung selbst multipliziert.

Dies liegt daran, daß, obwohl die Taktperiode bei einer derartigen Halbleitervorrichtung sehr viel kürzer als die bei einer herkömmlichen Halbleitervorrichtung wird, das Zeitintervall von der Eingabe des externen Rücksetzsignals Rst bis zur Ausgabe des internen Rücksetzsignals Rint lang gehalten wird und im Ansprechen auf die Energieversorgungs­ spannungen und Temperaturen wie bei der herkömmlichen Halb­ leitervorrichtung schwankt.

Außerdem können Störungsauslöschungsschaltungen in andere Signalpfade als den Rücksetzsignalpfad zum Schützen der in­ ternen Schaltung angeordnet werden. Jedoch stellt dies nor­ malerweise keine Probleme dar, da die Störungsauslöschungs­ perioden derartiger Störungsauslöschungsschaltungen viel kürzer als die der vorstehend beschriebenen Störungsaus­ löschungsschaltung ist und deren Verzögerungszeiten nur im geringen Umfang voneinander abweichen. Dennoch kann ein ähnliches Problem auftreten, falls bei diesen eine Zeitver­ zögerung des Rücksetzsignals Rst auftritt, die an die der Störungsauslöschungsschaltung 6 angepaßt ist.

Weiterhin ist es bei der Halbleitervorrichtung, die deren Betriebsfrequenz wie vorstehend beschrieben durch Multipli­ kation der Taktfrequenz in der Halbleitervorrichtung selbst erhöht, üblich, daß der interne Taktgenerator 3 derart an­ geordnet ist, daß dieser den internen Takt bei dessen eige­ ner Frequenz zum Schwingen bringt und bei der deren Phase mit einem externen Taktsignal unter Verwendung einer Pha­ senregelungschleife (PLL) synchronisiert wird. Bei der Halbleitervorrichtung mit einer derartigen Anordnung kann die Erzeugung des internen Taktsignals nicht durch Ausset­ zen der Eingabe des externen Taktsignals angehalten werden. Daher kann die Synchronisation des Rücksetzsignals Rst mit dem Taktsignal in der Halbleitervorrichtung nicht durch Aus­ setzen der Eingabe des externen Taktsignals erreicht wer­ den.

Aus den vorstehend beschriebenen Gründen ist für die her­ kömmliche Halbleitervorrichtung eine Vorbereitung von Test­ mustern wie beispielsweise in Fig. 13 gezeigt, die sich von den Testmustern wie in Fig. 12 gezeigt unterscheiden, sowie eine Ausführung der vorbestimmten Tests unter Verwendung geeigneter Testmuster entsprechend den Umgebungsbedingungen wie die Energieversorgungsspannungen und der Temperatur er­ forderlich. Dies stellt andere Probleme wie die der Verlän­ gerung der Entwicklungszeitdauer der Halbleitervorrichtung, der Verringerung der Produktivität bei der Massenproduktion und ein erforderlicher Ausbau von Testvorrichtungen. Im üb­ rigen entfällt an dieser Stelle die Beschreibung von Fig. 13, da die in Fig. 13 veranschaulichten Signalverläufe in derselben Weise wie die gemäß Fig. 12 arbeiten, obwohl sich deren Muster unterscheiden.

Aus der Druckschrift "IBM Technical Disclosure Bulletin", Band 32, Nr. 10A vom März 1990, Seiten 92-94, ist ein asynchrones Taktum­ schaltnetzwerk in LSSD Technik bekannt. Bei diesem System wird zur Vermeidung von Störungen bei der Taktsignalsyn­ chronisation während des Umschaltens von einem Takt zu ei­ nem anderen zeitweilig die Ausgabe von Taktsignalen ge­ sperrt.

Die Erfindung wurde zur Lösung der vorstehend beschriebenen Probleme umgesetzt. Daher liegt der Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die ein internes Eingangssignal wie ein internes Rücksetzsignal mit einem besonderen Zyklus eines Taktsignals unabhängig von Um­ gebungsbedingungen wie einer Energieversorgungsspannung o­ der der Temperatur positiv (phasengleich) synchronisieren kann.

Diese Aufgabe wird durch die in den Patentan­ sprüchen angegebenen Maßnahmen gelöst.

Gemäß einer ersten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die einen ersten Ein­ gangsanschluß, an den ein erstes externes Eingangssignal angelegt wird, einen zweiten Eingangsanschluß, an den ein zweites externes Eingangssignal angelegt wird, einen exter­ nen Takteingangsanschluß, an den ein externes Taktsignal angelegt wird, einen internen Taktgenerator zur Erzeugung eines mit dem externen Taktsignal synchronisierten internen Taktsignals, eine mit dem ersten Eingangsanschluß verbunde­ ne Störungsauslöschungsschaltung, um das erste externe Ein­ gangssignal lediglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite ist, eine Si­ gnalsynchronisationsschaltung zur Erzeugung eines internen Eingangssignals durch Halten und Verzögern eines Ausgangs­ signals der Störungsauslöschungsschaltung sowie eine zwi­ schen dem internen Taktgenerator und der Signalsynchronisa­ tionsschaltung geschaltete Schaltung zum Stoppen der Einga­ be des internen Taktes gekennzeichnet ist, um die Eingabe des internen Taktsignals in die Signalsynchronisations­ schaltung im Ansprechen auf das zweite externe Eingangs­ signal auszusetzen, wobei die Signalsynchronisationsschal­ tung das interne Eingangssignal im Ansprechen auf ein Aus­ gangssignal der Schaltung zum Stoppen der Eingabe des in­ ternen Taktes erzeugt.

Dabei kann der zweite Eingangsanschluß zumindest zwei An­ schlüsse zur Eingabe eines Betriebsartsteuersignals zur Festlegung entweder einer Testbetriebsart oder einer norma­ len Betriebsart sowie eines Mehrzweckanschlußeingangs­ signals aufweisen, das aus einem Mehrzweckregister in der Halbleitervorrichtung zugeführt wird, wobei die Schaltung zum Stoppen der Eingabe des internen Taktes die Eingabe und das Aussetzen des internen Taktsignals in die Signalsyn­ chronisationsschaltung im Ansprechen auf das Betriebsart­ steuersignal und das Mehrzweckanschlußeingangssignal steu­ ert.

Gemäß einer zweiten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die durch einen er­ sten Eingangsanschluß, an den ein erstes externes Eingangs­ signal angelegt wird, einen externen Takteingangsanschluß, an den ein externes Taktsignal angelegt wird, einen inter­ nen Taktgenerator zur Erzeugung eines mit dem externen Taktsignal synchronisierten internen Taktsignals durch Mul­ tiplizieren einer Frequenz des externen Taktsignals, eine mit dem ersten Eingangsanschluß verbundene Störungsaus­ löschungsschaltung, um das erste externe Eingangssignal le­ diglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite ist, einen mit dem inter­ nen Taktgenerator verbundenen internen Taktfrequenzteiler zum Teilen einer Frequenz des ersten internen Taktsignals zur Erzeugung eines zweiten internen Taktsignals und eine Signalsynchronisationsschaltung zur Erzeugung eines inter­ nen Eingangssignals durch Halten des externen Eingangs­ signals im Ansprechen auf das zweite interne Taktsignal ge­ kennzeichnet ist.

Dabei kann der interner Taktfrequenzteiler das externe Taktsignal mittels des ersten internen Taktsignals halten und dieses als das zweite interne Taktsignal ausgeben.

Gemäß einer dritten Ausgestaltung der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die durch einen er­ sten Eingangsanschluß, an den ein erstes externes Eingangs­ signal angelegt wird, einen zweiten Eingangsanschluß, an den ein zweites externes Eingangssignal angelegt wird, ei­ nen externen Takteingangsanschluß, an den ein externes Taktsignal angelegt wird, einen internen Taktgenerator zur Erzeugung eines mit dem externen Taktsignal synchronisier­ ten internen Taktsignals, eine mit dem ersten Eingangsan­ schluß verbundene Störungsauslöschungsschaltung, um das er­ ste externe Eingangssignal lediglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite ist, eine Eingangssignal-Auswahlschaltung, um dessen Ausgangsanschluß wahlweise mit entweder dem ersten Ein­ gangsanschluß oder einem Ausgangsanschluß der Störungsaus­ löschungsschaltung im Ansprechen auf das zweite externe Eingangssignal zu verbinden, sowie eine Signalsynchronisa­ tionsschaltung zur Erzeugung eines internen Eingangssignals durch Halten eines Ausgangssignals der Eingangssignal- Auswahlschaltung im Ansprechen auf das interne Taktsignal gekennzeichnet ist.

Dabei kann die Eingangssignal-Auswahlschaltung ein zwischen einem Ausgangsanschluß der Störungsauslöschungsschaltung und einem Eingangsanschluß der Signalsynchronisationsschal­ tung geschaltetes erstes Schaltelement sowie ein zwischen dem ersten Eingangsanschluß und dem Eingangsanschluß der Signalsynchronisationsschaltung geschaltetes zweites Schal­ telement aufweisen, wobei die Eingangssignal-Auswahlschal­ tung im Ansprechen auf das zweite externe Eingangssignal wahlweise entweder das erste oder das zweite Schaltelement in den leitenden Zustand versetzt.

Das erste externe Eingangssignal kann ein Rücksetzsignal zum Zurücksetzen der Halbleitervorrichtung sein.

Der interne Taktgenerator kann eine Phasenverriegelungs­ schaltung aufweisen, die eine Eigenschwingung fortlaufend ausführt und ein Eigenschwingungssignal mit dem externen Taktsignal synchronisiert.

Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen unter Bezugnahme auf die beiliegende Zeichnung nä­ her beschrieben. Es zeigen:

Fig. 1 ein Blockschaltbild eines Aufbau eines Rücksetzsi­ gnaleingangsabschnitts und dessen zugehöriger Elemente ge­ mäß einem Ausführungsbeispiel 1 einer Halbleitervorrich­ tung,

Fig. 2 ein Blockschaltbild eines Aufbaus einer Störungsaus­ löschungsschaltung 6 gemäß dem Ausführungsbeispiel 1,

Fig. 3 ein Blockschaltbild eines Aufbaus einer Signalsyn­ chronisationsschaltung 5 gemäß dem Ausführungsbeispiel 1,

Fig. 4 Zeitverläufe, die zeitliche Verhältnisse wichtiger Signalverläufe von der Eingabe eines Rücksetzsignals Rst bis zur Erzeugung eines internen Rücksetzsignals Rint gemäß dem Ausführungsbeispiel 1 veranschaulichen,

Fig. 5 ein Blockschaltbild eines Aufbau eines Rücksetzsi­ gnaleingangsabschnitts und dessen zugehöriger Elemente ge­ mäß einem Ausführungsbeispiel 2 einer Halbleitervorrich­ tung,

Fig. 6 Zeitverläufe, die zeitliche Verhältnisse wichtiger Signalverläufe von der Eingabe eines Rücksetzsignals Rst bis zur Erzeugung eines internen Rücksetzsignals Rint gemäß dem Ausführungsbeispiel 2 veranschaulichen,

Fig. 7 ein Blockschaltbild eines Aufbau eines Rücksetzsi­ gnaleingangsabschnitts und dessen zugehöriger Elemente ge­ mäß einem Ausführungsbeispiel 3 einer Halbleitervorrich­ tung,

Fig. 8 Zeitverläufe, die zeitliche Verhältnisse wichtiger Signalverläufe von der Eingabe eines Rücksetzsignals Rst bis zur Erzeugung eines internen Rücksetzsignals Rint gemäß dem Ausführungsbeispiel 3 veranschaulichen,

Fig. 9 ein Blockschaltbild eines Aufbau eines Rücksetzsi­ gnaleingangsabschnitts und dessen zugehöriger Elemente bei einer herkömmlichen Halbleitervorrichtung,

Fig. 10 ein Blockschaltbild eines Aufbaus einer Störungs­ auslöschungsschaltung 6 der herkömmlichen Halbleitervor­ richtung,

Fig. 11 ein Blockschaltbild eines Aufbaus einer Signalsyn­ chronisationsschaltung 5 bei der herkömmlichen Halbleiter­ vorrichtung,

Fig. 12 Zeitverläufe, die zeitliche Verhältnisse wichtiger Signalverläufe von der Eingabe eines Rücksetzsignals Rst bis zur Erzeugung eines internen Rücksetzsignals Rint bei der herkömmlichen Halbleitervorrichtung veranschaulichen, und

Fig. 13 andere Zeitverläufe, die zeitliche Verhältnisse wichtiger Signalverläufe von der Eingabe eines Rücksetzsi­ gnals Rst bis zur Erzeugung eines internen Rücksetzsignals Rint bei der herkömmlichen Halbleitervorrichtung veran­ schaulichen.

Die Erfindung ist nachstehend anhand der beiliegenden Zeichnung beschrieben.

Fig. 1 zeigt ein Blockschaltbild eines Aufbaus eines Rück­ setzsignaleingangsabschnitts und dessen zugehöriger Elemen­ te gemäß einem Ausführungsbeispiel 1. In Fig. 1 bezeichnen die Bezugszeichen 1 und 1 ein Paar externer Takteingangsan­ schlüsse, an die ein nicht gezeigter Kristalloszillator an­ geschlossen ist. Das Bezugszeichen 2 bezeichnet einen Os­ zillatortreiber zur Ansteuerung des an den externen Tak­ teingangsanschlüssen 1 und 1 angeschlossenen Kristalloszil­ lators. Das Bezugszeichen 3 bezeichnet einen internen Takt­ generator, der eine Eigenschwingung (Selbstoszillation) bei einer Frequenz ausführt, die doppelt so hoch wie die eines internen Taktsignals Xin ist, und gibt zwei interne Taktsi­ gnale CLK1 und CLK2 bei unterschiedlichen Phasen synchron mit dem externen Taktsignal Xin aus. Das Bezugszeichen 4 bezeichnet einen externen Eingangsanschluß, an den ein ex­ ternes Rücksetzsignal Rst angelegt wird. Das Bezugszeichen 5 bezeichnet eine Signalsynchronisationsschaltung, die das externe Rücksetzsignal Rst unter Verwendung der zwei inter­ nen Taktsignale CLK1 und CLK2 hält (zwischenspeichert) und dann verzögert sowie ein internes Rücksetzsignal Rint aus­ gibt.

Das Bezugszeichen 6 bezeichnet eine zwischen dem externen Eingangsanschluß 4 und der Signalsynchronisationsschaltung 5 geschaltete Störungsauslöschungsschaltung zum Durchlassen des externen Rücksetzsignals Rst lediglich mit einer Brei­ te, die größer oder gleich d1 ist. Das Bezugszeichen 7 be­ zeichnet einen Betriebsarteingangsanschluß (einen zweiten Eingangsanschluß), an den ein Betriebsartsteuersignal Sm zum Schalten zwischen einer Testbetriebsart und einer nor­ malen Betriebsart angelegt wird. Das Bezugszeichen 8 be­ zeichnet einen Mehrzweckanschluß (einen zweiten Eingangsan­ schluß), der mit einem Mehrzweckregister der Halbleitervor­ richtung zur Eingabe eines Mehrzweckanschlußeingangssignals Sp verbunden ist. Das Bezugszeichen 9 bezeichnet eine Schaltung zum Stoppen der Eingabe des internen Taktes, in die das erste interne Taktsignal CLK1, das Betriebsart­ steuersignal Sm und das Mehrzweckanschlußeingangssignal Sp eingegeben werden, die ein drittes internes Taktsignal CLK3 durch Dezimieren (Vermindern, Ausdünnen) besonderer Zyklen des ersten internen Taktsignals CLK1 im Ansprechen auf die Signale Sm und Sp erzeugt und dieses der Signalsynchronisa­ tionsschaltung 5 zuführt.

In Fig. 1 bezeichnet das Bezugszeichen 9a eine logische UND-Schaltung, in die das Betriebsartsteuersignal Sm und das Mehrzweckanschlußeingangssignal Sp eingegeben werden, und die ein Signal auf einem hohen Pegel ausgibt, wenn bei­ de Eingangssignale sich auf dem hohen Pegel befinden. Das Bezugszeichen 9b bezeichnet eine Gatterschaltung, die das erste interne Taktsignal CLK1 dezimiert (vermindert, aus­ dünnt), wenn das Ausgangssignal der logischen UND-Schaltung 9a sich auf dem hohen Pegel befindet, und das erste dritte interne Taktsignal CLK3 ausgibt, wobei die logische UND- Schaltung 9a und das Gatter 9b die Schaltung zum Stoppen der Eingabe des internen Taktes 9 bilden. Das Bezugszeichen 3a bezeichnet eine Phasenverriegelungsschaltung zur Ausgabe eines mit dem externen Taktsignal synchronisierten Synchro­ nisationssignals, 3b einen Taktgenerator zur Ausgabe zweier interner Taktsignale CLK1 und CLK2 bei unterschiedlichen Phasen im Ansprechen auf das Synchronisationssignal und 3c einen Anschluß der Phasenverriegelungsschaltung 3a, an den Komponenten (ein Widerstand und ein Kondensator) ange­ schlossen werden, die zum Anlegen einer analogen Spannung an den internen Taktgenerator 3 erforderlich sind, wobei die Phasenverriegelungsschaltung 3a, der Taktgenerator 3b und der Anschluß 3c den internen Taktgenerator 3 bilden.

Fig. 2 zeigt ein Blockschaltbild eines Aufbaus der Stö­ rungsauslöschungsschaltung 6. In Fig. 2 bezeichnen die Be­ zugszeichen 6a, 6a, . . ., 6a jeweils einen Verzögerungspuf­ fer, der aus einer Schalteinrichtung der Halbleitervorrich­ tung besteht. Das Bezugszeichen 6b bezeichnet eine logische UND-Schaltung mit zwei Eingangsanschlüssen (ein Gatter mit zwei Eingangsanschlüssen), die eine negative ODER-Verknüp­ fung des durch die Verzögerungspuffer 6a, 6a, . . ., 6a ge­ langenden Rücksetzsignals Ra und des direkt aus dem exter­ nen Eingangsanschluß 4 zugeführten externen Rücksetzsignals Rst ausführt sowie ein (nachstehend als störungsbereinigtes Rücksetzsignal bezeichnetes) Rücksetzsignal Rb mit ausge­ löschter Störung ausgibt, das auf den niedrigen Pegel ein­ gestellt ist, wenn beide eingegebenen Rücksetzsignale sich auf dem niedrigen Pegel befinden. Die Störungsauslöschungs­ schaltung 6 mit einer derartigen Anordnung gibt das Rück­ setzsignal Rb lediglich dann aus, wenn sich das in den ex­ ternen Eingangsanschluß 4 eingegebene externe Rücksetzsi­ gnal Rst sowohl gegenwärtig als auch eine kurze Zeitdauer zuvor auf dem niedrigen Pegel befindet. Anders ausgedrückt wird das externe Rücksetzsignal Rst mit einer Breite von d1 oder mehr, das sich bei den beiden Zeitpunkten auf dem niedrigen Pegel befindet, in die Signalsynchronisations­ schaltung 5 eingegeben, wobei verhindert wird, daß eine Störung oder dergleichen mit einer Breite, die geringer als d1 ist, in die Signalsynchronisationsschaltung 5 eingegeben wird.

Fig. 3 zeigt ein Blockschaltbild eines Aufbaus der Signal­ synchronisationsschaltung 5. In Fig. 3 bezeichnet das Be­ zugszeichen 5a eine Datenhalteschaltung (Datenzwischenspei­ cherschaltung) zum Halten (Zwischenspeichern) des aus der Störungsauslöschungsschaltung 6 ausgegebenen externen Rück­ setzsignals Rb mittels des dritten internen Taktsignals CLK3. Das Bezugszeichen 5b bezeichnet eine Verzögerungs­ schaltung 5b, die bei Empfang des ersten internen Taktsi­ gnals CLK1 und des zweiten internen Taktsignals CLK2 das durch die Datenhalteschaltung 5a gehaltene und ausgegebene externe Rücksetzsignal Rc unter Verwendung der eingegebenen Taktsignale CLK1 und CLK2 um einen Betrag zweier interner Taktperioden 2T verzögert. Das Bezugszeichen 5c bezeichnet eine logische ODER-Schaltung mit zwei Eingängen, der das aus der Störungsauslöschungsschaltung 6 ausgegebene Rück­ setzsignal Rb über einen ersten Eingangsanschluß und das aus der Verzögerungsschaltung 5b ausgegebene Rücksetzsignal Rd über einen zweiten Eingangsanschluß zugeführt wird, und die das interne Rücksetzsignal Rint auf dem niedrigen Pegel ausgibt, wenn zumindest eines der zwei Eingangssignale sich auf dem niedrigen Pegel befindet. Somit ist die Breite des internen Rücksetzsignals Rint mit dem niedrigen Pegel grö­ ßer oder gleich als die zweier interner Taktperioden 2T.

Nachstehend ist der Betrieb gemäß dem Ausführungsbeispiel 1 beschrieben.

Fig. 4 zeigt Zeitverläufe, die die zeitlichen Beziehungen von dem Eingang des externen Rücksetzsignals Rst zu der Er­ zeugung des internen Rücksetzsignals Rint veranschaulichen.

Wenn das Betriebsartsteuersignal Sm auf den die Testbe­ triebsart angebenden hohen Pegel eingestellt ist und zu ei­ nem Zeitpunkt t0 ein niedrigpegeliges externes Rücksetzsi­ gnal Rst in den externe Eingangsanschluß unter der Bedin­ gung eingegeben wird, daß das Mehrzweckanschlußeingangs­ signal Sp wie in Fig. 4 veranschaulicht auf den niedrigen Pegel eingestellt ist, fällt das störungsbereinigte Rück­ setzsignal Rb zu einem Zeitpunkt t1 auf den niedrigen Pegel ab, der gegenüber dem Zeitpunkt t0 aufgrund der Störungs­ auslöschungsschaltung 6 um die Verzögerungszeit d1 verzö­ gert ist. Somit fällt das interne Rücksetzsignal Rint bei dem Zeitpunkt t1 auf den niedrigen Pegel. Darauffolgend wird das Signal Rb in der Datenhalteschaltung 5a durch die ansteigende Flanke CLK3 bei einem Zeitpunkt t2 derart ge­ halten, daß ein niedrigpegeliges Rücksetzsignal Rc aus der Datenhalteschaltung 5a ausgegeben wird. Das Signal Rc wird durch die Verzögerungsschaltung 5b um zwei interne Taktpe­ rioden 2T verzögert und als Rücksetzsignal Rd ausgegeben.

Demgegenüber kehrt, wenn das Eingangssignal des externen Rücksetzsignals Rst in den externen Eingangsanschluß 4 zu einem Zeitpunkt t5 auf den hohen Pegel zurückkehrt, das Ausgangssignal Rc der Datenhalteschaltung 5a bei der an­ steigenden Flanke des nächsten, dritten internen Taktsi­ gnals CLK3 zu einem Zeitpunkt t7 auf den hohen Pegel zu­ rück. Somit kehrt das interne Rücksetzsignal Rin zu einem Zeitpunkt t9 auf den hohen Pegel zurück, d. h. um zwei in­ terne Taktperioden 2T später als die ansteigende Flanke des zweiten intern Taktsignals CLK2 zu dem Zeitpunkt t8 unmit­ telbar nach dem Zeitpunkt t7.

Im Verlauf davon wird zu einem Zeitpunkt t3 nach dem Zeit­ punkt t2, bei dem das Rücksetzsignal Rb durch die Datenhal­ teschaltung 5a gehalten wird, das Mehrzweckanschlußein­ gangssignal Sp auf den hohen Pegel eingestellt, weshalb bei dem Zeitpunkt t3 das Gatter 9b geschlossen wird. Dies führt zu einem Aussetzen der Ausgabe des dritten internen Taktsi­ gnals CLK3. Somit setzt die Datenhalteschaltung 5a das Hal­ ten des Rücksetzsignals Rb aus und hält deren Ausgangs­ signal Rc bis zu dem Zeitpunkt t7, bei dem die Schwankung des störungsbereinigten Rücksetzsignals Rb abgeschlossen ist, auf den niedrigen Pegel.

Danach wird, wenn das Mehrzweckanschlußeingangssignal Sp zu einem Zeitpunkt t6 auf den niedrigen Pegel zurückgebracht wird, das Gatter 9b geöffnet, was eine Ausgabe des dritten internen Taktsignals CLK3 im Ansprechen auf das erste in­ terne Taktsignal CLK1 zu dem Zeitpunkt t7 unmittelbar nach dem Zeitpunkt t6 ermöglicht, so daß die Datenhalteschaltung 5a den Haltevorgang erneut startet. Somit wird, falls das externe Rücksetzsignal auf den hohen Pegel zu dem Zeitpunkt zurückgekehrt ist, bei dem der Haltevorgang erneut gestar­ tet wird, die ansteigende Flanke des internen Rücksetzsi­ gnals Rint derart gesteuert, daß es etwa zwei interne Takt­ perioden 2T später als die ansteigende Flanke des Mehr­ zweckanschlußeingangssignals Sp abschließt.

In diesem Fall wird das störungsbereinigte Rücksetzsignal Rb bis zu dem Zeitpunkt t7 nicht durch die Datenhalteschal­ tung 5a gehalten, selbst wenn die Übertragungsverzögerung der Störungsauslöschungsschaltung 6 wie durch w1 gemäß Fig. 4 aufgrund von Veränderungen bei den Umgebungsbedingungen wie Energieversorgungsspannungen oder der Temperatur schwankt. Dementsprechend kann, falls das Signal Rb zu dem Zeitpunkt t7 auf eine stabile Bedingung stabilisiert wird, die ansteigende Flanke des internen Rücksetzsignals Rint die Synchronisation mit dem externen Taktsignal trotz der Veränderungen bei den Umgebungsbedingungen beibehalten.

Wie vorstehend beschrieben ist gemäß dem Ausführungsbei­ spiel 1 die Schaltung zum Stoppen der Eingabe des internen Taktes 9 zur Steuerung des der Signalsynchronisationsschal­ tung 5 zugeführten dritten internen Taktsignals CLK3 im An­ sprechen auf das Betriebsartsteuersignal Sm und das Mehr­ zweckanschlußeingangssignal Sp vorgesehen. Da die Übertra­ gungsverzögerungen der zwei Signale Sm und Sp nicht durch die Schwankungen bei den Umgebungsbedingungen wie Energie­ versorgungsspannungen oder der Temperatur beeinflußt wer­ den, kann der Zeitverlauf der ansteigenden Flanke des in­ ternen Rücksetzsignals Rint stabil durch das Mehrzweckan­ schlußeingangssignal Sp unabhängig von der Eigenschwingung des interne Taktgenerators 3 synchron mit dem externen Taktsignal gesteuert werden. Zusammengefaßt ermöglicht die Steuerung des Signalpaars des Betriebsartsteuersignals Sm und des Mehrzweckanschlußeingangssignals Sp eine Synchroni­ zierung der Erzeugungszeitverläufe der internen Taktsignale und des internen Rücksetzsignals Rint mit einem besonderen Zyklus des externen Taktsignals.

Darüber hinaus ist, da die Eingabe oder das Anhalten des dritten internen Taktsignals CLK3 in die Signalsynchronisa­ tionsschaltung 5 durch das Betriebsartsteuersignal Sm und das Mehrzweckanschlußeingangssignal Sp gesteuert wird, kein zusätzlicher Steueranschluß zur Steuerung erforderlich, was eine Verhinderung von Fehlbedienungen während der Bearbei­ tung ermöglicht.

Fig. 5 zeigt ein Blockschaltbild eines Aufbaus eines Rück­ setzsignaleingangsabschnitts und dessen zugehöriger Ein­ richtungen gemäß einem Ausführungsbeispiel 2 der Halblei­ tervorrichtung. In Fig. 5 bezeichnet das Bezugszeichen 10 einen internen Taktfrequenzteiler 10, in den das aus dem internen Taktgenerator 3 zugeführte erste interne Taktsi­ gnal CLK1 und das über den externen Takteingangsanschluß 1 zugeführte externe Taktsignal Xout eingegeben werden, und das ein viertes internes Taktsignal CLK4 ausgibt, bei dem es sich um eine logische UND-Verknüpfung der beiden Ein­ gangssignale handelt. Somit weist das vierte interne Takt­ signal CLK4 dieselbe Periode wie das externe Taktsignal auf, das heißt, das diese das doppelte der des ersten in­ ternen Taktsignals beträgt. Da der restliche Aufbau dersel­ be wie gemäß dem Ausführungsbeispiel 1 ist, entfällt dessen Beschreibung an dieser Stelle, indem die entsprechenden Ab­ schnitte durch dieselben Bezugszeichen bezeichnet werden.

Nachstehend ist der Betrieb gemäß dem Ausführungsbeispiel 2 beschrieben.

Fig. 6 zeigt Zeitverläufe, die zeitliche Verhältnisse ver­ schiedener Signalverläufe von der Eingabe des Rücksetzsi­ gnals Rst bis zur Erzeugung des internen Rücksetzsignals Rint veranschaulichen.

Der Datenhalteschaltung 5a der Signalsynchronisationsschal­ tung 5 wird das vierte interne Taktsignal CLK4 mit einer Periode zugeführt, die wie in Fig. 6 veranschaulicht das doppelte der des aus dem internen Taktgenerator 3 ausgege­ benen ersten internen Taktsignal CKL1 beträgt. Dementspre­ chend schwankt der Ausgabezeitverlauf des internen Rück­ setzsignals nicht, selbst wenn das aus der Störungsaus­ löschungsschaltung 6 ausgegebene Rücksetzsignal Rb inner­ halb eines Bereichs des doppelten der Periode des ersten internen Taktsignals schwankt.

Wie vorstehend beschrieben ist gemäß dem Ausführungsbei­ spiel 2 ein interner Taktfrequenzteiler 10 zur Ausgabe des vierten Taktsignals CLK4 mit einer Periode vorgesehen, die doppelt so groß wie die des ersten internen Taktsignals CLK1 ist. Somit wird der Zeitpunkt der ansteigenden Flanke des internen Rücksetzsignals stabil gehalten, selbst wenn das in die Signalsynchronisationsschaltung 5 eingegebene Rücksetzsignal Rb innerhalb des Bereichs der zwei internen Taktperioden 2T aufgrund der Schwankungen bei den Umge­ bungsbedingungen wie Energieversorgungsspannungen oder der Temperatur schwankt. Dies bietet den Vorteil, daß ermög­ licht wird, daß die Erzeugungszeitverläufe der internen Taktsignale und des internen Rücksetzsignals Rint mit dem besonderen Zyklus des externen Taktsignals synchronisiert werden.

Darüber hinaus ist kein zusätzlicher Signaleingangsanschluß erforderlich, da der interne Taktfrequenzteiler 10 einen Aufbau aufweist, der eine logische UND-Verknüpfung des ex­ ternen Taktsignals und des ersten internen Taktsignals CLK1 ausgibt. Dies bietet den Vorteil, daß eine leichte Zufuhr des mit dem externen Taktsignal synchronisierten Taktsi­ gnals zu der Signalsynchronisationsschaltung 5 ermöglicht wird, während das aus dem internen Taktfrequenzteiler 10 ausgegebene vierte interne Taktsignal CLK4 mit dem ersten internen Taktsignal CLK1 synchronisiert wird.

Fig. 7 zeigt ein Blockschaltbild eines Aufbaus eines Rück­ setzsignaleingangsabschnitts und dessen zugehöriger Elemen­ te gemäß einem Ausführungsbeispiel 3 der halbleitervorrich­ tung. In Fig. 7 bezeichnet das Bezugszeichen 12 eine Ein­ gangssignal-Auswahleinrichtung, die zwei Schaltelemente 12a und 12b aufweist und wahlweise eins von diesen im Anspre­ chen auf das Betriebsartsteuersignal Sm in den leitenden Zustand versetzt. Dabei ist das Schaltelement 12a zwischen der Störungsauslöschungsschaltung 6 und der Signalsynchro­ nisationsschaltung 5 geschaltet sowie das Schaltelement 12b zwischen dem externen Eingangsanschluß 4 und der Signalsyn­ chronisationsschaltung 5 geschaltet. Daher wird der Signal­ synchronisationsschaltung 5 entweder das Rücksetzsignal Rb nach der Störungsauslöschung oder das Rücksetzsignal Rst vor der Störungsauslöschung im Ansprechen auf das Betriebs­ artsteuersignal Sm zugeführt. Die Schaltelemente 12a und 12 b können aus N-Kanal- P-Kanal-Elementen bestehende CMOS- Einrichtungen aufgebaut sein. Da der restliche Abschnitt derselbe wie gemäß dem Ausführungsbeispiel 1 ist, entfällt dessen Beschreibung an dieser Stelle.

Nachstehend ist der Betrieb gemäß dem Ausführungsbeispiel 3 beschrieben.

Fig. 8 zeigt Zeitverläufe, die zeitliche Verhältnisse ver­ schiedener Signalverläufe von der Eingabe des externen Rücksetzsignals Rst bis zur Erzeugung des internen Rück­ setzsignals Rint veranschaulichen, wenn ein die Testbe­ triebsart anzeigendes Signal als das Betriebsartsteuersi­ gnal Sm eingegeben wird, wobei somit das Schaltelement 12b in den leitenden Zustand versetzt wird.

Wie in Fig. 8 gezeigt variiert, da das externe Rücksetzsi­ gnal Rst unter Überbrückung der Störungsauslöschungsschal­ tung 6 direkt in die Datenhalteschaltung 5a der Signalsyn­ chronisationsschaltung 5 eingegeben wird, dessen Eingangs­ zeitverlauf trotz der Veränderungen bei den Umweltbedingun­ gen wie Energieversorgungsspannungen oder der Temperatur nur wenig.

Wie vorstehend beschrieben ist gemäß dem Ausführungsbei­ spiel 3 die Eingangssignal-Auswahleinrichtung 12 vorgese­ hen, um eins der Schaltelemente 12a und 12 im Ansprechen auf das Betriebsartsteuersignal Sm wahlweise in den leiten­ den Zustand zu versetzen, wobei das Schaltelement 12a über die Störungsauslöschungsschaltung 6 die Signalsynchronisa­ tionsschaltung 5 mit dem externen Eingangsanschluß 4 ver­ bindet, der das Rücksetzsignal Rst zugeführt wird, und das Schaltelement 12b diese direkt miteinander verbindet. Dies ermöglicht eine direkte Eingabe des externen Rücksetzsi­ gnals Rst in die Signalsynchronisationsschaltung 5 durch Steuerung des Betriebsartsteuerungssignals. Somit kann der Zeitverlauf der ansteigenden Flanke des internen Rücksetz­ signals Rint trotz großer Schwankungen bei der Übertra­ gungsverzögerung der Störungsauslöschungsschaltung 6 auf­ grund der Veränderungen bei den Umgebungsbedingungen wie Energieversorgungsspannungen oder der Temperatur unabhängig von der Eigenschwingung des internen Taktgenerators 3 syn­ chron mit dem externen Taktsignal stabil gesteuert werden. Anders ausgedrückt ermöglicht eine Steuerung des Betriebs­ artsteuersignals Sm eine Synchronisation der Erzeugungs­ zeitverläufe des internen Taktzyklus und des internen Rück­ setzsignals Rint mit dem besonderen Zyklus des externen Taktsignals.

Zusätzlich kann die Synchronisation des internen Rücksetz­ signals Amt mit dem externen Taktsignal durch Umschalten der Betriebsart leicht eingestellt werden, da die Eingangs­ signal-Auswahleinrichtung 12 derart eingerichtet ist, daß diese im Ansprechen auf das Betriebsartsteuersignal Sm wahlweise eins der zwei Schaltelemente 12a und 12b in den leitenden Zustand versetzt. Außerdem ist kein zusätzlicher Steuerungsanschluß erforderlich, wodurch eine Verhinderung nachteiliger Wirkungen während des Betriebs ermöglicht wird.

Vorstehend ist eine Halbleitervorrichtung angegeben worden, die Probleme lösen kann, die bei einer herkömmlichen Vor­ richtung dahingehend auftreten, daß, wenn eine Taktfrequenz in der Halbleitervorrichtung selbst multipliziert wird, der Erzeugungszeitverlauf eines internen Rücksetzsignals Rint aufgrund einer Versorgungsspannungschwankung oder derglei­ chen verschoben wird, weshalb beim Testen der Halbleiter­ vorrichtung eine Vielzahl von Testmustern für jeden Test­ punkt vorbereitet werden müssen. Die vorliegende Halblei­ tervorrichtung weist eine Schaltung zum Stoppen der Eingabe des internen Taktes 9, um ein erstes internes Taktsignal CLK1 zur Erzeugung eines zweiten internen Taktsignals CLK3 auszusetzen oder durchzulassen, das einer Signalsynchroni­ sationsschaltung 5 im Ansprechen auf ein an einen externen Eingangsanschluß 7 angelegtes zuzuführen ist, sowie eine Datenhalteschaltung (Datenzwischenspeicherschaltung) 5a zum Halten (Zwischenspeichern) eines externen Rücksetzsignals Rst im Ansprechen auf das aus der Schaltung zum Stoppen der Eingabe des internen Taktes 9 ausgegebene zweite interne Taktsignal CLK3, wodurch das Intervall gesteuert wird, bei dem die Datenhalteschaltung deren Haltevorgang stoppt.

Claims (8)

1. Halbleitervorrichtung mit
einem ersten Eingangsanschluß (4), an den ein erstes externes Eingangssignal (Rst) angelegt wird,
einem zweiten Eingangsanschluß (8), an den ein zwei­ tes externes Eingangssignal (Sp) angelegt wird,
einem externen Takteingangsanschluß (1), an den ein externes Taktsignal (Xin) angelegt wird,
einem internen Taktgenerator (3) zur Erzeugung eines mit dem externen Taktsignal (Xin) synchronisierten inter­ nen Taktsignals (CLK1),
einer mit dem ersten Eingangsanschluß (4) verbunde­ nen Störungsauslöschungsschaltung (6), um das erste ex­ terne Eingangssignal (Rst) lediglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite (d1) ist,
einer Signalsynchronisationsschaltung (5) zur Erzeu­ gung eines internen Eingangssignals (Rint) durch Halten und Verzögern eines Ausgangssignals der Störungsauslö­ schungsschaltung (6) sowie
einer zwischen dem internen Taktgenerator (3) und der Signalsynchronisationsschaltung (5) geschalteten Schaltung zum Stoppen der Eingabe des internen Taktes (9), um die Eingabe des internen Taktsignals (CLK1) in die Signalsynchronisationsschaltung (5) im Ansprechen auf das zweite externe Eingangssignal (Sp) auszusetzen,
wobei die Signalsynchronisationsschaltung (5) das interne Eingangssignal (Rint) im Ansprechen auf ein Aus­ gangssignal der Schaltung zum Stoppen der Eingabe des in­ ternen Taktes (9) erzeugt.

2. Halbleitervorrichtung nach Anspruch 1, wobei der zweite Eingangsanschluß (8) zumindest zwei Anschlüsse (7 und 8) zur Eingabe eines Betriebsartsteuersignals (Sm) zur Festlegung entweder einer Testbetriebsart oder einer normalen Betriebsart sowie eines Mehrzweckanschlußein­ gangssignals (Sp) aufweist, das aus einem Mehrzweckregis­ ter in der Halbleitervorrichtung zugeführt wird, wobei die Schaltung zum Stoppen der Eingabe des internen Taktes (9) die Eingabe und das Aussetzen des internen Taktsig­ nals (CLK1) in die Signalsynchronisationsschaltung (5) im Ansprechen auf das Betriebsartsteuersignal (Sm) und das Mehrzweckanschlußeingangssignal (Sp) steuert.

3. Halbleitervorrichtung, mit
einem ersten Eingangsanschluß (4), an den ein erstes externes Eingangssignal (Rst) angelegt wird,
einem externen Takteingangsanschluß (1), an den ein externes Taktsignal (Xout) angelegt wird,
einem internen Taktgenerator (3) zur Erzeugung eines mit dem externen Taktsignal (Xout) synchronisierten in­ ternen Taktsignals (CLK1) durch Multiplizieren einer Fre­ quenz des externen Taktsignals (Xout),
einer mit dem ersten Eingangsanschluß (4) verbunde­ nen Störungsauslöschungsschaltung (6), um das erste ex­ terne Eingangssignal (Rst) lediglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite (d1) ist,
einem mit dem internen Taktgenerator (3) verbundenen internen Taktfrequenzteiler (10) zum Teilen einer Fre­ quenz des ersten internen Taktsignals (CLK1) zur Erzeu­ gung eines zweiten internen Taktsignals (CLK4) und
einer Signalsynchronisationsschaltung (5) zur Erzeu­ gung eines internen Eingangssignals (Rint) durch Halten des externen Eingangssignals im Ansprechen auf das zweite interne Taktsignal (CLK4).

4. Halbleitervorrichtung nach Anspruch 3, wobei der in­ terne Taktfrequenzteiler (10) das externe Taktsignal (Xout) mittels des ersten internen Taktsignals (CLK1) hält und dieses als das zweite interne Taktsignal (CLK4) ausgibt.

5. Halbleitervorrichtung, mit
einem ersten Eingangsanschluß (4), an den ein erstes externes Eingangssignal (Rst) angelegt wird,
einem zweiten Eingangsanschluß (7), an den ein zwei­ tes externes Eingangssignal (Sm) angelegt wird,
einem externen Takteingangsanschluß (1), an den ein externes Taktsignal (Xin) angelegt wird,
einem internen Taktgenerator (3) zur Erzeugung eines mit dem externen Taktsignal (Xin) synchronisierten inter­ nen Taktsignals (CLK1),
einer mit dem ersten Eingangsanschluß (4) verbunde­ nen Störungsauslöschungsschaltung (6), um das erste ex­ terne Eingangssignal (Rst) lediglich mit einer Breite durchzulassen, die größer oder gleich einer vorbestimmten Breite (d1) ist,
einer Eingangssignal-Auswahlschaltung (12), um des­ sen Ausgangsanschluß wahlweise mit entweder dem ersten Eingangsanschluß (4) oder einem Ausgangsanschluß der Stö­ rungsauslöschungsschaltung (6) im Ansprechen auf das zweite externe Eingangssignal (Sp) zu verbinden, sowie
einer Signalsynchronisationsschaltung (5) zur Erzeu­ gung eines internen Eingangssignals (Rint) durch Halten eines Ausgangssignals der Eingangssignal-Auswahlschaltung (12) im Ansprechen auf das interne Taktsignal (CLK1).

6. Halbleitervorrichtung nach Anspruch 5, wobei die Eingangssignal-Auswahlschaltung (12) ein zwischen einem Ausgangsanschluß der Störungsauslöschungsschaltung (6) und einem Eingangsanschluß der Signalsynchronisations­ schaltung (5) geschaltetes erstes Schaltelement (12a) so­ wie ein zwischen dem ersten Eingangsanschluß (4) und dem Eingangsanschluß der Signalsynchronisationsschaltung (5) geschaltetes zweites Schaltelement (12b) aufweist, wobei die Eingangssignal-Auswahlschaltung (12) im Ansprechen auf das zweite externe Eingangssignal (Sm) wahlweise ent­ weder das erste oder das zweite Schaltelement in den lei­ tenden Zustand versetzt.

7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das erste externe Eingangssignal (Rst) ein Rück­ setzsignal zum Zurücksetzen der Halbleitervorrichtung ist.

8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der interne Taktgenerator (3) eine Phasenverrie­ gelungsschaltung (3a, 3b) aufweist, die eine Eigenschwin­ gung fortlaufend ausführt und ein Eigenschwingungssignal mit dem externen Taktsignal synchronisiert.