DE19818024A1 - Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung - Google Patents
Halbleitervorrichtung mit einer Trennstruktur für eine hohe HaltespannungInfo
- Publication number
- DE19818024A1 DE19818024A1 DE19818024A DE19818024A DE19818024A1 DE 19818024 A1 DE19818024 A1 DE 19818024A1 DE 19818024 A DE19818024 A DE 19818024A DE 19818024 A DE19818024 A DE 19818024A DE 19818024 A1 DE19818024 A1 DE 19818024A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- well
- dopant density
- trough
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 239000002019 doping agent Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 claims description 11
- 238000000407 epitaxy Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims 15
- 239000010703 silicon Substances 0.000 claims 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 description 18
- 238000010276 construction Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- OWZREIFADZCYQD-NSHGMRRFSA-N deltamethrin Chemical compound CC1(C)[C@@H](C=C(Br)Br)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 OWZREIFADZCYQD-NSHGMRRFSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Diese Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Trenn
struktur für eine hohe Haltespannung (Hochspannungsfestigkeit).
Fig. 9 ist eine Querschnittsansicht eines Inselbereiches, der eine RESURF
(reduced surface field, verkleinertes Oberflächenfeld)-Struktur einer hohen
Haltespannung (einer Hochspannungsfestigkeit) in einer bei der Anmelderin
vorhandenen Halbleitervorrichtung mit einer hohen Haltespannung verwendet.
Fig. 9(a) ist eine Schnittansicht und Fig. 9(b) ist eine Draufsicht der Struktur
(des Aufbaus). Fig. 9(a) zeigt die Schnittstruktur entlang der gestrichelten
Linie der Fig. 9(b).
In Fig. 9 bezeichnet das Bezugszeichen 1 ein p⁻-Halbleitersubstrat. Das Be
zugszeichen 2 bezeichnet eine n-Wanne. Das Bezugszeichen 4 bezeichnet eine
n⁻-Wanne. Das Bezugszeichen 5 bezeichnet eine p-Insel, die auf der Oberfläche
der n-Wanne 2 gebildet ist und als ein Backgatebereich
(Rückelektrodenbereich) eines n-Kanal-MOS-Transistors dient.
Die n⁻-Wanne 4 wird zum Erhalten einer hohen Haltespannung
(Hochspannungsfestigkeit) verwendet. Wenn eine Hochspannung an die
n-Wanne 2 angelegt wird, wird die n⁻-Wanne 4 virtuell verarmt, um ein elek
trisches Feld der Oberfläche zu relaxieren (entspannen, verringern). Dies ist
eine Technik, die allgemein als ein RESURF-Betrieb bekannt ist (siehe z. B.
U.S.-Patent 4, 292, 642 hinsichtlich einer RESURF-Struktur).
Wenn ein Hochpotential-Inselbereich in einer derartigen Konstruktion gebildet
ist, tauchen folgende Probleme auf.
Ein erstes Problem besteht darin, daß, falls die n-Wanne 2 nicht viel tiefer
gebildet ist, eine Verarmungsschicht, die sich von dem p⁻-Halbleitersubstrat 1
erstreckt, die p-Insel 5 erreicht, um dadurch einen Durchgriff (Durchgreifen,
Durchschlag, Durchbruch) zu erzeugen, wobei die gesamte Haltespannung
(Spannungsfestigkeit) durch den Durchgriff begrenzt ist.
Ein zweites Problem besteht darin, daß, wenn ein Element oder eine Vorrich
tung beispielsweise ein vertikaler npn-Transistor, ein vertikaler n-Kanal-DMOS
(double implanted MOS, doppelt implantierter MOS) oder dergleichen unter
Verwenden der n-Wanne 2 selbst als eine Elektrode in der n-Wanne 2 gebildet
ist, der Widerstand eines der n-Wanne 2 entsprechenden Bereiches groß wird
und daher die Vorrichtungseigenschaften verschlechtert werden.
Fig. 10 zeigt ein Beispiel, in dem der vertikale npn-Transistor (npn Tr) in der
in Fig. 9 gezeigten n-Wanne 2 gebildet ist. Fig. 10(a) ist eine Querschnittsan
sicht des Beispiels und zeigt einen Querschnitt entlang der gestrichelten Linie
der Fig. 10(b). Daher ist, wenn die n-Wanne 2 selbst als die Elektrode benutzt
wird, der Widerstand eines der n-Wanne 2 entsprechenden Bereiches groß und
daher erfahren die Vorrichtungseigenschaften eine Verschlechterung.
Ein drittes Problem besteht wie folgt. Es ist ein Verfahren bekannt, in dem ein
Inselbereich teilweise in Abschnitte geteilt wird, wenn der oben beschriebene
Bipolartransistor (npn-Transistor) in die Struktur eingebaut wird, und ein Be
reich des p⁻-Halbleitersubstrats 1 dazwischen wird verarmt, um dadurch die
Trennung zwischen Elementen oder Vorrichtungen zu sichern. Jedoch besitzt
die Oberfläche des p⁻-Halbleitersubstrats 1 im allgemeinen eine niedrige
Dotierstoffkonzentration. Es tritt leicht ein Leck auf aufgrund einer n-Umkehr,
und wenn ein umkehrverhindernder Diffusionsbereich zum Verhindern der Um
kehr in die Oberfläche hinzugefügt wird, tritt eine Verringerung der Inselhalte
spannung (Inselhochspannungsfestigkeit) aufgrund des hinzugefügten Diffu
sionsbereiches auf.
Fig. 11 zeigt ein Beispiel, in dem der in Fig. 9 gezeigte Inselbereich in n-Wan
nen 2a und 2b geteilt ist und ein umkehrverhindernder p-Diffusionsbereich 7 in
der Oberfläche eines p⁻-Halbleitersubstrats 1 gebildet ist, die zwischen den ge
teilten n-Wannen 2a und 2b entstanden ist. Fig. 11(a) ist eine Querschnittsan
sicht des Beispieles und stellt einen Querschnitt entlang der gestrichelten Linie
der in Fig. 11(b) gezeigten Draufsicht dar. Sogar in dieser Struktur kann die
Inselhaltespannung (Inselhochspannungsfestigkeit) umgekehrt verringert sein.
Die vorliegende Erfindung wurde zum Lösen derartiger Probleme gemacht, die
in der bei der Anmelderin vorhandenen Halbleitervorrichtung für eine hohe
Haltespannung entstanden sind.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1,
2, 8 oder 9.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Eine Halbleitervorrichtung ist angegeben, die eine Trennstruktur einer hohen
Haltespannung aufweist, welche fähig ist, einen Durchgriff zu einer in einem
getrennten Inselbereich mit einer hohen Haltespannung gebildeten Insel zu
steuern und einen Diffusionswiderstand eines unteren Abschnittes einer verti
kalen Vorrichtung wie beispielsweise ein vertikaler npn-Transistor, ein verti
kaler n-Kanal-DMOS oder dergleichen zu verringern, wenn die vertikale Vor
richtung in dem Inselbereich eingebaut ist, wodurch es möglich ist, die Eigen
schaften der vertikalen Vorrichtung zu verbessern.
Eine Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung
weist folgendes auf: ein Halbleitersubstrat eines ersten Leitungstyps und eine
Wanne eines zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte,
die auf der Oberfläche des Halbleitersubstrats des ersten Leitungstyps gebildet
ist. Ein Epitaxiebereich des ersten Leitungstyps wird auf dem Halbleiter
substrat des ersten Leitungstyps gebildet, das die Wanne des zweiten Lei
tungstyps aufweist. Ferner ist eine Wanne des zweiten Leitungstyps mit einer
relativ niedrigen Dotierstoffdichte in dem Epitaxiebereich des ersten Leitung
styps derart gebildet, daß sie die Wanne des zweiten Leitungstyps mit einer
relativ hohen Dotierstoffdichte in einem Bereich erreicht, der die Wanne des
zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte aufweist.
Eine Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung
weist folgendes auf: ein Halbleitersubstrat des ersten Leitungstyps und eine
erste und zweite Wanne des zweiten Leitungstyps mit einer relativ hohen
Dotierstoffdichte, die auf eine Oberfläche des Halbleitersubstrats des ersten
Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen
angeordnet sind. Ein Epitaxiebereich des ersten Leitungstyps ist auf dem
Halbleitersubstrat des ersten Leitungstyps gebildet, das die erste und zweite
Wanne des zweiten Leitungstyps aufweist. Ferner sind eine erste und eine
zweite Wanne des zweiten Leitungstyps mit einer relativ niedrigen Dotier
stoffdichte in einem vorbestimmten Abstand voneinander entfernt in dem
Epitaxiebereich des ersten Leitungstyps derart gebildet, daß sie die erste und
zweite Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoff
dichte in einem Bereich erreichen, der mindestens Abschnitte der ersten und
zweiten Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoff
dichte aufweist. Die erste und zweite Wanne des zweiten Leitungstyps mit
einer relativ niedrigen Dotierstoffdichte sind derart gebildet, daß sie sich zu
einem äußeren peripheren Abschnitt der ersten und zweiten Wanne des zweiten
Leitungstyps mit einer relativ hohen Dotierstoffdichte erstrecken.
Eine Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespan
nung weist folgendes auf: ein Halbleitersubstrat des ersten Leitungstyps und
eine Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte,
die auf eine Oberfläche des Halbleitersubstrates des ersten Leitungstyps gebil
det ist. Ein Epitaxiebereich des ersten Leitungstyps ist auf dem Halbleiter
substrat des ersten Leitungstyps gebildet, das die Wanne des zweiten Lei
tungstyps aufweist. Ferner ist eine Wanne des zweiten Leitungstyps mit einer
relativ niedrigen Dotierstoffdichte in dem Epitaxiebereich des ersten Leitung
styps derart gebildet, daß sie die Wanne des zweiten Leitungstyps mit einer
relativ hohen Dotierstoffdichte in einem Bereich erreicht, der die Wanne des
zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte mit Ausnahme
eines vorbestimmten Abschnittes der Wanne des zweiten Leitungstyps mit einer
relativ hohen Dotierstoffdichte aufweist.
Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Be
schreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von
den Figuren zeigen:
Fig. 1(a) und Fig. 1(b) eine Querschnittsansicht und eine Draufsicht einer
Struktur eines getrennten Inselbereiches einer hohen Haltespannung
(Hochspannungsfestigkeit), die in einer Halbleitervorrichtung mit einer
hohen Haltespannung) gemäß einer ersten Ausführungsform verwendet
wird,
Fig. 2(a) und Fig. 2(b) eine Querschnittsansicht und eine Draufsicht eines
vertikalen npn-Transistors auf der Oberfläche der in Fig. 1(a) ge
zeigten Struktur;
Fig. 3(a) und Fig. 3(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches einer hohen Haltespannung
(Hochspannungsfestigkeit), die in einer Halbleitervorrichtung gemäß
einer zweiten Ausführungsform verwendet wird;
Fig. 4(a) und Fig. 4(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches einer hohen Haltespannung,
die in einer Hochspannungsfestigkeitshalbleitervorrichtung gemäß
einer dritten Ausführungsform verwendet wird;
Fig. 5(a) und Fig. 5(b) eine Querschnittsansicht und eine Draufsicht eines
vertikalen npn-Transistors auf der Oberfläche der in Fig. 4(a) gezeigten
Struktur;
Fig. 6(a) und Fug. 6(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches einer hohen Haltespannung,
der in einer Halbleitervorrichtung einer hohen Haltespannung gemäß
einer vierten Ausführungsform verwendet wird;
Fig. 7(a) und Fig. 7(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches einer hohen Haltespannung,
die in einer Halbleitervorrichtung einer hohen Haltespannung gemäß
einer fünften Ausführungsform verwendet wird;
Fig. 8(a) und 8(b) eine Querschnittsansicht und eine Draufsicht der Struktur
eines getrennten Inselbereiches einer hohen Haltespannung, der in einer
Halbleitervorrichtung einer hohen Haltespannung gemäß einer sechsten
Ausführungsform verwendet wird;
Fig. 9(a) und Fig. 9(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches, der eine RESURF-Struktur
einer hohen Haltespannung in einer bei der Anmelderin vorhandenen
Halbleitervorrichtung einer hohen Haltespannung benutzt;
Fig. 10(a) und Fig. 10(b) eine Querschnittsansicht und eine Draufsicht eines
vertikalen npn-Transistors auf der Oberfläche der in Fig. 9(a) gezeigten
Struktur;
Fig. 11(a) und Fig. 11(b) eine Querschnittsansicht und eine Draufsicht der
Struktur eines getrennten Inselbereiches, der eine RESURF-Struktur
einer hohen Haltespannung in einer anderen bei der Anmelderin vor
handenen Halbleitervorrichtung einer hohen Haltespannung benutzt.
Es wird darauf hingewiesen, daß dieselben Bezugszeichen in den Zeichnungen
entsprechend dieselben oder entsprechende Abschnitte bezeichnen.
Fig. 1 ist eine Ansicht der Struktur eines getrennten Inselbereiches einer hohen
Haltespannung (Hochspannungsfestigkeit), die in einer Halbleitereinrichtung
einer hohen Haltespannung gemäß einer ersten Ausführungsform verwendet
wird. Fig. 1(a) ist eine Querschnittsansicht des getrennten Inselbereiches und
Fig. 1(b) ist eine zugehörige Draufsicht. Fig. 1(a) entspricht der gestrichelten
Linie der Fig. 1(b).
In Fig. 1 bezeichnet das Bezugszeichen 1 ein p⁻-Halbleitersubstrat (d. h. ein
Halbleitersubstrat eines ersten Leitungstyps). Das Bezugszeichen 2 bezeichnet
eine n-Wanne (d. h. einen eingebetteten n-Bereich oder eine Wanne eines zwei
ten Leitungstyps mit hoher Dotierstoffdichte), die auf dem p⁻-Halbleiter
substrat 1 gebildet ist. Das Bezugszeichen 3 bezeichnet einen p⁻-Epitaxie
bereich (d. h. einen Epitaxiebereich des ersten Leitungstyps), der auf dem
p⁻-Halbleitersubstrat 1 gebildet ist, welches die n-Wanne 2 aufweist. Das Bezugs
zeichen 4 bezeichnet eine n⁻-Wanne (d. h. eine Wanne des zweiten Leitungstyps
mit relativ niedriger Dotierstoffdichte), die in dem p⁻-Epitaxiebereich 3, der
einen Bereich für die n-Wanne 2 aufweist, bis zu einer die n-Wanne 2 er
reichenden Tiefe gebildet ist und eine Fläche aufweist, die breiter ist als der
Bereich für die n-Wanne 2. Das Bezugszeichen 5 bezeichnet eine p-Insel (d. h.
einen p-Bereich), der auf der Oberfläche der n⁻-Wanne 4 in einem Abschnitt
oberhalb der n-Wanne 2 gebildet ist. In diesem Fall dient die p-Insel 5 als ein
Backgatebereich (Rückelektrodenbereich) für beispielsweise einen n-Kanal-
MOS-Transistor.
In einer derartigen Konstruktion dient die n⁻-Wanne 4 dazu, eine hohe Halte
spannung (Hochspannungsfestigkeit) für diesen getrennten Inselbereich gemäß
eines RESURF-(reduced surface field, verkleinertes Oberflächefeld) Betriebes
zu erreichen. Nämlich dann, wenn eine Hochspannung an die p-Wanne 5 ange
legt wird, wird die n⁻-Wanne 4 virtuell verarmt, so daß das elektrische Feld der
Oberfläche relaxiert (entspannt, verringert) wird, wobei es möglich wird, eine
Hochspannung zu liefern.
In der oben beschriebenen vorliegenden Ausführungsform wächst der p⁻-Epita
xiebereich 3 auf der n-Wanne 2 bis zu einer erforderlichen Dicke. Danach wird
ein n-Dotierstoff in den p⁻-Epitaxiebereich 3 diffundiert oder injiziert innerhalb
eines breiten Bereiches, der einen äußeren peripheren Abschnitt der n-Wanne 2
aufweist, zum Bilden der n⁻-Wanne 4. Als nächstes werden Schaltungselemente
oder Vorrichtungen in der n⁻-Wanne 4 gebildet unter Verwenden der p-Insel 5
oder dergleichen.
Falls diese Konstruktion gewählt wird, kann der getrennte Inselbereich tief
gebildet werden, aufgrund der Dicke des p⁻-Epitaxiebereiches 3. Deshalb kann
eine Durchgreifspannung (Durchbruchs-, Durchgriffspannung) zwischen dem
p⁻-Halbleitersubstrat 1 und beispielsweise der p-Insel 5 zu einem großen Teil
verbessert werden.
Fig. 2 zeigt ein Beispiel, in dem eine Basis aus einem p-Bereich 5a und ein
Emitter aus einem n-Diffusionsbereich 6 einen vertikalen npn-Transistor (npn
Tr) auf der Oberfläche einer n⁻-Wanne 4 bilden, der in seiner Struktur identisch
ist zu derjenigen in Fig. 1. Fig. 2(a) ist eine Querschnittsansicht des Beispieles
entlang der gestrichelten Linie der in Fig. 2(b) gezeigten Draufsicht.
Durch diese Struktur können die Vorrichtungseigenschaften verbessert werden,
weil ein Bereich einer hohen Dichte einer n-Wanne 2 tief unterhalb der Ober
fläche gebildet ist. Wenn ein vertikaler n-Kanal-DMOS oder dergleichen wie
auch der vertikale npn-Transistor gebildet ist, können die Vorrichtungseigen
schaften entsprechend in derselben oben beschriebenen Weise verbessert wer
den.
Fig. 3 ist eine Ansicht der Struktur eines getrennten Inselbereiches mit einer
hohen Haltespannung, der in einer Halbleitervorrichtung einer hohen Halte
spannung gemäß einer zweiten Ausführungsform verwendet wird. Fig. 3(a) ist
eine Querschnittsansicht des getrennten Inselbereiches und Fig. 3(b) ist eine
zugehörige Draufsicht. Fig. 3(a) entspricht einer gestrichelten Linie der Fig.
3(b).
Die zweite Ausführungsform ist eine, in der der in der ersten Ausführungsform
verwendete Inselbereich in zwei Teilformen geteilt ist. Die n-Wanne 2 ist näm
lich in zwei Teile geteilt, die mit einem vorbestimmten dazwischen definierten
(abgegrenzten) Intervall angeordnet sind. Die n⁻-Wanne 4 ist ebenfalls in zwei
Teile geteilt, voneinander entfernt und in der Form eines Ringes als ganzes an
geordnet, so daß ein p⁻-Epitaxiebereich 3 in dem zugehörigen Zentrum er
scheint.
Genauer beschrieben sind eine erste und eine zweite n-Wanne 2a und 2b (d. h.
eine erste und eine zweite Wanne des zweiten Leitungstyps mit einer relativ
hohen Dotierstoffdichte) in einem p⁻-Halbleitersubstrat 1 (d. h. einem Halblei
tersubstrat des ersten Leitungstyps) in der Trennstruktur einer hohen Halte
spannung gebildet. Der p⁻-Epitaxiebereich 3 (d. h. ein Epitaxiebereich des
ersten Leitungstyps) ist auf dem p⁻-Halbleitersubstrat 1 gebildet, das die erste
und zweite n-Wanne 2a und 2b aufweist. Ferner sind eine erste und eine zweite
n⁻-Wanne 4a und 4b (d. h. eine erste und eine zweite Wanne des zweiten
Leitungstyps mit einer relativ niedrigen Dotierstoffdichte) in dem p⁻-Epitaxie
bereich 3 derart gebildet, daß sie mit mindestens Teilbereichen der ersten und
zweiten n-Wanne 2a und 2b überlappen und die n-Wannen 2a und 2b erreichen.
Die erste und zweite n⁻-Wanne 4a und 4b sind derart gebildet, daß sie sich zu
einem äußeren peripheren Abschnitt eines Bereiches erstreckt, der die erste
und zweite n-Wanne 2a und 2b als ganzes aufweist. Die erste und zweite
n⁻-Wanne 4a und 4b sind nämlich derart gebildet, daß sie die äußere Peripherie
der ersten und zweiten n-Wanne 2a und 2b als ein ganzes umgibt, wie aus der
Draufsicht der Fig. 3(b) ersichtlich ist. Ferner ist eine p-Insel 5 (d. h. ein
p-Bereich) in der Oberfläche der n⁻-Wanne 4 in einem Abschnitt oberhalb der
n-Wanne 2 gebildet.
Die erste und zweite n-Wanne 2a und 2b sind voneinander durch einen derarti
gen Abstand entfernt, daß sie fähig sind, eine Durchgreifspannung oberhalb
einer Inselhaltespannung zu erhalten.
Ferner ist ein umkehrverhindernder p-Bereich 7 (d. h. ein p-Diffusionsbereich
oder ein Bereich des ersten Leitungstyps mit einer relativ hohen Dotierstoff
dichte) in der Oberfläche des p⁻-Epitaxiebereiches 3, der zwischen den
n⁻-Wannen 4a und 4b entstanden ist, gebildet.
Falls ein Durchgriff zwischen der ersten und der zweiten n-Wanne 2a und 2b
auf einer niedrigeren Spannung als der Oberflächenübergangs-Haltespannung
zwischen den n⁻-Wannen 4a, 4b und dem p-Diffusionsbereich 7 erreicht wird,
wenn eine Vorspannung in Rückwärtsrichtung zwischen dem p⁻-Halbleiter
substrat 1 und der Insel in dieser Konstruktion angelegt wird, wird die Halte
spannung aufgrund der Trennstruktur nicht verringert. Daher kann, sogar wenn
der umkehrverhindernde p-Diffusionsbereich 7 in der Oberfläche des
p⁻-Epitaxiebereiches 3 gebildet ist, eine Struktur erhalten werden, die fähig ist, das
Auftreten einer Verringerung in der Inselhaltespannung zu verhindern. Diese
Struktur dient nämlich zum Verhindern einer Verringerung der Haltespannung
an der Oberfläche aufgrund eines JFET-Effektes, der zwischen der ersten und
der zweiten n-Wanne 2a und 2b erzeugt wird.
Auch gemäß der vorliegenden Konstruktion kann der getrennte Inselbereich
gebildet sein aufrund der Dicke des p⁻-Epitaxiebereiches 3. Deshalb ist die
Durchgreifspannung zwischen dem p⁻-Halbleitersubstrat 1 und beispielsweise
der p-Insel 5 zu einem großen Teil verbessert.
Fig. 4 ist eine Ansicht der Struktur eines getrennten Inselbereiches einer hohen
Haltespannung, die in einer Halbleitervorrichtung einer hohen Haltespannung
gemäß einer dritten Ausführungsform verwendet ist. Fig. 4(a) ist eine
Schnittansicht des getrennten Inselbereiches und Fig. 4(b) ist eine zugehörige
Draufsicht. Fig. 4(a) entspricht der gestrichelten Linie der Fig. 4(b).
In Fig. 4 bezeichnet das Bezugszeichen 8 einen n⁺-Bereich (d. h. einen Bereich
des zweiten Leitungstyps mit einer höheren Dotierstoffdichte), und insbeson
dere einen eingebetteten n⁺-Diffusionsbereich, der im Inneren eine n-Wanne 2
(d. h. einer Wanne des zweiten Leitungstyps mit einer relativ hohen Dotier
stoffdichte) gebildet ist. Da die vorliegende Ausführungsform im Hinblick auf
die restliche Struktur identisch ist mit der ersten Ausführungsform (siehe Fig.
1), wird die detaillierte Beschreibung unterlassen, um eine Verdoppelung zu
vermeiden.
Die vorliegende Ausführungsform ist auf diese Art konstruiert, daß der
getrennte Inselbereich tief gebildet sein kann aufgrund der Dicke eines
p⁻-Epitaxiebereiches 3. Deshalb kann die Durchgreifspannung zwischen einem
p⁻-Halbleitersubstrat 1 und beispielsweise einer p-Insel 5 wesentlich verbessert
sein. Ferner kann, da der getrennte Inselbereich auf dem eingebetteten
n⁺-Diffusionsbereich 8 gebildet ist, verhindert werden, daß die Durchgreifspan
nung zwischen dem p⁻-Halbleitersubstrat 1 und der p-Insel 5 auftritt.
Fig. 5 zeigt ein Beispiel, in dem eine Basis aus einem p-Bereich 5a und ein
Emitter aus einem n-Diffusionsbereich 6 einen vertikalen npn-Transistor (npn
Tr) in der Oberfläche einer n⁻-Wanne 4 identisch in seiner Struktur zu der
jenigen, die in Fig. 4 gezeigt ist, bilden. Fig. 5(a) ist eine Schnittansicht des
Beispiels und stellt eine Schnittstruktur entlang der gestrichelten Linie der in
Fig. 5(b) gezeigten Draufsicht dar.
Durch diese Struktur kann ein Bereich eines niedrigen Widerstandes des einge
betteten n⁺-Diffusionsbereiches 8 in einem Abschnitt, der tiefer liegt als die
Oberfläche, zusätzlich zur n⁻-Wanne 4 gebildet werden. Deshalb können, wenn
ein vertikaler npn-Transistor, ein vertikaler n-Kanal-DMOS etc. auf der
n⁻-Wanne 4 gebildet sind, ihre Vorrichtungseigenschaften verbessert werden.
Ferner ist der in der vorliegenden Ausführungsform erhaltene Effekt größer als
derjenige, der in der ersten Ausführungsform erhalten wird.
Fig. 6 ist eine Ansicht der Struktur eines getrennten Inselbereiches einer hohen
Haltespannung, die in einer Halbleitervorrichtung einer hohen Haltespannung
verwendet wird gemäß einer vierten Ausführungsform. Fig. 6(a) ist eine Quer
schnittsansicht des getrennten Inselbereiches, und Fig. 6(b) ist eine zugehörige
Draufsicht. Fig. 6(a) entspricht der gestrichelten Linie der Fig. 6(b).
In Fig. 6 bezeichnet das Bezugszeichen 1 ein p⁻-Halbleitersubstrat (d. h. ein
Halbleitersubstrat des ersten Leitungstyps). Das Bezugszeichen 4 bezeichnet
eine n⁻-Wanne (d. h. einen eingebetteten n⁻-Bereich oder eine Wanne des zwei
ten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte), die auf der
Oberfläche des p⁻-Halbleitersubstrats 1 gebildet ist. Das Bezugszeichen 3 be
zeichnet einen p⁻-Epitaxiebereich 3 (d. h. einen Epitaxiebereich des ersten Lei
tungstyps), der auf dem p⁻-Halbleitersubstrat 1, das die n⁻-Wanne 4 aufweist,
gebildet ist. Das Bezugszeichen 2 bezeichnet eine n-Wanne 2 (d. h. eine Wanne
des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte), die in dem
p⁻-Epitaxiebereich 3 derart gebildet ist, daß sie mit einem Teilbereich der
n⁻-Wanne 4 überlappt und die n⁻-Wanne 4 erreicht. Das Bezugszeichen 5 bezeich
net eine p-Insel, die in der Oberfläche der n-Wanne 2 in einem Abschnitt ober
halb der n⁻-Wanne 4 gebildet ist, und dient als ein Backgatebereich
(Rückelektrodenbereich) eines n-Kanal-MOS-Transistors.
Ferner sind sowohl die n⁻-Wanne 4, die sich weit in der horizontalen Richtung
erstreckt, als auch der damit in Kontakt stehende p⁻-Epitaxiebereich 3 entspre
chend angeordnet, so daß sie, wenn eine umgekehrte Vorspannung daran ange
legt wird, verarmt werden und einen RESURF-Betrieb ausführen. Daher kann
der getrennte Inselbereich einer hohen Spannung (Hochspannung) aufgrund des
oben genannten vorgesehenen Aufbaus widerstehen.
Die vorliegende Ausführungsform ist wie oben beschrieben konstruiert, so daß
der getrennte Inselbereich tief gebildet sein kann aufgrund der Dicke des
p⁻-Epitaxiebereiches 3. Deshalb kann die Durchgreifspannung zwischen dem
p⁻-Halbleitersubstrat 1 und der p-Insel 5 zu einem großen Teil verbessert werden.
Weiterhin kann diese Ausführungsform wie folgt zusammengefaßt werden. Eine
Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung
weist folgendes auf: ein Halbleitersubstrat des ersten Leitungstyps und eine
erste Wanne des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff
dichte, die auf der Oberfläche des Halbleitersubstrats des ersten Leitungstyps
gebildet ist. Ein Epitaxiebereich des ersten Leitungstyps ist auf dem Halbleiter
substrat des ersten Leitungstyps, das die erste Wanne des zweiten Leitungstyps
aufweist, gebildet. Ferner ist eine zweite Wanne des zweiten Leitungstyps mit
einer relativ hohen Dotierstoffdichte in dem Epitaxiebereich des ersten
Leitungstyps derart gebildet, daß sie die erste Wanne des zweiten Leitungstyps
mit einer relativ niedrigen Dotierstoffdichte innerhalb eines Teilbereiches der
ersten Wanne des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff
dichte erreicht.
Ferner sind in der Halbleitervorrichtung Schaltungselemente in der zweiten
Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte ge
bildet.
Fig. 7 ist eine Ansicht der Struktur eines getrennten Inselbereiches einer hohen
Haltespannung, die in einer Halbleitervorrichtung einer hohen Haltespannung
gemäß einer fünften Ausführungsform verwendet ist. Fig. 7(a) ist eine
Schnittansicht des getrennten Inselbereiches, und Fig. 7(b) ist eine zugehörige
Draufsicht. Fig. 7(a) entspricht der gestrichelten Linie der Fig. 7(b).
Die fünfte Ausführungsform ist eine, in der der in der vierten Ausführungsform
verwendete Inselbereich in zwei Teilformen geteilt ist. Die n⁻-Wanne 4 ist
nämlich in zwei Teile geteilt, die mit einem vorbestimmten dazwischen definier
ten Intervall angeordnet sind. Die n-Wanne 2 ist ebenfalls in zwei Teile geteilt,
die voneinander derart entfernt sind, daß ein p⁻-Epitaxiebereich 3 in dem zuge
hörigen Zentrum erscheint. Die geteilten n⁻-Wannen 4 sind insgesamt derart
ausgedehnt, daß sie sich zu den äußeren peripheren Abschnitten der geteilten
n-Wanne 2 erstrecken.
Genauer beschrieben sind in der Trennstruktur der hohen Haltespannung gemäß
der vorliegenden Ausführungsform erste und zweite n⁻-Wannen 4a und 4b (d. h.
Wannen des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte)
in einem p⁻-Halbleitersubstrat 1 gebildet (d. h. ein Halbleitersubstrat des ersten
Leitungstyps). Der p⁻-Epitaxiebereich 3 (d. h. ein Epitaxiebereich des ersten
Leitungstyps) ist auf dem p⁻-Halbleitersubstrat 1, das die erste und zweite
n⁻-Wanne 4a und 4b aufweist, gebildet. Ferner sind erste und zweite n-Wannen
2a und 2b (Wannen des zweiten Leitungstyps mit einer relativ hohen Dotier
stoffdichte) in dem p⁻-Epitaxiebereich 3 derart gebildet, daß sie die erste und
zweite n⁻-Wanne 4a und 4b auf Teilbereichen der ersten und zweiten n⁻-Wanne
4a und 4b erreichen. Die erste und zweite n⁻-Wanne 4a und 4b sind derart ge
bildet, daß sie sich zu einem äußeren peripheren Abschnitt eines Bereiches, der
die erste und zweite n-Wanne 2a und 2b aufweist, erstreckt. Die erste und
zweite n⁻-Wanne 4a und 4b sind nämlich derart geformt, daß sie die äußeren
Peripherien der ersten und zweiten n-Wanne 2a und 2b als ein ganzes umgibt,
wie aus der Draufsicht der Fig. 7(b) ersichtlich ist.
Die erste und zweite n⁻-Wanne 4a und 4b sind voneinander durch einen derarti
gen Abstand entfernt, daß sie fähig sind, eine Durchgreifspannung zu erhalten,
die größer ist als eine Inselhaltespannung.
Ferner ist ein umkehrverhindernder p-Diffusionsbereich 7 auf der Oberfläche
des p⁻-Epitaxiebereiches 3, der zwischen den n⁻-Wannen 2a und 2b entwickelt
ist, gebildet.
Falls ein Durchgriff zwischen der ersten und zweiten n⁻-Wanne 4a und 4b auf
einer niedrigeren Spannung als die Haltespannung des Oberflächenüberganges
zwischen den n-Wannen 2a, 2b und dem p-Diffusionsbereich 7 erreicht wird,
wenn eine Vorspannung in Rückwärtsrichtung zwischen dem p⁻-Halbleiter
substrat 1 und der Insel in dieser Konstruktion angelegt wird, dann wird die
Haltespannung aufgrund der Trennstruktur nicht verringert. Daher kann, sogar
wenn der umkehrverhindernde p-Diffusionsbereich 7 auf der Oberfläche des
p⁻-Epitaxiebereiches 3 gebildet ist, eine Struktur erhalten werden, bei der eine
Verringerung in der Inselhaltespannung nicht auftritt. Diese Struktur dient
nämlich dazu, daß eine Verringerung der Haltespannung an der Oberfläche
aufgrund eines JFET-Effektes, der zwischen der ersten und zweiten n⁻-Wanne
4a und 4b erzeugt wird, verhindert wird.
Die vorliegende Ausführungsform ist von einer derartigen Konstruktion, daß
der getrennte Inselbereich tief gebildet sein kann aufgrund der Dicke des
p⁻-Epitaxiebereiches 3. Deshalb kann die Durchgreifspannung zwischen dem
p⁻-Halbleitersubstrat 1 und beispielsweise der p-Insel 5 zu einem großen Teil ver
bessert werden.
Weiterhin kann diese Ausführungsform wie folgt zusammengefaßt werden. Eine
Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung
weist folgendes auf: ein Halbleitersubstrat des ersten Leitungstyps und erste
und zweite Wannen des zweiten Leitungstyps mit einer relativ niedrigen
Dotierstoffdichte, die auf der Oberfläche des Halbleitersubstrats des ersten
Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen
angeordnet sind. Ein Epitaxiebereich des ersten Leitungstyps wird auf dem
Halbleitersubstrat des ersten Leitungstyps, das die erste und zweite Wanne des
zweiten Leitungstyps aufweist, gebildet. Ferner sind eine erste und eine zweite
Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte,
getrennt durch einen vorbestimmten Abstand voneinander, in dem Epitaxiebe
reich des ersten Leitungstyps derart gebildet, daß sie die Wannen des zweiten
Leitungstyps mit einer relativ niedrigen Dotierstoffdichte innerhalb einer
Teilfläche der ersten und zweiten Wanne des zweiten Leitungstyps mit einer
relativ niedrigen Dotierstoffdichte erreichen.
Ferner ist in der Halbleitervorrichtung ein Bereich des ersten Leitungstyps mit
einer relativ hohen Dotierstoffdichte in der Oberfläche des Epitaxiebereiches
des ersten Leitungstyps gebildet, wobei sie zwischen der ersten und zweiten
Wanne des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte an
geordnet sind.
Ferner sind in der Halbleitervorrichtung Schaltungselemente in der Wanne des
zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte gebildet.
Fig. 8 ist eine Ansicht einer Struktur eines getrennten Inselbereiches einer
hohen Haltespannung, der in einer Halbleitervorrichtung mit einer hohen Halte
spannung gemäß einer sechsten Ausführungsform verwendet ist. Fig. 8(a) ist
eine Schnittansicht des getrennten Inselbereiches, und Fig. 8(b) ist eine zuge
hörige Draufsicht. Fig. 8(a) entspricht der gestrichelten Linie der Fig. 8(b).
Die sechste Ausführungsform ist eine, in der ein der in der ersten Ausführungs
form verwendeten p-Insel 5 entsprechender Bereich durch Zurücklassen eines
p⁻-Epitaxiebereiches 3a gebildet ist.
Genauer beschrieben ist in der Trennstruktur der hohen Haltespannung gemäß
der vorliegenden Ausführungsform eine n-Wanne 2 (d. h. eine Wanne des zwei
ten Leitungstyps mit einer relativ hohen Dotierstoffdichte) in einem p⁻-Halb
leitersubstrat 1 (d. h. einem Halbleitersubstrat des ersten Leitungstyps) gebil
det. Der p⁻-Epitaxiebereich 3 (d. h. ein Epitaxiebereich des ersten Leitungstyps)
ist auf dem p⁻-Halbleitersubstrat 1 einschließlich der n-Wanne 2 gebildet. Fer
ner ist eine n⁻-Wanne 4 (d. h. eine Wanne des zweiten Leitungstyps mit einer
relativ niedrigen Dotierstoffdichte) in dem p⁻-Epitaxiebereich 3 derart gebildet,
daß sie die n-Wanne 2 in einem Bereich, der die n-Wanne 2 aufweist, mit Aus
nahme eines vorbestimmten Abschnittes auf der n-Wanne 2 erreicht. Daher ist
ein Abschnitt 3a des p⁻-Epitaxiebereiches 3 auf der n-Wanne 2 als eine Insel
belassen. Diese kann in einer der in Fig. 1 gezeigten p-Insel 5 ähnlichen Art
benutzt werden.
Der Bereich des spezifischen Widerstandes (Leitungswiderstand) des p⁻-Halb
leitersubstrats 1 ist begrenzt, um seine Haltespannung zu sichern, während der
Bereich des spezifischen Widerstandes des p⁻-Epitaxiebereiches 3 nicht sehr
begrenzt ist, weil er nur auf dem (in dem) Oberflächenbereich existiert. Daher
kann eine Struktur wie in Fig. 8 gezeigt auf einfache Weise verwirklicht
werden, in der der p⁻-Epitaxiebereich 3 auf einen niedrigeren spezifischen
Widerstand als das p⁻-Halbleitersubstrat 1 gesetzt ist, so daß er als die Insel
benutzt werden kann, und eine Maske kann verkleinert oder geschnitten werden
in der Herstellung. In diesem Fall kann der spezifische Widerstand des
p⁻-Epitaxiebereiches 3 gemäß beispielsweise einer CMOS-Charakteristik gesetzt
sein.
Durch eine derartige Struktur kann der getrennte Inselbereich tief gebildet sein
aufgrund der Dicke des p⁻-Epitaxiebereiches 3. Deshalb kann die Durchgreif
spannung zwischen dem p⁻-Halbleitersubstrat 1 und dem p⁻-Epitaxiebereich 3a,
der als die Insel benutzt ist, zu einem großen Teil verbessert werden.
Ferner ist der Bereich der hohen Dicke bestehend aus der n-Wanne 2 in einem
Bereich unterhalb der Oberfläche gebildet. Deshalb können, wenn ein vertikaler
npn-Transistor, ein vertikaler n-Kanal-DMOS etc. in der Oberfläche der
n⁻-Wanne 4 gebildet sind, die Vorrichtungseigenschaften verbessert werden.
Die Effekte und Vorteile der Vorrichtung werden wie folgt zusammengefaßt.
In einer Halbleitervorrichtung einer hohen Haltespannung ist ein Epitaxiebe
reich mit einer erwünschten Dicke auf einem Halbleitersubstrat gebildet, und
ein getrennter Inselbereich mit einer hohen Haltespannung ist unter Verwenden
des Epitaxiebereiches gebildet. Deshalb kann der Durchgriff (Durchbruch) zu
einer innerhalb eines Inselbereiches gebildeten Insel gesteuert werden.
In einer Halbleitervorrichtung einer hohen Haltespannung kann, da ein Bereich
mit einer relativ hohen Dotierstoffdichte in einem Bereich unterhalb eines
Inselbereiches gebildet ist, der Diffusionswiderstand eines unteren Abschnittes
einer vertikalen Vorrichtung wie beispielsweise ein vertikaler npn-Transistor,
ein vertikaler n-Kanal-DMOS oder dergleichen verringert werden, wenn die
vertikale Vorrichtung in den Inselbereich eingebaut ist, wodurch die Eigen
schaften der vertikalen Vorrichtung verbessert werden können.
Ferner kann in einer Halbleitervorrichtung einer hohen Haltespannung eine
Struktur erhalten werden, in der sogar ein Diffusionsbereich zum Verhindern
einer Umkehr in die zugehörige Oberfläche hinzugefügt wird, wenn ein ge
trennter Inselbereich einer hohen Haltespannung in Teile zum Trennen
zwischen Vorrichtungen geteilt ist, wobei die Haltespannung des Inselbereiches
durch die Hinzufügung nicht beeinflußt wird.
Ferner kann ein Abschnitt eines auf einem Halbleitersubstrat bis zu einer vor
bestimmten Dicke gebildeten Epitaxiebereiches innerhalb eines getrennten
Inselbereiches einer hohen Haltespannung belassen und auf einen geeigneten
spezifischen Widerstand gesetzt sein. Der Epitaxiebereich kann dann als eine
Insel benutzt werden. Daher kann das Bilden eines Inseldiffusionsbereiches
unterlassen werden und die Herstellung kann vereinfacht werden.
Claims (18)
1. Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespan
nung mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten Wanne (2) eines zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die erste Wanne (2) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet ist,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste Wanne (2) des zweiten Leitungstyps aufweist, und
einer zweiten Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die zweite Wanne (4) des zweiten Leitungstyps in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet ist, daß sie die erste Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einem Bereich erreicht, der die erste Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte aufweist.
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten Wanne (2) eines zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die erste Wanne (2) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet ist,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste Wanne (2) des zweiten Leitungstyps aufweist, und
einer zweiten Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die zweite Wanne (4) des zweiten Leitungstyps in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet ist, daß sie die erste Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einem Bereich erreicht, der die erste Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte aufweist.
2. Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespan
nung mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten und einer zweiten Wanne (2a, 2b) eines zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen angeordnet sind,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps aufweist, und
einer dritten und einer vierten Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die dritte und die vierte Wanne (4a, 4b) des zweiten Leitungstyps in einem vorbestimmten Abstand voneinander entfernt in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet sind, daß sie die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einem Bereich erreicht, der minde stens Abschnitte der ersten und der zweiten Wanne (2a, 2b) des zweiten Lei tungstyps mit einer relativ hohen Dotierstoffdichte aufweist, und die dritte und die vierte Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte derart gebildet sind, daß sie sich zu einem äußeren periphe ren Abschnitt der ersten und der zweiten Wanne (2a, 2b) des zweiten Leitung styps mit einer relativ hohen Dotierstoffdichte erstrecken.
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten und einer zweiten Wanne (2a, 2b) eines zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen angeordnet sind,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps aufweist, und
einer dritten und einer vierten Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die dritte und die vierte Wanne (4a, 4b) des zweiten Leitungstyps in einem vorbestimmten Abstand voneinander entfernt in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet sind, daß sie die erste und die zweite Wanne (2a, 2b) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einem Bereich erreicht, der minde stens Abschnitte der ersten und der zweiten Wanne (2a, 2b) des zweiten Lei tungstyps mit einer relativ hohen Dotierstoffdichte aufweist, und die dritte und die vierte Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte derart gebildet sind, daß sie sich zu einem äußeren periphe ren Abschnitt der ersten und der zweiten Wanne (2a, 2b) des zweiten Leitung styps mit einer relativ hohen Dotierstoffdichte erstrecken.
3. Halbleitervorrichtung nach Anspruch 2, bei der ein Bereich (7) eines
ersten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einer Ober
fläche des Epitaxiebereiches (3) des ersten Leitungstyps, die zwischen der
dritten und der vierten Wanne (4a, 4b) des zweiten Leitungstyps mit einer
relativ niedrigen Dotierstoffdichte angeordnet ist, gebildet ist.
4. Halbleitervorrichtung nach Anspruch 1, bei der ein Bereich (8) des
zweiten Leitungstyps mit einer relativ höheren Dotierstoffdichte in der ersten
Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte
gebildet ist.
5. Halbleitervorrichtung nach Anspruch 1 oder 4, bei der ein Schaltungs
element in der zweiten Wanne (4) des zweiten Leitungstyps mit einer relativ
niedrigen Dotierstoffdichte gebildet ist.
6. Halbleitervorrichtung nach einem der Ansprüche 2 bis 3, bei der ein Be
reich (8) des zweiten Leitungstyps mit einer relativ höheren Dotierstoffdichte
in der ersten und/oder zweiten Wanne (2a, 2b) des zweiten Leitungstyps mit
einer relativ hohen Dotierstoffdichte gebildet ist.
7. Halbleitervorrichtung nach einem der Ansprüche 2, 3 oder 6, bei der ein
Schaltungselement in der dritten und/oder vierten Wanne (4a, 4b) des zweiten
Leitungstyps mit einer relativ niedrigen Dotierstoffdichte gebildet ist.
8. Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespan
nung mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten Wanne (4) eines zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die erste Wanne (4) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet ist,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste Wanne (4) des zweiten Leitungstyps aufweist, und
einer zweiten Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die zweite Wanne (2) des zweiten Leitungstyps in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet ist, daß sie die erste Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff dichte innerhalb eines Teilbereiches der ersten Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte erreicht.
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten Wanne (4) eines zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die erste Wanne (4) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet ist,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste Wanne (4) des zweiten Leitungstyps aufweist, und
einer zweiten Wanne (2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die zweite Wanne (2) des zweiten Leitungstyps in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet ist, daß sie die erste Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff dichte innerhalb eines Teilbereiches der ersten Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte erreicht.
9. Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespan
nung mit
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten und einer zweiten Wanne (4a, 4b) eines zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen angeordnet sind,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps aufweist, und
einer dritten und einer vierten Wanne (2a, 2b) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die dritte und die vierte Wanne (2a, 2b) des zweiten Leitungstyps in einem vorbestimmten Abstand voneinander entfernt in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet sind, daß sie die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte innerhalb eines Teilbereiches der ersten und zweiten Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte erreichen.
einem Halbleitersubstrat (1) eines ersten Leitungstyps,
einer ersten und einer zweiten Wanne (4a, 4b) eines zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte, wobei die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps auf einer Oberfläche des Halbleitersubstrats (1) des ersten Leitungstyps gebildet sind und mit einem vorbestimmten Abstand dazwischen angeordnet sind,
einem Epitaxiebereich (3) des ersten Leitungstyps, der auf dem Halbleiter substrat (1) des ersten Leitungstyps gebildet ist, welches die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps aufweist, und
einer dritten und einer vierten Wanne (2a, 2b) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte, wobei die dritte und die vierte Wanne (2a, 2b) des zweiten Leitungstyps in einem vorbestimmten Abstand voneinander entfernt in dem Epitaxiebereich (3) des ersten Leitungstyps derart gebildet sind, daß sie die erste und die zweite Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte innerhalb eines Teilbereiches der ersten und zweiten Wanne (4a, 4b) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoffdichte erreichen.
10. Halbleitervorrichtung nach Anspruch 9, bei der ein Bereich (7) des
ersten Leitungstyps mit einer relativ hohen Dotierstoffdichte in einer Ober
fläche des Epitaxiebereiches (3) des ersten Leitungstyps, die zwischen der
dritten und der vierten Wanne (2a, 2b) des zweiten Leitungstyps mit einer re
lativ hohen Dotierstoffdichte angeordnet ist, gebildet ist.
11. Halbleitervorrichtung nach Anspruch 8, bei der ein Schaltungselement in
der zweiten Wanne (2) des zweiten Leitungstyps mit einer relativ hohen
Dotierstoffdichte gebildet ist.
12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 10, bei der ein
Schaltungselement in der dritten und/oder vierten Wanne (2a, 2b) des zweiten
Leitungstyps mit einer relativ hohen Dotierstoffdichte gebildet sind.
13. Halbleitervorrichtung nach Anspruch 1, bei der die zweite Wanne (4) des
zweiten Leitungstyps in dem Epitaxiebereich (3) des ersten Leitungstyps derart
gebildet ist, daß sie die erste Wanne (2) des zweiten Leitungstyps mit einer
relativ hohen Dotierstoffdichte in einem Bereich erreicht, der die erste Wanne
(2) des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte auf
weist, mit Ausnahme eines vorbestimmten Abschnittes auf der ersten Wanne (2)
des zweiten Leitungstyps mit einer relativ hohen Dotierstoffdichte.
14. Halbleitervorrichtung nach Anspruch 13, bei der ein Schaltungselement
in dem vorbestimmten Abschnitt des Epitaxiebereiches (3) des ersten Leitung
styps auf der ersten Wanne (2) des zweiten Leitungstyps mit einer relativ ho
hen Dotierstoffdichte gebildet ist.
15. Halbleitervorrichtung nach einem der Ansprüche 1, 4, 5, 13 oder 14, bei
der das Halbleitersubstrat (1) des ersten Leitungstyps ein p-Siliziumhalbleiter
substrat (1) ist, die erste Wanne (2) des zweiten Leitungstyps mit einer relativ
hohen Dotierstoffdichte eine n-Siliziumhalbleiterwanne ist, der Epitaxiebereich
(3) des ersten Leitungstyps ein p-Siliziumepitaxiebereich (3) ist und die zweite
Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff
dichte eine n⁻- Siliziumhalbleiterwanne ist.
16. Halbleitervorrichtung nach einem der Ansprüche 2, 3, 6 oder 7, bei der
das Halbleitersubstrat (1) des ersten Leitungstyps ein p-Siliziumhalbleiter
substrat (1) ist, die erste und die zweite Wanne (2a, 2b) des zweiten Lei
tungstyps mit einer relativ hohen Dotierstoffdichte eine n-Siliziumhalbleiter
wanne ist, der Epitaxiebereich (3) des ersten Leitungstyps ein p-Silizium
epitaxiebereich (3) ist und die dritte und die vierte Wanne (4a, 4b) des zweiten
Leitungstyps mit einer relativ niedrigen Dotierstoffdichte eine n⁻-Siliziumhalb
leiterwanne ist.
17. Halbleitervorrichtung nach einem der Ansprüche 8 oder 11, bei der das
Halbleitersubstrat (1) des ersten Leitungstyps ein p-Siliziumhalbleitersubstrat
(1) ist, die zweite Wanne (2) des zweiten Leitungstyps mit einer relativ hohen
Dotierstoffdichte eine n-Siliziumhalbleiterwanne ist, der Epitaxiebereich (3)
des ersten Leitungstyps ein p-Siliziumepitaxiebereich (3) ist und die erste
Wanne (4) des zweiten Leitungstyps mit einer relativ niedrigen Dotierstoff
dichte eine n⁻-Siliziumhalbleiterwanne ist.
18. Halbleitervorrichtung nach einem der Ansprüche 9, 10 oder 12 bei der
das Halbleitersubstrat (1) des ersten Leitungstyps ein p-Siliziumhalbleitersubstrat (1)
ist, die dritte und die vierte Wanne (2a, 2b) des zweiten Lei
tungstyps mit einer relativ hohen Dotierstoffdichte eine n-Siliziumhalbleiter
wanne ist, der Epitaxiebereich (3) des ersten Leitungstyps ein p-Siliziumepita
xiebereich (3) ist und die erste und die zweite Wanne (4a, 4b) des zweiten
Leitungstyps mit einer relativ niedrigen Dotierstoffdichte eine
n⁻-Siliziumhalb
leiterwanne ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-253248 | 1997-09-18 | ||
| JP25324897A JP3768656B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19818024A1 true DE19818024A1 (de) | 1999-04-01 |
| DE19818024B4 DE19818024B4 (de) | 2005-09-29 |
Family
ID=17248634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19818024A Expired - Lifetime DE19818024B4 (de) | 1997-09-18 | 1998-04-22 | Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6838745B1 (de) |
| JP (1) | JP3768656B2 (de) |
| KR (1) | KR100275093B1 (de) |
| DE (1) | DE19818024B4 (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469373B1 (ko) * | 2000-08-03 | 2005-01-31 | 매그나칩 반도체 유한회사 | 고전압 소자 및 그의 제조방법 |
| JP4593126B2 (ja) * | 2004-02-18 | 2010-12-08 | 三菱電機株式会社 | 半導体装置 |
| US20090314324A1 (en) * | 2005-12-07 | 2009-12-24 | Junya Murai | Thermoelectric conversion material and method of producing the same |
| JP2009283867A (ja) * | 2008-05-26 | 2009-12-03 | Toshiba Corp | 半導体装置 |
| JP4797203B2 (ja) | 2008-12-17 | 2011-10-19 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971059A (en) * | 1974-09-23 | 1976-07-20 | National Semiconductor Corporation | Complementary bipolar transistors having collector diffused isolation |
| CA1131801A (en) | 1978-01-18 | 1982-09-14 | Johannes A. Appels | Semiconductor device |
| JPS54157092A (en) * | 1978-05-31 | 1979-12-11 | Nec Corp | Semiconductor integrated circuit device |
| JPS58225663A (ja) * | 1982-06-23 | 1983-12-27 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59126662A (ja) * | 1983-01-10 | 1984-07-21 | Mitsubishi Electric Corp | 相補形ｍｏｓ集積回路装置 |
| US4644383A (en) * | 1985-04-08 | 1987-02-17 | Harris Corporation | Subcollector for oxide and junction isolated IC's |
| JPS6226852A (ja) * | 1985-07-29 | 1987-02-04 | Nippon Denso Co Ltd | 半導体装置 |
| JP2689114B2 (ja) | 1987-05-30 | 1997-12-10 | 株式会社リコー | 半導体集積回路装置の製造方法 |
| JPS6481352A (en) * | 1987-09-24 | 1989-03-27 | Ricoh Kk | Semiconductor integrated circuit device placed with bipolar cmos in mixture |
| US5011784A (en) * | 1988-01-21 | 1991-04-30 | Exar Corporation | Method of making a complementary BiCMOS process with isolated vertical PNP transistors |
| US5286986A (en) * | 1989-04-13 | 1994-02-15 | Kabushiki Kaisha Toshiba | Semiconductor device having CCD and its peripheral bipolar transistors |
| US5455447A (en) * | 1989-05-10 | 1995-10-03 | Texas Instruments Incorporated | Vertical PNP transistor in merged bipolar/CMOS technology |
| JPH0770703B2 (ja) * | 1989-05-22 | 1995-07-31 | 株式会社東芝 | 電荷転送デバイスを含む半導体装置およびその製造方法 |
| US5330922A (en) | 1989-09-25 | 1994-07-19 | Texas Instruments Incorporated | Semiconductor process for manufacturing semiconductor devices with increased operating voltages |
| US4997775A (en) * | 1990-02-26 | 1991-03-05 | Cook Robert K | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor |
| GB2248142A (en) | 1990-09-19 | 1992-03-25 | Koninkl Philips Electronics Nv | A method of manufacturing a semiconductor device |
| JPH04137563A (ja) | 1990-09-28 | 1992-05-12 | Toshiba Corp | 高耐圧プレーナ素子 |
| JPH05283629A (ja) * | 1992-04-03 | 1993-10-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US5376816A (en) * | 1992-06-24 | 1994-12-27 | Nec Corporation | Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors |
| JP3050717B2 (ja) * | 1993-03-24 | 2000-06-12 | シャープ株式会社 | 半導体装置の製造方法 |
| EP0809286B1 (de) * | 1996-05-14 | 2003-10-01 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Halbleiterbauteilen mit verschiedenartigen vergrabenen Dotierungsgebieten |
-
1997
- 1997-09-18 JP JP25324897A patent/JP3768656B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-12 US US09/041,105 patent/US6838745B1/en not_active Expired - Lifetime
- 1998-04-22 DE DE19818024A patent/DE19818024B4/de not_active Expired - Lifetime
- 1998-05-07 KR KR1019980016324A patent/KR100275093B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE19818024B4 (de) | 2005-09-29 |
| KR19990029186A (ko) | 1999-04-26 |
| JP3768656B2 (ja) | 2006-04-19 |
| JPH1197550A (ja) | 1999-04-09 |
| US6838745B1 (en) | 2005-01-04 |
| KR100275093B1 (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3720156C2 (de) | ||
| DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
| DE69832310T2 (de) | Ein bistabiler SCR-ähnlicher Schalter für den ESD-Schutz von Silizium-auf-einem-Isolator integrierten Schaltkreisen | |
| DE69625815T2 (de) | Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis | |
| DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE19913375A1 (de) | MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten spezifischen Einschaltwiderstand und Verfahren zur Herstellung einer MOS-Transistorstruktur | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE1639254A1 (de) | Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung | |
| EP1794803A2 (de) | Lateraler dmos-transistor und verfahren zu seiner herstellung | |
| DE3020609C2 (de) | Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element | |
| DE3686180T2 (de) | Vertikaler mos-transistor mit peripherer schaltung. | |
| DE1964979B2 (de) | Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung | |
| DE2406807B2 (de) | Integrierte Halbleiterschaltung | |
| DE3337156A1 (de) | Halbleitervorrichtung | |
| DE102009038938B4 (de) | Verfahren zur Herstellung eines vertikalen Hall-Sensors | |
| DE19818024A1 (de) | Halbleitervorrichtung mit einer Trennstruktur für eine hohe Haltespannung | |
| DE3103785A1 (de) | Halbleiteranordnung mit hoher durchbruchspannung | |
| EP0974161B1 (de) | Halbleiterbauelement mit struktur zur vermeidung von querströmen | |
| DE102006031538A1 (de) | Integrierte Halbleiteranordnung und Herstellverfahren dafür | |
| DE2101278C2 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE68925061T2 (de) | Integrierte Hochspannungsschaltung mit Isolierungsübergang | |
| DE102005027368A1 (de) | Halbleiterschutzstruktur für eine elektrostatische Entladung | |
| DE2515707A1 (de) | Monolithisch integrierte halbleiterschaltung | |
| EP0746039B1 (de) | Bipolartransistor vom pnp-Typ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| R071 | Expiry of right |