DE19812270A1 - Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement - Google Patents

Description

Die Erfindung bezieht sich auf einen Signalleitungstreiber und auf ein diesen verwendendes Halbleiterspeicherbauelement.

Geschwindigkeit und Integrationsdichte von Halbleiterspei­ cherbauelementen haben sich generell stetig erhöht. Zudem be­ steht mit wachsender Nutzung von batteriebetriebenen Syste­ men, wie Notebook-Computern, für die Halbleiterspeicherbau­ elemente die Anforderung eines besonders niedrigen Energie­ verbrauchs. Überlicherweise beinhaltet der Halbleiterspei­ cherchip einen internen Energieversorgungsspannungsgenerator für einen Betrieb mit niedriger Spannung und geringem Ener­ gieverbrauch. Der interne Energieversorgungsspannungsgenera­ tor empfängt eine externe Energieversorgungsspannung, die von außerhalb des Chips zugeführt wird, um daraus eine gegenüber der externen Energieversorgungsspannung geringere interne Energieversorgungsspannung zu erzeugen. Dementsprechend wird die interne Energieversorgungsspannung für einen Hauptschalt­ kreis des Halbleiterspeicherbauelementes verwendet, um da­ durch den Energieverbrauch zu reduzieren. In einem Mehrfach­ bit-Halbleiterspeicherbauelement hoher Geschwindigkeit mit einer Vielzahl von Dateneingabe-/Datenausgabeanschlüssen er­ höht sich jedoch der Energieverbrauch des internen Energie­ versorgungsspannungsgenerators beträchtlich. Genauer gesagt wird Energie in dem Halbleiterspeicherbauelement hauptsäch­ lich in einem Schreibpfad und einem Lesepfad verbraucht. Der Schreibpfad erstreckt sich über einen Dateneingabepuffer, ei­ ne Dateneingabe-/Datenausgabeleitungs-Schreibtreiber, eine Dateneingabe-/Datenausgabeleitung, einen Eingabe-/Ausgabe­ leitungs-Schreibtreiber, eine Eingabe-/Ausgabeleitung, eine Spaltenauswahlleitung und eine Bitleitung. Der Lesepfad er­ streckt sich über eine Bitleitung, eine Spaltenauswahllei­ tung, eine Eingabe-/Ausgabeleitung, einen Dateneingabe-/ Da­ tenausgabeleitungs-Lesetreiber, eine Dateneingabe-/Daten­ ausgabeleitung und einen Datenausgabepuffer. Insbesondere wird von dem Dateneingabe-/Datenausgabeleitungs-Schreibtrei­ ber, dem Eingabe-/Ausgabeleitungs-Schreibtreiber und dem Da­ teneingabe-/Datenausgabeleitungs-Lesetreiber viel Energie verbraucht, da diese Einheiten lange Signalleitungen mit ho­ her Last treiben.

Das Mehrfachbit-Halbleiterspeicherbauelement mit einer Mehr­ zahl von Dateneingabe-/Datenausgabeanschlüssen und daher ei­ ner Mehrzahl von Dateneingabe-/Datenausgabeleitungen und Ein­ gabe-/Ausgabeleitungen, die während eines Schreib- oder Lese­ vorgangs gleichzeitig angesteuert werden, weist eine erhöhte Anzahl von Dateneingabe-/Datenausgabeleitungs-Schreibtrei­ bern, Eingabe-/Ausgabeleitungs-Schreibtreibern und Datenein­ gabe-/Datenausgabeleitungs-Lesetreibern auf. Dies führt zu erhöhtem Energieverbrauch. Außerdem wird in einem synchronen Mehrfachbit-DRAM hoher Geschwindigkeit zur Erhöhung der Be­ triebsgeschwindigkeit als Energieversorgungsspannung der Treiber die gegenüber der internen Energieversorgungsspannung höhere externe Energieversorgungsspannung benutzt, so daß der Betrieb bei hoher Geschwindigkeit erfolgen kann. Dies erhöht jedoch ebenfalls den Energieverbrauch.

Der Erfindung liegt als technisches Problem die Bereitstel­ lung eines Signalleitungstreibers zum Treiben einer Signal­ leitung, wie einer Dateneingabe-/Datenausgabeleitung eines Halbleiterspeicherbauelementes und einer Eingabe-/Ausgabe­ leitung hiervon, die lang und hochbelastet sein kann, mit ho­ her Geschwindigkeit und geringem Energieverbrauch sowie eines damit ausgerüsteten Halbleiterspeicherbauelementes zugrunde.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Signalleitungstreibers mit den Merkmalen des Anspruchs 1 sowie eines Halbleiterspeicherbauelementes mit den Merkma­ len des Anspruchs 14.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un­ teransprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung sowie zum Ver­ gleich herkömmliche Ausführungsbeispiele sind in den Zeich­ nungen dargestellt und werden nachfolgend beschrieben. Hier­ bei zeigen:

Fig. 1 ein Blockschaltbild eines Schreibpfades eines typi­ schen Halbleiterspeicherbauelementes,

Fig. 2 ein Blockschaltbild eines Lesepfades eines typischen Halbleiterspeicherbauelementes,

Fig. 3A und 3B Schaltbilder herkömmlicher Signalleitungs­ treiber, die als Eingabe-/Ausgabeleitungs-Schreib­ treiber, Dateneingabe-/Datenausgabeleitungs-Schreib­ treiber und Dateneingabe-/Datenausgabeleitungs-Lese­ treiber der Halbleiterspeicherbauelemente der Fig. 1 und 2 verwendet werden,

Fig. 4 ein Schaltbild eines erfindungsgemäßen Signallei­ tungstreibers,

Fig. 5 ein Schaltbild eines weiteren erfindungsgemäßen Si­ gnalleitungstreibers,

Fig. 6 ein Betriebsablaufdiagramm der Signalleitungstreiber der Fig. 4 und 5 und

Fig. 7 ein Spitzenstrom-Diagramm während eines Schreibbe­ triebes für einen herkömmlichen bzw. einen erfin­ dungsgemäßen Signalleitungstreiber bei Verwendung als ein Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und Eingabe-/Ausgabeleitungs-Schreibtreiber des Halb­ leiterspeicherbauelementes von Fig. 1.

Bezugnehmend auf Fig. 1 beinhaltet der Schreibpfad eines ty­ pischen Halbleiterspeicherbauelementes einen Eingabepuffer 11, einen Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12, eine Mehrzahl von Eingabe-/Ausgabeleitungs-Schreib­ treibern 13 und eine Mehrzahl von Speicherzellenfeldern 14. Der Eingabepuffer 11 empfängt über einen Dateneingabe-/Da­ tenausgabeanschluß DQ ein Eingabesignal und puffert das empfangene Signal. Der Dateneingabe-/Datenausgabeleitungs-Schreib­ treiber 12 empfängt das Ausgangssignal des Eingabepuf­ fers 11 und steuert eine Dateneingabe-/Datenausgabeleitung DIO an. Die Eingabe-/Ausgabeleitungs-Schreibtreiber 13 emp­ fangen Signale, die über die Dateneingabe-/Datenausgabelei­ tung DIO übertragen werden, und jeder von ihnen steuert eine Eingabe-/Ausgabeleitung IO an. Die Speicherzellenfelder 14 speichern Daten, die über die Eingabe-/Ausgabeleitungen IO übertragen werden.

Bezugnehmend auf Fig. 2 beinhaltet der Lesepfad eines typi­ schen Halbleiterspeicherbauelementes eine Mehrzahl von Spei­ cherzellenfeldern 21, eine Mehrzahl von Dateneingabe-/Da­ tenausgabeleitungs-Lesetreibern 22, einen Lese-Multiplexer 23 und einen Ausgabepuffer 24. Die Speicherzellenfelder 21 speichern Daten. Die Dateneingabe-/Datenausgabeleitungs-Le­ setreiber 22 empfangen Daten von den Speicherzellenfeldern 21 über jeweilige Eingabe-/Ausgabeleitungen IO, um jeweilige Dateneingabe-/Datenausgabeleitungen DIO anzusteuern. Der Le­ se-Multiplexer 23 wählt eines der über die Dateneingabe­ /Datenausgabeleitungen DIO übertragenen Signale aus. Der Aus­ gabepuffer 24 puffert die Ausgangssignale des Lese-Multiplexers 23 und gibt die gepufferten Signale über einen Dateneingabe-/Datenausgabeanschluß DQ ab.

Ein typisches Halbleiterspeicherbauelement mit hoher Ge­ schwindigkeit benutzt eine externe Energieversorgungsspannung als die Energieversorgungsspannung für den Dateneingabe-/Da­ tenausgabeleitungs-Schreibtreiber 12, die Eingabe-/Ausgabe­ leitungs-Schreibtreiber 13 und die Dateneingabe-/Datenaus­ gabeleitungs-Lesetreiber 22, um die Betriebsgeschwindigkeit zu erhöhen. Im Fall eines Halbleiterspeicherbauelementes niedriger Geschwindigkeit werden als Energieversorgungs­ spannung interne Energieversorgungsspannungen kleiner als die externen Energieversorgungsspannungen für den Dateneingabe-/Da­ tenausgabeleitungs-Schreibtreiber 12, die Eingabe-/Ausgabe­ leitungs-Schreibtreiber 13 und die Dateneingabe-/Datenaus­ gabeleitungs-Lesetreiber 22 verwendet. Die interne Energie­ versorgungsspannung wird durch einen internen Energie­ versorgungsspannungsgenerator erzeugt, der im Halbleiterspei­ cherbauelement enthalten ist.

Energie wird in dem Halbleiterspeicherbauelement hauptsäch­ lich in dem Schreibpfad von Fig. 1 und dem Lesepfad von Fig. 2 verbraucht. Im Fall des Schreibpfades von Fig. 1 wird viel Energie insbesondere durch den Dateneingabe-/Datenausgabelei­ tungs-Schreibtreiber 12 zur Ansteuerung der langen und hoch­ belasteten Dateneingabe-/Datenausgabeleitung DIO und die Ein­ gabe-/Ausgabeleitungs-Schreibtreiber 13 zur Ansteuerung der langen und hochbelasteten Dateneingabe-/Ausgabeleitungen IO verbraucht. Im Fall des Lese-Pfades von Fig. 2 wird viel Energie durch die Dateneingabe-/Datenausgabeleitungs-Schreib­ treiber 22 zur Ansteuerung der Dateneingabe-/Daten­ ausgabeleitungen DIO verbraucht.

Das Mehrfachbit-Halbleiterspeicherbauelement mit einer Mehr­ zahl von Dateneingabe-/Datenausgabeleitungen DIO und Eingabe-/Aus­ gabeleitungen IO, die während eines Schreib- oder Lese­ vorgangs simultan angesteuert werden, besitzt eine erhöhte Anzahl von Dateneingabe-/Datenausgabeleitungs-Schreibtreibern 12, Eingabe-/Ausgabeleitungs-Schreibtreibern 13 und Datenein­ gabe-/Datenausgabeleitungs-Lesetreibern 22. Dies führt zu er­ höhtem Energieverbrauch. Insbesondere wird im Fall eines syn­ chronen Mehrfachbit-DRAM hoher Geschwindigkeit die externe Energieversorgungsspannung, die höher als die interne Strom­ versorgungsspannung ist, den Treibern 12, 13 und 22 zuge­ führt, um einen Betrieb mit hoher Geschwindigkeit zu ermögli­ chen. Dies erhöht jedoch ebenfalls den Energieverbrauch.

Die Fig. 3A und 3B zeigen Schaltbilder herkömmlicher Signal­ leitungstreiber, die als ein Eingabe-/Ausgabeleitungs-Schreib­ treiber, Dateneingabe-/Datenausgabeleitungs-Schreib­ treiber und Dateneingabe-/Datenausgabeleitungs-Lesetreiber der Halbleiterspeicherbauelemente der Fig. 1 und 2 benutzt werden. In Fig. 3A wird als Energieversorgungsspannung eine externe Energieversorgungsspannung EVC verwendet, und in Fig. 3B wird eine interne Versorgungsspannung IVC als Energiever­ sorgungsspannung benutzt.

Gemäß Fig. 3A beinhaltet ein herkömmlicher Signallei­ tungstreiber einen Inverter 31a, einen Pull-up-PMOS-Tran­ sistor 32a und einen Pull-down-NMOS-Transistor 33a. Der Inverter 31a besitzt eine externe Energieversorgungsspannung EVC, die als Energieversorgungsspannung eingesetzt wird, und invertiert ein über eine Dateneingabe-/Datenausgabeleitung DIO des Halbleiterspeicherbaulementes von Fig. 1 empfangenes Signal. Der Pull-up-PMOS-Transistor 32a besitzt eine Source-Elektrode, an welche die externe Energieversorgungsspannung EVC angelegt ist, eine Gate-Elektrode, an welche das Aus­ gangssignal des Inverters 31a angelegt ist, und eine Drain-Elektrode, die mit der Eingabe-/Ausgabeleitung IO des Halb­ leiterspeicherbauelementes von Fig. 1 verbunden ist. Dement­ sprechend antwortet der Pull-up-PMOS-Transistor 32a auf das Ausgangssignal des Inverters 31a, indem er die Eingabe-/Aus­ gabeleitung IO auf den Pegel der externen Energieversor­ gungsspannung EVC hochzieht. Der Pull-up-PMOS Transistor 32a besitzt Hochstromfähigkeit, um die lange und hochbelastete Eingabe-/Ausgabeleitung IO zu treiben, so daß Energie haupt­ sächlich vom Pull-up-PMOS-Transistor 32a verbraucht wird. Der Pull-down-NMOS-Transistor 33a besitzt eine mit der Eingabe-/Aus­ gabeleitung IO verbundene Drain-Elektrode, eine Gate-Elek­ trode, an welche das Ausgangssignal des Inverters 31a an­ gelegt ist, und eine an eine Massespannung Vss angeschlossene Source-Elektrode. Dementsprechend antwortet der Pull-down-NMOS-Tran­ sistor 33a auf das Ausgangssignal des Inverters 31a, indem er die Eingabe-/Ausgabeleitung IO auf den Pegel der Massespannung Vss herunterzieht. Dies bedeutet, daß das an die Eingabe-/Ausgabeleitung IO abgegebene Signal zwischen dem Pegel der externen Energieversorgungsspannung EVC und dem Pe­ gel der Massespannung Vss schwingt.

Wie oben erläutert, vermag der herkömmliche Signallei­ tungstreiber von Fig. 3a, in welchem als Energieversorgungs­ spannung die externe Energieversorgungsspannung EVC verwendet wird, deren Spannungspegel höher als derjenige der internen Energieversorgungsspannung ist, mit hoher Geschwindigkeit zu arbeiten, er verursacht jedoch einen erhöhten Energiever­ brauch.

Bezugnehmend auf Fig. 3B besitzt ein herkömmlicher Signallei­ tungstreiber, entsprechend dem Signalleitungstreiber von Fig. 3A, einen Inverter 31b, einen Pull-up-PMOS-Transistor 32b und einen Pull-down-NMOS-Transistor 33b. Als Energieversorgungs­ spannung wird eine interne Energieversorgungsspannung IVC verwendet, deren Spannungspegel geringer ist als derjenige der externen Energieversorgungsspannung EVC.

Dementsprechend antwortet der Pull-up-PMOS-Transistor 32b auf das Ausgangssignal des Inverters 31b, indem er die Eingabe-/Aus­ gabeleitung IO auf den Pegel der internen Energieversor­ gungsspannung IVC hochzieht. Der Pull-down-NMOS-Transistor 33b antwortet auf das Ausgangssignal des Inverters 31b, indem er die Eingabe-/Ausgabeleitung IO auf den Pegel der Masse­ spannung Vss herunterzieht. Dies bedeutet, daß das an die Eingabe-/Ausgabeleitung IO abgegebene Signal zwischen dem Pe­ gel der internen Energieversorgungsspannung IVC und dem Pegel der Massespannung Vss schwingt.

Der herkömmliche Signalleitungstreiber von Fig. 3b, in wel­ chem als Energieversorgungsspannung die gegenüber der exter­ nen Energieversorgungsspannung EVC niedrigere interne Ener­ gieversorgungsspannung IVC verwendet wird, reduziert den Energieverbrauch, hat jedoch Schwierigkeiten, mit hoher Ge­ schwindigkeit zu arbeiten.

Es ist dementsprechend ein Ziel der vorliegenden Erfindung, einen Signalleitungstreiber mit hoher Geschwindigkeit und ge­ ringem Energieverbrauch bereitzustellen, um eine lange Si­ gnalleitung hoher Last anzusteuern, wie eine Dateneingabe-/Da­ tenausgabeleitung eines Halbleiterspeicherbauelementes und eine Eingabe-/Ausgabeleitung desselben. Ein weiteres Ziel der Erfindung ist die Bereitstellung eines Halbleiterspeicherbau­ elementes mit einem solchen Signalleitungstreiber, der mit hoher Geschwindigkeit und geringem Energieverbrauch arbeitet.

Fig. 4 zeigt ein Schaltbild eines derartigen erfindungsgemä­ ßen Signalleitungstreibers. Das mit dem Schaltbild von Fig. 4 dargestellte erste erfindungsgemäße Ausführungsbeispiel kann speziell für den Eingabe-/Ausgabeleitungs-Schreibtreiber, den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und den Da­ teneingabe-/Datenausgabeleitungs-Lesetreiber der Fig. 1 und 2 verwendet werden, es kann jedoch auch zur Ansteuerung jeder anderen langen und hochbelasteten Signalleitung eingesetzt werden. Der Signalleitungstreiber von Fig. 4 beinhaltet einen ersten Inverter 41, einen zweiten Inverter 42, einen dritten Inverter 43, eine erste Pull-up-Einheit 44, eine zweite Pull-up-Einheit 45 und eine Pull-down-Einheit 46.

Der erste Inverter 41 besitzt eine erste Energieversorgungs­ spannung, d. h. eine interne Energieversorgungsspannung IVC, die als Energieversorgungsspannung benutzt wird, und inver­ tiert das von einem Eingabeanschluß DIO empfangene Signal. Der zweite Inverter 42 besitzt die als Energieversorgungs­ spannung benutzte interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des ersten Inverters. Der drit­ te Inverter 43 besitzt die als Energieversorgungsspannung be­ nutzte interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des zweiten Inverters 42. Dementsprechend schwingen die Ausgangssignale des ersten Inverters 41, des zweiten Inverters 42 und des dritten Inverters 43 zwischen dem Pegel der internen Energieversorgungsspannung IVC und dem Pegel der Massespannung Vss. Wenigstens eine erste Pull-up-Ein­ heit 44 ist zwischen eine zweite Energieversorgungsspan­ nung, d. h. eine gegenüber der internen Energieversorgungs­ spannung höhere externe Energieversorgungsspannung, und einen Ausgabeanschluß IO eingeschleift und antwortet auf das Aus­ gangssignal des zweiten Inverters 42, um den Ausgabeanschluß IO hochzuziehen. Wenigstens eine zweite Pull-up-Einheit 45 ist zwischen die interne Energieversorgungsspannung IVC und den Ausgabeanschluß IO eingeschleift und antwortet auf das Ausgangssignal des dritten Inverters 43, um die Spannung am Ausgabeanschluß IO hochzuziehen. Wenigstens eine Pull-down-Ein­ heit 46 ist zwischen den Ausgabeanschluß IO und die Masse­ spannung Vss eingeschleift und antwortet auf das Ausgangs­ signal des ersten Inverters 41 oder auf das Ausgangssignal des dritten Inverters 43, um die Spannung am Ausgabeanschluß IO herunterzuziehen. In Fig. 4 sind eine erste Pull-up-Ein­ heit 44 und eine zweite Pull-up-Einheit 45 verwendet. Der Ausgabeanschluß IO ist an eine lange Signalleitung mit hoher Last angeschlossen, wie die Eingabe-/Ausgabeleitung IO des Halbleiterspeicherbauelements von Fig. 1.

Sowohl der erste Inverter 41 als auch der zweite Inverter 42 und der dritte Inverter 43 können invertierende Einheiten oder andere Logikgatter beinhalten. Die erste Pull-up-Einheit 44 besitzt einen NMOS-Transistor mit einer Drain-Elektrode, die an die externe Energieversorgungsspannung EVC angeschlos­ sen ist, einer Gate-Elektrode, an welche das Ausgangssignal des zweiten Inverters 42 angelegt ist, und einer an den Aus­ gabeanschluß IO angeschlossenen Source-Elektrode. Die zweite Pull-up-Einheit 45 enthält einen PMOS-Transistor mit einer Source-Elektrode, die an die interne Energieversorgungsspan­ nung IVC angeschlossen ist, einer Gate-Elektrode, an welche das Ausgangssignal des dritten Inverters 43 angelegt ist, und einer an den Ausgabeanschluß IO angeschlossenen Drain-Elek­ trode. Insbesondere ist die Schaltung so ausgelegt, daß der NMOS-Transistor der ersten Pull-up-Einheit 44 Hochstrom­ fähigkeit zur Ansteuerung der langen Signalleitung mit hoher Last aufweist, die mit dem Ausgabeanschluß IO verbunden ist. Jedoch besitzt der PMOS-Transistor der zweiten Pull-up-Ein­ heit 45 eine niedrige Stromfähigkeit. Im allgemeinen wird hauptsächlich von dem NMOS-Transistor der ersten Pull-up-Ein­ heit 44 und dem PMOS-Transistor der zweiten Pull-up-Ein­ heit 45 Energie verbraucht. Die Pull-down-Einheit 46 ent­ hält einen NMOS-Transistor mit einer Drain-Elektrode, die an den Ausgabeanschluß IO angeschlossen ist, einer Gate-Elek­ trode, an die das Ausgangssignal des ersten Inverters 41 angelegt ist, und einer Source-Elektrode, die an die Masse­ spannung Vss angeschlossen ist. Im folgenden wird die Be­ triebsweise des Signalleitungstreibers von Fig. 4 erläutert.

Wenn vom Eingabeanschluß DIO, d. h. von der Dateneingabe-/Da­ tenausgabeleitung DIO des Halbleiterspeicherbauelements von Fig. 1, ein Logiksignal auf niedrigem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und des dritten Inverters 41, 43 auf hohem Logikpegel, d. h. auf dem Pegel der internen Energieversorgungsspannung IVC. Dementsprechend sind die erste und zweite Pull-up-Einheit 44, 45 sperrend geschal­ tet, während die Pull-down-Einheit 46 leitend geschaltet ist. Der Ausgabeanschluß IO und die an den Ausgabeanschluß IO an­ geschlossene Signalleitung werden auf die Massespannung Vss heruntergezogen.

Wenn am Eingabeanschluß DIO ein Logiksignal auf hohem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und dritten Inverters 41, 43 auf niedrigem Logikpegel. Außer­ dem befindet sich das Ausgangssignal des zweiten Inverters 42 auf hohem Logikpegel, d. h. auf der internen Energieversor­ gungsspannung IVC. Daher ist die erste Pull-up-Einheit 44 in Reaktion auf das Ausgangssignal des zweiten Inverters 42, das sich auf dem Pegel der internen Energieversorgungsspannung IVC befindet, leitend geschaltet. Die Spannung am Ausgabean­ schluß IO erhält dadurch den Wert IVC-Vt, wobei mit Vt die Schwellwertspannung des NMOS-Transistors der ersten Pull-up-Ein­ heit 44 bezeichnet ist. Die zweite Pull-up-Einheit 45 wird dann in Reaktion auf das auf niedrigem Logikpegel liegende Ausgangssignal des dritten Inverters 43 leitend geschaltet, so daß sich die Spannung am Ausgabeanschluß IO auf den Pegel von IVC erhöht. Wie oben beschrieben, ist die Systemauslegung so gewählt, daß der NMOS-Transistor der ersten Pull-up-Ein­ heit 44 Hochstromfähigkeit besitzt, während der PMOS-Tran­ sistor der zweiten Pull-up-Einheit 45 eine niedrige Stromfähigkeit hat. Dementsprechend führt die erste Pull-up-Ein­ heit 44, welche die als Energieversorgungsspannung benutz­ te externe Energieversorgungsspannung EVC hat, den Strom zur Ansteuerung einer mit dem Ausgabeanschluß IO verbundenen Si­ gnalleitung zu, und die zweite Pull-up-Einheit 45, die als Energieversorgungsspannung die interne Energieversorgungs­ spannung IVC benutzt, erhöht die Spannung auf der mit dem Ausgabeanschluß IO verbundenen Signalleitung von IVC-Vt auf IVC.

Demgemäß erhöht sich die Spannung auf der mit dem Ausgabean­ schluß 10 verbundenen Signalleitung durch die erste Pull-up-Ein­ heit 44, welche die externe Energieversorgungsspannung EVC mit einem Spannungspegel höher als derjenige der internen Energieversorgungsspannung IVC benutzt, zunächst auf den Pe­ gel von IVC-Vt. Daraufhin erhöht die zweite Pull-up-Einheit 45, welche die interne Energieversorgungsspannung IVC be­ nutzt, die Spannung auf der mit dem Ausgabeanschluß IO ver­ bundenen Signalleitung von IVC-Vt auf den Pegel von IVC, so daß der Energieverbrauch aufgrund der internen Energieversor­ gungsspannung IVC sehr niedrig ist. Dies bedeutet, daß der Signalleitungstreiber von Fig. 4 mit hoher Geschwindigkeit und niedrigem Energieverbrauch arbeitet.

Fig. 5 zeigt als Schaltbild ein zweites Ausführungsbeispiel des erfindungsgemäßen Signalleitungstreibers. Das mit dieser Schaltung repräsentierte Beispiel kann speziell für den Ein­ gabe-/Ausgabeleitungs-Schreibtreiber, den Dateneingabe-/Da­ tenausgabeleitungs-Schreibtreiber und den Dateneingabe-/Da­ tenausgabeleitungs-Lesetreiber des Halbleiterspeicherbau­ elements der Fig. 1 und 2 verwendet werden, es kann aber auch zur Ansteuerung jeglicher anderer langen Signalleitung mit hoher Last dienen.

Der Signalleitungstreiber gemäß Fig. 5 beinhaltet einen er­ sten Inverter 51, einen zweiten Inverter 52, einen dritten Inverter 53, einen vierten Inverter 54, eine erste Pull-up-Ein­ heit 55, eine zweite Pull-up-Einheit 56 und eine Pull-down-Ein­ heit 57. Der erste Inverter 51 benutzt die erste Energieversorgungsspannung, d. h. eine interne Energieversor­ gungsspannung IVC, als Energieversorgungsspannung und inver­ tiert das von einem Eingangsanschluß DIO empfangene Signal. Der zweite Inverter 52 verwendet als Energieversorgungsspan­ nung die interne Energieversorgungsspannung IVC und inver­ tiert das Ausgangssignal des ersten Inverters 51. Der dritte Inverter 53 verwendet als Energieversorgungsspannung die in­ terne Energieversorgungsspannung IVC und invertiert das Aus­ gangssignal des zweiten Inverters 52. Der vierte Inverter 54 verwendet als Energieversorgungsspannung eine zweite Energie­ versorgungsspannung mit einem Spannungspegel größer als der­ jenige der internen Energieversorgungsspannung IVC, d. h. eine externe Energieversorgungsspannung EVC, und invertiert das Ausgangssignal des dritten Inverters 53. Dementsprechend schwingen die Ausgangssignale des ersten, zweiten und dritten Inverters 51, 52, 53 zwischen den Pegeln der internen Ener­ gieversorgungsspannung IVC und der Massespannung Vss, und das Ausgangssignal des vierten Inverters 54 schwingt zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung Vss. Eine oder mehrere erste Pull-up-Einheiten 55 sind zwischen die externe Energieversorgungsspannung EVC und einen Ausgangsanschluß IO eingeschleift und antworten auf das Ausgangssignal des zweiten Inverters 52, um die Spannung am Ausgangsanschluß IO hochzuziehen. Eine oder mehrere zweite Pull-up-Einheiten 56 sind zwischen die interne Energieversor­ gungsspannung IVC und den Ausgangsanschluß IO eingeschleift und antworten auf das Ausgangssignal des vierten Inverters 54, um die Spannung am Ausgangsanschluß IO hochzuziehen. Eine oder mehrere Pull-down-Einheiten 57 sind zwischen den Aus­ gangsanschluß IO und die Massespannung Vss eingeschleift und antworten auf das Ausgangssignal des ersten Inverters 51, um die Spannung am Ausgangsanschluß IO herunterzuziehen. In Fig. 5 sind eine erste Pull-up-Einheit 55 und eine zweite Pull-up-Ein­ heit 56 miteinander verbunden. Der Ausgangsanschluß IO ist mit einer langen Signalleitung hoher Last verbunden, wie die Eingabe-/Ausgabeleitung IO des Halbleiterspeicherbauelements von Fig. 1.

Sowohl der erste Inverter 51 als auch der zweite Inverter 52, der dritte Inverter 53 und der vierte Inverter 54 enthalten Invertereinheiten oder andere Logik-Gatter. Die erste Pull-up-Einheit 55 enthält einen NMOS-Transistor mit einer an die externe Energieversorgungsspannung EVC angeschlossenen Drain-Elek­ trode, einer Gate-Elektrode, an welche das Ausgangssignal des zweiten Inverters 52 angelegt ist, und einer an den Aus­ gangsanschluß IO angeschlossenen Source-Elektrode. Die zweite Pull-up-Einheit 56 enthält einen NMOS-Transistor mit einer an die interne Energieversorgungsspannung IVC angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche das Aus­ gangssignal des vierten Inverters 54, d. h. ein zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung Vss schwingendes Signal, angelegt ist, und ei­ ner an den Ausgangsanschluß IO angeschlossenen Source-Elek­ trode. Hierbei verhindert das Anlegen des Ausgangssignals des vierten Inverters 54, d. h. eines zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung Vss schwingenden Signals, an die Gate-Elektrode der zweiten Pull-up-Einheit 56 einen Spannungsabfall des NMOS-Transi­ stors. Der NMOS-Transistor der ersten Pull-up-Einheit 55 ist insbesondere so ausgelegt, daß er Hochstromfähigkeit zum Treiben der an den Ausgangsanschluß IO angeschlossenen Si­ gnalleitung besitzt, und der NMOS-Transistor der zweiten Pull-up-Einheit 56 ist so ausgelegt, daß er niedrige Stromfä­ higkeit besitzt. Im allgemeinen wird hauptsächlich durch die NMOS-Transistoren der ersten Pull-up-Einheit 55 und der zwei­ ten Pull-up-Einheit 56 Energie verbraucht. Die Pull-down-Ein­ heit 57 enthält einen NMOS-Transistor mit einer an den Ausgangsanschluß IO angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an die das Ausgangssignal des ersten Inver­ ters 51 angelegt ist, und einer an die Massespannung Vss an­ geschlossenen Source-Elektrode.

Nachfolgend wird die Betriebsweise des Signalleitungstreibers von Fig. 5 erläutert. Wenn vom Eingangsanschluß DIO, d. h. von der Dateneingabe-/Datenausgabeleitung DIO des Halbleiterspei­ cherbauelements von Fig. 1, ein Signal auf niedrigem Logikpe­ gel empfangen wird, befinden sich die Ausgangssignale des er­ sten Inverters 51 und des dritten Inverters 53 auf hohem Lo­ gikpegel, d. h. auf dem Pegel der internen Energieversorgungs­ spannung IVC. Außerdem befinden sich die Ausgangssignale des zweiten und vierten Inverters 52, 54 auf niedrigem Logikpe­ gel. Dementsprechend sind die erste Pull-up-Einheit 55 und die zweite Pull-up-Einheit 56 sperrend geschaltet, während die Pull-down-Einheit 57 leitend geschaltet ist. Der Aus­ gangsanschluß IO und die mit dem Ausgangsanschluß IO verbun­ dene Signalleitung werden auf die Massespannung Vss herunter­ gezogen.

Wenn vom Eingangsanschluß DIO ein Logiksignal auf hohem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und dritten Inverters 51, 53 auf niedrigem Logikpegel. Außer­ dem befindet sich das Ausgangssignal des zweiten Inverters 52 auf hohem Logikpegel, d. h. auf der internen Energieversor­ gungsspannung IVC, und das Ausgangssignal des vierten Inver­ ters 54 befindet sich auf hohem Logikpegel, d. h. auf der ex­ ternen Energieversorgungsspannung EVC. Dementsprechend wird die erste Pull-up-Einheit 55 in Reaktion auf das Ausgangs­ signal des zweiten Inverters 52, das sich auf der internen Energieversorgungsspannung IVC befindet, leitend geschaltet. Die Spannung am Ausgangsanschluß IO erhält hierbei den Wert IVC-Vt, wobei Vt die Schwellwertspannung des NMOS-Transistors der ersten Pull-up-Einheit 55 bezeichnet. Dann wird die zwei­ te Pull-up-Einheit 56 in Reaktion auf das Ausgangssignal des vierten Inverters 54, welches sich auf der externen Energie­ versorgungsspannung EVC befindet, leitend geschaltet, so daß die Spannung am Ausgangsanschluß IO auf IVC ansteigt. Hierbei ist der Pegel der an die Gate-Elektrode des NMOS-Transistors der zweiten Pull-up-Einheit 56 angelegten externen Energie­ versorgungsspannung EVC höher als die interne Energieversor­ gungsspannung IVC und daher höher als die Schwellenspannung des NMOS-Transistors der zweiten Pull-up-Einheit 56. Die Spannung am Ausgangsanschluß IO steigt ohne einen Spannungs­ abfall der zweiten Pull-up-Einheit 56 auf IVC an.

Wie oben erläutert, führt die erste Pull-up-Einheit 55 im Si­ gnalleitungstreiber von Fig. 5 wie beim Signalleitungstreiber von Fig. 4 den Strom zur Ansteuerung der an den Ausgangsan­ schluß IO angeschlossenen Signalleitung zu, und die zweite Pull-up-Einheit 56 erhöht die Spannung auf der an den Aus­ gangsanschluß IO angeschlossenen Signalleitung von IVC-Vt auf IVC.

Demgemäß steigt im Signalleitungstreiber von Fig. 5 die Span­ nung der an den Ausgangsanschluß IO des Signalleitungstrei­ bers angeschlossenen Signalleitung zuerst auf den Pegel von IVC-Vt durch die erste Pull-up-Einheit 55 unter Verwendung der externen Energieversorgungsspannung EVC an, die einen Spannungspegel höher als denjenigen der internen Energiever­ sorgungsspannung IVC besitzt. Dann erhöht die zweite Pull-up-Ein­ heit 56 unter Verwendung der internen Energieversorgungs­ spannung IVC die Spannung auf der an den Ausgangsanschluß IO angeschlossenen Signalleitung von IVC-Vt auf IVC, so daß der Energieverbrauch aufgrund der internen Energieversorgungs­ spannung IVC sehr gering ist. Dies bedeutet, daß der Signal­ leitungstreiber von Fig. 5 bei hoher Geschwindigkeit arbeitet und gleichzeitig einen niedrigen Energieverbrauch hat.

Fig. 6 zeigt ein Betriebsablaufdiagramm des Signallei­ tungstreibers von Fig. 4. In Fig. 6 bezeichnen das Bezugszei­ chen EVC die externe Energieversorgungsspannung, das Bezugs­ zeichen IVC die interne Energieversorgungsspannung, das Be­ zugszeichen V(DIO) ein am Eingangsanschluß DIO des Signallei­ tungstreibers empfangenes Signal, das Bezugszeichen V1(IO) ein am Ausgangsanschluß IO des Signalleitungstreibers für den Fall abgegebenes Signal, daß die zweite Pull-up-Einheit 45 oder 56 nicht im Signalleitungstreiber enthalten ist, und das Bezugszeichen V2(IO) ein am Ausgangsanschluß IO des Signal­ leitungstreibers für den Fall abgegebenes Signal, daß die zweite Pull-up-Einheit 45 oder 56 in dem Signalleitungstrei­ ber enthalten ist.

Wie aus Fig. 6 zu erkennen, steigt in dem Fall, daß die zwei­ te Pull-up-Einheit 45 oder 56 nicht in dem Signallei­ tungstreiber enthalten ist, das Signal V1(IO) durch die erste Pull-up-Einheit 44 auf IVC-Vt an. In dem Fall, in welchem die zweite Pull-up-Einheit 45 oder 56 im Signalleitungstreiber enthalten ist, steigt hingegen das Signal V2(IO) durch die erste Pull-up-Einheit 44 auf IVC-Vt und dann durch die zweite Pull-up-Einheit 45 auf IVC an.

Fig. 7 veranschaulicht den Spitzenstrom während eines Schreibvorgangs, wenn als Dateneingabe-/Datenausgabeleitungs- Schreibtreiber und Eingabe-/Ausgabeleitungs-Schreibtreiber beim Halbleiterspeicherbauelement von Fig. 1 ein herkömmli­ cher Signalleitungstreiber bzw. ein erfindungsgemäßer Signal­ leitungstreiber verwendet werden.

In Fig. 7 ist mit P1 ein Spitzenstrom der externen Energie­ versorgungsspannung EVC bezeichnet, wenn der herkömmliche Si­ gnalleitungstreiber von Fig. 3A sowohl für den Dateneingabe-/Da­ tenausgabeleitungs-Schreibtreiber 12 als auch für den Ein­ gabe-/Ausgabeleitungs-Schreibtreiber 13 des Halbleiterspei­ cherbauelementes von Fig. 1 verwendet wird. Mit P2 bzw. P3 sind jeweilige Spitzenströme der internen Energieversorgungs­ spannung IVC und der externen Energieversorgungsspannung EVC bezeichnet, wenn für den Eingabe-/Ausgabeleitungs-Schreib­ treiber 13 der erfindungsgemäße Signalleitungstreiber und für den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 der herkömmliche Signalleitungstreiber verwendet werden.

Wie aus Fig. 7 zu erkennen, ist die Summe der Spitzenströme P2 und P3, wenn der erfindungsgemäße Signalleitungstreiber verwendet wird, geringer als der Spitzenstrom P1, wenn der herkömmliche Signalleitungstreiber verwendet wird. Im erfin­ dungsgemäßen Signalleitungstreiber, in welchem die interne Energieversorgungsspannung IVC und die externe Energieversor­ gungsspannung EVC eingesetzt werden, fließen die Spitzenströ­ me P2 und P3. Im herkömmlichen Signalleitungstreiber, in wel­ chem nur die externe Energieversorgungsspannung EVC benutzt wird, fließt der Spitzenstrom P1 der externen Energieversor­ gungsspannung EVC. Die Punkte a von P1 bzw. c von P2 zeigen Spitzenströme, wenn der Dateneingabe-/Datenausgabeleitungs-Schreib­ treiber 12 die an dem Ausgangsanschluß des Dateneinga­ be-/Datenausgabeleitungs-Schreibtreibers 12 angeschlossene Dateneingabe-/Datenausgabeleitung DIO ansteuert. Die Punkte b, d und e von P1, P3 bzw. P2 zeigen Spitzenströme, wenn der Eingabe-/Ausgabeleitungs-Schreibtreiber 13 die an den Aus­ gangsanschluß des Eingabe-/Ausgabeleitungs-Schreibtreibers 13 angeschlossene Eingabe-/Ausgabeleitung IO ansteuert.

Wie oben erläutert, arbeiten die Signalleitungstreiber der Fig. 4 und 5 mit hoher Geschwindigkeit und besitzen außerdem einen geringen Energieverbrauch. Für den Fall, daß sie spezi­ ell als Dateneingabe-/Datenausgabeleitungs-Schreibtreiber, Eingabe-/Ausgabeleitungs-Schreibtreiber und/oder Dateneinga­ be-/Datenausgabeleitungs-Lesetreiber der Halbleiterspeicher­ bauelemente der Fig. 1 und 2 oder als Treibereinheit für ir­ gendeine lange Signalleitung mit hoher Last, insbesondere in einem Mehrfachbit-Halbleiterspeicherbauelement, eingesetzt werden, besitzt demgemäß das Halbleiterspeicherbauelement ei­ nen reduzierten Energieverbrauch und arbeitet mit hoher Ge­ schwindigkeit.

Zusammenfassend arbeitet der erfindungsgemäße Signallei­ tungstreiber mit hoher Geschwindigkeit und reduziertem Ener­ gieverbrauch, daher besitzt ein Halbleiterspeicherbauelement, das einen solchen Treiber verwendet, ebenfalls einen verrin­ gerten Energieverbrauch und eine hohe Betriebsgeschwindig­ keit. Es versteht sich, daß für den Fachmann zahlreiche Ände­ rungen und Modifikationen der oben beschriebenen Ausführungs­ beispiele im Rahmen der durch die Patentansprüche bestimmten Erfindung realisierbar sind.

Claims (14)

1. Signalleitungstreiber für ein Halbleiterspeicherbau­ element zur Ansteuerung einer an einen Ausgangsanschluß (10) angeschlossenen Signalleitung, mit

• - Pull-up-Mitteln (44, 45; 55, 56) zum Hochziehen der Span­ nung am Ausgangsanschluß (10) und
• - wenigstens einer Pull-down-Einheit (46; 57) zum Herunter­ ziehen der Spannung am Ausgangsanschluß auf eine Massespan­ nung (Vss) in Reaktion auf ein invertiertes Eingangssignal, wobei die Pull-down-Einheit zwischen den Ausgangsanschluß und die Massespannung eingeschleift ist,
  dadurch gekennzeichnet, daß
• - die Pull-up-Mittel wenigstens eine erste Pull-up-Einheit (44; 55) und wenigstens eine zweite Pull-up-Einheit (45; 56) beinhalten, wobei die wenigstens eine erste Pull-up-Einheit (44; 55) auf ein erstes Eingangssignal anspricht und zwischen den Ausgangsanschluß (IO) und eine zweite Energieversorgungs­ spannung (EVC) eingeschleift ist, die höher als eine erste Energieversorgungsspannung (IVC) ist, und die wenigstens eine zweite Pull-up-Einheit (45; 56) auf ein zweites Eingangs­ signal anspricht und zwischen den Ausgangsanschluß (10) und die erste Energieversorgungsspannung (IVC) eingeschleift ist.

2. Signalleitungstreiber nach Anspruch 1, weiter dadurch gekennzeichnet, daß

• - das erste Eingangssignal zwischen der ersten Energieversor­ gungsspannung (IVC) und der Massespannung (Vss) schwingt und die wenigstens eine erste Pull-up-Einheit (44; 55) den Aus­ gangsanschluß auf eine Spannung hochzieht, die gleich der er­ sten Energieversorgungsspannung (IVC) abzüglich eines vorge­ gebenen Spannungsabfalls (Vt) ist, und
• - das zweite Eingangssignal das Inverse des ersten Eingangs­ signals ist und die wenigstens eine zweite Pull-up-Einheit (45; 56) den Ausgangsanschluß auf die erste Energieversor­ gungsspannung (IVC) hochzieht.

3. Signalleitungstreiber nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, daß die Signalleitung eine Eingabe-/Aus­ gabeleitung (IO) zur Datenübertragung eines Speicherzel­ lenfeldes (14) des Halbleiterspeicherbauelementes ist.

4. Signalleitungstreiber nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, daß die wenigstens eine er­ ste Pull-up-Einheit einen NMOS-Transistor (44; 55) mit einer an die zweite Energieversorgungsspannung (EVC) angeschlosse­ nen Drain-Elektrode, einer Gate-Elektrode, an die das erste Eingangssignal angelegt ist, und einer an den Ausgangsan­ schluß (10) angeschlossenen Source-Elektrode beinhaltet.

5. Signalleitungstreiber nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, daß die wenigstens eine zweite Pull-up-Einheit einen PMOS-Transistor (45) mit einer an die erste Energieversorgungsspannung (IVC) angeschlossenen Source-Elektrode, einer Gate-Elektrode, an welche als das zweite Eingangssignal das Inverse des ersten Eingangssignals angelegt ist, und einer an den Ausgangsanschluß (10) ange­ schlossenen Drain-Elektrode beinhaltet.

6. Signalleitungstreiber nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, daß die wenigstens eine Pull-down-Einheit einen NMOS-Transistor (46; 57) mit einer an den Ausgangsanschluß (IO) angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche als das invertierte Eingangs­ signal das Inverse des ersten Eingangssignals angelegt ist, und einer an die Massespannung (Vss) angeschlossenen Source-Elektrode beinhaltet.

7. Signalleitungstreiber nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, daß die zweite Energiever­ sorgungsspannung eine von außerhalb des Halbleiterspeicher­ bauelementes empfangene, externe Energieversorgungsspannung (EVC) und die erste Energieversorgungsspannung eine durch Re­ duzieren der externen Energieversorgungsspannung in dem Halb­ leiterspeicherbauelement erhaltene, interne Energieversor­ gungsspannung (IVC) ist.

8. Signalleitungstreiber nach einem der Ansprüche 1 bis 7, weiter gekennzeichnet durch

• - einen ersten Inverter (41; 51) zum Invertieren des Ein­ gangssignals (DIO) unter Verwendung der ersten Energieversor­ gungsspannung (IVC) als Energieversorgungsspannung zur Be­ reitstellung des Inversen des Eingangssignals, auf das die wenigstens eine Pull-down-Einheit (46; 57) anspricht,
• - einen zweiten Inverter (42; 52) zur Invertierung des Aus­ gangssignals des ersten Inverters unter Verwendung der ersten Energieversorgungsspannung (IVC) als Energieversorgungsspan­ nung, wobei das Ausgangssignal des zweiten Inverters das er­ ste Eingangssignal für die wenigstens eine erste Pull-up-Einheit (44; 55) bildet, und
• - einen dritten Inverter (43; 53) zur Invertierung des Aus­ gangssignals des zweiten Inverters unter Verwendung der er­ sten Energieversorgungsspannung (IVC) als Energieversorgungs­ spannung.

9. Signalleitungstreiber nach Anspruch 8, weiter dadurch gekennzeichnet, daß das Ausgangssignal des dritten Inverters (43) das zweite Eingangssignal bildet, auf das die wenigstens eine zweite Pull-up-Einheit (45) anspricht.

10. Signalleitungstreiber nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, daß das zweite Eingangs­ signal, auf die wenigstens eine zweite Pull-up-Einheit (56) anspricht, zwischen der Massespannung (Vss) und einer gegen­ über der ersten Energieversorgungsspannung (IVC) höheren Spannung schwingt.

11. Signalleitungstreiber nach Anspruch 10, weiter dadurch gekennzeichnet, daß die gegenüber der ersten Energieversor­ gungsspannung (IVC) höhere Spannung des zweiten Eingangs­ signals gleich der zweiten Energieversorgungsspannung (EVC) ist.

12. Signalleitungstreiber nach Anspruch 10 oder 11, weiter dadurch gekennzeichnet, daß die wenigstens eine zweite Pull-up-Einheit einen NMOS-Transistor (56) mit einer an die erste Energieversorgungsspannung (IVC) angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche das zweite Ein­ gangssignal angelegt ist, und einer an den Ausgangsanschluß (10) angeschlossenen Source-Elektrode beinhaltet.

13. Signalleitungstreiber nach einem der Ansprüche 8 bis 12, weiter gekennzeichnet durch einen vierten Inverter (54) zur Invertierung des Ausgangssignals des dritten Inverters (53) unter Verwendung einer gegenüber der ersten Energiever­ sorgungsspannung (IVC) höheren zweiten Energieversorgungs­ spannung (EVC) als Energieversorgungsspannung, wobei das Aus­ gangssignal des vierten Inverters das zweite Eingangssignal bildet, auf welches die wenigstens eine zweite Pull-up-Einheit (56) anspricht.

14. Halbleiterspeicherbauelement mit

• - einem Eingabepuffer (11), der von außen ein Eingangssignal (DQ) empfängt und das Eingangssignal puffert,
• - einem Dateneingabe-/Datenausgabeleitungs-Schreibtreiber (12), der das Ausgangssignal des Eingabepuffers empfängt, um eine Dateneingabe-/Datenausgabeleitung (DIO) anzusteuern,
• - einem Eingabe-/Ausgabeleitungs-Schreibtreiber (13), der ein über die Dateneingabe-/Datenausgabeleitung übertragenes Si­ gnal empfängt, um eine Eingabe-/Ausgabeleitung (10) anzusteu­ ern,
• - einem Speicherzellenfeld (14, 21) zur Speicherung von über die Eingabe-/Ausgabeleitung übertragenen Daten,
• - einem Dateneingabe-/Datenausgabeleitungs-Lesetreiber (22), der vom Speicherzellenfeld übertragene Daten empfängt, um die Dateneingabe-/Datenausgabeleitung (DIO) anzusteuern, und
• - einem Ausgabepuffer (24), der ein über die Dateneingabe-/Da­ tenausgabeleitung übertragenes Signal empfängt, das empfan­ gene Signal puffert und das gepufferte Signal nach außen ab­ gibt,
  dadurch gekennzeichnet, daß
• - der Dateneingabe-/Datenausgabeleitungs-Schreibtreiber (12) und/oder der Eingabe-/Ausgabeleitungs-Schreibtreiber (13) und/oder der Dateneingabe-/Datenausgabeleitungs-Lesetreiber (22) von einem Signalleitungstreiber nach einem der Ansprüche 1 bis 13 gebildet ist.