DE19809073A1 - Chipmodul und Verfahren zur Herstellung einer Chipkarte - Google Patents

Chipmodul und Verfahren zur Herstellung einer Chipkarte

Info

Publication number
DE19809073A1
DE19809073A1 DE1998109073 DE19809073A DE19809073A1 DE 19809073 A1 DE19809073 A1 DE 19809073A1 DE 1998109073 DE1998109073 DE 1998109073 DE 19809073 A DE19809073 A DE 19809073A DE 19809073 A1 DE19809073 A1 DE 19809073A1
Authority
DE
Germany
Prior art keywords
chip
carrier element
conductor tracks
chip module
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998109073
Other languages
English (en)
Inventor
Ralf Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemia Germany GmbH
Original Assignee
Orga Kartensysteme GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Orga Kartensysteme GmbH filed Critical Orga Kartensysteme GmbH
Priority to DE1998109073 priority Critical patent/DE19809073A1/de
Publication of DE19809073A1 publication Critical patent/DE19809073A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Die Erfindung bezieht sich auf ein Chipmodul für eine Chipkarte und ein Verfahren zur Herstellung einer Chipkarte. Das Chipmodul besteht aus DOLLAR A - einem Chipelement (1, 15) mit Anschlußpunkten, DOLLAR A - einem mit dem Chipelement (1, 15) verbindbaren Trägerelement (2), wobei das Trägerelement (2) auf einer dem Chipelement abgewandten Oberseite (4) mehrere Kontaktflächen (5, 5', 5'') mit dazugehörigen Durchbrüchen (6) aufweist und daß DOLLAR A - Mittel vorgesehen sind zur Herstellung einer elektrisch leitenden Verbindung zwischen den jeweiligen Anschlußpunkten (7, 7', 7'') des Chipelements (1, 15) und den zugehörigen Kontaktflächen (5, 5', 5''), wobei zwischen den Anschlußpunkten (7, 7', 7'') des Chipelements (1, 15) und den korrespondierenden Durchbrüchen (6) eine elektrisch leitende Verbindung ausgebildet ist, die sich im wesentlichen in einer zu dem Trägerelement (2) parallelen Ebene erstreckt.

Description

Die Erfindung betrifft ein Chipmodul und ein Verfahren zur Herstellung einer Chipkarte nach dem Oberbegriff des Patent­ anspruchs 1 bzw. Patentanspruchs 10.
Aus der DE 39 17 707 A1 ist ein Chipmodul und ein Verfahren zur Herstellung einer Chipkarte bekannt, bei dem ein Chipele­ ment mittels Höcker direkt auf eine Rückseite einer auf einer dem Chipelement abgewandten Oberseite eines Trägerelements angeordneten Kontaktfläche aufgesetzt ist. Nachteilig an der bekannten Montiertechnik ist, daß die Ausbildung des Trägere­ lements, insbesondere die zur Kontaktierung des Chipelements mit den Kontaktflächen erforderlichen Durchbrüche des Trä­ gerelements, an die Lage der korrespondierenden Anschlußpunk­ ten des jeweiligen Chipelements angepaßt sein müssen. Dies erfordert für unterschiedliche Chipelementtypen ein Ändern des Layouts des Tragerelements.
Aufgabe der Erfindung ist es daher, ein ein Chipmodul und ein Verfahren zur Herstellung einer Chipkarte anzugeben, so daß auf einfache Weise eine flache Form des Chipmoduls gewährlei­ stet ist und daß eine Anpassung der elektrischen Verbindung zwischen den Kontaktflächen und dem Chipelement an einen Chip­ elementtyp ermöglicht wird.
Zur Lösung dieser Aufgabe weist die Erfindung die Merkmale des Patentanspruchs 1 und 10 auf.
Der besondere Vorteil der Erfindung besteht darin, daß eine elektrisch leitende Verbindung in einer Ebene zwischen dem Trägerelement und dem Chipelement aufgebracht wird, die in Abhängigkeit von dem vorgegebenen Typ des Chipelements eine elektrische Verbindung herstellt zwischen den jeweiligen Kon­ taktflächen des Trägerelements und den Anschlußpunkten des Chipelements. Hierdurch können nachträglich die Kontaktie­ rungswege des Trägerelements geändert werden, wobei standar­ disierte, mit einem gleichen Layout versehene Trägerelemente verwendet werden können. Damit kann eine elektrische Anbin­ dung an eine Vielzahl von Chiptypen realisiert werden. Zu­ sätzlich ist das standardisierte Trägerelement bei fehlender elektrisch leitender Verbindung dazu geeignet, nach der her­ kömmlichen Bondiertechnik durch Drähte mit dem Chipelement verbunden zu werden.
Grundgedanke der Erfindung ist es, nachträglich durch den Verlauf der leitenden Verbindung, vorzugsweise auf dem Trä­ gerelement, eine elektrische Anpassung des Trägerelements an unterschiedliche Typen von Chipelementen zu erzielen, so daß ein standardisiertes Trägerelement flexibel für unterschied­ liche Typen von Chipelemente einsetzbar ist.
Nach einer Ausgestaltung der Erfindung werden die Leiterbah­ nen auf der dem Chipelement zugekehrten Unterseite des Trä­ gerelements durch Bedrucken aufgebracht. Hierdurch kann auf einfache herstellungstechnische Weise eine Leiteranbindung des Trägerelements an das Chipelement erzielt werden.
Nach einer Weiterbildung der Erfindung kann das Chipelement als Versteifungskörper mit auf der Oberfläche desselben ange­ ordneten Anschlußpunkten ausgebildet sein, in dem ein Chip mit Anschlüssen eingefaßt ist, wobei zwischen den Anschlüssen des Chips und den Anschlußpunkten des Versteifungskörpers ei­ ne elektrisch leitende Verbindung vorgesehen ist. Hierdurch wird ein vor mechanischer Beanspruchung geschützter Chip zur Montage bereitgestellt, wobei die Anschlußpunkte vorzugsweise fest vorgegeben sind. Die Herstellung eines Chipmoduls läßt sich somit auf einfache Weise nur durch an die Anbindungs­ stellen der Kontaktflächen und des Chipelements angepaßten Verlauf der Leiterbahnen verwirklichen, so daß wie oben be­ schrieben ein beliebiges Layout eines Trägerelements mit ei­ nem beliebigen Layout eines Chipelements elektrisch verbunden werden kann.
Weitere Vorteile der Erfindung ergeben sich aus den weiteren Unteransprüchen.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher beschrieben.
Es zeigen:
Fig. 1 eine perspektivische Darstellung eines Chipmoduls in unterschiedlichen Herstellungsphasen,
Fig. 2 einen Querschnitt durch das Chipmodul entlang der Linie II-II in Fig. 1 und
Fig. 3 eine alternative Ausführungsform eines in Fig. 1 und 2 dargestellten Chipelements.
Das in Fig. 1 und 2 dargestellte Chipmodul wird üblicherwei­ se in eine Aussparung einer nicht dargestellten Chipkarte eingesetzt und stoffschlüssig mit dieser verbunden. Solche Chipkarten sind in ihrer Dimension genormt und haben etwa ei­ ne Dicke von 0,65 mm.
Das Chipmodul wird gebildet durch ein Chipelement 1, das auf einer ersten Seite eines Trägerelements 2 mit demselben ver­ bunden ist. Diese Seite bildet im eingebauten Zustand des Chipmoduls eine Unterseite 3 des Trägerelements 2. Auf einer dem Chipelement 1 abgewandten Seite, nämlich einer Oberseite 4 des Trägerelements 2, sind Kontaktflächen 5 angeordnet. Die Kontaktfläche 5 weisen jeweils eine Goldbeschichtung auf und bilden zusammen ein Kontaktfeld der Chipkarte.
In einem Bereich der jeweiligen Kontaktfläche 5 weist das Trägerelement 2 Durchbrüche 6 auf zur elektrischen Anbindung der Kontaktfläche 5 an korrespondierende Anschlußpunkte 7 des Chipelements 1. Die Anschlußpunkte 7 sind auf einer dem Trä­ gerelement 2 zugekehrten Seite des Chipelements 1 angeordnet.
Wie insbesondere aus Fig. 2 zu ersehen ist, erstreckt sich ein elektrische Verbindung als eine Anzahl von Leiterbahnen 8, die sich in einer Ebene zwischen dem Trägerelement 2 und dem Chipelement 1 erstrecken, und zwar im wesentlichen in Querrichtung 9 des Chipmoduls. Somit verbindet die Leiterbahn 8' die Kontaktfläche 5, mit dem korrespondierenden Anschluß­ punkt 7', die Leiterbahn 8'' die Kontaktfläche 5'' mit dem korrespondierenden Anschlußpunkt 7'' etc. Die Leiterbahnen 8 weisen vorzugsweise jeweils an ihren Enden Leitpunkte 10 auf, die eine sichere elektrische Kontaktierung zu den jeweiligen Kontaktflächen 5 bzw. den Anschlußpunkten 7 gewährleisten. Das dem Trägerelement 2 zugewandte Ende der Leiterbahn 8 weist einen Leitpunkt 10 auf, der sich innerhalb des Durch­ bruchs 6 erstreckt zur sicheren Kontaktierung an auf der dem Trägerelement 2 zugekehrten Rückseite der Kontaktfläche 5 an­ geordneten elektrischen Anschlusses desselben.
Nach einer bevorzugten Ausführungsform werden die Leiterbah­ nen 8 durch Bedrucken, insbesondere durch Siebdruck eines elektrisch leitfähigen Lacks, auf das als flexible Folie und aus einem thermoplastischen Kunststoff bestehende Trägerele­ ment 2 aufgebracht.
Alternativ können die Leiterbahnen 8 durch Auftragen einer Lotpaste in mittels einer Maske gebildeten Aussparungen auf das Trägerelement 2 aufgebracht werden.
Darüber hinaus sind weitere Beschichtungsverfahren anwendbar, die ermöglichen, auf einem standardisierten, mit Kontaktflä­ chen 5 versehenen Trägerelement 2 leitende Verbindungen auf­ zubringen, ohne daß das Trägerelement 2 in seinem mechani­ schen oder chemischen Eigenschaften beeinträchtigt wird.
Durch die Ausbildung von Leiterbahnen wird es ermöglicht, daß sich die Durchbrüche 6 in einer Ebene erstrecken können, die in Querrichtung 9 des Trägerelements 2 über den Rand des Chi­ pelements 1 hinausragt. Auf diese Weise ist eine flexible elektrische Anbindung des Trägerelements 2 an das Chipelement 1 erzielbar.
Die mechanische Verbindung zwischen dem Trägerelement 2 und dem Chipelement 1 wird durch einen zwischen den Leiterbahnen 8 auf das Trägerelement 2 aufgebrachte Klebschicht 11 ver­ wirklicht. Danach ist das fertige Chipmodul in die Ausnehmung der Chipkarte einsetzbar.
Alternativ können die Leiterbahnen 8 auch auf einer aus Kunststoff bestehenden Zwischenschicht aufgebracht sein, bei­ spielsweise durch Aufätzen einer leitenden Beschichtung. An den entsprechenden Anschlüssen des Trägerelements 2 einer­ seits und des Chipelements 1 andererseits weist diese Zwi­ schenschicht Durchbrüche auf, die eine entsprechende elektri­ sche Kontaktierung ermögliche. Diese Ausführungsform hat den Vorteil, daß das Trägerelement 2 nicht zusätlich beansprucht wird.
Nach einer Ausführungsform des Chipelements gemäß Fig. 3 ist ein Chipelement 15 als Versteifungskörper 16 ausgebildet, der an den gleichen Stellen wie das Chipelement 1 auf der dem Trägerelement 2 zugekehrten Seite Anschlußpunkte 17 aufweist. Der Versteifungskörper 16 besteht aus einem Kunststoffmateri­ al, in dem ein Chip 18 eingefaßt ist. Der Chip 18 weist An­ schlüsse 19 auf, die mittels Leiter 20 elektrisch mit den An­ schlußpunkten 17 verbunden sind. Vorzugsweise wird der Ver­ steifungskörper 16 durch Umspritzen des Chips 18 gebildet und stellt einen Schutz des Chips 18 vor mechanischer, thermi­ scher bzw. chemischer Beanspruchung dar.

Claims (13)

1. Chipmodul für eine Chipkarte bestehend aus
  • - einem Chipelement (1, 15) mit Anschlußpunkten,
  • - einem mit dem Chipelement (1, 15) verbindbaren Trägerele­ ment (2), wobei das Trägerelement (2) auf einer dem Chipele­ ment abgewandten Oberseite (4) mehrere Kontaktflächen (5, 5', 5'') mit dazugehörigen Durchbrüchen (6) aufweist und daß
  • - Mittel vorgesehen sind zur Herstellung einer elektrisch leitenden Verbindung zwischen den jeweiligen Anschlußpunkten (7, 7', 7'') des Chipelements (1, 15) und den zugehörigen Kontaktflächen (5, 5', 5''), dadurch gekennzeichnet, daß zwischen den Anschlußpunkten (7, 7', 7'') des Chipelement (1, 15) und den korrespondierenden Durchbrüchen (6) eine elektrisch leitende Verbindung ausge­ bildet ist, die sich im wesentlichen in einer zu dem Trägere­ lement (2) parallelen Ebene erstreckt.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die elektrisch leitende Verbindung als ein Mehrzahl von Lei­ terbahnen (8, 8', 8'') ausgebildet ist, die sich jeweils im wesentlichen in einer Querrichtung (9) des Chipmoduls von au­ ßenliegenden Durchbrüchen (6) des Trägerelements (2) zu in­ nenliegenden Anschlußpunkten (7, 7', 7'') des Chipelements (1, 15) erstrecken.
3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß sich die Leiterbahnen (10) auf einer dem Chipelement (1, 15) zugewandten Unterseite (3) des Trägerelements (2) zwischen den Anschlußpunkten (7, 7', 7'') des Chipelements (1, 15) und den korrespondierenden Durchbrüchen (6) erstrecken.
4. Chipmodul nach einem der Ansprüche 1 bis 3, dadurch ge­ kennzeichnet, daß sich ein Ende der Leiterbahn (8, 8', 8'') innerhalb eines Durchbruchs (6) erstreckt zur elektrischen Anbindung an eine Rückseite der auf der Oberseite (4) des Trägerelements (2) angeordneten Kontaktfläche (5, 5', 5'').
5. Chipmodul nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Leiterbahnen (8, 8', 8'') auf das Trä­ gerelement (2) aufdruckbar sind.
6. Chipmodul nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß die Leiterbahnen (8, 8', 8'') durch Auf­ schmelzen einer Lotpaste auf das Trägerelement (2) aufbring­ bar sind.
7. Chipmodul nach einem der Ansprüche 1 bis 6, dadurch ge­ kennzeichnet, daß das Chipelement (15) als Versteifungskörper (16) mit auf der Oberfläche desselben angeordneten Anschluß­ punkten (17) ausgebildet ist, in dem ein Chip (18) mit An­ schlüssen (19) eingefaßt ist, und daß zwischen den Anschlüs­ sen (19) des Chips (18) und den Anschlußpunkten (17) des Ver­ steifungskörpers (16) eine elektrisch leitende Verbindung vorgesehen ist.
8. Chipmodul nach einem der Ansprüche 1 bis 7, dadurch ge­ kennzeichnet, daß das Trägerelement (2) als flexible Träger­ folie ausgebildet ist.
9. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß die Leiterbahnen (8, 8', 8'') auf einer Zwischen­ schicht angebracht sind, die sich lagerichtig zwischen dem Trägerelement (2) und dem Chipelement (1, 15) erstreckt.
10. Verfahren zur Herstellung einer Chipkarte, bei dem ein Trägerelement in eine Ausnehmung der Chipkarte eingesetzt wird, wobei zum einen auf einer Oberseite des Trägerelements korrespondierend zu Durchbrüchen des Trägerelements äußere Kontaktflächen aufgebracht werden und zum anderen an einer Unterseite des Trägerelements ein Chipelement befestigt wird, dadurch gekennzeichnet, daß auf der Unterseite (3) des Trä­ gerelements (2) Leiterbahnen (8, 8', 8'') aufgebracht werden, die eine elektrisch leitende Verbindung von den Anschlußpunk­ ten (7, 7', 7'') des Chipelements (1, 15) zu den korrespon­ dierenden Durchbrüchen (6) herstellen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Leiterbahnen (8, 8', 8'') auf die Unterseite (3) des Trä­ gerelements (2) aufgedruckt werden.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeich­ net, daß die Leiterbahnen (8, 8', 8'') durch Auftragen einer Lotpaste in mittels einer Maske gebildeten Aussparungen an­ gebracht werden.
13. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeich­ net, daß die Leiterbahnen (8, 8', 8'') mittels Siebdruck ei­ nes leitfähigen Lacks auf die Unterseite (3) des Trägerele­ ments (2) aufgebracht werden.
DE1998109073 1998-03-04 1998-03-04 Chipmodul und Verfahren zur Herstellung einer Chipkarte Withdrawn DE19809073A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998109073 DE19809073A1 (de) 1998-03-04 1998-03-04 Chipmodul und Verfahren zur Herstellung einer Chipkarte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998109073 DE19809073A1 (de) 1998-03-04 1998-03-04 Chipmodul und Verfahren zur Herstellung einer Chipkarte

Publications (1)

Publication Number Publication Date
DE19809073A1 true DE19809073A1 (de) 1999-09-16

Family

ID=7859581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998109073 Withdrawn DE19809073A1 (de) 1998-03-04 1998-03-04 Chipmodul und Verfahren zur Herstellung einer Chipkarte

Country Status (1)

Country Link
DE (1) DE19809073A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014299A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE10137346A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Chipelement und Verfahren zu dessen Herstellung
DE10239081A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung
FR2880160A1 (fr) * 2004-12-28 2006-06-30 K Sa As Module electronique double face pour carte a puce hybride
WO2013171314A1 (fr) * 2012-05-16 2013-11-21 Nagraid S.A. Procede de fabrication d'une carte electronique ayant un connecteur externe et un tel connecteur externe
US9247643B2 (en) 2010-12-07 2016-01-26 Nagravision S.A. Electronic card having an external connector

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3624852A1 (de) * 1986-01-10 1987-07-16 Orga Druck Gmbh Elektronische daten- und/oder programmtraeger und verfahren zu seiner herstellung
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
EP0307773A1 (de) * 1987-09-14 1989-03-22 EM Microelectronic-Marin SA Verfahren zur Herstellung elektronischer Module, insbesondere für Informationskarten
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Ｉｃカード用モジュール
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
DE3624852A1 (de) * 1986-01-10 1987-07-16 Orga Druck Gmbh Elektronische daten- und/oder programmtraeger und verfahren zu seiner herstellung
EP0307773A1 (de) * 1987-09-14 1989-03-22 EM Microelectronic-Marin SA Verfahren zur Herstellung elektronischer Module, insbesondere für Informationskarten
US5255430A (en) * 1992-10-08 1993-10-26 Atmel Corporation Method of assembling a module for a smart card
JPH0863567A (ja) * 1994-08-19 1996-03-08 Citizen Watch Co Ltd Ｉｃカード用モジュール
DE19541072A1 (de) * 1995-11-03 1997-05-07 Siemens Ag Chipmodul

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014299B4 (de) * 2000-03-23 2005-12-01 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
DE10014299A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE10137346A1 (de) * 2001-07-31 2003-02-27 Infineon Technologies Ag Chipelement und Verfahren zu dessen Herstellung
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
DE10239081A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung
US6905954B2 (en) 2002-08-26 2005-06-14 Infineon Technologies Ag Method for producing a semiconductor device and corresponding semiconductor device
FR2880160A1 (fr) * 2004-12-28 2006-06-30 K Sa As Module electronique double face pour carte a puce hybride
WO2006070140A1 (fr) * 2004-12-28 2006-07-06 Ask S.A. Module electronique double face pour carte a puce hybride
US9247643B2 (en) 2010-12-07 2016-01-26 Nagravision S.A. Electronic card having an external connector
US9684863B2 (en) 2010-12-07 2017-06-20 Nagravision S.A. Electronic card having an external connector
WO2013171314A1 (fr) * 2012-05-16 2013-11-21 Nagraid S.A. Procede de fabrication d'une carte electronique ayant un connecteur externe et un tel connecteur externe
US9367789B2 (en) 2012-05-16 2016-06-14 Nagravision S.A. Process for the production of an electronic card having an external connector and such an external connector
US10064290B2 (en) 2012-05-16 2018-08-28 Nagravision S.A. Process for the production of an electronic card having an external connector and such an external connector

Similar Documents

Publication Publication Date Title
EP0843358B1 (de) Elektronikmodul in Flachbauweise und Chipkarte
DE3535791C2 (de)
DE19534480C2 (de) IC-Kartenmodul zur Herstellung einer IC-Karte sowie IC-Karte mit einem IC-Kartenmodul
DE68910385T2 (de) Herstellungsverfahren einer elektronischen Speicherkarte und elektronische Speicherkarte, die nach diesem Verfahren hergestellt ist.
DE2532421A1 (de) Optische anzeige
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE19500655B4 (de) Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE2306288A1 (de) Traeger fuer integrierte schaltungen
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE19809073A1 (de) Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE4417670A1 (de) Verbessertes TAB-Band
DE2453419A1 (de) Elektronische mikroelementbaugruppe
DE3877550T2 (de) Verfahren zum befestigen eines elektronischen bausteins und seiner kontakte auf einen traeger.
DE10200569A1 (de) Chipkarte und Herstellungsverfahren
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten
DE4332927C2 (de) Piezo-Schaltelement
DE68914214T2 (de) Zusammenbau- und Packungsverfahren eines Sensorelementes.
DE3036439C2 (de) Verfahren zur Herstellung eines Rückseitenkontaktes bei filmmontierten integrierten Schaltkreisen
DE10358423B4 (de) Modulbrücken für Smart Labels
EP2302987B1 (de) Integration von SMD-Bauteilen in ein IC-Gehäuse
DE19733777C2 (de) Modul und Verfahren zur Herstellung eines Moduls sowie eine Chipkarte
CH686462A5 (de) Elektronikmodul und Chip-Karte.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal