DE19800578C2 - Pegelschieber - Google Patents
PegelschieberInfo
- Publication number
- DE19800578C2 DE19800578C2 DE19800578A DE19800578A DE19800578C2 DE 19800578 C2 DE19800578 C2 DE 19800578C2 DE 19800578 A DE19800578 A DE 19800578A DE 19800578 A DE19800578 A DE 19800578A DE 19800578 C2 DE19800578 C2 DE 19800578C2
- Authority
- DE
- Germany
- Prior art keywords
- nmos transistor
- volts
- transistor
- pmos transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen von einer Schwel
lenspannungsänderung unabhängigen Pegelschieber, und insbesondere
auf einen von einer Schwellenspannungsänderung unabhängigen Pegel
schieber, der in der Lage ist, Eingangssignale von 0 Volt und
5 Volt in Signale von -10 Volt bzw. 10 Volt zu ändern, ohne eine
zusätzliche Spannung und ein invertiertes Signal zu verwenden,
selbst wenn eine Schwellenspannung eines NMOS-Transistors 4 Volt
beträgt.
Wie in Fig. 1 dargestellt ist, umfaßt der herkömmliche Pegel
schieber einen PMOS-Transistor 1 und einen NMOS-Transistor 2, die
in Reihe zwischen einer Versorgungsspannung VDD und einer Masse
spannung VSS liegen, sowie einen PMOS-Transistor 3 und einen
NMOS-Transistor 4, die mit dem PMOS-Transistor 1 und dem NMOS-
Transistor 2 in einer Verriegelungsform verbunden sind und in
Reihe zwischen der Versorgungsspannung VDD und der Massespannung
VSS liegen.
Gate des PMOS-Transistors 1 ist mit einem Ausgangsanschluß Vout
verbunden, und Gate des PMOS-Transistors 3 ist mit Drain des
NMOS-Transistors 2 verbunden. Zusätzlich ist Gate des NMOS-
Transistors 2 angeschlossen, um ein Eingangssignal Vin zu emp
fangen, und Gate des NMOS-Transistors 4 ist verbunden, um ein
durch einen Inverter IN invertiertes Eingangssignal/Vin aufzu
nehmen.
Der Betrieb des herkömmlichen Pegelschiebers wird im folgenden
anhand der begleitenden Zeichnungen beschrieben.
Wenn zunächst ein 5-Volt-Signal eingespeist wird, so werden der
NMOS-Transistor 2 und der PMOS-Transistor 3 eingeschaltet, und
der PMOS-Transistor 1 und der NMOS-Transistor 4 werden
ausgeschaltet, wodurch ein Hochpegelsignal Vout über den
Ausgangsanschluß ausgegeben wird.
Wenn zusätzlich ein 0-Volt-Signal Vin eingespeist wird, so werden
der NMOS-Transistor 4 und der PMOS-Transistor 1 eingeschaltet,
und der NMOS-Transistor 2 und der PMOS-Transistor 3 werden aus
geschaltet, wodurch ein Niederpegelsignal Vout durch den Aus
gangsanschluß abgegeben wird.
In dem herkömmlichen Pegelschieber wird das Eingangssignal durch
den Inverter IN invertiert, und sodann wird das invertierte
Signal mit einem Eingangssignal Vin verglichen.
Wenn der oben beschriebene Pegelschieber mittels eines polykri
stallinen Silicium-Dünnfilmtransistors (Poly-Si-TFT) hergestellt
wird, werden, um das invertierte Signal zu erzeugen, zusätzliche
Spannungen von 0 Volt und 5 Volt in eine Schaltungstafel einge
geben, und wenn die Schwellenspannung des NMOS-Transistors etwa
4 Volt überschreitet, so wird der NMOS-Transistor 2 nicht ein
geschaltet, so daß der Pegelschieber nicht arbeitet.
Zusätzlich sollte in einem Zustand, in welchem die Schwellenspan
nung stark schwankt, eine Spannung außerdem in Ergänzung zu der
Spannung vorgesehen sein, die 0 Volt und 5 Volt anlegt. Daher ist
die Anzahl der Eingangskissen der Schaltungstafel erhöht, und es
sollte zusätzlich eine Spannungsversorgungsschaltung vorgesehen
werden.
Aus US-5,378,943 ist ein Pegelschieber bekannt, bei dem ein Eingangsinverter über
einen Eingangsanschluß ein Eingangssignal erhält und über zwei Ausgangsanschlüsse
zwei Ausgangssignale ausgibt. Der Inverter umfaßt einen ersten PFET-Transistor, ein
Übertragungsgatter und einen ersten NFET-Transistor, die zwischen zwei Versor
gungsspannungen in dieser Reihenfolge in Reihe geschaltet sind. Das Übertragungs
gatter besteht aus einem NFET-Transistor. Der Drain-Anschluß des ersten PFET-
Transistors und das Gate des NFET-Transistors des Übertragungsgatters sind mit
einem der Ausgangsanschlüsse verbunden. Die Gates der ersten PFET- und NFET-
Transistoren sind mit dem Eingangsanschluß verbunden. Der Drain-Anschluß des
ersten NFET-Transistors und der Source-Anschluß des NFET-Transistors des Übertra
gungsgatters sind mit dem anderen Ausgangsanschluß verbunden.
Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, einen
von einer Schwellenspannungsänderung unabhängigen Pegelschieber
vorzusehen, der die oben erwähnten, beim Stand der Technik auf
tretenden Probleme überwindet; außerdem soll ein von einer
Änderung einer Schwellenspannung unabhängiger Pegelschieber ange
geben werden, der Eingangssignale von etwa 0 Volt und 5 Volt in
Signale von -10 Volt bzw. 10 Volt zu ändern vermag, ohne eine
zusätzliche Spannung und ein invertiertes Signal zu verwenden,
selbst wenn eine Schwellenspannung eines NMOS-Transistors 4 Volt
beträgt.
Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung einen
Pegelschieber mit den Merkmalen des Patentanspruches 1.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 ein Schaltungsdiagramm, das einen herkömmlichen Pegel
schieber veranschaulicht,
Fig. 2 ein Schaltungsdiagramm, das einen Pegelschieber gemäß der
vorliegenden Erfindung veranschaulicht,
Fig. 3 ein Schaltungsdiagramm, das einen 2-Pegel-Ausgangsinver
ter von Fig. 2 veranschaulicht,
Fig. 4 Wellenformdiagramme von Signalen von Bauelementen der
Fig. 3,
Fig. 5 ein Schaltungsdiagramm, das einen 2-Pegel-Eingangsinver
ter von Fig. 2 veranschaulicht,
Fig. 6 Wellenformdiagramme von Signalen von Bauelementen, wenn
der Absolutwert einer Schwellenspannung 7 Volt in der Schaltung
von Fig. 5 überschreitet, und
Fig. 7 Wellenformdiagramme von Signalen von Bauelementen der
Schaltung von Fig. 2.
Wie in Fig. 2 gezeigt ist, umfaßt der erfindungsgemäße, von
einer Schwellenspannungsänderung unabhängige Pegelschieber einen
2-Pegel-Ausgangsinverter 10 zum Erzeugen von 2-Pegel-Ausgangs
signalen abhängig von Eingangssignalen Vin von 0 Volt und 5 Volt,
einen 2-Pegel-Eingangsinverter 20 zum getrennten Ansteuern des
PMOS-Transistors und des NMOS-Transistors abhängig von Ausgangs
signalen out_H und out_L von dem 2-Pegel-Ausgangsinverter 10 und
zum Ausgeben von Signalen out1 von -8 Volt und 8 Volt, wenn der
Absolutwert der Schwellenspannung 7 Volt überschreitet, einen
Inverter 30 zum Ändern des Ausgangssignales out1 von dem 2-Pegel-
Eingangsinverter 20 in Ausgangssignale out2 von -10 Volt und
10 Volt und einen Inverter 40 zum Invertieren des Ausgangssigna
les out2 von dem Inverter 30.
Wie in Fig. 3 gezeigt ist, umfaßt der 2-Pegel-Ausgangsinverter
10 einen PMOS-Transistor P1, der in Reihe zwischen einem Versor
gungsanschluß von 10 Volt und einem Versorgungsanschluß von
-10 Volt liegt, ein Übertragungsgatter TG, das aus einem NMOS-
Transistor N1 und einem PMOS-Transistor P2 besteht, und einen
NMOS-Transistor N2.
Zusätzlich ist ein Ausgangsanschluß 21 zwischen dem PMOS-Tran
sistor P1 und dem Übertragungsgatter TG angeschlossen, und ein
Ausgangsanschluß 22 ist zwischen dem Übertragungsgatter TG und
dem NMOS-Transistor N2 angeschlossen, und die Gates des PMOS-
Transistors P1 und des NMOS-Transistors N1 sind gemeinsam mit dem
Eingangsanschluß verbunden, während die Gates des PMOS-Transi
stors P2 und des NMOS-Transistors N2 gemeinsam mit dem Ausgangs
anschluß 22 verbunden sind.
Wie in Fig. 5 gezeigt ist, liegt der 2-Pegel-Eingangainverter 20
in Reihe zwischen dem Versorgungsanschluß von 10 Volt und dem
Versorgungsanschluß von -10 Volt und umfaßt einen PMOS-Transistor
P3 und einen NMOS-Transistor N3, deren Gates jeweils mit dem
Ausgangssignal out_H bzw. out_L von dem 2-Pegel-Ausgangsinverter
10 beaufschlagt sind.
Wie in Fig. 2 gezeigt ist, liegt der Inverter 30 in Reihe zwi
schen dem Versorgungsanschluß von 10 Volt und dem Versorgungs
anschluß von -10 Volt und umfaßt einen PMOS-Transistor P4 und
einen NMOS-Transistor N4, deren Gates jeweils mit dem Ausgangs
signal out1 von dem 2-Pegel-Eingangsinverter 20 beaufschlagt
sind, und ein Inverter 40 liegt in Reihe zwischen dem Versorgungs
anschluß von 10 Volt und dem Versorgungsanschluß von -10 Volt und
umfaßt einen PMOS-Transistor PS und einen NMOS-Transistor N5,
deren Gates gemeinsam mit einem Ausgangssignal out2 von dem
Inverter 30 beaufschlagt sind.
Der Betrieb des von einer Schwellenspannungsänderung unabhängigen
Pegelschiebers gemäß der vorliegenden Erfindung wird im folgenden
erläutert.
Wenn zunächst ein 0-Volt-Signal Vin angelegt wird, wird der PMOS-
Transistor P1 des 2-Pegel-Ausgangsinverters 10 eingeschaltet, und
der NMOS-Transistor N1 wird ausgeschaltet, wodurch der PMOS-Tran
sistor P2 und der NMOS-Transistor N2 die Spannung verteilen.
Wenn zusätzlich ein 5-Volt-Signal Vin eingespeist wird, so wird
der NMOS-Transistor N1 eingeschaltet, und der PMOS-Transistor P1
wird ausgeschaltet, wodurch die elektrischen Ladungen out_H und
out_L, die in den Ausgangsanschlüssen 21 und 22 gespeichert sind,
durch den NMOS-Transistor N1 und den NMOS-Transistor N2 entladen
werden, bis die Spannung out_L des Ausgangsanschlusses eine
Schwellenspannung Vtn des NMOS-Transistors N2 annimmt.
Daher bewirkt der NMOS-Transistor N2 ein Messen der Schwellen
spannung Vtn des NMOS-Transistors und ein Verteilen der Spannung,
und das Ausgangssignal out_H bzw. out_L haben jeweils eine inver
tierte Signalform, wie dies in Fig. 4 gezeigt ist.
Der Pegelschieber wird betrieben, selbst wenn sich die Schwellen
spannung Vtn verändert, wenn insbesondere, wie in Fig. 4 gezeigt
ist, ein Eingangssignal von 5 Volt vorliegt, da die Spannung
out_L des Ausgangsanschlusses 22 die Schwellenspannung Vtn des
NMOS-Transistors N2 annimmt, und wenn ein Eingangssignal einen
Wert von 0 Volt besitzt, da die Spannung out_L hiervon höher als
die Schwellenspannung Vtn des NMOS-Transistors N2 wird, selbst
wenn die Schwellenspannung Vtn des NMOS-Transistors N2 verändert
wird.
Wenn ein 0-Volt-Signal Vin in den 2-Pegel-Ausgangsinverter 10
eingegeben wird, wird das Ausgangssignal out_H niedriger als die
Schwellenspannung des PMOS-Transistors P3, und wenn ein 5-Volt-
Eingangssignal Vin eingegeben wird, so wird das Ausgangssignal
out_H höher als die Schwellenspannung des PMOS-Transistors P3.
Zusätzlich wird ein 0-Volt-Eingangssignal Vin in den 2-Pegel-
Ausgangsinverter eingegeben, das Ausgangssignal out_L wird höher
als die Schwellenspannung des NMOS-Transistors N3, und wenn ein
5-Volt-Eingangssignal Vin eingegeben wird, so wird das Ausgangs
signal out_H zur Schwellenspannung des NMOS-Transistors N3.
Wenn daher ein 0-Volt-Signal Vin in den 2-Pegel-Ausgangsinverter
10 eingegeben wird und die Ausgangssignale out_H und out_L abge
geben werden, so wird der PMOS-Transistor P3 des 2-Pegel-Eingangs
inverters 20 ausgeschaltet, und der NMOS-Transistor N3 wird ein
geschaltet, und wenn ein 5-Volt-Signal Vin in den 2-Pegel-Aus
gangsinverter 10 eingespeist wird und die Ausgangssignale out_H
und out_L abgegeben werden, so wird der PMOS-Transistor P3 einge
schaltet, und der NMOS-Transistor N3 wird ausgeschaltet, wodurch
Spannungen von -10 Volt und 10 Volt abgegeben werden, wie dies in
Fig. 6 gezeigt ist.
Fig. 6 veranschaulicht insbesondere, daß das Ausgangssignal out1
auf -10 Volt bzw. 10 Volt abhängig von den Ausgangssignalen out_H
und out_L von dem 2-Pegel-Ausgangsinverter verschoben ist.
Wenn der Absolutwert der Schwellenspannung 7 Volt überschreitet,
wird, da das Ausgangssignal out1 von dem 2-Pegel-Eingangsinverter
20 von -10 Volt nach -8 Volt bezüglich des 0-Volt-Eingangssigna
les Vin und das Ausgangssignal out1 hiervon von 10 Volt nach
8 Volt bezüglich des 5-Volt-Eingangssignales Vin verschoben ist,
wie dies in Fig. 6 gezeigt ist, das Signal jeweils nach 10 Volt
und -10 Volt mittels des Inverters 30 invertiert und dann durch
den Inverter 40 invertiert, wodurch es möglich ist, eine große
Lastvorrichtung anzusteuern.
Wie oben erläutert ist, ist in dem erfindungsgemäßen, von einer
Schwellenspannungsänderung unabhängigen Pegelschieber ein MOS-
Transistor vorgesehen, der zum Messen einer Schwellenspannung Vtn
des NMOS-Transistors angeordnet ist und als ein Spannungsvertei
ler dient, wobei der Pegelschieber in normaler Weise betrieben
ist, selbst wenn die Pegelspannung von 2 Volt bis maximal 7 Volt
reicht, und zusätzlich ist es möglich, Ausgangsspannungen von
-10 Volt und 10 Volt mittels Spannungen von 0 Volt und 5 Volt zu
erhalten, ohne eine zusätzliche Spannung oder ein invertiertes
Signal zu verwenden.
Claims (7)
1. Pegelschieber, umfassend:
einen 2-Pegel-Ausgangs-Inverter (10) mit einem Eingangsanschluß (Vin),
einem ersten Ausgangsanschluß (21) und einem zweiten Ausgangsanschluß (22) und mit einem ersten PMOS-Transistor (P1), einem Übertragungsgatter (TG) und einem ersten NMOS-Transistor (N2), die in Reihe zwischen einem ersten Versorgung sanschluß und einem zweiten Versorgungsanschluß liegen, wobei das Übertragungsgatter (TG) einen zweiten NMOS-Transistor (N1)
und einen zweiten PMOS-Transistor (P2) aufweist, und wobei die Gates des ersten PMOS-Transistors (P1) und des zweiten NMOS-Transistors (N1) jeweils gemeinsam mit dem Eingangsanschluß (Vin) und die Gates des ersten NMOS- Transistors (N2) und des zweiten PMOS-Transistors (P2) jeweils mit dem zweiten Ausgangsanschluß (22) verbunden sind, und
einen 2-Pegel-Eingangs-Inverter (20) mit einem dritten PMOS-Transistor (P3) und einem dritten NMOS-Transistor (N3), wobei das Gate des dritten PMOS- Transistors (P3) mit dem ersten Ausgangsanschluß (21) und das Gate des dritten NMOS-Transistors (N3) mit dem zweiten Ausgangsanschluß (22) verbunden sind.
einen 2-Pegel-Ausgangs-Inverter (10) mit einem Eingangsanschluß (Vin),
einem ersten Ausgangsanschluß (21) und einem zweiten Ausgangsanschluß (22) und mit einem ersten PMOS-Transistor (P1), einem Übertragungsgatter (TG) und einem ersten NMOS-Transistor (N2), die in Reihe zwischen einem ersten Versorgung sanschluß und einem zweiten Versorgungsanschluß liegen, wobei das Übertragungsgatter (TG) einen zweiten NMOS-Transistor (N1)
und einen zweiten PMOS-Transistor (P2) aufweist, und wobei die Gates des ersten PMOS-Transistors (P1) und des zweiten NMOS-Transistors (N1) jeweils gemeinsam mit dem Eingangsanschluß (Vin) und die Gates des ersten NMOS- Transistors (N2) und des zweiten PMOS-Transistors (P2) jeweils mit dem zweiten Ausgangsanschluß (22) verbunden sind, und
einen 2-Pegel-Eingangs-Inverter (20) mit einem dritten PMOS-Transistor (P3) und einem dritten NMOS-Transistor (N3), wobei das Gate des dritten PMOS- Transistors (P3) mit dem ersten Ausgangsanschluß (21) und das Gate des dritten NMOS-Transistors (N3) mit dem zweiten Ausgangsanschluß (22) verbunden sind.
2. Pegelschieber nach Anspruch 1, mit
einem Inverter (30, 40), der mit einem Ausgangsanschluß (out1) des 2-Pegel-
Eingangs-Inverters (20) verbunden ist.
3. Pegelschieber nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
der erste NMOS-Transistor (N2) als Spannungsteiler wirkt.
4. Pegelschieber nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß
der 2-Pegel-Eingangs-Inverter (20) in Reihe zwischen dem ersten Versorgung
sanschluß und dem zweiten Versorgungsanschluß liegt.
5. Pegelschieber nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß
der dritte PMOS-Transistor (P3) durch ein Ausgangssignal (out_H) am ersten Ausgangsanschluß
(21), das niedriger als eine Schwellenspannung des dritten PMOS-Transistors (P3)
ist, bei einem 0-Volt-Eingangssignal (Vin) ausgeschaltet wird, und dass der dritte
PMOS-Transistor (P3) durch ein Ausgangssignal (out_H) am ersten Ausgangsanschluß
(21), das höher als die Schwellenspannung des dritten PMOS-Transistors
(P3) ist, bei einem 5-Volt-Eingangssignal (Vin) eingeschaltet wird.
6. Pegelschieber nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß
der dritte NMOS-Transistor (N3) durch ein Ausgangssignal (out_L) am zweiten
Ausgangsanschluß (22), das höher als eine Schwellenspannung des dritten NMOS-
Transistors (N3) ist, bei einem 0-Volt-Eingangssignal (Vin) eingeschaltet wird und
daß der dritte NMOS-Transistor (N3) durch ein Ausgangssignal (out_L) am zweiten
Ausgangsanschluß (22), das niedriger als die Schwellenspannung des dritten NMOS-
Transistors (N3) ist, bei einem 5-Volt-Eingangssignal (Vin) ausgeschaltet wird.
7. Pegelschieber nach einem der Ansprüche 1 bis 6, bei dem der erste Versor
gungsanschluß auf 10 Volt und der zweite Versorgungsanschluß auf -10 Volt liegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970000565A KR100273206B1 (ko) | 1997-01-11 | 1997-01-11 | 문턱전압 변화에 둔감한 레벨쉬프터 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19800578A1 DE19800578A1 (de) | 1998-07-23 |
DE19800578C2 true DE19800578C2 (de) | 2003-03-20 |
Family
ID=19494469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19800578A Expired - Fee Related DE19800578C2 (de) | 1997-01-11 | 1998-01-09 | Pegelschieber |
Country Status (6)
Country | Link |
---|---|
US (1) | US6043679A (de) |
JP (1) | JP3089552B2 (de) |
KR (1) | KR100273206B1 (de) |
DE (1) | DE19800578C2 (de) |
GB (1) | GB2321145B (de) |
TW (1) | TW359028B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223586A (ja) | 1999-02-02 | 2000-08-11 | Oki Micro Design Co Ltd | 半導体集積回路 |
GB2347567A (en) * | 1999-03-05 | 2000-09-06 | Sharp Kk | CMOS level shifters and sense amplifiers |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
JP2002370348A (ja) * | 2001-06-15 | 2002-12-24 | Canon Inc | 記録ヘッド用基板、記録ヘッド並びに記録装置 |
KR100476453B1 (ko) * | 2002-11-19 | 2005-03-17 | 삼성전자주식회사 | 레벨 쉬프터 |
KR100518558B1 (ko) * | 2003-02-18 | 2005-10-04 | 삼성전자주식회사 | 피크전류가 적은 레벨 쉬프터 |
KR101039027B1 (ko) * | 2004-12-13 | 2011-06-07 | 삼성전자주식회사 | 레벨 시프터 및 이를 포함하는 표시 장치 |
KR101230313B1 (ko) * | 2006-07-05 | 2013-02-06 | 재단법인서울대학교산학협력재단 | 레벨 시프터 및 그의 구동 방법 |
US7786788B2 (en) * | 2006-11-30 | 2010-08-31 | Tpo Displays Corp. | Systems including level shifter having voltage distributor |
US10802566B1 (en) * | 2017-07-06 | 2020-10-13 | Synopsys, Inc. | Two-part interface PHY for system-on-chip devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0344604A2 (de) * | 1988-06-02 | 1989-12-06 | Kabushiki Kaisha Toshiba | Ausgangsschaltung für Halbleiter IC |
EP0595318A2 (de) * | 1992-10-30 | 1994-05-04 | Nec Corporation | Pufferschaltung für Eingangsignale mit geringerer Amplitude als die Speisespannung |
US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4578601A (en) * | 1983-12-07 | 1986-03-25 | Motorola, Inc. | High speed TTL clock input buffer circuit which minimizes power and provides CMOS level translation |
US5266848A (en) * | 1990-03-28 | 1993-11-30 | Hitachi, Ltd. | CMOS circuit with reduced signal swing |
US5361006A (en) * | 1993-03-19 | 1994-11-01 | Gte Laboratories Incorporated | Electrical circuitry with threshold control |
-
1997
- 1997-01-11 KR KR1019970000565A patent/KR100273206B1/ko not_active IP Right Cessation
- 1997-11-17 TW TW086117124A patent/TW359028B/zh active
-
1998
- 1998-01-08 GB GB9800395A patent/GB2321145B/en not_active Expired - Fee Related
- 1998-01-08 US US09/004,333 patent/US6043679A/en not_active Expired - Lifetime
- 1998-01-09 JP JP10003094A patent/JP3089552B2/ja not_active Expired - Fee Related
- 1998-01-09 DE DE19800578A patent/DE19800578C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0344604A2 (de) * | 1988-06-02 | 1989-12-06 | Kabushiki Kaisha Toshiba | Ausgangsschaltung für Halbleiter IC |
EP0595318A2 (de) * | 1992-10-30 | 1994-05-04 | Nec Corporation | Pufferschaltung für Eingangsignale mit geringerer Amplitude als die Speisespannung |
US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
Also Published As
Publication number | Publication date |
---|---|
KR100273206B1 (ko) | 2000-12-15 |
GB9800395D0 (en) | 1998-03-04 |
DE19800578A1 (de) | 1998-07-23 |
US6043679A (en) | 2000-03-28 |
JPH10209852A (ja) | 1998-08-07 |
TW359028B (en) | 1999-05-21 |
GB2321145A (en) | 1998-07-15 |
KR19980065534A (ko) | 1998-10-15 |
JP3089552B2 (ja) | 2000-09-18 |
GB2321145B (en) | 1999-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69426148T2 (de) | Pegelschieberschaltung | |
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE69418020T2 (de) | Ausgangspufferkreis, Eingangspufferkreis und Zweirichtungspufferkreis für mehrere Spannungssysteme | |
DE3782367T2 (de) | Mos-halbleiterschaltung. | |
DE3630160C2 (de) | ||
DE69523341T2 (de) | Spannungspegelverschieber | |
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE69833231T2 (de) | MOS-Logikschaltung und Halbleiterbauteil mit einer solchen | |
DE3750463T2 (de) | Schalteinrichtung mit dynamischer Hysterese. | |
DE69223776T2 (de) | Logikausgangstreiber | |
DE69413478T2 (de) | Inverter mit Verzögerungselement mit variabler Impedanz | |
EP0591750B1 (de) | Verfahren zur Stromeinstellung eines monolithisch integrierten Padtreibers | |
DE60127744T2 (de) | Pegelumsetzungsschaltung und Halbleiteranordnung und Anzeigegerät die diese Pegelumsetzungsschaltung enthalten | |
DE3910466A1 (de) | Datenausgangs-pufferschaltung fuer byte-weiten speicher | |
DE3635761A1 (de) | Programmierbares logikfeld mit dynamischer cmos-logik | |
DE60223781T2 (de) | Pegelschieberschaltung zur Übertragung eines Signales von der Abstiegsflanke bis zur abfallenden Flanke eines Eingangssignales | |
DE19654544C2 (de) | Differenzverstärker | |
DE19618752A1 (de) | Schaltkreis einer Halbleitervorrichtung zur Erzeugung eines Einschaltrücksetzsignals | |
DE19800578C2 (de) | Pegelschieber | |
DE68922240T2 (de) | Komplementärausgangsschaltung für eine logische Schaltung. | |
DE2643020A1 (de) | Schmitt-trigger | |
DE69725829T2 (de) | Halbleiterausgangpufferschaltung | |
DE19751789A1 (de) | Spannungspegel-Verschiebeschaltung | |
DE10062728B4 (de) | Pegelumsetzerschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140801 |