DE19756929A1 - Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe - Google Patents
Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter GrößeInfo
- Publication number
- DE19756929A1 DE19756929A1 DE19756929A DE19756929A DE19756929A1 DE 19756929 A1 DE19756929 A1 DE 19756929A1 DE 19756929 A DE19756929 A DE 19756929A DE 19756929 A DE19756929 A DE 19756929A DE 19756929 A1 DE19756929 A1 DE 19756929A1
- Authority
- DE
- Germany
- Prior art keywords
- given
- array
- sense amplifier
- memory
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Description
Claims (24)
eine Vielzahl von Leseverstärkern (SA0, SA1, . . ., SA0', SA1', . . .), die in Schaltungseinheiten über und unter einem Paar von Arrays (CA0, CA1, . . .) von Speicherzellen angeordnet sind, wobei:
das Paar von Arrays (CA0, CA1, . . .) von Speicherzellen eine gefaltete Bitleitungsstruktur aufweist, bei der eine Hälfte von solchen Speicherzellen von jedem Array an Überschneidungen von Wortleitungen (WL0, WL1, . . .) und Bitleitungen (BL1, BL2, BL0, BL1, . . .), die einer entsprechenden einen oder anderen Schaltungseinheit zugeordnet sind, angeschlossen ist,
Leseverstärker einer ersten Schaltungseinheit der Schaltungs einheiten, die jeweils einen Eingangsanschluß hiervon aufweisen, der wahlweise jeweils mit einem entsprechenden ersten Paar der Bitleitungen eines benachbarten ersten Arrays der Speicherzellen arrays verbindbar ist, und einen anderen Eingangsanschluß auf weisen, der jeweils wahlweise mit einem ersten Paar von Bitlei tungen eines nicht-benachbarten zweiten Speicherzellenarrays der Speicherzellenarrays verbindbar ist, und
Leseverstärker einer zweiten Schaltungseinheit der Schaltungs einheiten, die einen Eingangsanschluß hiervon haben, der jeweils wahlweise mit einem entsprechenden zweiten Paar von Bitleitungen des zweiten Speicherzellenarrays verbindbar ist, und einen anderen Eingangsanschluß hiervon aufweisen, der jeweils wahlweise mit einem entsprechenden zweiten Paar von Bitleitungen des ersten Zellenarrays verbindbar ist.
eine Vielzahl von Leseverstärkern (SA0, SA1, . . ., SA0', SA1', die in Schaltungseinheiten über und unter einem Paar von Arrays (CA0, CA1, . . .) von Speicherzellen angeordnet sind, wobei:
das Paar von Arrays (CA0, CA1, . . .) der Speicherzellen jeweils eine offene Bitstruktur hat, in welcher Speicherzellen an allen Überschneidungen von Wortleitungen (WL0, WL1, . . .) und Bitleitungen (BL0, BL1, . . .; BL0, BL1, . . .) angeschlossen sind, Leseverstärker einer ersten Schaltungseinheit der Schaltungs einheiten jeweils einen Eingangsanschluß hiervon haben, der wahlweise mit einer ersten Bitleitung eines benachbarten ersten Arrays der Zellenarrays verbindbar ist, und einen anderen Ein gangsanschluß hiervon aufweisen, der an eine erste Bitleitung eines nicht-benachbarten zweiten Zellenarrays der Zellenarrays angeschlossen ist, und
Leseverstärker einer zweiten Schaltungseinheit jeweils einen Eingangsanschluß hiervon haben, der mit einer zweiten Bitleitung des ersten Zellenarrays verbunden ist, und einen anderen Eingangs anschluß aufweisen, der mit einer zweiten Bitleitung des zweiten Zellenarrays verbunden ist.
eine Vielzahl von Speicherblöcken, und
eine Vielzahl von Arrays von Leseverstärkern, um in der Vielzahl von Speicherblöcken jeweils Daten zu erfassen und zu verstärken,
wobei jeder der Speicherblöcke umfaßt:
ein Array von Speicherzellen,
eine Vielzahl von Bitleitungen (BL0, BL1, . . .; BL0, BL1, . . .), die jeweils mit den Speicherzellen verbindbar sind, eine erste Leseverstärkerschnittstelle mit einer ersten Vielzahl von steuerbaren Schaltern, die auf einer ersten Seite des Arrays von Speicherzellen angeordnet sind, wobei die steuerbaren Schal ter wahlweise einen Zustand eines ersten Satzes der Bitleitungen herstellen und wahlweise den ersten Satz mit den Leseverstärkern verbinden, und
eine zweite Leseverstärkerschnittstelle mit einer zweiten Viel zahl von steuerbaren Schaltern, die auf einer zweiten Seite des Arrays von Speicherzellen angeordnet sind, wobei die steuerbaren Schalter wahlweise einen Zustand eines zweiten Satzes der Bitlei tungen herstellen und wahlweise den zweiten Satz mit den Lese verstärkern verbinden,
wobei für jeden der Speicherblöcke:
eine erste Seite eines ersten gegebenen Speicherblockes neben einem zweiten gegebenen Speicherblock so angeordnet ist, daß die erste Leseverstärkerschnittstelle des ersten gegebenen Speicher blockes neben einer der Leseverstärkerschnittstellen des zweiten gegebenen Speicherzellenblockes vorgesehen ist,
eine zweite Seite des ersten gegebenen Speicherblockes neben einem ersten gegebenen Array der Arrays von Leseverstärkern so vorgesehen ist, daß die zweite Leseverstärkerschnittstelle des ersten gegebenen Speicherzellenblockes neben dem und wahlweise verbindbar mit dem ersten gegebenen Leseverstärkerarray vorge sehen ist, und
die erste Leseverstärkerschnittstelle des ersten gegebenen Speicherzellenblockes wahlweise mit einem zweiten gegebenen Array der Arrays von Leseverstärkern verbindbar ist, wobei das zweite gegebene Leseverstärkerarray auf einer gegenüberliegenden Seite bezüglich des ersten gegebenen Speicherzellenblockes von dem zweiten gegebenen Speicherzellenblock so gelegen ist, daß nicht jedes Paar von benachbarten Speicherblöcken ein dazwischen gele genes Leseverstärkerarray hat.
wahlweises Verbinden einer Bitleitung von einem ersten gegebenen Array von Speicherzellen mit einem ersten Eingang des Lesever stärkers, und
wahlweises Verbinden einer Bitleitung als einer Bezugsbitleitung von einem zweiten gegebenen Array von Speicherzellen mit einem zweiten Eingang des Leseverstärkers.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960077508A KR100242998B1 (ko) | 1996-12-30 | 1996-12-30 | 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조 |
KR77508/96 | 1996-12-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19756929A1 true DE19756929A1 (de) | 1998-07-09 |
DE19756929B4 DE19756929B4 (de) | 2004-02-12 |
Family
ID=19492546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19756929A Expired - Lifetime DE19756929B4 (de) | 1996-12-30 | 1997-12-19 | Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe |
Country Status (4)
Country | Link |
---|---|
US (1) | US6002625A (de) |
JP (1) | JPH10199234A (de) |
KR (1) | KR100242998B1 (de) |
DE (1) | DE19756929B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10038228B4 (de) * | 1999-09-07 | 2006-06-01 | Hyundai Electronics Industries Co., Ltd., Ichon | Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers |
DE19963417B4 (de) * | 1998-12-29 | 2007-02-15 | Hyundai Electronics Industries Co., Ltd., Ichon | Nichtflüchtiger ferroelektrischer Speicher |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100268875B1 (ko) * | 1998-05-13 | 2000-10-16 | 김영환 | 비휘발성 강유전체 메모리소자의 구동회로 |
KR100365564B1 (ko) * | 1999-06-30 | 2002-12-26 | 주식회사 하이닉스반도체 | 반도체 장치 |
KR100673110B1 (ko) * | 1999-12-30 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체소자의 비트라인 센싱방법 |
US6304479B1 (en) * | 2000-06-23 | 2001-10-16 | Infineon Technologies North America Corp. | Shielded bit line architecture for memory arrays |
US6862654B1 (en) * | 2000-08-17 | 2005-03-01 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
US6779076B1 (en) * | 2000-10-05 | 2004-08-17 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
JP3853199B2 (ja) | 2001-11-08 | 2006-12-06 | Necエレクトロニクス株式会社 | 半導体記憶装置及び半導体記憶装置の読み出し方法 |
KR100598167B1 (ko) * | 2004-02-05 | 2006-07-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 센스앰프의 접속방법 |
KR100612953B1 (ko) * | 2004-03-31 | 2006-08-14 | 주식회사 하이닉스반도체 | 비트라인의 고속 센싱을 위한 반도체 메모리 소자 |
US7050345B1 (en) * | 2004-07-29 | 2006-05-23 | Sheppard Douglas P | Memory device and method with improved power and noise characteristics |
KR100838363B1 (ko) * | 2005-10-20 | 2008-06-13 | 주식회사 하이닉스반도체 | 센스앰프 회로 |
US7606097B2 (en) * | 2006-12-27 | 2009-10-20 | Micron Technology, Inc. | Array sense amplifiers, memory devices and systems including same, and methods of operation |
US8050127B2 (en) * | 2009-02-06 | 2011-11-01 | Hynix Semiconductor Inc. | Semiconductor memory device |
CN116564375B (zh) * | 2023-07-12 | 2023-12-01 | 长鑫存储技术有限公司 | 存储器及其配置方法和读取控制方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134588A (en) * | 1990-07-27 | 1992-07-28 | Sharp Kabushiki Kaisha | Semiconductor memory device |
US5732010A (en) * | 1992-09-22 | 1998-03-24 | Kabushiki Kaisha Toshiba | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
JPH06302189A (ja) * | 1993-02-22 | 1994-10-28 | Toshiba Corp | 半導体記憶装置 |
JP3135795B2 (ja) * | 1994-09-22 | 2001-02-19 | 東芝マイクロエレクトロニクス株式会社 | ダイナミック型メモリ |
US5499205A (en) * | 1995-01-31 | 1996-03-12 | Goldstar Electron Co., Ltd. | Bit line structure |
-
1996
- 1996-12-30 KR KR1019960077508A patent/KR100242998B1/ko active IP Right Grant
-
1997
- 1997-12-16 US US08/991,618 patent/US6002625A/en not_active Expired - Lifetime
- 1997-12-19 DE DE19756929A patent/DE19756929B4/de not_active Expired - Lifetime
- 1997-12-26 JP JP9359109A patent/JPH10199234A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19963417B4 (de) * | 1998-12-29 | 2007-02-15 | Hyundai Electronics Industries Co., Ltd., Ichon | Nichtflüchtiger ferroelektrischer Speicher |
DE10038228B4 (de) * | 1999-09-07 | 2006-06-01 | Hyundai Electronics Industries Co., Ltd., Ichon | Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers |
Also Published As
Publication number | Publication date |
---|---|
DE19756929B4 (de) | 2004-02-12 |
US6002625A (en) | 1999-12-14 |
KR100242998B1 (ko) | 2000-02-01 |
JPH10199234A (ja) | 1998-07-31 |
KR19980058196A (ko) | 1998-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4308665B4 (de) | DRAM mit einer bidirektionalen globalen Bitleitung | |
DE4036091C2 (de) | Dynamischer Halbleiterspeicher mit wahlfreiem Zugriff | |
DE69937909T2 (de) | Taktsynchrone Speicheranordnung mit Hochgeschwindigkeitszyklus | |
DE69829618T2 (de) | Platzeffizienter Halbleiterspeicher mit hierarchischer Spaltenauswahlleitungsarchitektur | |
DE69736080T2 (de) | Ferroelekrische Speicheranordnung | |
DE2919166C2 (de) | Speichervorrichtung | |
DE3932442C2 (de) | Dynamischer Speicher mit wahlfreiem Zugriff | |
DE4206832A1 (de) | Nichtfluechtige halbleiter-speicheranordnung | |
DE19756929B4 (de) | Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe | |
DE4024295C2 (de) | Dynamische Halbleiterspeichervorrichtung | |
DE10350865A1 (de) | Speicherbaustein mit variabel verzögerter Spaltenauswahl | |
DE4433695A1 (de) | Dynamische Halbleiterspeichervorrichtung | |
DE60119995T2 (de) | System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential | |
DE10144245B4 (de) | Halbleiterspeicherbauelement mit Bitleitungen und einem Abtastverstärker | |
DE10038228B4 (de) | Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers | |
DE60107174T2 (de) | Halbleiterspeicheranordnung | |
DE10155102B4 (de) | Verfahren und Vorrichtung zum Auffrischen (Refreshing) von Halbleiterspeichern | |
DE10020554B4 (de) | Halbleiterspeicherbauelement mit Spaltenauswahlschaltung und Aufbauverfahren hierfür | |
DE10302649B3 (de) | RAM-Speicher mit Shared-SA-Struktur | |
DE10261328B4 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz | |
DE10046051B4 (de) | Nichtflüchtiger ferroelektrischer Speicher und Schaltung zum Betreiben desselben | |
DE69823601T2 (de) | Hierarchische Spaltenleitungsauswahl für Multi-Bank-DRAM-Speicher und Verfahren dazu | |
DE4235951A1 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE10393791T5 (de) | Verringern der Auswirkungen von Rauschkopplung in integrierten Schaltungen mit Speicherfeldern | |
DE19647135A1 (de) | Halbleiterspeichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAELTE, Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, CHUNGCHEONGBUK, KR Effective date: 20111130 Owner name: 658868 N.B. INC., CA Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, KR Effective date: 20111130 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20111130 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20111130 Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE Effective date: 20111130 Representative=s name: ISARPATENT, DE Effective date: 20111130 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20111130 |
|
R082 | Change of representative |
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR Effective date: 20120821 Owner name: 658868 N.B. INC., CA Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120907 Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE Effective date: 20120821 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120907 Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20120821 Representative=s name: ISARPATENT, DE Effective date: 20120907 Representative=s name: ISARPATENT, DE Effective date: 20120821 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120907 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20120821 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE |
|
R081 | Change of applicant/patentee |
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA Effective date: 20140925 |
|
R082 | Change of representative |
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE Effective date: 20140925 Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE Effective date: 20140925 |
|
R071 | Expiry of right |