DE19751294B4 - Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE19751294B4
DE19751294B4 DE19751294A DE19751294A DE19751294B4 DE 19751294 B4 DE19751294 B4 DE 19751294B4 DE 19751294 A DE19751294 A DE 19751294A DE 19751294 A DE19751294 A DE 19751294A DE 19751294 B4 DE19751294 B4 DE 19751294B4
Authority
DE
Germany
Prior art keywords
gallium nitride
nitride crystal
zinc oxide
oxide layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19751294A
Other languages
English (en)
Other versions
DE19751294A1 (de
Inventor
Masaaki Nagaokakyo Yuri
Tetsuzo Menlo Park Ueda
Takaaki Los Altos Baba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE19751294A1 publication Critical patent/DE19751294A1/de
Application granted granted Critical
Publication of DE19751294B4 publication Critical patent/DE19751294B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Halbleiter-Einrichtung, mit einem Saphirsubstrat (1), einer auf dem Saphir-Substrat (1) gebildeten Zinkoxidschicht (2), einem auf der Zinkoxidschicht (2) gebildeten ersten Galliumnitrid-Kristall (5) und einem auf dem ersten Galliumnitrid-Kristall (4) gebildeten zweiten Galliumnitrid-Kristall (5).

Description

  • Die Erfindung betrifft eine Halbleiter-Einrichtung (ein Halbleiter-Bauelement) und ein Verfahren zu ihrer (seiner) Herstellung, sie betrifft insbesondere einen monokristallinen Galliumnitrid-Kristall (Galliumnitrid-Einkristall) und ein Verfahren zu seiner Herstellung.
  • Es ist zu erwarten, daß ein monokristalliner Galliumnitrid-Kristall ein geeignetes Material für eine kurzwellige Laserlichtemission mit einer Wellenlänge von etwa 400 nm oder ein geeignetes Material für einen Hochtemperatur- und Hochgeschwindigkeits-Transistor ist, es ist bisher jedoch noch nicht gelungen, einen homogenen monokristallinen Galliumnitrid-Kristall herzustellen.
  • Ein konventionelles Verfahren zur Herstellung einer Halbleiter-Einrichtung wird nachstehend unter Bezugnahme auf die 6(a), 6(b) und 6(c) beschrieben.
  • Wie in den 6(a) und 6(b) dargestellt, wird auf einem monokristallinen (einkristallinen) Substrat 1 aus Saphir bei einer Temperatur von 500°C in einer Sauerstoff-Atmosphäre unter Verwendung einer Zerstäubungs-Vorrichtung eine Zinkoxidschicht 2 mit einer Filmdicke von 500 Å (50 nm) gebildet. Danach wird das monokristalline Substrat 1, das der Bildung der Zinkoxidschicht 2 dient, aus der Zerstäubungs-Vorrichtung entfernt, die Temperatur des monokristallinen Substrats 1 wird unter Verwendung einer Halogenid-VPE-Vorrichtung auf 1000°C erhöht und Ammoniak und Galliumchlorid, gebildet durch Umsetzung zwischen metallischem Gallium und Chlorwasserstoffsäuregas, werden in die Halogenid-VPE-Vorrichtung eingeleitet zur Bildung eines Galliumnitrid-Kristalls 3 in einer Filmdicke von etwa 100 μm, wie in 6(c) dargestellt.
  • Auf diese Weise erfolgt das Kristallwachstum des Galliumnitrid-Kristalls im allgemeinen durch heteroepitaxiales Wachstum unter Verwendung von Saphir als monokristallinem Substrat 1.
  • Die Gitterkonstante der Zinkoxidschicht 2 beträgt 3,250 Å (0,3250 nm) in Richtung der a-Achse des hexagonalen Systems, liegt somit nahe bei der Gitterkonstanten 3,189 Å (0,3189 nm) von Galliumnitrid und wird somit verwendet zum Ausgleich der Gitter-Fehlanpassung zwischen Saphir und Galliumnitrid.
  • Bei der Herstellung des Galliumnitrid-Kristalls nach dem konventionellen Verfahren zur Herstellung einer Halbleiter-Einrichtung kann jedoch, da das monokristalline Substrat auf eine hohe Temperatur von etwa 1000°C erhitzt wird, die eine für das Wachstum von Galliumnitrid geeignete Temperatur ist, aus der Zinkoxidschicht Sauerstoff verdampfen, so daß sich die Zinkoxidschicht zersetzt, oder die Zinkoxidschicht kann durch Ammoniumchlorid, das durch Reaktion des Ausgangsmaterial-Gases gebildet worden ist, geätzt werden. Infolgedessen ist es möglich, daß die Zinkoxidschicht ungleichförmig ist, und es war daher schwierig, auf der gesamten Oberfläche auf der Zinkoxidschicht einen homogenen Galliumnitrid-Kristall mit einer guten Reproduzierbarkeit zu erzeugen.
  • Aus der JP 04068579 A ist ein lichtemittierendes Verbundhalbleiterelement bekannt, bei dem auf einem ZnS-Substrat eine ZnS1–xOx:Cl-Schicht vorgesehen ist, auf der eine ZnO:Cl-Schicht vorgesehen ist, auf der eine GaN:O(Zn)- und schließlich eine GaN:Zn-Schicht angeordnet ist.
  • Ziel der vorliegenden Erfindung ist es daher, eine Halbleiter-Einrichtung aus einem homogenen Galliumnitrid-Kristall und ein Verfahren anzugeben, mit dessen Hilfe es möglich ist, eine solche Halbleiter-Einrichtung mit einer guten Reproduzierbarkeit herzustellen.
    •
  • Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung nach Anspruch 1 und ein Verfahren nach Anspruch 2.
  • Die vorliegende Erfindung ist charakterisiert durch die Bildung einer Zinkoxidschicht auf einem monokristallinen (einkristallinen) Substrat und die Bildung einer ersten Galliumnitridschicht in einem Temperatur-Bereich von 0 bis 900°C und die anschließende Bildung einer zweiten Galliumnitridschicht in einem Temperatur-Bereich von 900 bis 2000°C. Daher wird erfindungsgemäß in dem Verfahren zur Bildung der zweiten Galliumnitridschicht eine Zersetzung der Zinkoxidschicht als Folge der Verdampfung von Sauerstoff aus der Zinkoxidschicht oder durch eine Ätzung durch das Reaktionsgas wirksam verhindert, da die Zinkoxidschicht durch die erste Galliumnitridschicht geschützt ist.
  • Die Erfindung wird nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1(a), 1(b), 1(c) und 1(d) Schnittansichten, die das Verfahren zur Herstellung einer Halbleiter-Einrichtung gemäß einer ersten Ausführungsform der Erfindung erläutern;
  • 2 ein charakteristisches Diagramm, das die Beziehung zwischen der Zeit, der Temperatur und dem Reaktionsgas in dem gleichen Herstellungsverfahren zeigt;
  • 3(a), 3(b), 3(c) und 3(d) Schnittansichten, die das Verfahren zur Herstellung einer Halbleiter-Einrichtung gemäß einer zweiten Ausführungsform der Erfindung zeigen;
  • 4 ein charakteristisches Diagramm, das die Beziehung zwischen der Zeit, der Temperatur und dem Reaktionsgas in dem gleichen Herstellungsverfahren zeigt;
  • 5(a), 5(b), 5(c), 5(d) und 5(e) Schnittansichten, die das Verfahren zur Herstellung einer Halbleiter-Einrichtung gemäß einer dritten Ausführungsform der Erfindung erläutert; und
  • 6 eine Schnittansicht, die ein konventionelles Verfahren zur Herstellung einer Halbleiter-Einrichtung erläutert.
  • Ein Verfahren zur Herstellung einer erfindungsgemäßen Halbleiter-Einrichtung wird nachstehend anhand bevorzugter Ausführungsformen näher beschrieben.
    •
  • Ausführungsform 1
  • Wie in den 1(a) und 1(b) dargestellt, wird durch Zerstäuben eines Zinkoxid-Targets in einer Sauerstoff-Atmosphäre von 0,01 Torr (1,33 Pa) unter Verwendung einer Zerstäubungs-Vorrichtung eine Zinkoxidschicht 2 in einer Filmdicke von etwa 500 Å (50 nm) auf einem monokristallinen (einkristallinen) Substrat 1 aus Saphir gebildet und dann wird, wie in 1(c) dargestellt, durch Zerstäuen eines Galliumnitrid-Targets, während die Substrat-Temperatur in einer Stickstoff-Atmosphäre von 0,01 Torr (1,33 Pa) bei 500°C gehalten wird, ein erster Galliumnitrid-Kristall 4 in einer Filmdicke von etwa 500 Å (50 nm) gebildet.
  • Da der erste Galliumnitrid-Kristall 4 bei einer niedrigen Temperatur von 500°C gebildet wird, wird die Zinkoxidschicht 2 nicht zersetzt durch Verdampfen von Sauerstoff aus der Zinkoxidschicht 2 oder die Zinkoxidschicht 2 wird nicht geätzt durch Ammoniumchlorid, das durch Reaktion des Ausgangsmaterialgases gebildet worden ist, andererseits wird, da der erste Galliumnitrid-Kristall 4 bei einer niedrigen Temperatur von 500°C gebildet wird, dieser polykristallin.
  • Infolgedessen wird in einer Ammoniak-Atmosphäre der erste Galliumnitrid-Kristall 4 von einem Zeitpunkt T1 bis zu einem Zeitpunkt T2 von Raumtemperatur auf 1000°C erhitzt. Durch dieses Erhitzungs-Verfahren wird der polykristalline erste Galliumnitrid-Kristall 4 schwach monokristallin (einkristallin) gemacht. Da dieses Erhitzungs-Verfahren in einer Ammoniak-Atmosphäre durchgeführt wird, kann eine Verdampfung von Stickstoff aus dem ersten Galliumnitrid-Kristall 4 verhindert werden.
  • Darüber hinaus wird, während die Substrat-Temperatur von dem Zeitpunkt T2 bis zum Zeitpunkt T3 bei 1000°C gehalten wird, durch Einführung von Ammoniak und Galliumchlorid, das durch Umsetzung zwischen metallischem Gallium und Chlorwasserstoffsäuregas gebildet wird, in eine Halogenid-VPE-Vorrichtung ein zweiter Galliumnitrid-Kristall 5 in einer Filmdicke von etwa 100 μm gebildet, wie in 1(d) dargestellt. Dieser zweite Galliumnitrid-Kristall 5 wird auf dem ersten Galliumnitrid-Kristall 4 mit einem passenden Gitter gebildet und die Bildungs-Temperatur beträgt bis zu 1000°C, so daß auf der gesamten Oberfläche ein einheitlicher Einkristall gebildet wird.
  • Bei dieser Ausführungsform kann eine Oberflächen-Kontamination der Zinkoxidschicht 2 verhindert werden, da der erste Galliumnitrid-Kristall auf der Zinkoxidschicht 2 gebildet wird, ohne daß die Zinkoxidschicht 2 der Atmosphäre ausgesetzt ist.
  • Ausführungsform 2
  • Nachstehend wird ein Verfahren zur Herstellung einer erfindungsgemäßen Halbleiter-Einrichtung gemäß einer zweiten Ausführungsform der Erfindung näher beschrieben.
  • Zuerst wird durch Zerstäubung eines Zinkoxid-Targets in einer Sauerstoff-Atmosphäre von 0,01 Torr (1,33 Pa) eine Zinkoxidschicht 2 mit einer Filmdicke von etwa 500 Å (50 nm) auf einem monokristallinen (einkristallinen) Substrat 1 aus Saphir gebildet, wie in den 3(a) und 3(b) dargestellt.
  • Danach wird in einer Halogenid-VPE-Vorrichtung, während das monokristalline Substrat von einem Zeitpunkt T6 bis zu einem Zeitpunkt T7 bei einer Temperatur von 500°C gehalten wird, ein erster Galliumnitrid-Kristall 4 mit einer Filmdicke von etwa 500 Å (50 nm) auf der Zinkoxidschicht 2 gebildet, wie in 3(c) dargestellt, durch das Reaktionsgas, das aus Ammoniak und Galliumchlorid besteht, das durch Umsetzung von metallischem Gallium mit Chlorwasserstoffsäuregas gebildet worden ist.
  • Danach wird der erste Galliumnitrid-Kristall 4 von einem Zeitpunkt T7 bis zu einem Zeitpunkt T8 in einer Ammoniak-Atmosphäre erhitzt. Durch dieses Erhitzungs-Verfahren wird der erste Galliumnitrid-Kristall 4 schwach monokristallin gemacht. Da dieses Erhitzungs-Verfahren in einer Ammoniak-Atmosphäre durchgeführt wird, kann eine Verdampfung von Stickstoff aus der ersten Galliumnitridschicht 4 verhindert werden.
  • Darüber hinaus wird, während die Substrat-Temperatur von dem Zeitpunkt T8 bis zum Zeitpunkt T9 bei 1000°C gehalten wird, durch Einführen von Ammoniak und Galliumchlorid in die Halogenid-VPE-Vorrichtung ein zweiter Galliumnitrid-Kristall 5 in einer Filmdicke von etwa 100 μm gebildet, wie in 3(d) dargestellt.
  • Bei dieser Ausführungsform kann in gleicher Weise wie bei der ersten Ausführungsform ein einheitlicher monokristalliner (einkristalliner) zweiter Galliumnitrid-Kristall 5 auf der gesamten Oberfläche erhalten werden.
  • Auch bei dieser Ausführungsform kann, da der zweite Galliumnitrid-Kristall 5 auf dem ersten Galliumnitrid-Kristall 4 gebildet wird, ohne daß der erste Galliumnitrid-Kristall 4 der Atmosphäre ausgesetzt ist, eine Oberflächen-Kontamination des ersten Galliumnitrid-Kristalls 4 verhindert werden.
  • Ausführungsform 3
  • Die 5(a) bis 5(e) zeigen Verfahrens-Schnittansichten, die ein Verfahren zur Herstellung einer Halbleiter-Einrichtung gemäß einer dritten Ausführungsform der Erfindung erläutern, und das in den 5(a) bis 5(d) dargestellte Verfahren ist das gleiche Verfahren, wie es in den 1(a) bis 1(d) oder in den 3(a) bis 3(d) dargestellt wird, nach dem der monokristalline (einkristalline) zweite Galliumnitrid-Kristall 5 hergestellt wird.
  • Nach der Bildung des zweiten Galliumnitrid-Kristalls 5 in dem in 5(d) dargestellten Verfahren, wird das monokristalline (einkristalline) Substrat 1, auf dem nacheinander die Zinkoxidschicht 2, der erste Galliumnitrid-Kristall 4 und der zweite Galliumnitrid-Kristall 5 gebildet worden sind, in Königswasser (Salpetersäure : Chlorwasserstoffsäure = 1 : 3) eingetaucht und die Zinkoxidschicht 2 wird durch Ätzen entfernt, wie in 5(e) darstellt, so daß das monokristalline (einkristalline) Substrat 1 abgezogen und entfernt wird. Als Folge davon werden der erste Galliumnitrid-Kristall 4 und der zweite Galliumnitrid-Kristall 5 in Form eines einzigen Galliumnitrid-Substrats erhalten. Das so erhaltene Galliumnitrid-Substrat weist eine elektrische Leitfähigkeit vom n-Typ auf.
  • Auf diesem Galliumnitrid-Substrat vom n-Typ werden Galliumnitrid vom n-Typ und Galliumnitrid vom p-Typ nacheinander gebildet, beispielsweise unter Anwendung eines organischen Metall-Gasphasen-Wachstums-Verfahrens, und auf beiden Seiten des Galliumnitrid-Substrats vom n-Typ und des Galliumnitrid-Substrats vom p-Typ werden Elektroden gebildet, so daß nach einem sehr einfachen Verfahren eine Diode mit pn-Übergang hergestellt werden kann. Da dieses organische Metallgasphasen-Wachstums-Verfahren ein Kristallwachstums-Verfahren darstellt, das frei von einer Gitterfehlanpassung ist, weist das erhaltene Galliumnitrid eine ausgezeichnete Kristallinität auf und bei dieser Ausführungsform werden daher ausgezeichnete elektrische Eigenschaften, beispielsweise ein hoher Lichtemissions-Wirkungsgrad und eine hohe Feuchtigkeits-Beständigkeit in umgekehrter Richtung erhalten.
  • Bei den erfindungsgemäßen Ausführungsformen sollte vom praktischen Standpunkt aus betrachtet die Bildungs-Temperatur des ersten Galliumnitrid-Kristalls 4 und des zweiten Galliumnitrid-Kristalls 5 vorzugsweise 0°C oder mehr bzw. 2000°C oder weniger betragen.
  • Wie vorstehend beschrieben, können nach dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleiter-Einrichtung Galliumnitrid-Kristalle aus einem einheitlichen Einkristall erhalten werden.

Claims (6)

  1. Halbleiter-Einrichtung, mit einem Saphirsubstrat (1), einer auf dem Saphir-Substrat (1) gebildeten Zinkoxidschicht (2), einem auf der Zinkoxidschicht (2) gebildeten ersten Galliumnitrid-Kristall (5) und einem auf dem ersten Galliumnitrid-Kristall (4) gebildeten zweiten Galliumnitrid-Kristall (5).
  2. Verfahren zur Herstellung einer Halbleiter-Einrichtung, dadurch gekennzeichnet, dass es die folgenden Stufen umfasst: Bildung einer Zinkoxidschicht (2) auf einem monokristallinen Substrat (1), Bildung eines ersten Galliumnitrid-Kristalls (4) auf der genannten Zinkoxidschicht (2) in einem Temperatur-Bereich von 0 bis 900°C und Bildung eines zweiten Galliumnitrid-Kristalls (5) auf dem ersten Galliumnitrid-Kristall (4) in einem Temperatur-Bereich von 900 bis 2000°C.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach der Bildung des zweiten Galliumnitrid-Kristalls (5) die Zinkoxidschicht (2) und der erste Galliumnitrid-Kristall (1) voneinander getrennt werden
  4. Verfahren nach Anspruch 2 und/oder 3, dadurch gekennzeichnet, dass es außerdem die Stufe umfasst: Erhitzen des monokristallinen Substrats (1) in einer Stickstoff-Verbindungs-Atmosphäre nach der Bildung des erstes Galliumnitrid-Kristalls (4) und vor der Bildung des zweiten Galliumnitrd-Kristalls (5) auf eine Temperatur im Bereich von 900° Celsius bis 2000° Celsius.
  5. Verfahren nach mindestens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Zinkoxidschicht (2) und der erste Galliumnitrid-Kristall (5) kontinuierlich gebildet werden, ohne der Atmosphäre ausgesetzt zu sein.
  6. Verfahren nach mindestens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Zinkoxidschicht (2), der erste Galliumnitrid-Kristall (5) und der zweite Galliumnitrid-Kristall (5) kontinuierlich gebildet werden, ohne der Atmosphäre ausgesetzt zu sein.
DE19751294A 1996-11-29 1997-11-19 Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung Expired - Fee Related DE19751294B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8319102A JPH10163114A (ja) 1996-11-29 1996-11-29 半導体装置およびその製造方法
JP8-319102 1996-11-29

Publications (2)

Publication Number Publication Date
DE19751294A1 DE19751294A1 (de) 1998-06-04
DE19751294B4 true DE19751294B4 (de) 2006-01-12

Family

ID=18106496

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19751294A Expired - Fee Related DE19751294B4 (de) 1996-11-29 1997-11-19 Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US6030886A (de)
JP (1) JPH10163114A (de)
DE (1) DE19751294B4 (de)
GB (1) GB2320365B (de)
TW (1) TW365068B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438813B1 (ko) * 1997-10-24 2004-07-16 삼성전기주식회사 질화갈륨(gan) 웨이퍼 제조방법
US6566256B1 (en) * 1999-04-16 2003-05-20 Gbl Technologies, Inc. Dual process semiconductor heterostructures and methods
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
EP1727189A2 (de) * 1999-12-27 2006-11-29 Matsushita Electric Industrial Co., Ltd. Herstellungsverfahren für ein Halbleiterbauelement
US6534332B2 (en) 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US20030012984A1 (en) * 2001-07-11 2003-01-16 Tetsuzo Ueda Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors
JP3758537B2 (ja) * 2001-07-23 2006-03-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP3749498B2 (ja) * 2002-03-26 2006-03-01 スタンレー電気株式会社 結晶成長用基板およびＺｎＯ系化合物半導体デバイス
US7001791B2 (en) * 2003-04-14 2006-02-21 University Of Florida GaN growth on Si using ZnO buffer layer
KR100631905B1 (ko) * 2005-02-22 2006-10-11 삼성전기주식회사 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
US8476158B2 (en) 2006-06-14 2013-07-02 Sumitomo Electric Industries, Ltd. Method of preparing and storing GaN substrate, prepared and stored GaN substrate, and semiconductor device and method of its manufacture
JP4714087B2 (ja) 2006-06-14 2011-06-29 住友電気工業株式会社 ＧａＮ基板の保存方法、および半導体デバイスの製造方法
KR100763467B1 (ko) 2007-04-18 2007-10-04 주식회사 시스넥스 단결정 질화갈륨 기판의 제조방법
CN101330117B (zh) * 2007-06-18 2012-04-18 周明奇 以氧化锌制作发光装置的方法
CN101330116B (zh) * 2007-06-18 2010-06-02 周明奇 具有氧化锌缓冲层的铝酸锂基板结构
WO2011002086A1 (ja) * 2009-07-03 2011-01-06 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法
JP5614314B2 (ja) * 2011-02-09 2014-10-29 信越半導体株式会社 ＧａＮ自立基板の製造方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
JP5668718B2 (ja) * 2012-04-26 2015-02-12 信越半導体株式会社 ＧａＮ自立基板の製造方法
TW201443255A (zh) * 2013-05-13 2014-11-16 Univ Nat Taiwan 製作氮化鎵之方法
JP6458344B2 (ja) * 2014-02-27 2019-01-30 東ソー株式会社 窒化ガリウム膜および積層基材の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647730A2 (de) * 1993-10-08 1995-04-12 Mitsubishi Cable Industries, Ltd. GaN-Einkristall

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6055996B2 (ja) * 1979-12-05 1985-12-07 松下電器産業株式会社 電場発光半導体装置
JPS5710280A (en) * 1980-06-23 1982-01-19 Futaba Corp Gan light emitting element
JP2564024B2 (ja) * 1990-07-09 1996-12-18 シャープ株式会社 化合物半導体発光素子
US5278435A (en) * 1992-06-08 1994-01-11 Apa Optics, Inc. High responsivity ultraviolet gallium nitride detector
DE69230260T2 (de) * 1992-08-07 2000-07-13 Asahi Chemical Ind Halbleiteranordnung auf nitridbasis und verfahren zu ihrer herstellung
JPH07267787A (ja) * 1994-03-31 1995-10-17 Mitsubishi Cable Ind Ltd 化合物半導体の単結晶の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647730A2 (de) * 1993-10-08 1995-04-12 Mitsubishi Cable Industries, Ltd. GaN-Einkristall

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 04068579 A, In: Patent Abstracts of Japan *
JP 57010280 A, In: Patent Abstracts of Japan *
NAKAMURA, S.: GaN Growth Using GaN Bufferlayes, In: Jap.Jour. of Appl.Phys., Vol. 30, No. 10a, Oct. 1991, pp. L1705-L1707 *

Also Published As

Publication number Publication date
TW365068B (en) 1999-07-21
GB2320365B (en) 2002-01-02
GB9723884D0 (en) 1998-01-07
JPH10163114A (ja) 1998-06-19
DE19751294A1 (de) 1998-06-04
US6030886A (en) 2000-02-29
GB2320365A (en) 1998-06-17

Similar Documents

Publication Publication Date Title
DE19751294B4 (de) Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung
DE3446961C2 (de)
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE60130461T2 (de) Halbleitervorrichtung aus einer gruppe iii-nitridverbindung
DE2416550C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit versetzungsfreiem Übergitterstrukturkristall
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE2550056C2 (de)
DE10104193A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE2225824A1 (de) Halbleiterbauelement mit einem isolierenden substrat und einer monokristallinen halbleiterschicht und verfahren zur herstellung eines solchen halbleiterbauelements
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE19905517A1 (de) Mehrschichtige Indium-enthaltende Nitridpufferschicht für die Nitrid-Epitaxie
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE1223951B (de) Verfahren zur Herstellung von Halbleiter-bauelementen mit einem oder mehreren PN-UEbergaengen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2738585A1 (de) Aufbringung von cadmiumsulfid auf p-leitendem halbleitermaterial
DE2509585B2 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE19622704A1 (de) Epitaxialwafer und Verfahren zu seiner Herstellung
DE112007002539T5 (de) ZnO-Schicht und lichtemittierende Halbleitervorrichtung
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
DE2600319B2 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
DE3324220A1 (de) Gallium-phosphid-leuchtdiode
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD., KADOMA,

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601