DE10114029A1 - III-V-Halbleiter und Verfahren zu seiner Herstellung - Google Patents

III-V-Halbleiter und Verfahren zu seiner Herstellung

Info

Publication number
DE10114029A1
DE10114029A1 DE10114029A DE10114029A DE10114029A1 DE 10114029 A1 DE10114029 A1 DE 10114029A1 DE 10114029 A DE10114029 A DE 10114029A DE 10114029 A DE10114029 A DE 10114029A DE 10114029 A1 DE10114029 A1 DE 10114029A1
Authority
DE
Germany
Prior art keywords
semiconductor
iii
layer
pattern
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10114029A
Other languages
English (en)
Inventor
Kazumasa Hiramatsu
Hideto Miyake
Takayoshi Maeda
Yasushi Iyechika
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of DE10114029A1 publication Critical patent/DE10114029A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Bereitgestellt wird ein Verfahren zur Herstellung eines III-V-Halbleiters mit geringer Fehlordnungsdichte ohne Erhöhen der Dicke einer erneut gezüchteten Schicht, wobei das Verfahren ein Verfahren eines erneuten Wachstums unter Verwendung eines Maskenmusters einschließt, und die Einlagefehlordnungen in der erneut gezüchteten Schicht durch die auf dem Muster gebildeten Lücken beendet werden (Fig. 1).

Description

Die vorliegende Erfindung betrifft einen III-V-Halbleiter (III-V compound semiconductor) der allgemeinen Formel InGaAlN und ein Verfahren zu seiner Herstellung.
Ein III-V-Halbleiter der allgemeinen Formel InxGayAlzN, in der x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1 und 0 ≦ z ≦ 1, kann als Material für eine hocheffiziente lichtemittie­ rende Vorrichtung im Bereich von ultraviolettem bis sichtbarem Strahlenbereich verwen­ det werden, da er ermöglicht, dass eine direkte Bandabstandsenergie auf die optische Energie mit einer Wellenlänge im Bereich von ultraviolett bis rot unter Ändern der Zu­ sammensetzung der Elemente der Gruppe III eingestellt wird. Weiter weist ein solcher III-V-Halbleiter einen größeren Bandabstand als herkömmlich verwendete typische Halbleiter, wie Si und GaAs, auf und behält daher seine Halbleitereigenschaften auch bei einer solch erhöhten Temperatur bei, bei der die herkömmlichen Halbleiter nicht betrie­ ben werden können. Daher ermöglichen die III-V-Halbleiter prinzipiell die Herstellung von elektronischen Vorrichtungen mit ausgezeichneter Umgebungsbeständigkeit.
Ein solcher Halbleiter ist wegen seines sehr hohen Dampfdrucks um seinen Schmelzpunkt schwer zu einem großen Kristall zu züchten. Daher wurde bis jetzt kein großer Kristall eines solchen Halbleiters zur praktischen Verwendung als Substrat erhal­ ten, das in der Herstellung einer Halbleitervorrichtung zu verwenden ist. So wird ein Halbleiter dieser Art im Allgemeinen durch epitaxiales Wachsenlassen des Halbleiters auf einem Substrat aus einem Material, wie Saphir oder SiC, das in der Kristallstruktur zu dem Halbleiter ähnlich und zur Bereitstellung eines großen Kristalls fähig ist, gezüch­ tet. Gegenwärtig kann mit diesem Verfahren ein Kristall des Halbleiters mit relativ hoher Qualität erhalten werden. Auch in diesem Fall ist es schwierig, Kristalldefekte zu verringern, die sich aus dem Unterschied in den Gitterkonstanten oder Ausdehnungskoeffizienten zwischen dem Substratmaterial und dem Halbleiter ergeben, und der erhaltene Halbleiter weist im Allgemeinen eine Fehlstellendichte von etwa 108 cm-2 oder mehr auf.
Es wurde über ein Verfahren zum Erhalt eines III-V-Halbleiters mit verringerter Fehlstellendichte aus einem Halbleiter mit hoher Dichte an kristallinen Fehlstellen be­ richtet (Jpn. J. Appl. Phys., Band 36, S. L899, 1997). Gemäß diesem Bericht wird der vorstehende Halbleiter mit hoher Fehlstellendichte (nachstehend manchmal als "darun­ terliegender Kristall" bezeichnet) mit einem SiO2-Muster bedeckt, während feine Öff­ nungen unbedeckt bleiben, und ein Kristallwachstum auf dieser Struktur wieder durchge­ führt (ein solches zweites oder nachfolgendes Kristallwachstum kann nachstehend als "erneutes Wachstum" bezeichnet werden).
Im anfänglichen Stadium des erneuten Wachstum, welches "selektives Wachs­ tum" genannt wird, tritt das Kristallwachstum nicht auf dem Mustern, sondern nur durch die Öffnungen auf. Wenn das Wachstum sich weiter aus diesem Stadium fortsetzt, be­ ginnt das Kristallwachstum sich durch die Öffnungen über das Muster auszudehnen, und nach einer Weile ergibt sich die Bildung einer Struktur, in der das Muster vergraben ist. Unmittelbar nach dem Eingraben des Musters weist der in dem Stadium des erneuten Wachstums gezüchtete Kristall eine unebene Oberfläche auf. Jedoch wird die Unebenheit der Oberfläche des Kristalls verringert, wenn das Kristallwachstum weiter vonstatten geht, und schließlich kann ein Kristall mit flacher Oberfläche erhalten werden.
Von einer solchen vergrabenen Struktur (burried structure) wird bestätigt, dass sie deutlich verringerte Fehlordnungsdichte in der erneut gezüchteten Schicht aufweist. Jedoch unterscheiden sich die Mechanismen der Verringerung von Fehlstellen abhängig vom Wachstumsverfahren oder den Wachstumsbedingungen. Solche Mechanismen können grob in die folgenden zwei Sorten eingeteilt werden. Der erste Mechanismus ist so, dass die erneut gezüchtete Schicht die Einlagefehlordnungen von dem darunterliegenden Substrat übernimmt, aber das Muster solche Einlagefehlordnungen darunter unterbricht und daher Teile der erneut gezüchteten Schicht auf dem Muster keine Fehlordnung aufweisen, wie in Fig. 1 gezeigt. Jedoch können in diesem Fall die Fehlordnungen nur in den Teilen der erneut gezüchteten Schicht verringert werden, die auf dem Muster liegt, und eine Verringerung der Fehlordnungen kann kaum in Teilen der erneut gezüchteten Schicht erwartet werden, die über den Öffnungen liegt, da solche Teile Fehlordnungen aus der Unterschicht übernehmen.
Der zweite Mechanismus ist so, dass Teile der erneut gezüchteten Schicht über den Öffnungen unter Bildung von Facetten wachsen und die Richtung jeder von der Un­ terschicht übernommenen Einlagefehlordnung in die Wachstumsebene durch die Facetten gebogen wird, mit dem Ergebniss, dass die Fehlstellendichte verringert wird, wenn die Dicke der Wachstumsschicht zunimmt, wie in Fig. 2 gezeigt. Im Gegensatz zu der aus dem ersten Mechanismus resultierenden Struktur weist die Struktur in diesem Fall in Teilen auf dem Muster konzentrierte Fehlordnungen, aber verringerte Fehlordnungs­ dichte in den Teilen über den Öffnungen auf. Um diese Fehlordnungen ausreichend zu verringern, ist erforderlich, die erneut gezüchtete Schicht auf mehrere zehn µm oder mehr in der Dicke zu züchten. Ein solch dicker Film bewirkt, dass sich das erhaltene Substrat in einem solchen Ausmaß biegt, das nicht vernachlässigbar ist. Das bewirkt manchmal Probleme, dass die Temperaturverteilung entlang der Substratebene groß wird, wenn ein weiteres Züchten auf dem Substrat durchgeführt wird, und dass ein spä­ teres Verfahren zum Herstellen einer Vorrichtung wegen der Unebenheit des Substrats nicht mit gewünschter Genauigkeit erreicht werden kann.
Eine Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung ei­ nes III-V-Halbleiters mit geringer Fehlordnungsdichte ohne Erhöhen der Dicke einer er­ neut gezüchteten Schicht bereitzustellen, wobei das Verfahren ein Verfahren des erneu­ ten Wachstums unter Verwendung eines Maskenmusters einschließt, und einen solchen III-V-Halbleiter mit geringer Fehlordnungsdichte bereitzustellen.
Als Ergebnis umfassender Untersuchungen in Bezug auf die vorstehenden Situa­ tionen haben die Erfinder festgestellt, dass die vorstehenden Probleme unter Verwen­ dung eines Verfahrens des erneuten Wachstums vermieden werden können, das eine festgelegte Struktur zwischen dem Muster und dem auf dem Muster gezüchteten Kristall bereitstellt.
Genauer betrifft die vorliegende Erfindung Punkt (1): einen III-V-Halbleiter, um­ fassend: eine Schicht eines ersten III-V-Halbleiters der allgemeinen Formel InuGavAlwN, wobei 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, 0 ≦ w ≦ 1 und u + v + w = 1; ein Muster, das auf der Schicht des ersten III-V-Halbleiters gebildet und aus einem zu dem ersten III-V-Halblei­ ter und zu dem nachstehenden zweiten III-V-Halbleiter verschiedenen Material herge­ stellt ist; und eine Schicht des zweiten III-V-Halbleiters der allgemeinen Formel InxGayAlzN, wobei 0 ≦ x ≦ 1, 0 ≦ y 1, 0 ≦ z ≦ 1 und x + y + z = 1, wobei die Schicht durch die Öffnungen des Musters gezüchtet wird; wobei Lücken auf dem Muster gebildet werden, und Einlagefehlordnungen in der Schicht des zweiten Halbleiters durch die Lücken beendet werden.
Die vorliegende Erfindung betrifft auch Punkt (2): ein Verfahren zur Herstellung eines in Punkt (1) aufgeführten III-V-Halbleiters, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen er­ sten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters, bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; und einen zweiten Schritt des Fortsetzens des Züchtens der Schicht des zweiten III-V-Halbleiters unter Ändern der Wachstumsbedingungen, um so zu ermöglichen, dass er Oberflächen parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters aufweist, um dabei Lücken auf dem Muster zu bilden.
Die vorliegende Erfindung betrifft auch Punkt (3): ein Verfahren zur Herstellung eines in Punkt (1) aufgeführten III-V-Halbleiters, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen er­ sten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; und einen zweiten Schritt der Fortsetzung des Züchtens der Schicht des zweiten III-V-Halbleiters unter Ändern der Wachstumsbedingungen so, dass eine Schicht mit Oberflächen der (0001)-Ebene und Facetten senkrecht zur (0001)- Ebene ermöglicht wird, wobei Lücken auf dem Muster gebildet werden.
Die vorliegende Erfindung betrifft auch Punkt (4): ein Verfahren zur Herstellung eines in Punkt (1) aufgeführten III-V-Halbleiters, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen er­ sten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters, bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; einen zweiten Schritt der Fortsetzung des Züchtens der Schicht des zweiten III-V-Halbleiters, so dass er nur geneigte Facetten aufweist; und ei­ nen dritten Schritt der Fortsetzung des Züchtens der Schicht unter Ändern der Wachs­ tumsbedingungen, um so zu ermöglichen, dass die Schicht des zweiten III-V-Halbleiters Oberflächen parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters aufweist, wobei Lücken auf dem Muster gebildet werden.
Die vorliegende Erfindung betrifft auch Punkt (5): ein Verfahren zur Herstellung eines in Punkt (1) aufgeführten III-V-Halbleiters, umfassend ein Verfahren zum Bilden einer Schicht eines zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen ersten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnun­ gen des Musters, bis ein Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; einen zweiten Schritt der Fortsetzung des Züch­ tens der Schicht des zweiten III-V-Halbleiters, so dass er nur geneigte Facetten aufweist; und einen dritten Schritt der Fortsetzung des Züchtens der Schicht unter Ändern der Wachstumsbedingungen, so dass ermöglicht wird, dass die Schicht des zweiten III-V- Halbleiters Oberflächen der (0001)-Ebene und Facetten senkrecht zur (0001)-Ebene auf­ weist, wobei Lücken auf dem Muster gebildet werden.
Die vorliegende Erfindung betrifft auch noch Punkt (6): einen III-V-Halbleiter, erhalten unter mindestens einmal Durchführen eines Verfahrens, einschließlich Bilden eines Musters und erneutes Züchten eines III-V-Halbleiters auf einer Schicht des III-V- Halbleiters in Punkt (1).
Fig. 1 ist eine Ansicht, die einen Zustand veranschaulicht, bei dem Einlagefehl­ ordnungen durch ein Maskenmuster beendet werden.
Fig. 2 ist eine Ansicht, die einen Zustand veranschaulicht, bei dem die Richtung der Fehlordnung gebogen ist.
Fig. 3 ist eine Ansicht, die einen Zustand veranschaulicht, bei dem die Fehlord­ nungen verringert sind.
Fig. 4 ist eine schematische Ansicht, die eine Halbleiterlaservorrichtung veran­ schaulicht, die auf einem Halbleiter mit durch Lücken definierten verbliebenen offenen Teilen hergestellt ist.
Fig. 5, Ansichten (a) bis (i), veranschaulichen einen Schritt des erneuten Wachs­ tums der vorliegenden Erfindung. Die Ansichten (a) bis (e) veranschaulichen das anfäng­ liche Stadium des Züchtens einer Schicht des zweiten III-V-Halbleiters durch die Öff­ nungen eines Musters. Die Ansicht (e) veranschaulicht einen Zustand, bei dem der Ober­ flächenteil parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet. Die Ansichten (f) bis (i) veranschaulichen das folgende Stadium des Züchtens einer Schicht des zweiten III-V-Halbleiters, so dass sie Oberflächen parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters aufweist und des Bildens von Lücken auf dem Muster.
Die Bezeichnungen in den Figuren sind folgende
1... Schicht des ersten III-V-Halbleiters (darunterliegender Kristall)
2... Muster, gebildet aus einem zum ersten III-V-Halbleiter und zweiten Halbleiter unterschiedlichem Material
3... Schicht des zweiten III-V-Halbleiters (erneut gezüchtete Schicht) 4... Einlagefehlordnung
5... Lücke auf dem Maskenmuster
6... n-GaN
7... n-AlGaN Überzugsschicht
8... InGaN/GaN aktive "Quantum well"-schicht
9... p-AIGaN Überzugsschicht
10... Isolationsschicht
11... p-GaN
12... n-Elektrode 13... p-Elektrode
Der erfindungsgemäße III-V-Halbleiter ist dadurch gekennzeichnet, dass durch die Öffnungsteile des Musters auf dem darunterliegenden Kristall wachsende Teile von dem darunterliegenden Kristall übernommene Fehlordnungen aufweisen, die allgemein in der Wachstumsebene gebogen werden und diese so gebogenen Fehlordnungen durch auf dem Muster gebildete Lücken beendet werden, wobei die Ausbreitung solcher Fehl­ ordnungen in dem erneut gezüchteten Kristall beendet wird, wie in Fig. 3 gezeigt.
Die Verfahren für das erneute Züchten gemäß der vorliegenden Erfindung ver­ wendete Kristallwachstum schließen Molekularstrahlepitaxie (MBE), Hydridgasphasen­ epitaxie (HVPE) und metallorganische Gasphasenepitaxie (MOVPE) ein. Das MBE-Ver­ fahren kann in der vorliegenden Erfindung geeigneterweise verwendet werden, da das Verfahren zum Bilden einer steilen Grenzfläche mit hoher Kontrollierbarkeit fähig ist. Das HVPE-Verfahren kann in der Erfindung geeigneterweise verwendet werden, da das Verfahren hohe Wachstumsgeschwindigkeit sicherstellt, wobei ein Kristall mit guter Qualität innerhalb kurzer Zeit bereitgestellt wird. Das MOVPE-Verfahren kann ebenfalls geeigneterweise verwendet werden, da das Verfahren ein Kristallwachstum auf vielfa­ chen Substraten mit hoher Gleichmäßigkeit ermöglicht.
Folgende Ausgangssubstanzen können in der Herstellung der III-V-Halbleiter mit dem HVPE-Verfahren verwendet werden.
Die Ausgangssubstanzen der Gruppe III können durch Reagierenlassen von Chlorwasserstoffgas mit Galliummetall oder Indiummetall oder dergleichen zur Herstellung von GaCl oder InCl hergestellt werden. In einer anderen Ausführungsform können die Ausgangssubstanzen der Gruppe III durch Reagierenlassen von Chlorwasserstoffgas mit einer Trialkylgalliumverbindung der allgemeinen Formel R1R2R3Ga (in der R1, R2 und R3 jeweils ein Niederalkylrest sind), wie TMG oder TEG, einer Trialkylindiumverbindung der allgemeinen Formel R1R2R3In (in der R1, R2 und R3 jeweils ein Niederalkylrest sind), wie TMI oder Triethylindium oder dergleichen, bei erhöhter Temperatur zur Herstellung von GaCl oder InCl oder dergleichen hergestellt werden. In einer weiteren Ausführungsform wird Dimethylgalliumchlorid (Ga(CH3)2Cl), Diethylgalliumchlorid (Ga(C2H5)2Cl), Dimethylindiumchlorid (In(CH3)2Cl) oder Diethylindiumchlorid (In(C2H5)2Cl) oder dergleichen bei erhöhter Temperatur zersetzt, wobei GaCl oder InCl oder dergleichen hergestellt wird. GaCl3 oder InCl3 oder dergleichen, die bei Normaltemperatur stabil sind, können mit einem Trägergas versetzt und zugeführt werden. Diese können entweder allein oder als Gemisch verwendet werden.
Folgende Ausgangssubstanzen können in der Herstellung des III-V-Halbleiters mit dem MOVPE-Verfahren verwendet werden.
Beispiele der Ausgangssubstanzen der Gruppe III schließen Trialkylgalliumver­ bindungen der allgemeinen Formel: R1R2R3Ga (wobei R1, R2 und R3 jeweils einen Nie­ deralkylrest darstellen), wie Trimethylgallium [(CH3)3Ga, nachstehend manchmal als "TMG" bezeichnet] und Triethylgallium [(C2H5)3Ga, nachstehend manchmal als "TEG" bezeichnet]; Trialkylaluminiumverbindungen der allgemeinen Formel R1R2R3Al (wobei R1, R2 und R3 jeweils einen Niederalkylrest darstellen), wie Trimethylaluminium [(CH3)3Al], Triethylaluminium [(C2H5)3Al, nachstehend manchmal als "TEA" bezeich­ net] und Triisobutylaluminium [(i-C4H9)3Al]; Trimethylaminalan [(CH3)3N : AlH3]; und Trialkylindiumverbindungen der allgemeinen Formel: R1R2R3In (in der R1, R2 und R3 jeweils ein Niederalkylrest sind), wie Trimethylindium [(CH3)3In, nachstehend manch­ mal als "TMI" bezeichnet] und Triethylindium [(C2H5)3In], ein. Diese können entweder allein oder als Gemisch verwendet werden.
Im HVPE-Verfahren und MOVPE-Verfahren schließen Beispiele der Ausgangs­ substanzen der Gruppe V Ammoniak, Hydrazin, Methylhydrazin, 1,1-Dimethylhydra­ zin, 1,2-Dimethylhydrazin, tert-Butylamin und Ethylendiamin ein. Diese können entwe­ der allein oder als Gemisch verwendet werden. Unter diesen Ausgangssubstanzen weisen Ammoniak und Hydrazin den Vorteil auf, dass der erhaltene Halbleiter weniger durch Kohlenstoff kontaminiert ist, da sie kein Kohlenstoffatom in ihren Molekülen enthalten. Ammoniak ist in Bezug auf die leichtere Handhabung bevorzugt.
In HVPE-Verfahren und MOVPE-Verfahren kann ein Verdünnungsgas, wie Wasserstoff, Stickstoff oder Helium, als Trägergas für die Ausgangssubstanzen verwen­ det werden.
Die Faktoren beim Kontrollieren einer Facette im Verfahren des erneuten Wachs­ tums, die im vorliegenden Verfahren wichtig sind, sind die Menge jeder zuzuführenden Ausgangssubstanz, die Wachtumstemperatur, der Wachtumsdruck, das Trägergas, Verunreinigungen und dergleichen. Manchmal ist es effektiv, eine Facette im Verfahren des erneuten Wachstums durch Zugabe von Substanzen zu kontrollieren, die nicht in großer Menge eingebaut werden können. Beispiele der Substanzen sind In-haltige Substanzen, wie Trimethylindium, wenn Wachstumsbedingungen der Unterdrückung des In-Einbaus (hohe Temperatur, niedriger Druck und Wasserstoff als Trägergas usw.) verwendet werden.
Gemäß der vorliegenden Erfindung wird der erste Schritt des Verfahrens des er­ neuten Wachstums unter Bedingungen durchgeführt, die zum Biegen der Richtung jeder aus dem darunterliegenden Kristall übernommenen Fehlordnung geeignet sind, um sie entlang der Grenzfläche zwischen dem darunterliegenden Kristall und der erneut ge­ züchteten Schicht auszudehnen. Insbesondere wird das erneute Wachstum durchgeführt, bis der Oberflächenteil davon parallel zur Oberfläche des darunterliegenden Kristalls verschwindet. Üblicherweise ist die sich parallel zur Oberfläche des darunterliegenden Kristalls ausdehnende Oberfläche die (0001)-Ebene. Unter solchen Wachstumsbedingun­ gen können sich in Bezug auf den darunterliegenden Kristall geneigte Facetten ergeben. Auch nachdem die Oberfläche des erneut gezüchteten Kristalls parallel zur Oberfläche des darunterliegenden Kristalls verschwunden ist, kann das erneute Wachstum unter den gleichen Bedingungen mit nur geneigten Facetten fortgesetzt werden.
Solche geneigten Facetten ergeben sich leicht in folgenden Fällen: die Wachs­ tumstemperatur ist gering; das Verhältnis der zugeführten Menge einer Ausgangssub­ stanz der Gruppe III zu der einer Ausgangssubstanz der Gruppe V ist hoch; die Breite jedes Öffnungsteils des Musters ist kleiner als die Breite jedes Musterteils des Musters; der Wachstumsdruck ist hoch; und Wasserstoff wird als Trägergas verwendet.
Im zweiten Schritt gemäß der vorliegenden Erfindung werden Lücken auf dem Muster absichtlich gebildet, um die Fehlordnungen an den Grenzflächen zwischen den Lücken und dem erneut gezüchteten Kristall zu beenden, um zu verhindern, dass sich die Fehlordnungen jeweils in eine einmal gebogene Richtung ausbreiten, wobei sie sich in die Oberfläche des erneut gezüchteten Kristalls fortsetzen. Insbesondere wird das erneute Wachstum unter geänderten Wachstumsbedingungen fortgesetzt, um so zu ermöglichen, dass die Schicht des zweiten III-V-Halbleiters eine Ebene parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters aufweist. Die Bedingungen zum Bereitstellen einer Ebene parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters sind im All­ gemeinen umgekehrt zu den Bedingungen zum Bereitstellen einer geneigten Facette. Zusätzlich kann sich eine solche parallele Ebene ergeben, wenn Stickstoff als Trägergas verwendet wird oder wenn eine Mg-Ausgangssubstanz als Verunreinigungen zugeführt wird. Unter Fortsetzen des erneuten Wachstums unter solchen Bedingungen werden Lücken auf dem Muster gebildet.
Fig. 3 veranschaulicht einen Fall, bei dem die Breite jeder Lücke enger wird, wenn das erneute Wachstum vonstatten geht und schließlich die Oberfläche des erneuten Wachstums eben wird. Jedoch, wenn eine auf dem erfindungsgemäßen Halbleiter herzu­ stellende Vorrichtung eine Fläche gleich oder kleiner als die Fläche des Musters auf­ weist, kann die Oberfläche des erneut gezüchteten Kristalls durch die Lücken definierte exponierte Öffnungen aufweisen. Ein typischer Halbleiterlaser weist zum Beispiel eine aktive Schicht mit einer Breite von etwa 3 µm und einer Länge von etwa 1 mm oder kleiner auf. Eine solche Laservorrichtung kann auf dem Halbleiter unter Vermeiden der durch die Lücken definierten Öffnungen hergestellt werden, wenn eine Streifenmaske mit einem Maskenintervall von etwa 5 µm oder mehr und einer Länge von 1 mm oder mehr verwendet wird. Fig. 4 veranschaulicht diesen Fall schematisch.
Wenn das Maskenmuster in Streifenform ist, dehnen sich die Streifen davon vor­ zugsweise eher in <1-100<-Richtung als in <11-20<-Richtung aus, da die sich in <1-100<-Richtung ausdehnenden Streifen ermöglichen, dass sich eine geneigte Facette zu einer Ebene parallel zur Oberfläche des darunterliegenden Kristalls mit höherer Kon­ trollierbarkeit neigt. Wenn ein solches Maskenmuster mit sich in <1-100<-Richtung ausdehnenden Streifen verwendet wird, ist die sich im ersten Schritt ergebende geneigte Facette in {11-22}-Ebene und kann der zweite Schritt eine (0001)-Ebene und eine Facette in {11-20}-Ebene bereitstellen.
Ein so hergestellter Kristall mit geringerer Fehlstellendichte kann wenige Fehlordnungen über dem Maskenmuster aufweisen. In einem solchen Fall kann die Zahl der Fehlstellen über einem Muster durch erneutes Bilden eines Maskenmusters auf der Oberfläche des erneut gezüchteten Kristalls und weiteres Durchführen des erneuten Wachstums verringert werden.
Das im zweiten erneuten Wachstum verwendete Muster sollte so gebildet werden, dass das Muster den Bereich abdeckt, in dem die Fehlordnungen nach dem ersten erneu­ ten Wachstum bestehen. Nach dem ersten erneuten Wachstum bestehen die Fehlordnun­ gen nur in einem beschränkten Bereich, d. h. über fast der Mitte des Musters des ersten erneuten Wachstums. Daher kann das für das zweite erneute Wachstum verwendete Muster vergleichsweise kleiner sein als das für das erste erneute Wachstum verwendete Muster. Unter Verwendung eines kleineren Musters für das zweite erneute Wachstum wird das Muster in vergleichsweise geringere Dicke vergraben. Das bedeutet eine Verringerung von Spannung, Fluktuation der Kristallachsen der zweiten erneut gezüchte­ ten Schicht und Verringerung des Biegens des Wafers nach dem erneuten Wachstum und ist bevorzugt.
Obwohl die speziellen Bedingungen abhängig von der für das Kristallwachstum verwendeten Apparatur variieren können, ist es für den Fachmann möglich, das Züchten des Halbleiters durch vorhergehendes Untersuchen der Abhängigkeit einer erhaltenen Facette von den Wachstumsbedingungen passend durchzuführen.
Da ein Kristall mit verringerter Fehlordnungsdichte über eine große Fläche ge­ mäß der vorliegenden Erfindung erhalten werden kann, ist ein zusätzliches Merkmal der vorliegenden Erfindung, dass eine lichtemittierende Vorrichtung mit verbesserten licht­ emittierenden Eigenschaften und Zuverlässigkeit auf einem solchen Kristall hergestellt werden kann. Ebenfalls ermöglicht ein solcher Kristall die Herstellung einer lichtauf­ nehmenden Vorrichtung, wobei durch seine verringerte Fehlstellendichte ein Dunkel­ strom zufriedenstellend unterdrückt wird. Weiter ermöglicht ein solcher Kristall durch seine verringerten Fehlstellen die Herstellung einer elektronischen Vorrichtung mit ver­ besserten Eigenschaften.
In der vorliegenden Erfindung können bestimmte Bedingungen zur Bildung des Musters oder bestimmte Bedingungen des erneuten Wachstums bewirken, dass die Ober­ fläche der Schicht des ersten III-V-Halbleiters mit Dellen (dents) nach dem erneuten Wachstum gebildet wird. Das Auftreten solcher Dellen oder Zähne kann unter Verwendung eines III-V-Halbleiters der allgemeinen Formel: InuGavAlwN, wobei 0 ≦ u < 1, 0 ≦ v < 1, 0 < w ≦ 1 und u + v + w = 1 für die Schicht des ersten III-V- Halbleiters gehemmt werden. Insbesondere beträgt das Mischkristallverhältnis von AlN (entspricht dem Wert w in der vorstehenden allgemeinen Formel) 1% oder mehr, vorzugsweise 5% oder mehr. Die spezielle Dicke der Schicht des ersten III-V- Halbleiters beträgt 0,3 nm oder mehr, vorzugsweise 1 nm oder mehr.
Eine bevorzugte Substanz für das Muster gemäß der vorliegenden Erfindung weist einen bestimmten Grad an Haltbarkeit im erneuten Wachstum des Halbleiters auf. Der Grund dafür ist, dass es schwierig ist, dass das gewünschte erneute Wachstum mit guter Reproduzierbarkeit erreicht wird, wenn das Muster aus einem solchen Material gebildet wird, dass verursacht, dass das Muster durch Verdampfen verloren geht oder durch Schmelzen in der Atmosphäre des erneuten Wachstums und bei der Temperatur des erneuten Wachstums vor Beginn des erneuten Wachstums des Kristalls auf einer Pro­ be mit gebildetem Muster deformiert wird. Beispiele der unter solchen Bedingungen ver­ wendbaren Substanzen schließen SiO2 (Siliciumoxid); elementare Substanzen, wie W, Re, Mo, Cr, Co, Si, Au, Zr, Ta, Ti, Nb, Ni, Pt, V, Hf und Pd; BN (Bornitrid); und Nitride von W, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Re, Fe, Si und dergleichen ein.
In der vorliegenden Erfindung kann das Muster mindestens zwei Schichten von unterschiedlichen Materialien umfassen.
In der vorliegenden Erfindung kann das Muster von jeder bekannten Form sein. Beispiele spezieller Formen schließen das allgemein "Linien/Abstand" genannte, das Streifen gleicher Breite aufweist, die miteinander parallel mit Öffnungsteilen mit gleicher Breite ausgerichtet sind, wobei sie jeweils zwischen jedem Paar von benachbarten Streifen dazwischenliegen, und eine Form zum teilweisen Exponieren der Unterschicht kreisförmig oder polygonal ein. Jede dieser Musterformen kann gewählt werden, um sich an die erneuten Wachstumsbedingungen oder das Material des Musters oder dergleichen anzupassen.
Bei einem Muster der Linen/Abstands-Form ist die Breite jedes Musterteils vor­ zugsweise nicht geringer als 0,05 µm und nicht mehr als 20 µm. Wenn die Breite jedes Musterteils geringer als 0,05 µm ist, wird die Wirkung der Verringerung der Fehlstel­ lendichte, die ein Vorteil der Erfindung ist, nicht wahrnehmbar. Wenn die Breite größer als 20 µm wird, wird die zum Vergraben des Musters erforderliche Zeit in Bezug auf die praktische Durchführbarkeit zu lang. Bei einem Muster mit kreisförmigen oder polygo­ nalen Öffnungsteilen ist aus dem gleichen Grund wie vorstehend angegeben ähnlich der Abstand zwischen benachbarten Öffnungsteilen vorzugsweise nicht geringer als 0,05 µm und nicht mehr als 20 µm.
Jeder Abstandsteil (Öffnungsteil, der die Unterschicht exponiert) des Linien/Ab­ stands-Musters weist vorzugsweise eine Breite von nicht weniger als 0,01 µm und nicht mehr als 20 µm auf. Wenn die Breite jedes Abstandsteils geringer als 0,01 µm ist, weist die Halbleiterverarbeitungstechnik gegenwärtig Schwierigkeiten bei der Bildung einer praktisch genauen Konfiguration auf, und daher ist ein solch enger Abstand nicht bevor­ zugt. Wenn die Breite mehr als 20 µm beträgt, wird die Wirkung der Verringerung der Fehlstellendichte nicht wahrnehmbar. Bei einem Muster mit kreisförmigen oder poly­ gonalen Öffnungsteilen ist aus dem gleichen Grund wie vorstehend ähnlich der Abstand zwischen benachbarten Öffnungsteilen vorzugsweise nicht geringer als 0,01 µm und nicht mehr als 20 µm.
Das Muster kann mit jedem bekannten Verfahren, wie Aufdampfen, Sputtern, chemische Dampfabscheidung (CVD) und Plattieren, gebildet werden. In einer anderen Ausführungsform kann ein Verfahren so verwendet werden, dass ein dünner Film aus einer elementaren Substanz gebildet und dann der Film einer chemischen Reaktion un­ terzogen wird, um die elementare Substanz in eine Verbindung (compound) umzuwandeln. Insbesondere ist es möglich, zum Beispiel ein solches Verfahren zu verwenden, dass ein dünner Film aus Wolfram gebildet und der Film dann in einer ammoniakhaltigen Atmosphäre wärmebehandelt wird, um Wolfram in Wolframnitrid umzuwandeln. Die Dicke des Musters kann in Bezug auf die praktische Haltbarkeit und Produktivität festgelegt werden. Im Fall von Wolfram ist die Dicke vorzugsweise nicht geringer als 2 nm und nicht mehr als 5 µm.
Andere spezielle Wachstumsbedingungen sind folgende. Wenn der zu züchtende Halbleiter In nicht als wesentlichen Bestandteil enthält, ist die Wachstumstemperatur vorzugsweise nicht geringer als 600°C und nicht höher als 1200°C. Wenn die Tempera­ tur des erneuten Wachstums geringer als 600°C oder höher als 1200°C ist, ist ein Kris­ tall mit guter Qualität durch das erneute Wachstum schwierig zu erhalten. Wenn der zu züchtende Halbleiter In als wesentliches Element enthält, ist die Temperatur des erneuten Wachstums vorzugsweise nicht geringer als 600°C und nicht höher als 900°C, da ein solcher Halbleiter geringere Wärmestabilität aufweist.
Der Wachstumsdruck für das erneute Wachstum in der vorliegenden Erfindung ist nicht geringer als 100 Pa. Wenn der Wachstumsdruck für das Verfahren des erneuten Wachstums geringer als 100 Pa ist, ist ein Kristall mit zufriedenstellender Qualität schwierig zu erhalten. Der Wachstumsdruck ist vorzugsweise nicht geringer als 500 Pa, stärker bevorzugt nicht geringer als 1000 Pa. Es sollte angemerkt werden, dass, obwohl die Kristallinität verbessert wird, wenn der Wachstumsdruck steigt, der Wachstumsdruck für das erneute Wachstum vorzugsweise nicht höher als 10 Atm ist, da eine beim Kristallzüchten verwendete MOVPE- oder HVPE-Apparatur vom industriellen Stand­ punkt nicht sehr hohen Wachstumsdruck verwendet.
Jedes bekannte Verfahren kann zum Beurteilen der Fehlstellen verwendet wer­ den. Beispiele solcher Verfahren schließen ein: Untersuchen der Bilder der Fehlordnun­ gen auf einer Kristalloberfläche mit einem Atomkraftmikroskop (nachstehend als "AFM" bezeichnet), Untersuchung einer Ätzporendichte (nachstehend als "EPD" be­ zeichnet) unter Verwendung einer geschmolzenen Alkali oder eines Phosphorsäureätz­ mittels; Beurteilung der anomalen Wachstumspunkte (nachstehend als "Wachstumspo­ re(n)" bezeichnet), die auftreten, wenn ein Material mit zu einem darunterliegenden Kristall nicht passendem Gitter, wie InGaN relativ zu GaN, auf der Oberfläche des da­ runterliegenden Kristalls gezüchtet wird; und Untersuchen der Bilder der Fehlordnungen mit einem Transmissionselektronenmikroskop (nachstehend manchmal als "TEM" be­ zeichnet).
Das erfindungsgemäße Verfahren der Verringerung der Fehlordnungen kann in Kombination mit anderen bekannten Verfahren zur Verringerung von Fehlordnungen verwendet werden. Beispiele der Verfahren zur Verringerung von Fehlordnungen sind folgende: ein Verfahren der Verwendung einer bei geringer Temperatur gezüchteten Zwischenschicht (Jpn. J. Appl. Phys., 1999, Band 38, L1515), ein Verfahren des Bildens eines Abstands zwischen der Unterschicht und der erneut gezüchteten Schicht durch erneutes Wachstum (nachstehend manchmal "Luftabstandsverfahren" bezeichnet, J. Cryst. Growth, 2000, Band 221, 338), ein Verfahren des Bildens einer erneut gezüchteten Schicht auf einer teilweise geätzten Kristalloberfläche der Unterschicht (nachstehend manchmal "gekerbtes Streifenverfahren" genannt, J. Cryst. Growth, 2000, Band 221, 345), ein Verfahren des Bildens einer erneut gezüchteten Schicht auf Seiten­ wänden einer teilweise geätzten Kristalloberfläche der Unterschicht (nachstehend manch­ mal "Pendeo-Epitaxieverfahren" genannt, MRS Internet Journal, Nitride Semicond. Res., 1999, Band 451, G3, 38), ein Verfahren der Abflachung einer teilweise geätzten Kristalloberfläche der Unterschicht durch Glühen bei hoher Temperatur (nachstehend manchmal "Massentransportverfahren" genannt, MRS Internet Journal, Nitride Semi­ cond. Res., 2000, Band 581, W2.8) und ein Verfahren des erneuten Züchtens auf einer Oberfläche mit abgeschiedenen kleinen Verunreinigungen der Unterschicht (nachstehend manchmal "anti-grenzflächenaktives Verfahren" genannt, Jpn. J. Appl. Phys., 2000, Band 39, L831). Unter diesen Verfahren können ein Verfahren der Verwendung einer bei niedriger Temperatur gezüchteten Zwischenschicht, ein gekerbtes Streifenverfahren, das Massentransportverfahren und das anti-grenzflächenaktive Verfahren vorzugsweise verwendet werden.
Unter Verwendung der vorliegenden Erfindung oder der vorliegenden Erfindung in Kombination mit anderen Verfahren kann der Halbleiter mit extrem verringerten Fehlordnungen in vergleichsweise geringer Dicke erhalten werden. Als Ergebnis kann das Biegen des Substrats verringert werden, und es ist bei Verbesserung der Verfahrens­ leistung des Vorrichtungsherstellungsverfahrens ziemlich wirksam.
Beispiele
Die folgenden Beispiele veranschaulichen die vorliegende Erfindung weiter im Einzelnen, sind aber nicht als Einschränkung des Schutzbereichs davon aufzufassen.
Beispiel 1
Zuerst wurde ein darunterliegender Kristall auf folgende Weise hergestellt. Auf einem Saphirsubstrat wurde eine GaN-Pufferschicht mit einer Dicke von 50 nm bei 550°C mit MOVPE gezüchtet und weiter GaN bis zu einer Dicke von 4 µm bei etwa 1100°C gezüchtet. Auf diesem darunterliegenden Kristall wurde ein 80 nm dicker SiO2- Film durch Sputtern gebildet, der wiederum zu einem Streifenmuster mit 5 µm breiten Öffnungsteilen und 5 µm breiten Musterteilen, die sich in <1-100<-Richtung ausdeh­ nen durch typische Photolithographie mit einem Muster versehen wurde.
Anschließend wurde GaN auf diesem darunterliegenden Kristall durch MOVPE erneut gezüchtet. Als erste Reihe des erneuten Wachstums wurde GaN bei 66,7 kPa (500 10ff) und 950°C für 45 min gezüchtet, während Trimethylgallium (nachstehend manch­ mal als "TMG" bezeichnet) und Ammoniak als Ausgangssubstanzen in einem Verhältnis von 45 µmol/min bzw. in einer Menge von 1 slm unter Verwendung von Wasserstoff als Trägergas zugeführt wurden. Unter diesen Bedingungen verschwindet eine Ebene paral­ lel zur Oberfläche der GaN-Unterschicht, während nur geneigte Facetten wachsen. Dem­ gemäß weist der erhaltene erneut gezüchtete Kristall im Schnitt dreieckige Facetten auf.
Als zweite Reihe des erneuten Wachstums wurde GaN weiter 105 min bei 1050°C gezüchtet, was eine Temperaturbedingung ist, die ermöglicht, dass ein horizon­ tales Wachstum erleichtert wird, wobei eine flache Oberfläche bereitgestellt wird. Die gesamte Dicke der erneut gezüchteten Schicht, die die erste und zweite Reihe umfasst, betrug etwa 10 µm. Die Oberfläche des so erhaltenen Kristalls war flach. Ein Schnitt des Kristalls wurde mit einem Rasterelektronenmikroskop (nachstehend manchmal als "SEM" bezeichnet) untersucht, wobei er eine Lücke aufweist, die sich in den erneut ge­ züchteten Kristall von der Mitte jedes Musterteils erstreckt.
Die Oberfläche dieses Kristalls wurde mit AFM untersucht, wobei sie nur den Verschiebungen an einer Stelle über der Mitte jedes Musterteils entsprechende Poren aufweist, und die mittlere Porendichte betrug etwa 106 cm-2. Wenn InGaN bis zu einer Dicke von S00 nm auf einen ähnlichen Kristall bei 800°C unter Zufuhr von Ammoniak, TMG und Trimethylindium (nachstehend manchmal als "TMI" bezeichnet) unter Ver­ wendung von Stickstoff als Trägergas gezüchtet wurde, wies der erhaltene Kristall nur Wachstumsporen an einer Stelle über der Mitte jedes Musterteils auf. Die Porendichte an anderen Teilen des Kristalls betrug 106 cm-2 und die Porendichte des gesamten Kristalls einschließlich des Teils an der Stelle über der Mitte jedes Musters 107 cm-2.
Eine weitere Verringerung der Fehlordnungen wird unter Anwenden anderer Fehlordnungsverringerungsverfahren auf die im Beispiel erhaltenen Proben erreicht. Zum Beispiel wird das Züchten einer Niedertemperaturzwischenschicht aus GaAlN und einer Hochtemperatur-GaN-Schicht auf der Probe der Beispiele zur weiteren Verringe­ rung der nach dem ersten erneuten Wachstum vorhandenen Fehlordnungen verwendet. Als anderes Beispiel wird das Massentransportverfahren zur weiteren Verringerung der Fehlordnungen verwendet. Das heißt, der Oberflächenteil der über dem Muster erneut gezüchteten Schicht, bei der Fehlordnungen hauptsächlich vorkommen, wird zur Bildung von Stufen geätzt und dann geglüht, um die Oberfläche zu glätten. Ebenfalls wird das anti-grenzflächenaktive Verfahren zur weiteren Verringerung von Fehlordnungen ver­ wendet. Das heißt, kleine Teilchen an Verunreinigungen, wie Si, werden auf der Ober­ fläche der erneut gezüchteten Schicht gebildet und dann GaN gezüchtet.
Vergleichsbeispiel 1
InGaN wurde direkt auf einem darunterliegenden Kristall, wie in Beispiel 1 ver­ wendet, gezüchtet. Die erhaltene InGaN-Schicht wurde untersucht, wobei sie eine Wachstumsporendichte von 4 × 108 cm-2 aufwies.
Beispiel 2
Wie in Beispiel 1 wurde ein Streifenmuster mit 3 µm breiten Öffnungsteilen und 7 µm breiten Streifenteilen gebildet und das erneute Wachstum 30 min durchgeführt, um eine erste Reihe des erneuten Wachstums zu erhalten. Unter diesen Bedingungen ver­ schwindet eine Ebene parallel zur Oberfläche der GaN-Unterschicht und wachsen nur geneigte Facetten. Demgemäß weist der erhaltene erneut gezüchtete Kristall im Schnitt eine dreieckige Facette auf. Anschließend wurde das erneute Wachstum 90 min durchge­ führt, um eine zweite erneut gezüchtete Reihe zu bilden. Weiter wurde InGaN bis zu einer Dicke von 500 nm zum Untersuchen der Wachstumsporen gezüchtet. Ein Schnitt dieser Probe wurde mit SEM untersucht, wobei er eine Lücke unmittelbar an der Mitte jedes Musterteils aufwies. Obwohl eine Reihe von Wachstumsporen auf einem Teil ober­ halb dieser Lücke beobachtet wurden, weisen andere Teile als der Teil mit der Reihe von Wachstumsporen und seinem Rand eine Porendichte von nur etwa 3 × 107 cm-2 auf.
Unter Bilden eines anderen Musters auf dem in diesem Beispiel erhaltenen Kris­ tall an einer Stelle gerade über dem zuerst gebildeten Muster, d. h. in einem Teil mit höherer Dichte der Fehlordnungen und Durchführen des weiteren erneuten Wachstums, können die Fehlordnungen unmittelbar über jedem Musterteil des zweiten Musters ver­ ringert werden.
Vergleichsbeispiel 2
Ein Streifenmuster mit 3 µm breiten Öffnungsteilen und 3 µm breiten Streifentei­ len wurde gebildet und das erneute Wachstum wie in Beispiel 2 durchgeführt, außer dass die erste Reihe des erneuten Wachstums bei 10,7 kPa (80 Torr) und 1000°C gebildet wurde. Unter diesen Wachstumsbedingungen weist der erhaltene erneut gezüchtete Kris­ tall Facetten im wesentlichen senkrecht zum darunterliegenden Kristall auf, und daher variiert die Richtung jeder Einlagefehlordnung, die vom darunterliegenden Kristall über­ nommen wird, nicht. Wachstumsporen wurden auf jedem Musterteil und an jedem 0??ff­ nungsteil beobachtet. Die Porendichte betrug 108 cm-2.
Vergleichsbeispiel 3
Eine Probe wurde wie in Beispiel 2 hergestellt, außer dass ein Streifenmuster mit 2 µm breiten Öffnungsteilen und 2 µm breiten Streifenteilen gebildet wurde. Ein Schitt dieser Probe wurde mit SEM untersucht, wobei sie keine Lücken über der Mitte jedes Musterteils aufwies. Es wurde eine Reihe von Poren über den Musterteilen festgestellt, und die Dichte der Poren betrug 108 cm-2.
Beispiel 3
Eine vergrabene Struktur wurde wie in Beispiel 1 hergestellt, außer dass ein Streifenmuster mit 3 µm breiten Öffnungsteilen und 3 µm breiten Steifenteilen gebildet wurde. Die Wachstumsporendichte der erhaltenen Struktur betrug gemäß der Beurtei­ lung 1 × 107 cm-2.
Beispiel 4
Im ersten Schritt des erneuten Wachstums wurde ein Streifenmuster aus SiO2 mit 5 µm breiten Öffnungsteilen und 5 µm breiten Streifenteilen, die sich in <1-100<- Richtung ausdehnen, auf einer GaN-Unterschicht wie in Beispiel 1 gebildet, und eine erste Reihe eines erneuten Wachstums darauf bei 66,7 kPa (500 Torr) und 950°C ge­ züchtet. Unter diesen Bedingungen verschwindet eine Ebene parallel zur Oberfläche der GaN-Unterschicht, während nur geneigte Facetten wachsen. Demgemäß wies der erhal­ tene erneut gezüchtete Kristall im Schnitt dreieckige Facetten auf. Anschließend wurde eine zweite Reihe des erneuten Wachstums bei 1050°C gezüchtet. Die gesamte Dicke der die ersten und zweiten Reihen umfassenden erneut gezüchteten Schicht betrug etwa 5 µm. Das erneute Wachstum des zweiten Schritts wurde wie das erneute Wachstum des ersten Schritts durchgeführt, außer dass die Richtung der Streifen um 60° in Bezug auf die des im ersten Schritt des erneuten Wachstums gebildeten Streifen geneigt wurde. Wenn InGaN nach dem erneuten Wachstum des zweiten Schritts gezüchtet wurde, wies der erhaltene Kristall eine Wachstumsporendichte von 1 × 106 bis 1 × 107 cm-2 auf.
Beispiel 5
Im ersten Schritt des erneuten Wachstums wurde ein Streifenmuster aus SiO2 mit 5 µm breiten Öffnungsteilen und 5 µm breiten Steifenteilen, das sich in <1-100<-Rich­ tung ausdehnt, auf einer GaN-Unterschicht wie in Beispiel 1 gebildet und eine erste Reihe des erneuten Wachstums darauf bei 66,7 kPa (500 Torr) und 950°C gezüchtet. Unter diesen Bedingungen verschwindet eine Ebene parallel zur Oberfläche der GaN- Unterschicht, während nur geneigte Facetten wachsen. Demgemäß wies der erhaltene er­ neut gezüchtete Kristall im Schnitt eine dreieckige Facette auf. Anschließend wurde eine zweite Reihe des erneuten Wachstums bei 1050°C gezüchtet. In diesem Beispiel wurde ein Streifenmuster weiter nach dem ersten Schritt des erneuten Wachstums gerade über die Maske des ersten Schritts gebildet, und dann der zweite Schritt des erneuten Wachs­ tums von GaN bei 40,0 kPa (300 Torr) und 1050°C durchgeführt. Anschließend wurde InGaN auf dem erneuten Wachstum des zweiten Schritts gezüchtet, und der erhaltene Kristall wies eine Wachstumsporendichte von 1 × 104 bis 1 × 106 cm-2 auf.
Das erfindungsgemäße Verfahren zur Herstellung eines III-V-Halbleiters ermög­ licht die Herstellung eines III-V-Halbleiters mit höherer Qualität mit verringerten Einla­ gefehlordnungen.

Claims (7)

1. III-V-Halbleiter, umfassend: eine Schicht eines ersten III-V-Halbleiters der all­ gemeinen Formel InuGavAlwN, wobei 0 ≦ u ≦ 1, 0 ≦ v ≦ 1, 0 ≦ w ≦ 1 und u + v + w = 1 ist; ein Muster, das auf der Schicht des ersten III-V-Halbleiters gebildet und aus einem zu dem ersten III-V-Halbleiter und zu dem nachstehenden zweiten III-V-Halbleiter verschiedenen Material hergestellt ist; und eine Schicht des zwei­ ten III-V-Halbleiters der allgemeinen Formel InxGayAlzN, wobei 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1 und x + y + z = 1, wobei die Schicht durch die Öffnungen des Musters gezüchtet wird; wobei Lücken auf dem Muster gebildet werden, und Einlagefehlordnungen in der Schicht des zweiten Halbleiters durch die Lücken beendet werden.
2. Verfahren zur Herstellung eines III-V-Halbleiters nach Anspruch 1, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen ersten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters, bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; und einen zweiten Schritt des Fortsetzens des Züchtens der Schicht des zweiten III-V- Halbleiters unter Ändern der Wachstumsbedingungen, um so zu ermöglichen, dass er Oberflächen parallel zur Oberfläche der Schicht des ersten III-V-Halblei­ ters aufweist, um dabei Lücken auf dem Muster zu bilden.
3. Verfahren zur Herstellung eines III-V-Halbleiters nach Anspruch 1, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen ersten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; und einen zweiten Schritt der Fortsetzung des Züchtens der Schicht des zweiten III-V- Halbleiters unter Ändern der Wachstumsbedingungen so, dass eine Schicht mit Oberflächen der (0001)-Ebene und Facetten senkrecht zur (0001)-Ebene ermög­ licht wird, wobei Lücken auf dem Muster gebildet werden.
4. Verfahren zur Herstellung eines III-V-Halbleiters nach Anspruch 1, umfassend ein Verfahren zur Bildung einer Schicht des zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen ersten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters, bis der Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters verschwindet; ei­ nen zweiten Schritt der Fortsetzung des Züchtens der Schicht des zweiten III-V- Halbleiters, so dass er nur geneigte Facetten aufweist; und einen dritten Schritt der Fortsetzung des Züchtens der Schicht unter Ändern der Wachstumsbedingun­ gen, um so zu ermöglichen, dass die Schicht des zweiten III-V-Halbleiters Ober­ flächen parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters aufweist, wobei Lücken auf dem Muster gebildet werden.
5. Verfahren zur Herstellung eines III-V-Halbleiters nach Anspruch 1, umfassend ein Verfahren zum Bilden einer Schicht eines zweiten III-V-Halbleiters, wobei das Verfahren einschließt: einen ersten Schritt des Züchtens der Schicht des zweiten III-V-Halbleiters durch die Öffnungen des Musters, bis ein Oberflächenteil davon parallel zur Oberfläche der Schicht des ersten III-V- Halbleiters verschwindet; einen zweiten Schritt der Fortsetzung des Züchtens der Schicht des zweiten III-V-Halbleiters, so dass er nur geneigte Facetten aufweist; und einen dritten Schritt der Fortsetzung des Züchtens der Schicht unter Ändern der Wachstumsbedingungen, so dass ermöglicht wird, dass die Schicht des zwei­ ten III-V-Halbleiters Oberflächen der (0001)-Ebene und Facetten senkrecht zur (0001)-Ebene aufweist, wobei Lücken auf dem Muster gebildet werden.
6. III-V-Halbleiter, erhalten unter mindestens einmal Durchführen eines Verfahrens, einschließlich Bilden eines Musters und erneutes Züchten eines III-V-Halbleiters auf einer Schicht des III-V-Halbleiters nach Anspruch 1.
7. Verfahren zur Herstellung eines III-V-Halbleiters nach Anspruch 2 oder 4, wobei die Oberfläche des zweiten III-V-Halbleiters parallel zur Oberfläche der Schicht des ersten III-V-Halbleiters eine (0001)-Ebene ist.
DE10114029A 2000-03-24 2001-03-22 III-V-Halbleiter und Verfahren zu seiner Herstellung Withdrawn DE10114029A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000083956 2000-03-24
JP2000288259 2000-09-22

Publications (1)

Publication Number Publication Date
DE10114029A1 true DE10114029A1 (de) 2001-10-04

Family

ID=26588264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114029A Withdrawn DE10114029A1 (de) 2000-03-24 2001-03-22 III-V-Halbleiter und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US6503610B2 (de)
KR (1) KR100761673B1 (de)
DE (1) DE10114029A1 (de)
SG (1) SG91351A1 (de)
TW (1) TW504754B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151092A1 (de) * 2001-10-13 2003-05-08 Armin Dadgar Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3714188B2 (ja) 2001-04-19 2005-11-09 ソニー株式会社 窒化物半導体の気相成長方法及び窒化物半導体素子
TWI285918B (en) * 2002-01-11 2007-08-21 Sumitomo Chemical Co Method of producing 3-5 group compound semiconductor and semiconductor element
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
US7309534B2 (en) 2003-05-29 2007-12-18 Matsushita Electric Industrial Co., Ltd. Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same
US7255742B2 (en) * 2003-07-02 2007-08-14 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device
US7288152B2 (en) * 2003-08-29 2007-10-30 Matsushita Electric Industrial Co., Ltd. Method of manufacturing GaN crystals and GaN crystal substrate, GaN crystals and GaN crystal substrate obtained by the method, and semiconductor device including the same
US7227172B2 (en) * 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US8344242B2 (en) * 2007-09-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) * 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
EP2415083B1 (de) 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Aus einer nicht polaren ebene eines kristallinen materials geformte vorrichtungen und verfahren zu ihrer herstellung
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9397260B2 (en) 2011-10-10 2016-07-19 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0874405A3 (de) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6368733B1 (en) * 1998-08-06 2002-04-09 Showa Denko K.K. ELO semiconductor substrate
US6240115B1 (en) * 1998-08-27 2001-05-29 Agilent Technologies, Inc. Epitaxial facet formation for laser diodes based on III-V material systems
JP2002170778A (ja) * 2000-03-24 2002-06-14 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151092A1 (de) * 2001-10-13 2003-05-08 Armin Dadgar Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE10151092B4 (de) * 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat

Also Published As

Publication number Publication date
KR20010090542A (ko) 2001-10-18
US6503610B2 (en) 2003-01-07
US20010031385A1 (en) 2001-10-18
KR100761673B1 (ko) 2007-10-02
SG91351A1 (en) 2002-09-17
TW504754B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE69831419T2 (de) Epitaktische galliumnitridschicht
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112010003214B4 (de) Epitaxiesubstrat für eine halbleitervorrichtung, verfahren zur herstellung eines epitaxiesubstrats für eine halbleitervorrichtung, und halbleitervorrichtung
DE69735078T2 (de) Herstellungsverfahren einer Lichtemittierende Vorrichtung
DE69631100T2 (de) Ätzung von Nitridkristallen
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE10313062A1 (de) Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
DE112006001279T5 (de) Mehrschichtensubstrat eines Nitridhalbleiters der Gruppe 3-5, Verfahren zur Herstellung eines freitragenden Substrats eines Nitridhalbleiters der Gruppe 3-5 und Halbleiterelement
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE102007013167A1 (de) Gruppe III-Nitrid-Halbleiterdünnfilm und Gruppe III-Nitrid-Halbleiterleuchtvorrichtung
DE10330629A1 (de) Epitaxiesubstrat für lichtemittierenden Verbundhalbleiterbaustein, Verfahren zu seiner Herstellung und lichtemittierender Baustein
DE102007021944A1 (de) Freistehendes Nitrid-Halbleitersubstrat
DE19734034A1 (de) Epitaxiewafer für Licht emittierende Vorrichtung, Verfahren zum Bilden des Wafers und den Wafer verwendende, Licht emittierende Vorrichtung
DE10196361B4 (de) Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls
DE102004014940A1 (de) Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10009876B4 (de) Verfahren zum Bilden eines einkristallinen Films
DE69923919T2 (de) Halbleiterlaser, Halbleitervorrichtung und Herstellungsverfahren
DE112014002691T5 (de) Anregungsbereich, der Nanopunkte (auch als &#34;Quantenpunkte&#34; bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x &gt; 0) mit Zinkblendestruktur (auch als &#34;kubisch&#34; bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SUMITOMO CHEMICAL CO. LTD., TOKIO/TOKYO, JP

8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20111001