DE60004722T2 - Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats - Google Patents

Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats Download PDF

Info

Publication number
DE60004722T2
DE60004722T2 DE60004722T DE60004722T DE60004722T2 DE 60004722 T2 DE60004722 T2 DE 60004722T2 DE 60004722 T DE60004722 T DE 60004722T DE 60004722 T DE60004722 T DE 60004722T DE 60004722 T2 DE60004722 T2 DE 60004722T2
Authority
DE
Germany
Prior art keywords
film
substrate
group iii
semiconductor
nitride compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60004722T
Other languages
English (en)
Other versions
DE60004722D1 (de
Inventor
Masaaki Ibaraki-shi Yuri
Osamu Takatsuki-shi Imafuji
Shinji Takatsuki-shi Nakamura
Masahiro Hirakata-shi Ishida
Kenji Takatsuki-shi Orita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE60004722D1 publication Critical patent/DE60004722D1/de
Application granted granted Critical
Publication of DE60004722T2 publication Critical patent/DE60004722T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats.
  • Ein Gruppe III-Nitrid-Verbindungshalbleiter, der durch die allgemeine Formel AlXGa1_X_YInYN dargestellt wird (wobei 0≦X≦1,0≦Y≦1,0≦X+Y≦1), kann eine Bandabstandsenergie in einem breiten Bereich von 1,9 bis 6,2 eV haben. Aus diesem Grund ist der Gruppe III-Nitrid-Verbindungshalbleiter (nachstehend auch als III-N-Halbleiter bezeichnet) ein vielversprechendes Halbleitermaterial für ein lichtemittierendes/empfangendes Bauelement, das einen breiten Bereich von sichtbarem Licht bis UV-Strahlen umfaßt.
  • Ein großflächiges III-N-Halbleitersubstrat mit guter Qualität ist als Substrat zur Herstellung eines III-N-Halbleiterbauelements gefragt. Um diese Nachfrage zu erfüllen, gibt es ein herkömmliches Verfahren zur Herstellung eines III-N-Halbleitersubstrats (beispielsweise beschrieben in Japanese Journal of Applied Physics Vol. 37 (1998) Seite L309-L312). Dieses herkömmliche Verfahren wird nachstehend mit Bezug auf 8 beschrieben.
  • In dem herkömmlichen Verfahren wird zunächst ein Saphirsubstrat 1 mit einem Durchmesser von 5 cm (2 Zoll) in eine Vorrichtung für metallorganische Gasphasenepitaxie (nachstehend als MOVPE-Vorrichtung bezeichnet) eingebracht. Dann werden eine GaN-Pufferschicht 2 und eine GaN-Schicht 3 auf dem Saphirsubstrat 1 mit einer MOVPE-Technik nacheinander ausgebildet (8A). Danach kann ein Saphirsubstrat 1, das mit einer Schicht oder mit Schichten versehen ist, als Halbleiterscheibe bezeichnet werden, und zwar ungeachtet des Typs der Schicht.
  • Als nächstes wird die Halbleiterscheibe der MOVPE-Vorrichtung entnommen. Dann wird ein SiO2-Film 4 auf einer Oberfläche der GaN-Schicht 3 ausgebildet, und Fenster 4a werden in einer Streifengeometrie mit einem Rasterabstand von mehreren Mikrometern in dem SiO2-Film 4 ausgebildet (8B).
  • Danach wird die Halbleiterscheibe in einer Vorrichtung für Hydridgasphasenepitaxie (nachstehend auch als HVPE bezeichnet) angeordnet, und ein GaN-Dickfilm 5a (mit einer Dicke von etwa 100 μm) wird auf dem SiO2-Film 4 ausgebildet (C).
  • Danach wird die Halbleiterscheibe der HVPE-Vorrichtung entnommen. Schließlich wird die Halbleiterscheibe von der Seite des Halbleitersubstrats 1 poliert, bis der GaN-Dickfilm 5a freiliegt. Das GaN-Substrat 5 mit einer Dicke von etwa 80 μm kann entstehen (8D).
  • Das oben beschriebene herkömmliche Verfahren ist jedoch mit den folgenden Problemen behaftet.
  • Das Saphirsubstrat 1 und der GaN-Dickfilm 5a haben verschiedene Gitterkonstanten und Wärmeausdehnungskoeffizienten. Deshalb wirkt bei dem oben beschriebenen Verfahren eine Spannung zwischen dem Saphirsubstrat 1 und dem GaN-Dickfilm 5a im Prozeß der Absenkung der Temperatur der Halbleiterscheibe, nachdem der GaN-Dickfilm 5a durch Kristallwachstum ausgebildet ist. Folglich krümmt sich bei diesem Verfahren die Halbleiterscheibe, so daß Risse in der Richtung senkrecht zur Hauptebene des GaN-Dickfilms 5a entstehen oder der GaN-Dickfilm 5a sich teilweise ablöst. Infolgedessen ist die Größe des GaN-Substrats 5, das nach diesem herkömmlichen Verfahren hergestellt wird, höchstens etwa 1 × 1 cm. Daher ist es bisher schwierig gewesen, das GaN-Substrat 5, das im wesentlichen so groß ist wie das Saphirsubstrat 1, mit hohen Ausbeuten und mit hoher Reproduzierbarkeit herzustellen. Insbesondere konzentrieren sich in dem herkömmlichen Verfahren Spannungen an den Grenzflächen zwischen dem Saphirsubstrat 1 und der GaN-Pufferschicht 2 und zwischen der GaN-Pufferschicht 2 und der GaN-Schicht 3, und diese haften auf den gesamten Hauptflächen fest aneinander. Dadurch entstehen beliebig Risse.
  • Unter Berücksichtigung dieser Tatsache ist es daher eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats bereitzustellen, das ein großflächiges Gruppe III-Nitrid-Verbindungshalbleitersubstrat mit hohen Ausbeuten und hoher Reproduzierbarkeit bereitstellen kann.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats weist die Schritte auf: (a) Ausbilden eines ersten Halbleiterfilms auf einem Substrat, wobei der erste Halbleiterfilm aus einem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht und mit einer Stufe versehen ist; (b) Ausbilden eines zweiten Halbleiterfilms, der aus einem zweiten Gruppe III-Nitrid-Verbindungshalbleiter mit einem Wärmeausdehnungskoeffizienten besteht, der sich von dem des ersten Gruppe III-Nitrid-Verbindungshalbleiters unterscheidet, auf dem ersten Halbleiterfilm; und (c) Abkühlen des Substrats und Abtrennen des zweiten Halbleiterfilms vom ersten Halbleiterfilm. Wenn in dem erfindungsgemäßen Verfahren das Substrat in dem Prozeß (c) abgekühlt wird, entstehen in dem zweiten Halbleiterfilm in der Richtung parallel zur Hauptebene des zweiten Halbleiterfilms Risse, beginnend am Stufenabschnitt im ersten Halbleiterfilm. Deshalb kann das erfindungsgemäße Verfahren ein großflächiges Gruppe III-Nitrid-Verbindungshalbleitersubstrat mit hohen Ausbeuten und mit hoher Reproduzierbarkeit bereitstellen.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß der Prozeß (a) die Schritte aufweist: (a-1) Ausbilden eines Films, der aus einem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht, auf dem Substrat; und (a-2) Entfernen eines Teils des Films, so daß ein erster Halbleiterfilm entsteht, der mit mehreren Rillen versehen ist. Dabei wird bevorzugt, daß in dem Prozeß (a-2) die mehreren Rillen in einer Streifengeometrie ausgebildet sind. Diese Ausführungsform ermöglicht es, ein besonders großflächiges Gruppe III-Nitrid-Verbindungshalbleitersubstrat auf einfache Weise herzustellen.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß das Substrat ein (0001)-Ebene-Saphir substrat ist und die Rillen in einer [11-20]-Richtung ausgebildet sind. Diese Ausführungsform ermöglicht es, den zweiten Halbleiterfilm auf einfache Weise mit einer guten Kristallinität auszubilden.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß der Prozeß (a) die Schritte aufweist: (a-1) Ausbilden eines Films, der aus einem ersten Gruppe III-Nitrid-Verbindungshalbleiter und aus einem Isolierfilm in dieser Reihenfolge besteht, auf dem Substrat; und (a-2) Entfernen eines Teils des Films, so daß ein erster Halbleiterfilm entsteht, der mit mehreren Rillen versehen ist. Diese Ausführungsform läßt Risse zwischen dem Film, der aus dem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht, und dem Isolierfilm oder zwischen dem Isolierfilm und dem zweiten Halbleiterfilm leicht entstehen. Deshalb ermöglicht es die Ausführungsform, ein bestimmtes großflächiges Gruppe III-Nitrid-Verbindungshalbleitersubstrat auf einfache Weise herzustellen. Dabei wird bevorzugt, daß in dem Prozeß (a-2) die mehreren Rillen in einer Streifengeometrie ausgebildet werden. Ferner wird dabei bevorzugt, daß das Substrat ein (0001)-Ebene-Saphirsubstrat ist und die Rillen in der [11-20]-Richtung ausgebildet sind.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß der Isolierfilm aus mindestens einem besteht, das aus der Gruppe gewählt ist, die aus SiO2 und Si3N4 besteht. Da in dieser Ausführungsform SiO2 oder SiNX und der Gruppe III-Nitrid-Verbindungshalbleiter, der auf deren Oberfläche aufgebracht ist, aus verschiedenen Materialien bestehen und verschiedene Kristallstrukturen haben, entstehen an der Grenzfläche zwischen ihnen keine stabilen chemischen Bindungen, so daß sich der zweite Halbleiterfilm leicht ablösen läßt.
  • Es wird bevorzugt, daß das oben beschriebene erfindungsgemäße Verfahren ferner den Schritt aufweist: selektives Entfernen des Isolierfilms nach dem Prozeß (b) und vor dem Prozeß (c). Wenn in dieser Ausführungsform das Gruppe III-Nitrid-Verbindungshalbleitersubstrat vom ersten Halbleiterfilm abgetrennt ist, verbleibt der Isolierfilm nicht auf dem Gruppe III-Nitrid-Verbindungshalbleitersubstrat. Deshalb kann das Gruppe III-Nitrid-Verbindungshalbleitersubstrat mit hohen Ausbeuten und mit hoher Reproduzierbarkeit hergestellt werden.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß die Gitterkonstante des ersten Gruppe III-Nitrid-Verbindungshalbleiters kleiner ist als die des zweiten Gruppe III-Nitrid-Verbindungshalbleiters. Diese Ausführungsform stellt ein besonders großflächiges Gruppe III-Nitrid-Verbindungshalbleitersubstrat bereit, da eine Zugspannung auf den ersten Halbleiterfilm wirkt.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß der erste Gruppe III-Nitrid-Verbindungshalbleiter AlXGa1_XN (wobei 0<X≦1) ist und der zweite Gruppe III-Nitrid-Verbindungshalbleiter GaN ist. Diese Ausführungsform ermöglicht es, daß die Gitterkonstante des ersten Halbleiterfilms kleiner ist als die des zweiten Halbleiterfilms.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren wird bevorzugt, daß der Prozeß (c) ferner den Schritt aufweist: Erwärmen und Abkühlen des Substrats nach dem Abkühlen des Substrats. Diese Ausführungsform stellt die Ausbildung von Rissen sicher und stellt ein Gruppe III-Nitrid-Verbindungshalbleitersubstrat mit hohen Ausbeuten und mit hoher Reproduzierbarkeit bereit.
  • Diese und weitere Vorteile der Erfindung sind für den Fachmann beim Lesen und Verstehen der folgenden ausführlichen Beschreibung mit Bezug auf die beigefügten Figuren verständlich.
  • 1A bis 1D sind Ansichten, die einen Prozeßablauf eines Beispiels eines erfindungsgemäßen Verfahrens zur Herstellung eines III-N-Halbleitersubstrats zeigen.
  • 2 ist eine Draufsicht, die ein Beispiel der Geometrie der Rillen 13b im Prozeß in 1B zeigt.
  • 3 ist eine Schnittansicht, die ein Beispiel der Geometrie der Rillen 13b zeigt.
  • 4A bis 4D sind Ansichten, die einen Prozeßablauf eines weiteren Beispiels eines erfindungsgemäßen Verfahrens zur Herstellung eines III-N-Halbleitersubstrats zeigt.
  • 5 ist eine schematische Schnittansicht, die ein Beispiel einer HUPE-Vorrichtung zeigt, die in dem erfindungsgemäßen Verfahren zur Herstellung eines III-N-Halbleitersubstrats verwendet wird.
  • 6 ist eine schematische Ansicht, die Risse zeigt, die in der Grenzschicht zwischen einer Al0,1Ga0,9N-Schicht 44 und einer GaN-Schicht 71 entstehen.
  • 7A bis 7D sind Ansichten, die einen Prozeßablauf eines Beispiels eines erfindungsgemäßen Verfahrens zur Herstellung eines III-N-Halbleitersubstrats zeigen.
  • 8A bis 8D sind Ansichten, die einen Prozeßablauf eines Beispiels eines herkömmlichen Verfahrens zur Herstellung eines III-N-Halbleitersubstrats zeigen.
  • Nachstehend werden Ausführungsformen der Erfindung anhand von Beispielen mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 1A bis 1D sind Ansichten, die einen Prozeßablauf eines erfindungsgemäßen Verfahrens zur Herstellung eines III-N-Halbleitersubstrats (eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats) zeigen. Die Schnittansichten in 1A bis 1D zeigen nur einen Teil des Substrats.
  • In dem erfindungsgemäßen Verfahren wird zunächst eine Pufferschicht 12 eines III-N-Halbleiters auf einem Substrat 11 ausgebildet und dann ein Film 13a eines ersten III-N-Halbleiters auf einer Pufferschicht 12 ausgebildet (1A). Als das Substrat 11 kann beispielsweise ein Saphirsubstrat, ein Siliciumcarbidsubstrat, ein Spinellsubstrat, Silicium, Galliumarsenid oder Indiumphosphor verwendet werden. Insbesondere kann ein (0001)-Ebene-Saphirsubstrat verwendet werden. Wenn ein (0001)-Ebene-Saphirsubstrat verwendet wird, kann ein Kristallwachstum leicht bewirkt werden, um einen III-N-Halbleiter auf dem Substrat 11 auszubilden. Die Pufferschicht 12 kann je nach Typ des Substrats 11 weggelassen werden. Eine weitere III-N-Halbleiterschicht kann zwischen der Pufferschicht 12 und dem Film 13a ausgebildet werden.
  • Als nächstes wird ein Teil des Films 13a entfernt, um einen ersten Halbleiterfilm 13 auszubilden, der aus einem ersten III-N-Halbleiter besteht und mit Stufen versehen ist. Die partielle Entfernung des Films 13a kann durch Trockenätzen oder Naßätzen erfolgen. Wie beispielsweise in 1B gezeigt, können streifenförmige Rillen 13b ausgebildet werden, um einen ersten Halbleiterfilm 13 auszubilden, der mit Stufen 13c versehen ist. 2 ist eine Draufsicht eines ersten Halbleiterfilms 13 im Prozeß in 1B. Wie in 2 gezeigt, sind mehrere Rillen 13b im wesentlichen parallel ausgebildet. Es wird bevorzugt, daß die streifenförmigen Rillen 13b in der [11-20]-Richtung ausgebildet sind, wenn das Substrat 11 ein (0001)-Ebene-Saphirsubstrat ist. Hierbei bedeutet der Bindestrich, der in der Bezeichnung [11-20]-Richtung vor der "2" steht, einen Überstrich, und [11-20] stellt die folgenden Indizes dar: [1120]
  • Die [11-20]-,Richtung bedeutet eine <11-20>-Richtung und Richtungen, die dieser äquivalent sind, nämlich eine <1-210>-Richtung und eine <-2110>-Richtung.
  • 3 ist eine vergrößerte Ansicht der Rille 13b. Es wird bevorzugt, daß die Breite Wop der Öffnung der Rille 13b 1 bis 10 μm ist. Es wird bevorzugt, daß die Tiefe D der Rille 13b 0,5 μm oder größer ist. Die Tiefe D von mindestens 0,5 μm kann die Spannung erhöhen, die auf einen zweiten Halbleiterfilm wirkt, so daß das III-N-Halbleitersubstrat leicht abgelöst werden kann. Es wird bevorzugt, daß der Rasterabstand (Zyklus) P von der Mitte einer Rille 13b und der Mitte einer benachbarten Rille 13b und die Breite Wop die Gleichung P ≥ 0,5 Wop erfüllen. Dadurch wird das Volumen des Abschnitts vergrößert, auf den die Spannung wirkt, so daß das Ablösen leicht durchgeführt werden kann. Ferner wird bevorzugt, daß in der Rille 13b die Breite Wop der Öffnung größer ist als die Breite Vbt des Bodens. Obwohl die Rille, die in 3 gezeigt ist, einen trapezförmigen Querschnitt hat, kann die Rille Stufen mit anderen Formen haben. Beispielsweise kann eine Stufe, die im Querschnitt umgekehrt trapezförmig ist, oder eine Stufe, deren Seite senkrecht ist, ausgebildet werden. Ferner können die Rillen 13b in einer Gittergeometrie anstelle einer Streifengeometrie ausgebildet sein.
  • Als nächstes wird ein zweiter Halbleiterfilm 14a, der aus einem III-N-Halbleiter besteht, auf dem ersten Halbleiter film 13 so ausgebildet, daß der zweite Halbleiterfilm 14a den ersten Halbleiterfilm 13 überdeckt (1C). Der zweite III-N-Halbleiter unterscheidet sich von dem ersten III-N-Halbleiter in der Zusammensetzung und im Wärmeausdehnungskoeffizienten. Die Ausbildung des zweiten Halbleiterfilms 14a erfolgt, während das Substrat 11 erwärmt wird.
  • Schließlich wird das Substrat 11, das mit dem zweiten Halbleiterfilm 14a versehen ist, abgekühlt, und der zweite Halbleiterfilm 14a wird vom ersten Halbleiterfilm 13 abgetrennt, so daß ein III-N-Halbleitersubstrat 14 entstehen kann (siehe 1D). Wie in 1D gezeigt, kann ein Abschnitt 15, der in der Rille 13b des zweiten Halbleiterfilms 14a ausgebildet wird, in der Rille 13b verbleiben. Dadurch kann ein III-N-Halbleitersubstrat entstehen. Um die Abtrennung des zweiten Halbleiterfilms 14a zu erleichtern, können nach dem Abkühlen des Substrats 11 eine weitere Erwärmung und Abkühlung wiederholt werden. Bei Bedarf kann die Rückseite (die Oberfläche, die mit dem ersten Halbleiterfilm 13 in Kontakt war) des III-N-Halbleitersubstrats 14 poliert werden. Selbst wenn ein Teil des zweiten Halbleiterfilms 13 auf der Rückseite des III-N-Halbleitersubstrats 14 haftet, ist dieser Film so dünn, daß er durch Polieren leicht entfernt werden kann.
  • In dem oben beschriebenen Prozeß kann ein Verbindungshalbleiter mit einer Zusammensetzung, die durch AlXGa1_X_YInYN dargestellt (wobei 0≦X≦1,0≦Y≦1,0≦X+Y≦1) ist, sowohl für den ersten III-N-Halbleiter (den ersten Halbleiterfilm 13) als auch für den zweiten III-N-Halbleiter (den zweiten Halbleiterfilm 14a) verwendet werden. Wie oben beschrieben, haben der erste III-N-Halbleiter und der zweite III-N-Halbleiter verschiedene Zusammensetzungen und Wärmeausdehnungskoeffizienten. Verunreinigungen können den zweiten Halbleiterfilm 14a hinzugesetzt werden, um einen p-leitenden oder n-leitenden Halbleiterfilm auszubilden. Dabei kann ein p-leitendes oder nleitendes III-N-Halbleitersubstrat entstehen.
  • Ferner wird bevorzugt, daß sich der Wärmeausdehnungskoeffizient des ersten Halbleiterfilms 13 deutlich von dem des zweiten Halbleiterfilms 14a unterscheidet. Wenn beispielsweise ein Substrat, das aus GaN besteht, hergestellt werden soll, wird bevorzugt, daß der zweite Halbleiterfilm 14a aus GaN und der erste Halbleiterfilm 13 aus AlXGa1-XN (wobei 0,1≦X≦0,3) besteht. Wenn ein Substrat, das aus AlXGa1-XN (wobei 0,1≦X≦0,2) besteht, hergestellt werden soll, wird bevorzugt, daß der zweite Halbleiterfilm 14a aus AlXGa1-XN (0,1≦X≦0,2) und der erste Halbleiterfilm 13 aus GaN besteht.
  • Es wird bevorzugt, daß die Dicke des zweiten Halbleiterfilms 14a 200 μm oder größer ist. Wenn die Dicke 200 μm oder größer ist, kann sich eine Spannung auf der Grenzfläche zwischen dem ersten Halbleiterfilm 13 und dem zweiten Halbleiterfilm 14a konzentrieren, so daß sich die zweite Halbleiterfilm 14a leicht ablösen läßt.
  • Bei dem oben beschriebenen Prozeß können der Film 13a, der aus dem ersten III-N-Halbleiter besteht, und der zweite Halbleiterfilm 14a beispielsweise in einem HVPE- oder einem MOVPE-Verfahren ausgebildet werden.
  • Das erfindungsgemäße Verfahren kann einen Prozeß zur Ausbildung eines Isolierfilms in einem Teil der Grenzfläche zwischen dem ersten Halbleiterfilm 13 und dem zweiten Halbleiterfilm 14a aufweisen, wie in den folgenden Beispielen beschrieben. Dies erleichtert das Ablösen des zweiten Halbleiterfilms 14a weiter. Als Isolierfilm kann beispielsweise SiO2, oder Al2O3 verwendet werden. Nachdem der zweite Halbleiterfilm 14a ausgebildet worden ist, kann dabei ein Prozeß zum selektiven Entfernen des Isolierfilms einbegriffen sein. Das selektive Entfernen des Isolierfilms erleichtert das Ablösen des zweiten Halbleiterfilms 14a weiter.
  • In dem oben beschriebenen erfindungsgemäßen Verfahren unterscheidet sich der Wärmeausdehnungskoeffizient des ersten Halbleiterfilms 13 von dem des zweiten Halbleiterfilms 14a, und es wird eine Stufe 13c im ersten Halbleiterfilm 13 ausgebildet. Daher entstehen Risse parallel zur Oberfläche des zweiten Halbleiterfilms 14a, beginnend am Abschnitt der Stufe 13c. Folglich kann das erfindungsgemäße Verfahren die Herstellung eines großflächigen III-N-Halbleitersubstrats erleichtern.
  • Beispiele
  • Nachstehend wird die Erfindung anhand von Beispielen ausführlicher beschrieben.
  • Beispiel 1
  • In Beispiel 1 ist ein Beispiel eines III-N-Halbleitersubstrats mit Bezug auf 4 beschrieben, das nach dem erfindungsgemäßen Verfahren hergestellt ist.
  • Zunächst wurde ein Saphirsubstrat 41 (Durchmesser 5 cm (2 Zoll) und Dicke 300 μm) als das Substrat verwendet, und die Oberfläche des Saphirsubstrats 41 wurde geätzt, indem das Saphirsubstrat 41 für 15 min in eine Mischlösung (erwärmt auf 90 °C) aus Phosphorsäure und Salzsäure getaucht wurde. Dann wurde das Saphirsubstrat 41 gewaschen und getrocknet. Dann wurde das Saphirsubstrat 41 in eine MOVPE-Vorrichtung eingebracht. Danach wurde das Saphirsubstrat 41 einer thermischen Reinigung unterzogen, indem es für 30 min auf 1050 °C in einer Stickstoffatmosphäre von 1,013 × 10-5 Pa (1 atm) erwärmt wurde.
  • Dann wurde eine GaN-Pufferschicht 42 (Dicke 50 nm) auf dem Saphirsubstrat 41 durch Epitaxiewachstum bei einer Kristallwachstumstemperatur (Temperatur des Saphirsubstrats 41) von 500 °C ausgebildet. Dann wurden eine GaN-Schicht 43 und eine Al0,1Ga0,9N-Schicht 44a durch Epitaxiewachstum bei einer Kristallwachstumstemperatur von 1000 °C so ausgebildet, daß die Dicke jeder der Schichten 1 μm war (4A). Für das Kristallwachstum wurden Triumethylugallium, Trimethylaluminium und Ammoniak als Rohgas verwendet. Die A0,1Ga0,9N-Schicht 44a entspricht dem Film 13a in 1. Nachstehend wird das Saphirsubstrat 41, das mit einer Schicht oder Schichten versehen ist, als Halbleiterscheibe bezeichnet, ungeachtet des Typs der Schicht.
  • Als nächstes wurde die Halbleiterscheibe der MOVPE-Vorrichtung entnommen. Dann wurden mehrere Rillen 44b (die Breite Wop der Öffnung war etwa 5 μm und die Tiefe D war etwa 0,8 μm) in der [11-20]-Richtung der Al0,1Ga0,9N-Schicht 44a durch Trockenätzen ausgebildet, so daß eine Al0,1Ga0,9N-Schicht 44 ausgebildet wurde (4B). Die Al0,1Ga0,9N-Schicht 44 ent spricht der ersten Halbleiterschicht 13. Dabei bildeten die Rillen 44b Stufen 44c. Die Rillen 44b wurden in einer Streifengeometrie ausgebildet. Der Rasterabstand P zwischen benachbarten Rillen 44b (siehe 3) war 10 μm.
  • Danach wurde die Halbleiterscheibe in eine Hydridgasphasenepitaxievorrichtung (nachstehend als HVPE-Vorrichtung bezeichnet) eingebracht, und es wurde ein GaN-Film 45a (Dicke 200 μm) auf der Al0,1Ga0,9N-Schicht 44 durch Epitaxiewachstum ausgebildet (4C). Wie in Tabelle 1 gezeigt, haben GaN und Al0,1Ga0,9N verschiedene Wärmeausdehnungskoeffizienten. Tabelle 1
    Figure 00110001
  • Ein Verfahren zur Ausbildung des GaN-Films 45a wird nachstehend beschrieben. 5 ist eine schematische Schnittansicht eines Beispiels der HVPE-Vorrichtung. In 5 ist der besseren Übersichtlichkeit halber die Schraffur teilweise weggelassen. Mit Bezug auf 5 weist die HVPE-Vorrichtung auf: eine Reaktionskammer 51, die aus Quarz besteht, und einen Scheibenträger 52, der in der Reaktionskammer 51 vorgesehen ist, ein Sauerstoffeinlaßrohr 53a, das an der Reaktionskammer 51 angebracht ist, ein Ammoniakeinlaßrohr 53b, ein Chlorwasserstoffeinlaßrohr 53c, ein Abgasrohr 54 und eine Rohmaterialkammer 55, die am Ende des Chlorwasserstoffeinlaßrohrs 53c vorgesehen ist. Die Rohmaterialkammer 55 weist eine Schale 57 auf, wo ein Rohmaterial (metallisches Gallium) 56 angeordnet ist. Die HVPE-Vorrichtung ist ferner versehen mit einem Substratheizer 58 zum Erwärmen der Halbleiterscheibe 52a, die auf dem Scheibenträger 52 angeordnet ist, und mit einem Rohmaterialheizer 59 zur Erwärmung des Rohmaterials 56. Der Substratheizer 58 ist parallel zur Reaktionskammer 51 verschiebbar.
  • Das Verfahren zum Bewirken des Kristallwachstums für den GaN-Film 45a wird nachstehend beschrieben.
  • Zuerst wurde die Halbleiterscheibe auf dem Scheibenträger 52 so angeordnet, daß die Halbleiterscheibe dem Ammoniakeinlaßrohr 53b und der Rohmaterialkammer 55 gegenüberlag. Dann wurde der Reaktionskammer 51 Stickstoff aus dem Stickstoffeinlaßrohr 53a zugeführt, so daß die Reaktionskammer 51 mit einer Stickstoffatmosphäre von 1,013 × 10-5 Pa (1 atm) gefüllt war.
  • Danach wurde die Temperatur der Halbleiterscheibe vom Substratheizer 58 auf 1000 °C angehoben, und die Temperatur des Rohmaterials 56 wurde vom Rohmaterialheizer 59 auf 800 °C angehoben. Dann wurde der Reaktionskammer 51 Ammoniak aus der Ammoniakeinlaßleitung 53b zugeführt. Außerdem wurde der Rohmaterialkammer 55 Chlorwasserstoff aus dem Chlorwasserstoffeinlaßrohr 53c zugeführt, um mit metallischem Gallium, welches das Rohmaterial 56 ist, in der Rohmaterialkammer 55 zu reagieren, so daß Galliumchlorid entstand.
  • Das Galliumchlorid und das Ammoniak, das der Reaktionskammer 51 zugeführt wurde, wurden als Rohgas verwendet, um Kristallwachstum zur Ausbildung des GaN-Films 45a auf der Halbleiterscheibe zu bewirken (4C).
  • Danach wurden der GaN-Film 45a und die Al0,1Ga0,9N-Schicht 44 getrennt, so daß ein GaN-Substrat 45 entstand. Insbesondere nachdem der GaN-Film 45a durch Bewirken eines Kristallwachstums ausgebildet war, wurde die Temperatur der Halbleiterscheibe durch normale Abkühlung für 20 min in der HVPE-Vorrichtung, die mit Stickstoffatmosphäre gefüllt war, auf normale Raumtemperatur herabgesetzt. Folglich wurde der GaN-Film 45a von der Al0,1Ga0,9N-Schicht 44 abgetrennt. Schließlich wurde das abgetrennte GaN-Substrat 45 der HVPE-Vorrichtung entnommen. Somit war ein GaN-Substrat 45 entstanden. Dabei verblieb ein Abschnitt 46 des GaN-Films 45a in den Rillen 44b.
  • Um die Risse, die im GaN-Film 45a ausgebildet waren, zu bewerten, wurde die Halbleiterscheibe, die mit einer GaN-Schicht 61 mit einer Dicke von 2 μm versehen war, die durch Bewirken von Kristallwachstum ausgebildet war, anstelle des GaN-Films 45a ausgebildet und auf die gleiche Weise wie in Beispiel 1 abgekühlt. Dann wurde die Halbleiterscheibe gespal ten, und die Spaltebene wurde durch ein Elektronenmikroskop betrachtet, um Defekte und Risse zu erkennen, die in der GaN-Schicht 61 entstanden waren. 6 zeigt die Ergebnisse schematisch. In 6 ist die Schraffur in der GaN-Schicht 61 weggelassen worden.
  • Wie in 6 gezeigt, wurden eine Streifenverschiebung 62 und Risse 63 in der GaN-Schicht 61 erzeugt. Die Risse 63 waren vom Stufenabschnitt 44c, der in der Al0,1Ga0,9N-Schicht 44 ausgebildet war, bis in die Mitte der Rille 44b und parallel zu der Hauptebene der GaN-Schicht 61 ausgebildet. Man geht davon aus, daß die Risse 63 aus den folgenden Gründen entstanden: (1) die Al0,1Ga0,9N-Schicht 44 und die GaN-Schicht 61 hatten verschiedene Wärmeausdehnungskoeffizienten; (2) die Gitterkonstante von Al0,1Ga0,9N war kleiner als die von GaN, so daß eine Zugspannung auf die Al0,1Ga0,9N-Schicht 44 wirkte; und (3) die Stufe 44c wurde in der Al0,1Ga0,9N-Schicht 44 ausgebildet, und GaN wurde durch Kristallwachstum auch an den geneigten Seiten der Stufe 44c erzeugt. Außerdem geht man beim GaN-Film 45a wie bei der GaN-Schicht 61 davon aus, daß Risse von der Stufe 44c an parallel zur Hauptebene entstehen, so daß das Ablösen des GaN-Films 45a erleichtert werden kann.
  • Tatsächlich entstanden die Risse, die in den Abschnitten der Stufen 44c im GaN-Film 45a vorhanden waren, in einem Bereich von etwa 60 % der Halbleiterscheibe, so daß der GaN-Film 45a abgetrennt wurde. Folglich entstand ein GaN-Substrat 45 mit einem Durchmesser von etwa 2,5 cm (1 Zoll).
  • Wie oben beschrieben, unterscheidet sich der Wärmeausdehnungskoeffizient der Al0,1Ga0,9N-Schicht 44 in dem Verfahren nach Beispiel 1 von dem des GaN-Films 45a, und die Stufen 44c wurden in der Al0,1Ga0,9N-Schicht 44 ausgebildet. Daher entstanden in der GaN-Schicht 45a Risse im GaN-Film 45a parallel zur Oberfläche des GaN-Films 45a, beginnend an der Stufe 44c, so daß der GaN-Dickfilm 45a abgetrennt wurde. Infolgedessen entstand ein großflächiges GaN-Substrat 45.
  • Insbesondere ist die Gitterkonstante von Al0,1Ga0,9N kleiner als die von GaN, so daß eine Zugspannung auf die Al0,1Ga0,9N-Schicht 44 wirkt. Dies erleichtert die Entstehung der Risse zwischen der Al0,1Ga0,9N-Schicht 44 und dem GaN-Film 45a, so daß der großflächige GaN-Film 45a abgetrennt wurde. Es entstand also ein großflächiges GaN-Substrat 45.
  • Beispiel 2
  • In Beispiel 2 ist ein weiteres Beispiel beschrieben, wo ein III-N-Halbleitersubstrat nach dem erfindungsgemäßen Verfahren hergestellt wurde. Das Verfahren nach Beispiel 2 unterscheidet sich von dem des Beispiels 1 nur in dem Verfahren zur Kühlung des Substrats. Deshalb wird hier auf eine doppelte Beschreibung verzichtet.
  • Es wurden die in 4A bis 4C gezeigten Prozesse durchgeführt, und der GaN-Film 45a (Dicke 200 μm) wurde auf der Al0,1Ga0,9N-Schicht 44 durch Bewirken von Kristallwachstum ausgebildet. Danach wurde die Temperatur der Halbleiterscheibe durch natürliche Kühlung für 20 min in der HVPE-Vorrichtung, die mit einer Stickstoffatmosphäre gefüllt war, auf Raumtemperatur herabgesetzt. Dann wurde die Temperatur der Halbleiterscheibe in der HVPE-Vorrichtung, die mit Stickstoff gefüllt war für 30 min lang auf 100 °C erhöht. Der Temperaturzyklus von Abkühlung auf Raumtemperatur nach Erwärmung auf 1000 °C wurde fünfmal wiederholt. Folglich wurde der GaN-Film 45a von der Al0,1Ga0,9N-Schicht 44 abgetrennt, so daß ein GaN-Substrat 45 entstand (siehe 4D). Schließlich wurde das abgetrennte GaN-Substrat 45 der HVPE-Vorrichtung entnommen. Es entstand also ein III-N-Halbleitersubstrat.
  • Das Verfahren nach Beispiel 2 erbringt eine Wirkung, die entsteht, wenn der Temperaturzyklus zum Abtrennen des GaN-Substrats zusätzlich zu der Wirkung, die nach dem Verfahren von Beispiel 1 vorgesehen ist, durchgeführt wird. Dadurch ermöglicht das Verfahren nach Beispiel 2 die Trennung des GaN-Films 45a mit einer größeren Fläche als die des Beispiels 1, und so entstand ein großflächiges GaN-Substrat.
  • Tatsächlich entstanden in Beispiel 2 Risse im GaN-Film 45a von den Stufen 44c hin zur Mitte der Rillen 44b in der Richtung parallel zur Oberfläche des GaN-Films 45a auf der gesamten Halbleiterscheibe, so daß der GaN-Film 45a abgetrennt wurde. Infolgedessen entstand ein GaN-Substrat 45 mit einem Durchmesser von 5 cm (2 Zoll).
  • Man geht davon aus, daß der Grund, warum mit Hilfe des Temperaturzyklus ein großflächigeres GaN-Substrat 45 abgetrennt werden kann, folgender ist: Eine Spannung wirkt wiederholt auf die Grenzfläche zwischen der Al0,1Ga0,9N-Schicht und dem GaN-Film 45a, so daß die Risse leichter entstehen.
  • Beispiel 3
  • In Beispiel 3 ist ein weiteres Beispiel beschrieben, wo ein III-N-Halbleitersubstrat nach dem erfindungsgemäßen Verfahren hergestellt wurde. Das Verfahren nach Beispiel 3 unterscheidet sich von dem nach Beispiel 1 nur in dem Verfahren zur Abkühlung des Substrats. Deshalb wird hier auf eine doppelte Beschreibung verzichtet.
  • Es wurden die in 4A bis 4C gezeigten Prozesse durchgeführt, und der GaN-Film 45a (Dicke 200 μm) wurde auf der Al0,1Ga0,9N-Schicht 44 durch Bewirken von Kristallwachstum ausgebildet. Dann wurde, unmittelbar nachdem der GaN-Film 45a durch Bewirken von Kristallwachstum ausgebildet worden war, der Substratheizer 58 verschoben und Stickstoffgas auf die Halbleiterscheibe gesprüht, um die Halbleiterscheibe schnell (innerhalb von 3 min) abzukühlen. Auf diese Weise wurde die Temperatur der Halbleiterscheibe auf Raumtemperatur herabgesetzt. Der GaN-Film 45a wurde durch diese Abkühlung mit Stickstoffgas abgetrennt, so daß ein GaN-Substrat 45 entstand. Dann wurde das entstandene GaN-Substrat 45 der HVPE-Vorrichtung entnommen .
  • Das Verschieben des Substratheizers 58 wurde durchgeführt, um eine Verzögerung der Abkühlung der Halbleiterscheibe zu vermeiden, die durch die Wärme des Substratheizers 58 verursacht wird. Die Halbleiterscheibe wurde durch Verschieben des Substratheizers 58 schnell auf Raumtemperatur abgekühlt.
  • Das Verfahren nach Beispiel 3 erbringt die Wirkung der Abkühlung der Halbleiterscheibe schneller als in Beispiel 2 zusätzlich zu der Wirkung, die nach dem Verfahren in Beispiel 1 erbracht wird. Dadurch ermöglicht das Verfahren nach Beispiel 3 die Trennung eines GaN-Films 45a mit einer größeren Fläche als die in Beispiel 1, und somit entstand ein großflächiges GaN-Substrat.
  • Tatsächlich entstanden in Beispiel 3 Risse im GaN-Film 45a von den Stufen 44c bis in die Mitte der Rillen 44b parallel zur Oberfläche des GaN-Films 45a auf der gesamten Halbleiterscheibe, so daß der GaN-Film 45a abgetrennt wurde. Infolgedessen entstand ein GaN-Substrat 45 mit einem Durchmesser von 5 cm (2 Zoll).
  • Man geht davon aus, daß der Grund, warum ein großflächigeres GaN-Substrat nach dem Verfahren in Beispiel 3 abgetrennt werden kann, folgender ist: Eine Spannung wirkt schnell auf die Grenzfläche zwischen der Al0,1Ga0,9N-Schicht 44 und dem GaN-Film 45a, so daß Risse schneller entstehen.
  • Beispiel 4
  • In Beispiel 4 ist ein weiteres Beispiel mit Bezug auf 7 beschrieben, wo ein III-N-Halbleitersubstrat nach dem erfindungsgemäßen Verfahren hergestellt wurde. Das Verfahren nach Beispiel 4 weist einen Prozeß zur Ausbildung eines Isolierfilms zwischen dem ersten Halbleiterfilm und dem zweiten Halbleiterfilm auf. Auf die Beschreibung, die die gleiche ist wie in Beispiel 1, wird hier verzichtet.
  • Zuerst wurde ein (0001)-Ebene-Saphirsubstrat 41 (Durchmesser 5 cm (2 Zoll) und Dicke 300 μm) hergestellt, gewaschen, geätzt und einer Wärmebehandlung auf die gleiche Weise wie in Beispiel 1 unterzogen. Dann wurden auf die gleiche Weise wie in Beispiel 1 eine GaN-Pufferschicht 42 (Dicke 50 nm), eine GaN-Schicht 43 (Dicke 1 μm) und eine Al0,1Ga0,9N-Schicht 44a (Dicke 1 μm) nacheinander in dieser Reihenfolge auf dem Saphirsubstrat 41 ausgebildet (7A).
  • Als nächstes wurde ein Saphirsubstrat 41 (nachstehend als Halbleiterscheibe bezeichnet), das mit der Al0,1Ga0,9N-Schicht 44a versehen war, in einer Normalluftdruck-CVD-Vorrichtung angeordnet. Dann wurde ein SiO2-Film 71 (Dicke etwa 0,3 μm) auf der Al0,1Ga0,9N-Schicht 44a durch ein CVD-Verfahren ausgebildet.
  • Danach wurde die Halbleiterscheibe der CVD-Vorrichtung entnommen. Dann wurden Rillen 44b mit einer Breite Wop von 5 μm, einer Tiefe D von 0,8 μm und einem Rastermaß (Zyklus) P von 10 μm in der [11-20]-Richtung der Al0,1Ga0,9N-Schicht 44a durch Trockenätzen ausgebildet. Es wurde also eine Al0,1Ga0,9N-Schicht 44 ausgebildet (7B).
  • Ferner wurde auf die gleiche Weise wie in Beispiel 1 ein GaN-Film 45a mit einer Dicke von 200 μm durch Bewirken von Kristallwachstum ausgebildet (7C). Die Temperatur für das Kristallwachstum war 1000 °C wie in Beispiel 1.
  • Danach wurde die Temperatur der Halbleiterscheibe durch natürliche Abkühlung für 20 min in der HVPE-Vorrichtung, die mit einer Stickstoffatmosphäre gefüllt war, auf Raumtemperatur abgekühlt, so daß der GaN-Film 45a abgetrennt wurde. Schließlich wurde das abgetrennte GaN-Substrat 45 der HVPE-Vorrichtung entnommen. Somit entstand ein GaN-Substrat 45 (7D).
  • In dem Verfahren nach Beispiel 4 gilt: (1) der Wärmeausdehnungskoeffizient der Al0,1Ga0,9N-Schicht 44 unterscheidet sich von dem des GaN-Films 45a; (2) die rillenförmigen Stufen 44c sind in der Al0,1Ga0,9N-Schicht 44 ausgebildet; und (3) der SiO2-Film 71 ist auf der Al0,1Ga0,9N-Schicht 44 ausgebildet.
  • Da in dem Verfahren nach Beispiel 4 der SiO2-Film 71 verwendet wird, entsteht das Kristallwachstum in der Rille 44b und erstreckt sich über die SiO2-Abschnitte. Dadurch wirkt eine Spannung, die durch Gitterverzerrung in den Kristallen bewirkt wird, auf die Grenzfläche zwischen dem SiO2-Film 71 und dem GaN-Film 45a, so daß Risse in dieser Grenzschicht leichter entstehen. Dadurch stellt das Verfahren nach Beispiel 4 ein großflächigeres GaN-Substrat 45 bereit.
  • Tatsächlich entstanden in Beispiel 4 Risse im GaN-Film 45a von den Stufen 44c bis in die Mitte der Rillen 44b parallel zur Oberfläche des GaN-Films 45a auf der gesamten Halbleiterscheibe, so daß der GaN-Film 45a abgetrennt wurde. Infolgedessen entstand ein GaN-Substrat 45 mit einem Durchmesser von 5 cm (2 Zoll).
  • Nachdem die Halbleiterscheibe in Beispiel 4 der HVPE-Vorrichtung entnommen ist, kann die Halbleiterscheibe für 30 min in eine verdünnte Fluorwasserstoffsäure (H2O:HF=10:1 volumenbezogen) eingetaucht werden, so daß nur der SiO2-Film 71 selektiv geätzt wird. Ferner kann der Temperaturzyklus zum Abtrennen des GaN-Substrats durchgeführt werden. Dieser Vor gang verhindert, daß der SiO2-Film 71 bei der Abtrennung des GaN-Films 45a auf der Oberfläche des GaN-Substrats 45 verbleibt, so daß ein großflächiges GaN-Substrat 45 mit einer höheren Ausbeute entstehen kann.
  • In dem Verfahren nach Beispiel 4 kann der Temperaturzyklus durchgeführt werden oder die Halbleiterscheibe kann schnell wie in den oben beschriebenen Beispielen abgekühlt werden.
  • Ferner kann der Film, der aus Si3N4 besteht, anstelle des SiO2-Films 71 verwendet werden.
  • Die bevorzugten Ausführungsformen der Erfindung sind bereits oben beschrieben worden. Die Erfindung kann jedoch auch in anderen Formen verkörpert sein. Beispielweise ist die Tiefe D der Rille 44b, die in der Al0,1Ga0,9N-Schicht 44 ausgebildet wird, 0,8 μm, wodurch die GaN-Schicht 43 nicht erreicht wird. Die Tiefe D kann jedoch eine Tiefe sein, die die GaN-Schicht 43 erreicht, oder kann eine Tiefe sein, die so tief ist, daß das Saphirsubstrat 41 freiliegt. In beiden Fällen, nämlich wo die GaN-Schicht 43 oder das Saphirsubstrat 41 durch Ausbildung der Rillen freiliegt, kann der GaN-Film 45a mit guter Kristallinität hergestellt werden, indem die Bedingungen für das Wachstum, z. B. ein Gasstrom in einem frühen Zustand des Wachstums des GaN-Films 45a oder die Temperatur für das Wachstum, optimiert werden.

Claims (10)

  1. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats mit den Schritten: (a) Ausbilden eines ersten Halbleiterfilms auf einem Substrat, wobei der erste Halbleiterfilm aus einem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht und mit mindestens einer Stufe versehen ist; (b) Ausbilden eines zweiten Halbleiterfilms, der aus einem zweiten Gruppe III-Nitrid-Verbindungshalbleiter mit einem Wärmeausdehnungskoeffizienten besteht, der sich von dem des ersten Gruppe III-Nitrid-Verbindungshalbleiters unterscheidet, auf dem ersten Halbleiterfilm; und (c) Abkühlen des Substrats, um im zweiten Halbleiterfilm Risse zu erzeugen, beginnend an der Stufe, aufgrund der Differenz der Wärmeausdehnungskoeffizienten, und Abtrennen des zweiten Halbleiterfilms vom ersten Halbleiterfilm.
  2. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 1, wobei der Prozeß (a) umfaßt: (a-1) Ausbilden eines Films, der aus dem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht, auf dem Substrat; und (a-2) Entfernen eines Teils des Films, so daß ein erster Halbleiterfilm ausgebildet wird, der mit mehreren Rillen versehen ist.
  3. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 1, wobei der Prozeß (a) umfaßt: (a-1) Ausbilden eines Films, der aus dem ersten Gruppe III-Nitrid-Verbindungshalbleiter besteht, und eines Isolierfilms in dieser Reihenfolge auf dem Substrat; und (a-2) Entfernen eines Teils des Films, so daß ein erster Halbleiterfilm ausgebildet wird, der mit mehreren Rillen versehen ist.
  4. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 2 oder 3, wobei in dem Prozeß (a-2) die mehreren Rillen in einer Streifengeometrie ausgebildet werden.
  5. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 4, wobei das Substrat ein (0001)-Ebene-Saphirsubstrat ist und die Rillen in einer [11-20]-Richtung ausgebildet sind.
  6. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 3, wobei der Isolierfilm aus mindestens einem besteht, das aus der Gruppe gewählt ist, die aus SiO2 und Si3N4 besteht.
  7. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach Anspruch 3, ferner mit dem Schritt: selektives Entfernen des Isolierfilms nach dem Prozeß (b) und vor dem Prozeß (c).
  8. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach einem der Ansprüche 1 bis 7, wobei eine Gitterkonstante des ersten Gruppe III-Nitrid-Verbindungshalbleiters kleiner ist als die des zweiten Gruppe III-Nitrid-Verbindungshalbleiters.
  9. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach einem der Ansprüche 1 bis 8, wobei der erste Gruppe III-Nitrid-Verbindungshalbleiter AlXGa1-XN ist (wobei 0<X≦1) und der zweite Gruppe III-Nitrid-Verbindungshalbleiter GaN ist.
  10. Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats nach einem der Ansprüche 1 bis 9, wobei der Prozeß (c) ferner aufweist: Erwärmen und Abkühlen des Substrats nach dem Abkühlen des Substrats.
DE60004722T 1999-04-14 2000-04-13 Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats Expired - Lifetime DE60004722T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10627699 1999-04-14
JP10627699 1999-04-14

Publications (2)

Publication Number Publication Date
DE60004722D1 DE60004722D1 (de) 2003-10-02
DE60004722T2 true DE60004722T2 (de) 2004-06-17

Family

ID=14429568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60004722T Expired - Lifetime DE60004722T2 (de) 1999-04-14 2000-04-13 Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats

Country Status (4)

Country Link
US (1) US6274518B1 (de)
EP (1) EP1045431B1 (de)
DE (1) DE60004722T2 (de)
TW (1) TW464953B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
TW464953B (en) * 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
KR20020084194A (ko) * 2000-03-14 2002-11-04 도요다 고세이 가부시키가이샤 Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
EP1227176A3 (de) * 2001-01-29 2006-07-05 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung einer Verbindungshalbleiter-Scheibe
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
DE10136605B4 (de) * 2001-07-16 2007-05-03 Forschungsverbund Berlin E.V. Verfahren zum Wachsen von Galliumnitrid-Halbleitermaterial
JP3690326B2 (ja) * 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US20040187092A1 (en) * 2003-03-20 2004-09-23 Toshiba Tec Kabushiki Kaisha Apparatus and method for performing the management of devices
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
CN101467231B (zh) 2006-04-25 2012-07-18 新加坡国立大学 在外延横向过度生长氮化镓模板上生长氧化锌膜的方法
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
JP6301259B2 (ja) 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
US10892159B2 (en) * 2017-11-20 2021-01-12 Saphlux, Inc. Semipolar or nonpolar group III-nitride substrates
DE102018111227A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines epitaktisch gewachsenen Halbleiterkörpers und Halbleiterchip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5846844A (en) 1993-11-29 1998-12-08 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor substrates using ZnO release layers
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
TW464953B (en) * 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods

Also Published As

Publication number Publication date
EP1045431B1 (de) 2003-08-27
EP1045431A1 (de) 2000-10-18
TW464953B (en) 2001-11-21
US6274518B1 (en) 2001-08-14
DE60004722D1 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
EP2112699B1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE3446961C2 (de)
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE69936564T2 (de) Züchtungsverfahren für einen III-V-Nitridverbindungshalbleiter und Herstellungsverfahren für ein Halbleiterbauelement
DE19510922A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie Halbleiterbauelement
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE19751294B4 (de) Halbleiter-Einrichtung und Verfahren zu ihrer Herstellung
DE10313062A1 (de) Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE102007021944A1 (de) Freistehendes Nitrid-Halbleitersubstrat
DE102007011347A1 (de) Nitridhalbleitereinkristallfilm
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102014015782B4 (de) Verfahren zur Herstellung von Galliumnitridmaterialien und Halbleitervorlage
DE10196361B4 (de) Verfahren zur Herstellung eines Gruppe-III-Nitrid-Halbleiterkristalls
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition