DE2601652C3 - Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong - Google Patents

Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong

Info

Publication number
DE2601652C3
DE2601652C3 DE2601652A DE2601652A DE2601652C3 DE 2601652 C3 DE2601652 C3 DE 2601652C3 DE 2601652 A DE2601652 A DE 2601652A DE 2601652 A DE2601652 A DE 2601652A DE 2601652 C3 DE2601652 C3 DE 2601652C3
Authority
DE
Germany
Prior art keywords
layer
substrate
gaas
deposited
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2601652A
Other languages
English (en)
Other versions
DE2601652B2 (de
DE2601652A1 (de
Inventor
Hans Dipl.-Phys. Dr. 6380 Bad Homburg Jaeger
Emil 6236 Eschborn Seipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
METALLURGIE HOBOKEN-OVERPELT BRUESSEL
Original Assignee
METALLURGIE HOBOKEN-OVERPELT BRUESSEL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by METALLURGIE HOBOKEN-OVERPELT BRUESSEL filed Critical METALLURGIE HOBOKEN-OVERPELT BRUESSEL
Priority to DE2601652A priority Critical patent/DE2601652C3/de
Priority to US05/757,935 priority patent/US4115164A/en
Publication of DE2601652A1 publication Critical patent/DE2601652A1/de
Publication of DE2601652B2 publication Critical patent/DE2601652B2/de
Application granted granted Critical
Publication of DE2601652C3 publication Critical patent/DE2601652C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/099—LED, multicolor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/936—Graded energy gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruchs 1. Das Verfahren ermöglicht die Herstellung von Lumineszenzdioden auf der Basis von GaAsP oder anderer ternärer Halbleiterschichten auf einem Ge-Substrat des n-Leitfähigkeitstyps mit nachfolgender Zinkdiffusion. Zur Herstellung verschiedenartiger Bauelemente für die optische Nachts richtentechnik werden ebenfalls GaAs-Epitaxieschichten verwendet.
Es wurde bereits wiederholt versucht, den einzigen kommerziell in größeren Mengen verwendeten Am-Bvllalbleiter GaAsi-.P, auf dem relativ preisgünstigen und bequem verfügbaren Substrat Ge abzuscheiden.
Ein solches Verfahren ist beispielsweise bereits in »Transactions of the Metallurgical Society of AIME«, Vol. 245, März 1969, S. 565-569 sowie in »Proceedings of the IEEE«, Vol.61, Nr.7, JuIi 1973, S.862-880 beschrieben. Die bekannte Art der Rückseitcnabdekkung bringt jedoch keine Reduzierung des Autodoping. Auch die Erhitzung des Ge-Substrats auf eine Temperatur von 75O°C ist für die Abscheidung ungeeignet. Demgemäß wird keine brauchbare Epitaxie
iü erhalten. Die erforderliche strukturellen oder elektrischen Eigenschaften sind nach diesen Methoden schwierig oder gar unmöglich zu erzielen. In dem aus »Japanese Journal of Applied Physics«, Vol.14, Nr. 4, April 1975, S.451 -457 bekannten Verfahren wird als Halbleiter InP verwendet, das ein völlig anderes Verhalten zeigt als GaAs.
Es ist ferner bisher in technisch reproduzierbarer Weise nicht gelungen, aus GaAsP auf Ge-Substrat leuchtende Dioden herzustellen. Problematisch ist hierbei einerseits, daß bei der Abscheidung der AiM-Bv-Schichten der Einbau von Ge-Atomen deutlich unter 1 · 10" cm-', möglichst unter 1016Cm-', bleiben muß, dabei aber andererseits auch bei der späteren Zink-Diffusion das zu Legierungen mit dem Zink und mit dem Arsen neigende Ge derart zu schützen ist, daß solche Legierungsbildungen unterbleiben.
Der Erfindung liegt nun die Aufgabe zugrunde, die geschilderten Schwierigkeiten zu überwinden und ein Verfahren zu entwickeln, mit dem auf ein Ge-Substrat — zur Herstellung von Lumineszenzdioden handelt es sich dabei um Ge des n-Leitfähigkeitstyps — eine Ain-Bv-Halbleiterschicht aufgebracht werden kann, ohne daß dabei Atome in störenden Mengen von > 10"1Cm-' aus dem Ge-Substrat in die aufgebrachte Halbleiterschicht eindringen können.
Es hat sich nun gezeigt, daß diese Aufgabe mit dem im beigefügten Anspruch 1 beschriebenen Verfahren in technisch fortschrittlicher Weise gelöst werden kann. Nach dem Abscheiden der ersten GaAs-Schicht werden die Reaktionsraten auf den üblichen Wert erhöht, z. B. verdoppelt oder verdreifacht. Die vorteilhaften Weiterbildungen des erfindiingsgemäßen Verfahrens sind in den IJnteransprüchen I bis 6 erläutert.
Mit den nach dem erfindungsgemäßen Verfahren
f>5 abgeschiedenen Epitaxieschichten lassen sich dann z. 1). rot, gelb, orange oder grün leuchtende Lumineszenzdioden herstellen, wobei der Einsatz von Ge-Scheiben anstelle des bisher als Substrat verwendeten GaAs /.ti
erheblichen Kostenersparnissen fuhrt und die Verfügbarkeit großer störungsfreier einkristalliner Scheiben mit sich bringt. Die Maßnahmen des erfindungsgemäßen Verfahrens ermöglichen es, auf die Epitaxiescheiben später den notwendigen Zinkdiffusionsprozeß anzuwenden, ohne daß Schädigungen eintreten.
Vorteile des erfindungsgemäßen Verfahrens zeigen ferner bei der Verwendung solcher GaAs-Epitaxieschichten als Bestandteile von Bauelementen für die optische Nachrichtentechnik. Außerdem lassen sich mit Hilfe des erfindungsgemäßen Verfahrens GaAs und GaAsP und andere ternäre Am-Bv-Verbindungen auf der Basis von GaAs auch für andere Verwendungszwekke herstellen; z. B. GaAs für sogenannte Gunn-EIemente, für Mikrowellendioden; wie Avalanche-Dioden, Schottky-Dioden, Bauelemente für Laser, für Solarzellen usw.
Ausführungsbeispiel I
Zur Herstellung von Schichten für rotleuchtende Lumineszenzdioden wird auf die GaAs-Schicht als ternäre Am-Bv-Verbindung GaAsP bei einer Temperatur von ca. 7900C abgeschieden, wobei zunächst eine Übergangsschicht mit von 0 auf ca. 38 Mol-% ansteigendem GaP-Gehalt bis zu einer Dicke von ungefähr 20 bis 39 μπι und darauf in etwa gleicher Dicke die GaAsP-Schicht konstanter Zusammensetzung (38 + 2 Mol-% GaP) abgeschieden werden. Der vorgenannte Wert von 38 Mol-% gilt für rote Lichtemission; für orange, gelb oder grün leuchtende Dioden sind jo höhere Zusätze erforderlich.
Zur Herstellung von Lumineszenzdioden wird in die GaAsP-Schicht konstanter Zusammensetzung Zink zur Erzeugung eines p-n-Übcrgangs eindiffundiert, und zwar entweder aus einer Festkörperdiffusionsquelle oder im Zinkphosphordarr.pf unter Vermeidung von Arsen-Dampfdruck. Zum Eindiffundieren des Zinks wird eine zinkhaltige Schicht, besiehend aus z. B. Zinksilikat, Zinkphosphid oder Zinkoxid auf die Oberfläche der zuletzt abgeschiedenen Schicht aufgebracht. In manchen Fällen ist es vorteilhaft, unter die zinkhaltige Schicht eine Diffusionsbremsschicht aus SiO2 und über diese Schicht als Abdeckung eine Phosphorsilikatglas-Schicht aufzubringen, um Zlniiverluste zu verhindern.
Die vorgenannte Diffusionsbremsschicht, die zinkhaltige Diffusionsquellenschicht und die PSG-Schicht werden zweckmäßig aus entsprechend dotierten SiIicaemulsionen hergestellt, die nacheinander durch Drehschleudern auf die Epitaxiescheibe aufgebracht werden; hierbei ist die Aufbringtechnik die gleiche wie sie zum Aufbringen von Fotolack in der Halbleiter-Technologie verwendet wird.
Ausführungsbeispiel Il
Als Substrat wurde im vorliegenden Fall Ge des n-Leitfähigkeitstyps verwendet, das in den meisten Fällen mit Arsen dotiert war. Der spezifische Widerstand des Ge lag zwischen 0.31 bis 0,1 Ohm · cm; das Ge besaß eine (lOO)-Orientierung mit kleinen Fehlwinkeln in der Größenordnung bis etwa 3°.
Zur Passivierung der Rückseite wurde eine Abdeckschicht, und zwar entweder
— eine PSG-Schicht (Phosphorsilikalglas) mit einem an CJe angepaßten Ausdehnungskoeffizienten und mit einer Dicke von O115 bis 0,3 Mikrometer
oder
— eine SiiNj-Schieht etwa gleicher Dicke, die auf
pyrolytischem Wege (CVD) oder durch Kathodenzerstäubung (Sputtering) aufgebracht wird.
Die Vorderseite des Ge-Substrates wurde in bekannter chemischer und mechanischer Weise poliert. Danach wurde unmittelbar vor der Epitaxie eine geringe chemische Ätzung vorgenommen, z. B. mit einer 10%igen NaCN-Lösung, die in zwei Minuten ca. 150 Ä, also ca. 100 Atomlagen rückstandslos abträgt, ohne daß dabei die Politur verlorengeht.
Die epitaxiale Abscheidung wurde in einem Ofen mit mindestens drei unabhängigen Heißzonen in einem hermetisch dichten Quarzsystem unter Verwendung von Reinstwasserstoff, der durch Pd-Ag-Filter gereinigt war, durchgeführt.
Im vorliegenden Ausführungsbeispiel wurde in mehreren unterschiedlichen Verfahren auf das Ge-Substrat GaAsP in einem 4- oder Mehrphasen-Prozeß in folgender Weise abgeschieden:
In der ersten Phase wurde GaAs auf dem Ge-Substrat unter den nachstehenden Bedingungen abgeschieden:
— die Abscheidungstemperatur lag bei 714°C±5°C,
— die Reaktionsraten waren sehr gering: bei ca. 7 cm2 Querschnitt wurde das GaAs aus folgendem Gemisch abgeschieden:
H3+10% AsH3: 1 l/h, vermischt mit
H2+10% HCI: 1 l/h (eine 5%ige Mischung von AsH3 erwies sich allerdings als noch günstiger), außerdem wurde in den Reaktionsraum H2Se in H2 in einer Menge von 4 ■ 10-'l/h bezogen auf das H2Se eingeleitet (statt dessen läßt sich auch H2S oder (CH3J2Te verwenden). Der zusätzliche Wasserstoff sollte eine Menge von ca. 8 l/h nicht überschreiten.
— Die Trägerrate betrug in dieser ersten Phase ca. 8 l/h, ein thermisches Ätzen vor der Abscheidung des GaAs, z. B. mit HCl, erwies sich als nachteilig und muß daher bei der GaAs-Abscheidung vermieden werden, als vorteilhaft erwies sich das vorherige Hochheizen des Ge-Substrates in Reinstwasserstoff; dabei wurde die Subslratzonc eine halbe Stunde vor der Abscheidung erhitzt, um zu verhindern, daß das Substrat an seiner Oberfläche beim Aufheizen des übrigen Ofens, Zone 1 und 2. wenn in Zone i die Epitaxie stattfindet, verschmutzt würde; die Maximaltemperatur betrug 75O0C, dann wurde sie wieder gesenkt auf ca. 714°C.
— Die Abscheidung des GaAs unter den vorgenannten Bedingungen wurde etwa über 10 Minuten aufrechterhalten, bis alles offenlicgende Ge mit GaAs versiegelt war; das Wachstum betrug ca. 7 μ in 10 Minuten bei (lOO)-orientiertem Ge.
In einer zweiten Phase wurde zusätzlich GaAs mit erhöhten, hier verdoppelten, Reaktionsgasraten abgeschieden. Hierzu wurde 10% AsII3 in H> mit einer Geschwindigkeit von 2 l/h und 10% HCl in H2 mit 2 l/h in den Ofen eingeleitet. Der Zusutzwasserstoff und die H2Se-Rate waren die gleichen wie in der ersten Phase. Die Dauer dieser zweiten Phase betrug 10 bis 20 Minuten.
Die zuvor beschriebene zweite Phase kann entfallen, wenn die erforderliche Gesamtdicke der GaAs-Schicht von ca. 10 μ schon in der ersten Phase erreich! wird, die zweite Phase dient nur zur Absicherung einer hinreichenden Dicke der GaAs-Schieht.
lach Beendigung der beiden ersten Phasen wurde die Temperatur im Ofen auf die für die Abscheidung von GaAsP erforderliche I lohe von ca. 790"C hochgeregelt. Die Reaktion wurde durch Abstellen des 1 IC 1 Ciases und
L Λ.
des Dotiergases (d. h. Sehh oder Te (CFb^) so lange unterbrochen, bis die erhöhte Temperatur erreicht war. Das AsHj wurde solange auf etwa 0.5 l/h reduziert; dieser Rest sollte die oberflächliche Zersetzung des GaAs bei den hohen Temperaturen verhindern.
Die andchließende dritte Phase ist die Übergangsphase, in der Phosphin von der Strömungsrate 0 auf eine Endrate hochgetrieben wird, die der vorgegebenen, d. h. gewünschten Zusammensetzung des GaAsi-xP, mit 036 < x < 0,40 entspricht. Die Veränderung der Strömungsrate wurde in mehreren, ca. 8 bis 12 Stufen oder kontinuierlich mit Hilfe eines Getriebes eingestellt
Hierbei war grundsätzlich folgendes zu beachten:
— Spätestens in dieser dritten Phase, wenn nicht schon in der zweiten Phase oder in der obengenannten Abscheidungsphase, mußte die Temperatur von ca. 710cC auf etwa 7900C hochgefahren werden, wobei diese erhöhte Temperatur früher erreicht sein sollte, als die maximale PH3-Rate.
— Die PHj-Rate mußte hinreichend langsam von 0 auf die Maximal-Ratc erhöht werden; die Dauer lag je nach Wachstumsrate zwischen 40 und 120 Minuten.
Der Anstieg sollte möglichst nahe einem linearen Verlauf der Phosphin-Rate n-ui über der Zeit / liegen; es war also gefordert λή3 = const, t, wobei die maximale Abweichung von dieser Beziehung unter 20% lag.
— Zu Beginn der dritten Phase wurde die HCI-Gasratc entweder auf diejenige Höhe eingestellt, die der Summe der Gasrate von AsHj und PHj am Ende, also bei Erreichen der maximalen PHj-Grsrat?
entsprach, oder sie wurde in einigen Stufen wänr^nd des Verlaufs der Phase 3 hochgeregelt.
— Am Ende der Phase 3 wurde die Rate des zusätzlichen Wasserstoffs soweit erhöht, daß das Verhältnis aus der Summe der Raten der reinen Reaktionsgrenze (d. h. des AsHj, PHj und HCl) zur Summe aller Wasserstoffströme und Reaktionsgasströmc ungefähr 0,03 betrug. Dies ergab dann die optimale Fotolumineszenz.
Die fertigen, in der beschriebenen Weise hergestellten Epitaxie-Schichten wurden zur Herstellung von rotleuchtenden Lumineszenz-Dioden verwendet.

Claims (6)

Patentansprüche:
1. Verfahren zur cpitaxialcn Abscheidung einer Aui-Bv-Halbleiierschichi auf einem Ge-Substrat mit einer (lOO)-Orientierung, bei dem die Rückseite des Ge-Substrats passiviert, die Vorderseite chemisch und mechanisch poliert, geätzt und darauf bei hoher Temperatur eine GaAs-Schicht abgeschieden wird, worauf ausgegehend von GaAs eine ternäre Am-Bv-Verbindung mit kontinuierlicher Zunahme einer dritten neu hinzukommenden Komponente, die entweder ein Am- oder ein Bv-Element ist, abgeschieden wird, wobei die Zunahme der Konzentration dieser dritten Komponente bis zu einem gewünschten Endwert geführt wird, worauf eine dritte Schicht abgeschieden wird, deren Zusammensetzung auf dem vorgegebenen Endwert der zweiten Schicht konstant gehalten wird, dadurch gekennzeichnet, daß die Rückseite des Ge-Substrats zur thermischen und chemischen Beständigkeit passiviert wird und somit kein Ge an die Umgebung abgibt, sowie nach dem chemomechanischen Polieren der Vorderseite des Ge-Substrats, diese einer sehr geringen chemischen Ätzung mit einer Abtragungstiefe unter 500 Ä ohne Beseitigung der Politur bzw. der Mikroebenheit unterzogen wird und anschließend das Gc-Substrat in reinster Wasserstoffatmosphäre auf einer Temperatur zwischen etwa 680° und 7200C aufgeheizt und auf die Vorderseite eine GaAs-Schicht derart abgeschieden wird, daß nach dem Abscheiden einer ersten GaAs-Schicht in einer Dicke von einigen Mikrometern die Reaktionsraten erhöht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Abdeckschicht für die Rückseite eine Phosphorsilikatglas-Schicht (PSG-Schicht) mit einem an Ge angepaßten Ausdehnungskoeffizienten in einer Dicke von 0,15 — 0,3 μηι aufgebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Rückseite des Ge-Substrats als Abdeckschicht eine SiiN4-Schicht mit einer Dicke von 0,15 bis 0,3 μηι auf pyrolytischem Wege, z. B. mit Hilfe des CVD-Verfahrens, oder durch Kathodenzerstäubung (Sputtering) aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die chemische Ätzung der polierten Vorderseite des Ge-Substrats mit 10%iger NaCN-Lösung während einer Dauer von ca. 2 Minuten durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß man zur Abscheidung der GaAs-Schich', die auf die Vorderseite des Substrats als erste aufgebracht wird, von gasförmigem Arsin (AsH)). verdünnt in Ib ausgeht, wobei HCI-Gas über 700 bis 900"C erhitztes Gallium strömt und dabei flüchtige Ga-Chloridc bildet, und daß die Ströniungsdichte des Trägergases (H)? auf einen Wert unter etwa I l/h · cm2 und die Strömungsdichte der Reaktionsgase zusammen auf unter etwa 0,03 l/h ■ cm2 gehalten wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auf die GaAs-Schicht als ternäre Am-Bv-Verbindung GaAsP (Gallium-Arsenid-Phosphid) bei einer Temperatur von ca. 790"C abgeschieden wird, wobei zunächst eine Übergangsschicht mit von 0 auf beispielsweise $8 Mol-% ansteigendem GaP-Gehalt bis zu einer Dicke von etwa 20 bis 30 μπι und darauf dann in etwa gleicher Dicke die GaAsP-Schicht konstanter Zusammensetzung p8±2 Mol-% GaP) abgeschieden werden.
DE2601652A 1976-01-17 1976-01-17 Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong Expired DE2601652C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2601652A DE2601652C3 (de) 1976-01-17 1976-01-17 Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
US05/757,935 US4115164A (en) 1976-01-17 1977-01-10 Method of epitaxial deposition of an AIII BV -semiconductor layer on a germanium substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2601652A DE2601652C3 (de) 1976-01-17 1976-01-17 Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong

Publications (3)

Publication Number Publication Date
DE2601652A1 DE2601652A1 (de) 1977-07-28
DE2601652B2 DE2601652B2 (de) 1979-03-15
DE2601652C3 true DE2601652C3 (de) 1979-11-08

Family

ID=5967662

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2601652A Expired DE2601652C3 (de) 1976-01-17 1976-01-17 Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong

Country Status (2)

Country Link
US (1) US4115164A (de)
DE (1) DE2601652C3 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558642A (en) * 1977-04-01 1980-01-09 Standard Telephones Cables Ltd Injection lasers
JPS5440075A (en) * 1977-09-06 1979-03-28 Futaba Denshi Kogyo Kk Compound semiconductor wafer
US4502898A (en) * 1983-12-21 1985-03-05 At&T Bell Laboratories Diffusion procedure for semiconductor compound
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
IL78840A0 (en) * 1985-10-17 1986-09-30 Holobeam Lattice-graded epilayer
US7537605B2 (en) * 1993-10-04 2009-05-26 Huan-Chen Li Medical device for treating skin itch and rash
US6773739B2 (en) * 2002-08-30 2004-08-10 Wenger Manufacturing, Inc Method and apparatus for extrusion of food products including back pressure valve/diverter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
JPS4929099B1 (de) * 1970-03-27 1974-08-01
US3861969A (en) * 1970-03-31 1975-01-21 Hitachi Ltd Method for making III{14 V compound semiconductor devices
JPS5129636B1 (de) * 1970-12-25 1976-08-26
US3801384A (en) * 1971-04-15 1974-04-02 Monsanto Co Fabrication of semiconductor devices
JPS52915B1 (de) * 1971-06-01 1977-01-11
US3723201A (en) * 1971-11-01 1973-03-27 Motorola Inc Diffusion process for heteroepitaxial germanium device fabrication utilizing polycrystalline silicon mask
US3856588A (en) * 1972-10-11 1974-12-24 Matsushita Electric Ind Co Ltd Stabilizing insulation for diffused group iii-v devices
US4000020A (en) * 1973-04-30 1976-12-28 Texas Instruments Incorporated Vapor epitaxial method for depositing gallium arsenide phosphide on germanium and silicon substrate wafers

Also Published As

Publication number Publication date
DE2601652B2 (de) 1979-03-15
US4115164A (en) 1978-09-19
DE2601652A1 (de) 1977-07-28

Similar Documents

Publication Publication Date Title
DE3219441C2 (de)
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE2818261C2 (de) Verfahren zur Herstellung von Galliumarsenid-Solarzellen
DE2538325A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE19634617A1 (de) Solarzelle
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2812658B2 (de) Verfahren zum selektiven Diffundieren von Aluminium in ein Einkristall-Siliciumhalbleitersubstrat
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE19622704A1 (de) Epitaxialwafer und Verfahren zu seiner Herstellung
DE3324220A1 (de) Gallium-phosphid-leuchtdiode
DE2540901C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements hoher Leistung
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1909720A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit pn-UEbergang
DE2658304A1 (de) Halbleitervorrichtung
DE2060161A1 (de) Verfahren zur Herstellung von selbstjustierten Feldeffekttransistoren hoher Stabilitaet
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung

Legal Events

Date Code Title Description
BI Miscellaneous see part 2
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee