KR100630701B1 - 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 - Google Patents

변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 Download PDF

Info

Publication number
KR100630701B1
KR100630701B1 KR1020040078692A KR20040078692A KR100630701B1 KR 100630701 B1 KR100630701 B1 KR 100630701B1 KR 1020040078692 A KR1020040078692 A KR 1020040078692A KR 20040078692 A KR20040078692 A KR 20040078692A KR 100630701 B1 KR100630701 B1 KR 100630701B1
Authority
KR
South Korea
Prior art keywords
input
output
pin
printed circuit
tester
Prior art date
Application number
KR1020040078692A
Other languages
English (en)
Other versions
KR20060029841A (ko
Inventor
김용운
방정호
심현섭
박우익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040078692A priority Critical patent/KR100630701B1/ko
Priority to US11/243,053 priority patent/US20060085715A1/en
Publication of KR20060029841A publication Critical patent/KR20060029841A/ko
Application granted granted Critical
Publication of KR100630701B1 publication Critical patent/KR100630701B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

변형된 입출력(I/O)용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드 및 이를 이용한 검사방법에 관해 개시한다. 이를 위해 본 발명은 검사보오드에 있는 일반적인 입출력용 인쇄회로패턴이 피검사소자(DUT: Device Under Test)의 하나의 출력핀과 연결되도록 만들어진 것을, 드라이브용 단자와 비교기용 단자로 분리시키고, 하나는 피검사소자의 입력핀과, 다른 하나는 피검사소자의 출력핀과 연결되도록 하는 변형된 입출력용 인쇄회로패턴을 만들고 검사 프로그램을 통해 제어한다. 따라서 테스터의 한정된 하드웨어 자원으로 병렬로 검사되는 반도체 메모리 소자의 개수를 늘리거나, 메모리 용량이 더욱 증가된 반도체 메모리 소자를 검사할 수 있다.
DRAM, 검사장치, 테스터, 드라이브, 비교기, 병렬검사.

Description

변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 검사장치의 검사보오드 및 이를 이용한 검사방법{Test board of semiconductor tester having modified I/O printed circuit pattern and method for testing thereof}
도 1은 일반적인 종래 기술의 문제점을 설명하기 위해 도시한 블록도이다.
도 2는 일반적인 종래 기술의 문제점을 설명하기 위해 도시한 플로차트(flowchart)이다.
도 3은 반도체 소자 테스터를 설명하기 위해 도시한 블록도이다.
도 4는 반도체 소자 테스터에서 피검사소자, 검사보오드 및 테스터 채널의 연결관계를 설명하기 위해 도시한 블록도이다.
도 5는 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 검사보오드를 설명하기 위해 도시한 블록도이다.
도 6은 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 검사보오드에 만든 후, 디램과 같은 피검사소자를 검사하는 방법을 설명하기 위해 도시한 블록도이다.
도 7은 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드를 이용한 검사방법을 설명하기 위해 도시한 플로차트이다.
본 발명은 반도체 소자의 전기적 검사에 사용되는 테스터 및 검사방법에 관한 것으로, 더욱 상세하게는 테스터에서 피검사소자와 테스터를 연결하는 검사보오드 및 이를 이용한 반도체 메모리 소자의 검사방법에 관한 것이다.
반도체 소자는 웨이퍼 상태로 생산되고, 다시 반도체 패키지로 조립이 완료된 후, 사용자에게 전달되기 전에 최종적으로 전기적 검사를 받게 된다. 특히 대용량화, 다(多)핀화가 급속히 진행되고 있는 디램(DRAM)과 같은 반도체 메모리 소자에서는, 반도체 메모리 소자의 대용량화, 고속화 및 다핀화에 대응하는 전기적 검사공정의 검사효율을 높이는 문제가 중요시 대두되고 있다.
이를 위하여 반도체 메모리 소자의 검사장치인 테스터는 고속화 및 쓰루풋 시간(throughput time)의 개선에 초점을 두고 발전해가고 있다. 위의 두 발전방향 중, 쓰루풋 시간의 개선은 아래와 같은 방법을 통해 그 길을 찾을 수 있다.
첫째, 검사방법을 변경하고 검사 프로그램을 조정하여 검사시간을 단축시키는 것이다. 둘째, 한번에 검사되는 반도체 메모리 소자의 개수를 증가시키는 방법, 즉 병렬검사시 피검사소자(DUT)의 개수를 늘리는 것이다. 본 발명은 테스트 보오드를 변형시켜 테스터의 채널을 효율적으로 운용함으로써, 병렬검사시 피검사소자의 개수를 증가시키고, 검사되는 피검사소자, 예컨대 용량이 더욱 커진 반도체 메모리 소자를 검사할 수 있도록 하는 발명이다.
도 1은 일반적인 종래 기술의 문제점을 설명하기 위해 도시한 블록도이고, 도 2는 일반적인 종래 기술의 문제점을 설명하기 위해 도시한 플로차트(flowchart) 이다.
도 1 및 도 2를 참조하면, 반도체 소자의 전기적 검사를 위해서는, 테스터(10)와, 테스트 보오드(20) 및 피검사소자(30A, B)를 자동으로 로딩(loading)하고 분류하기 위한 핸들러(handler)가 필요하다. 테스터 내부에는 여러 가지 다른 부품도 존재하지만, 피검사소자(30A, 30B)에 직접 연결시켜, 정해진 전압, 전류 및 파형(clock)을 인가하고 응답신호를 받아들이는 채널이 존재한다.
그러나, 상기 채널의 개수는 테스터(10)를 제작하는 회사에서 이미 정해진 규격으로 만들기 때문에, 전기적 검사공정에서 한번에 병렬 검사할 수 있는 피검사소자(30A, B)의 개수가 이러한 채널의 개수에 의해 결정된다. 일반적으로 채널은 그 기능에 따라 크게 드라이브 채널(drive channel, 16)과 입출력 채널(Output/Input Channel, 18)의 두 종류로 분류된다.
상기 드라이브 채널(16)은 피검사 소자(30A, B)의 입력핀, 예컨대 A0~A13 핀, BA0~BA2 핀, 다른 드라이브 핀인 CMD 핀 등에 연결되어 내부에 있는 드라이버(driver, 12)를 통해 피검사소자(30A, B)로 전기적 신호를 전송하는 역할을 한다. 반면 입출력 채널(I/O channel, 18)은 내부에 드라이버(12)와 비교기(comparator, 14)가 있어 피검사소자(30A, B)로 입력 신호를 전송하기도 하고, 피검사소자(30A, B)에서 나오는 출력 신호를 받아들일 수도 있다.
검사보오드(20)는 내부에 소켓 및 인쇄회로패턴이 있어서, 피검사소자(30A, B)에 있는 다수의 핀을 테스터(10)에 존재하는 채널(16, 18)과 연결시키는 인터페이스(interface) 역할을 수행한다.
따라서, 피검사소자(30A, B)는 검사보오드(30)에 탑재되어 테스터(10)의 채널과 연결된 상태에서 피검사 소자(30A, B)의 고유의 기능을 도 2에 나타난 바와 같이 Open/Short 및 누설전류 검사(A10), Functional 검사(S20), Speed 검사(S30) 등을 통해 검증 받게 된다. 상기 검사된 결과는 Bin Sorting 루틴에서 양품과 불량으로 선별되어 핸들러(미도시)에 의하여 분류/저장된다. 상기 핸들러는 피검사소자(30A, B)를 이송하고 분류하는 일종의 자동로봇 장치를 말한다.
그러나 종래 기술은, 피검사소자가 입력핀이 24개이고, 입출력핀이 12개인 8비트 데이터 처리용 512M DDR2 SDRAM인 경우, 테스터 내부에 있는 드라이브 채널(16)이 2개 부족하여 전기적 검사공정에서 64개 병렬검사는 가능하지만, 128개 병렬검사는 불가능한 실정이다. 그리고 BA(Bank Active)2 핀에 드라이브 채널을 연결할 수 없어서 DDR2 SDRAM 제품이 1G까지 커지더라도 메모리 뱅크 선택을 할 수 없어서 전기적 검사가 불가능한 한계 상황에 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 검사보오드의 변경을 통하여 드라이브 채널의 개수를 추가로 확보함으로써, 병렬 검사되는 피검사소자의 개수를 늘리고, 피검사소자의 메모리 용량을 늘릴 수 있는 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 검사보오드의 변경을 통하여 드라이브 채널의 개수를 추가로 확보함으로써, 병렬 검사되는 피검사소자의 개수를 늘리고, 피검사소자의 메모리 용량을 늘릴 수 있는 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드를 이용한 검사방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드는, 검사보오드(test board) 본체와, 상기 검사보오드 본체 일 영역에 존재하며 피검사소자의 입력핀을 테스터의 드라이브(drive)가 있는 하나의 채널(channel)로 연결하는 복수개의 드라이버(driver)용 인쇄회로패턴과, 상기 검사보오드 본체의 다른 영역에 존재하며 피검사소자의 출력핀을 테스터의 드라이버 및 비교기가 있는 하나의 입출력(input/output) 채널로 연결하는 복수개의 입출력용 인쇄회로패턴으로 이루어진 반도체 소자 테스터의 검사보오드에 있어서, 상기 입출력용 인쇄회로패턴은, 드라이브용 단자와 비교기용 단자로 분리되어 상기 드라이브용 단자는 피검사소자(DUT)의 입력핀과 연결되고, 상기 비교기용 단자는 피검사소자의 출력핀과 연결되도록 만들어진 변형된 입출력용 인쇄회로패턴을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 소자는 DRAM이고, 상기 테스터는 반도체 소자를 병렬로 검사하는 시스템인 것이 적합하다.
구체적으로는, 상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 입력핀은 BA(bank Active)2 핀(pin) 혹은 ODT(On Chip termination) 핀(pin)인 것이 적합하고, 상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사 소자의 출력 핀은 RDQS* 핀(pin)인 것이 적합하다.
바람직하게는, 상기 변형된 입출력용 인쇄회로패턴은 반도체 소자의 검사공정에서 드라이브 기능은 사용하지 않고 비교기 기능만을 사용하는 테스터의 입출력 채널과 연결되는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 검사방법은, 반도체 소자 테스터의 검사보오드에서 변형된 입출력용 인쇄회로패턴을 만드는 단계와, 상기 변형된 입출력용 인쇄회로패턴에서 드라이브용 단자는 피검사소자의 입력핀과 연결되고, 비교기용 단자는 피검사소자의 출력핀과 연결되도록 검사 프로그램을 작성하는 단계와, 상기 검사보오드 및 검사 프로그램을 이용하여 병렬로 검사되는 반도체 소자의 개수를 2배수 단위로 증가시키는 단계를 구비하는 것을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 소자의 검사방법은, 반도체 소자 테스터의 검사보오드에서 변형된 입출력용 인쇄회로패턴을 만드는 단계와, 상기 변형된 입출력용 인쇄회로패턴에서 드라이브용 단자는 피검사소자의 입력핀과 연결되고, 비교기용 단자는 피검사소자의 출력핀과 연결되도록 검사 프로그램을 작성하는 단계와, 상기 검사보오드 및 검사 프로그램을 이용하여 검사되는 반도체 소자의 메모리 용량이 2배수 단위로 증가된 제품을 검사하는 단계를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 검사 프로그램을 이용하는 방법은 테스터에 있는 하나의 입출력 채널에 두개 이상의 서로 다른 기능을 갖는 피검사 소자의 핀을 할당하도록 프로그램을 작성하는 것이 적합하다.
본 발명에 따르면, 기존의 반도체 소자의 검사장비에서 한정된 자원을 이용하여 검사보오드 및 검사 프로그램의 변경을 통하여 병렬 검사되는 피검사소자의 개수를 증가시키거나, 용량이 더욱 큰 반도체 메모리 소자를 검사할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 3은 일반적인 반도체 소자 테스터를 설명하기 위해 도시한 블록도이다.
도 3을 참조하면, 반도체 소자 테스터(100)는 테스터 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 테스터 중앙 처리장치(tester processor, 110)가 있고, 내부의 하드웨어 구성요소로는 프로그램어블 전원(programmable power supply, 112), 직류 파라메터 측정 유닛(DC parameter measurement unit, 114), 알고리듬 패턴 발생기(Algorithmic Pattern Generator, 116), 타이밍 발생기(Timing Generator, 118), 파형정형기(Wave Sharp Formatter, 120) 및 드라이버 신호 채널(Driver signal Channel)과 입출력 신호 채널(Input/Output signal channel) 및 비교기(comparator)가 내장된 핀 일렉트론닉스(150)등이 있다. 따라서, 테스터(100)는 테스터 중앙처리 장치(110)에서 작동되는 테스트 프로그램에 의해 상기서 하드 웨어적 구성요소들이 서로 신호를 주고받으며 검사보오드(200)를 통해 핀 일렉트론닉스(150)를 통해 연결된 피검사소자(300)에 대한 전기적 기능을 검사하게 된다.
상기 테스트 프로그램(test program)은, 크게 직류검사(DC test), 교류 검사(AC Test) 및 기능 검사(Function test)로 이루어진다. 여기서 상기 기능검사는 반도체 메모리 소자, 예컨대 디램(DRAM)의 실제 동작 상황에 맞추어 그 기능을 확인하는 것이다. 즉, 테스터(100)의 알고리듬 패턴 발생기(116)로부터 피시험소자(300), 예컨대 디램(DRAM)에 입력 패턴을 쓰고(Write operation), 그것을 디램의 출력 패턴을 통해 읽어들여(Read operation), 예상 패턴(expected pattern)과 비교회로(Comparator)를 통해 비교(Compare operation)하는 것이다.
도 4는 반도체 소자 테스터에서 피검사소자, 검사보오드 및 테스터 채널의 연결관계를 설명하기 위해 도시한 블록도이다.
도 4를 참조하면, 핀 일렉트로닉스(150)에는 복수개의 채널이 존재하며, 검사보오드(200)의 연결을 통하여 피검사소자(300)의 핀들과 1:1로 서로 대응되도록 연결된다. 이때, 핀 일렉트로닉스(150) 채널에는 크게 드라이브 채널(152)과 입출력 채널(154)이 존재한다. 상기 드라이브 채널(152)들은 피검사소자(300)의 입력핀, 예컨대 A0~AN들과 1:1로 연결되어 테스터에서 생성된 전류, 전압 및 파형(clock)을 피검사소자로 입력하게 된다. 반면 입출력 채널(154)들은 피검사소자(300)의 출력핀(DQ0~DQN)들과 1:1로 연결되어 테스터에서 생성된 전류, 전압 및 파형을 피검사소자(300)로 입력하기도 하고, 피검사소자(300)에서 나오는 출력신호를 받아들이기도 한다. 따라서 드라이브 채널(152)에는 드라이버(driver, 156)만 있 는 반면, 입출력 채널(154)에는 드라이버(156)와 비교기(158)가 함께 존재한다.
따라서 일반적인 테스터는 상기 드라이브 채널(152) 및 입출력 채널(154)이 한정된 개수로 존재하기 때문에 병렬 검사되는 피검사소자의 개수를 늘리는데 문제가 있었다.
도 5는 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드를 설명하기 위해 도시한 블록도이다.
도 5를 참조하면, 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드(200)는, ① 인쇄회로기판 형태의 검사보오드 본체(202)와, ② 상기 인쇄회로기판 형태의 검사보오드 본체(202)의 일 영역에 존재하며 피검사소자(300)의 입력핀(A0~AN)을 테스터의 핀 일렉트로닉스(150)에 있는 드라이브 채널(152)에 각각 연결하는 복수개의 드라이브용 인쇄회로패턴(204)과, ③ 상기 검사보오드 본체(202)의 다른 영역에 존재하며 피검사소자(300)의 출력핀(DQ0~DQN)을 테스터의 핀 일렉트로닉스(150)에 있는 입출력 채널(154)에 각각 연결하는 복수개의 입출력용 인쇄회로패턴(206)과, ④ 검사보오드 본체(202)에서 인쇄회로패턴에서 드라이브용 단자(212)와 비교기용 단자(214)로 각각 분리되어, 드라이브용 단자(212)는 피검사소자(300)의 입력핀(BA2 혹은 ODT)과 연결되고, 비교기용 단자(214)는 출력핀(RDQS*)에 연결되도록 만들어진 변형된 입출력용 인쇄회로패턴(210)을 포함한다.
이때 변형된 입출력용 인쇄회로패턴(210)과 연결되는 입출력 채널(160)은 다 음과 같은 특징을 지닌다. 첫째 512Mb 혹은 1Gb DDR2 SDRAM 반도체 소자의 검사공정에서 출력핀과 연결은 되지만, 비교기(214) 기능만 사용하고, 드라이버(212) 기능은 사용하지 않는 채널이다. 둘째, 일반적인 입출력 채널(154)은 피검사소자(300)에 있는 하나의 출력핀과 연결되지만, 변형된 입출력용 인쇄회로패턴(210)과 연결된 입출력 채널(160)은 두개 이상의 서로 다른 기능을 갖는 피검사소자(300)의 2개의 핀과 연결된다. 이때, 2개의 핀 중에서 하나는 BA2 혹은 ODT핀과 같은 입력핀이다.
도 6은 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 검사보오드에 만든 후, 디램과 같은 피검사소자를 검사하는 방법을 설명하기 위해 도시한 블록도이고, 도 7은 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자 테스터의 검사보오드를 이용한 검사방법을 설명하기 위해 도시한 플로차트이다.
도 6 및 도 7을 참조하면, 도1에 나타난 것과 같이 기존 테스터에 있는 제한된 드라이브 채널(16)로는 피검사소자의 BA2 및 ODT 핀에 연결할 수 있는 드라이브 채널(16)을 확보할 수 없기 때문에 64개의 병렬검사는 가능하지만, 128개의 병렬검사로 확장하는 것이 불가능하였다. 그러나, 본 발명에서는 검사보오드(200)에서 변형된 입출력용 인쇄회로패턴(210)을 피검사소자의 RDQS* 출력핀과 연결되는 입출력용 인쇄회로패턴에 만들어 사용한다. 따라서 도6과 같이 두개의 드라이버(driver)를 추가로 확보하여 이를 피검사소자(300A, 300B)의 BA2 및 ODT 입력핀에 공통(common)으로 연결한다. 이에 따라, 기존에는 불가능했던 128개 병렬검사가 가 능해지게 된다.
참고로 본 발명의 바람직한 실시예에 사용되는 피검사소자는 삼성전자에서 만들어지는 K4T51083QM-GXXX 512Mb DDR2 SDRAM 제품을 샘플로 사용하였다.
상기 피검사소자(300A, B)의 입력핀 중에서 BA2핀은 디램 내부에 있는 4개의 메모리 뱅크(memory)를 선택하는데 사용되는 입력핀이다. 기존에는 512Mb까지의 용량을 갖는 반도체 메모리 소자를 검사할 수 있었으나, 본 발명에 의한 변형된 입출력용 인쇄회로패턴을 통하여 BA2 핀을 사용할 수 있게 됨에 따라 1Gb까지의 반도체 메모리 소자를 검사할 수 있게 되었다. 상기 피검사소자(300A, B)의 ODT(On Die Termination) 핀은 DQ, DQS, DQS*, RDQS, RDQS* 및 DM 핀과 같은 데이터 핀의 종단 단자 저항(termination resistance)을 개폐(on/off)시키는데 사용되는 핀으로써, DRAM 내부의 신호 집약도(signal integrity)를 향상시키기 위해 설계된 핀이다.
그리고 피검사소자(300A, B)에서 상기 RDQS* 핀은 DRAM 내부의 데이터를 읽거나 쓰게 하는 제어신호용 핀으로서, 실제 전기적 검사가 진행되는 동안에 테스터에서 피검사소자(300A, B)로 데이터를 받아들이기만 하고, 입력신호를 전송하지는 않는 핀이다. 본 발명에서는 RDQS* 핀의 이러한 특징을 이용하여 검사보오드에서 드라이브와 비교기 단자가 하나로 되어 있던 것(common type)을 드라이브 단자와 비교기 단자로 분리시킨다.
따라서, 본 발명에 따라 기존의 검사보오드를 변경시켜 변형된 입출력용 인 쇄회로패턴을 만들고, 검사 프로그램으로 이를 제어하여 분리된 드라이브 단자는 BA2 및 ODT와 같은 피검사소자의 입력핀에 연결하고, 비교기 단자는 RDQS*와 같은 출력핀에 연결하여 사용하면, 피검사소자의 전기적 검사공정에서 병렬검사의 개수를 64개에서 128개 즉 2배수 단위로 증가시키는 것이 가능하고, BA2 핀을 사용하게 됨으로써 피검사소자의 반도체 메모리 용량이 512Mb에서 1Gb로 늘어난 것을 검사하는 것이 가능하게 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 기존의 반도체 소자의 검사장비에서 한정된 자원을 이용하여 검사보오드 및 검사 프로그램의 변경을 통하여 병렬 검사되는 피검사소자의 개수를 증가시키거나, 용량이 더욱 큰 반도체 메모리 소자를 검사할 수 있다.

Claims (20)

  1. 검사보오드(test board) 본체;
    상기 검사보오드 본체 일 영역에 존재하며 피검사소자의 입력핀을 테스터의 드라이브(drive)가 있는 하나의 채널(channel)로 연결하는 복수개의 드라이버(driver)용 인쇄회로패턴; 및
    상기 검사보오드 본체의 다른 영역에 존재하며 피검사소자의 출력핀을 테스 터의 드라이버 및 비교기가 있는 하나의 입출력(input/output) 채널로 연결하는 복수개의 입출력용 인쇄회로패턴으로 이루어진 반도체 소자 테스터의 검사보오드에 있어서,
    상기 입출력용 인쇄회로패턴은, 드라이브용 단자와 비교기용 단자로 분리되어 상기 드라이브용 단자는 피검사소자(DUT)의 입력핀과 연결되고,
    상기 비교기용 단자는 피검사소자의 출력핀과 연결되도록 만들어진 변형된 입출력용 인쇄회로패턴을 포함하는 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  2. 제1항에 있어서,
    상기 반도체 소자는 DRAM인 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  3. 제1항에 있어서,
    상기 테스터는 반도체 소자를 병렬로 검사하는 시스템인 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  4. 제2항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 입력핀은 BA2 핀(pin)인 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  5. 제2항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사 소자의 입력핀은 ODT 핀(pin)인 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  6. 제1항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사 소자의 출력핀은 RDQS* 핀(pin)인 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  7. 제1항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴은 반도체 소자의 검사공정에서 드라이브 기능은 사용하지 않고 비교기 기능만을 사용하는 테스터의 입출력 채널과 연결되는 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  8. 제2항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴은 테스터의 RDQS* 기능을 수행하는 채널과 연결되는 것을 특징으로 하는 반도체 소자 테스터의 검사보오드.
  9. 반도체 소자 테스터의 검사보오드에서 변형된 입출력용 인쇄회로패턴을 만드 는 단계;
    상기 변형된 입출력용 인쇄회로패턴에서 드라이브용 단자는 피검사소자의 입력핀과 연결되고, 비교기용 단자는 피검사소자의 출력핀과 연결되도록 검사 프로그램을 작성하는 단계; 및
    상기 검사보오드 및 검사 프로그램을 이용하여 병렬로 검사되는 반도체 소자의 개수를 2배수 단위로 증가시키는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 검사방법.
  10. 제9항에 있어서,
    상기 반도체 소자는 DRAM인 것을 특징으로 하는 반도체 소자의 검사방법.
  11. 제9항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴은, 반도체 소자의 검사공정에서 드라이브 기능은 사용하지 않고 비교기 기능만을 사용하는 테스터의 입출력 채널과 연결되는 것을 특징으로 하는 반도체 소자의 검사방법.
  12. 제9항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴을 만드는 방법은,
    하나의 피검사소자의 출력핀과 연결되도록 만들어진 것을 드라이브용 단자와 비교기용 단자로 분리시켜 하나는 피검사소자의 입력핀과, 다른 하나는 피검사소자 의 출력핀과 연결되도록 하는 것을 특징으로 하는 반도체 소자의 검사방법.
  13. 제10항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 입력핀은 BA2 핀인 것을 특징으로 하는 반도체 소자의 검사방법.
  14. 제10항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 입력핀은 ODT 핀인 것을 특징으로 하는 반도체 소자의 검사방법.
  15. 제10항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 출력핀은 RDQS* 핀인 것을 특징으로 하는 반도체 소자의 검사방법.
  16. 제10항에 있어서,
    상기 검사 프로그램을 이용하는 방법은 테스터에 있는 하나의 입출력 채널에 두개 이상의 서로 다른 기능을 갖는 피검사 소자의 핀을 할당하도록 프로그램을 작성하는 것을 특징으로 하는 반도체 소자의 검사방법.
  17. 반도체 소자 테스터의 검사보오드에서 변형된 입출력용 인쇄회로패턴을 만드는 단계;
    상기 변형된 입출력용 인쇄회로패턴에서 드라이브용 단자는 피검사소자의 입력핀과 연결되고, 비교기용 단자는 피검사소자의 출력핀과 연결되도록 검사 프로그램을 작성하는 단계; 및
    상기 검사보오드 및 검사 프로그램을 이용하여 검사되는 반도체 소자의 메모리 용량이 2배수 단위로 증가된 제품을 검사하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 검사방법.
  18. 제17항에 있어서,
    상기 반도체 소자는 DRAM인 것을 특징으로 하는 반도체 소자의 검사방법.
  19. 제18항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 입력핀은 BA2 핀인 것을 특징으로 하는 반도체 소자의 검사방법.
  20. 제18항에 있어서,
    상기 변형된 입출력용 인쇄회로패턴과 연결되는 피검사소자의 출력핀은 RDQS* 핀인 것을 특징으로 하는 반도체 소자의 검사방법.
KR1020040078692A 2004-10-04 2004-10-04 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 KR100630701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040078692A KR100630701B1 (ko) 2004-10-04 2004-10-04 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
US11/243,053 US20060085715A1 (en) 2004-10-04 2005-10-03 Test board of semiconductor tester having modified input/output printed circuit pattern and testing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040078692A KR100630701B1 (ko) 2004-10-04 2004-10-04 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법

Publications (2)

Publication Number Publication Date
KR20060029841A KR20060029841A (ko) 2006-04-07
KR100630701B1 true KR100630701B1 (ko) 2006-10-02

Family

ID=36182234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078692A KR100630701B1 (ko) 2004-10-04 2004-10-04 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법

Country Status (2)

Country Link
US (1) US20060085715A1 (ko)
KR (1) KR100630701B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626468B1 (ko) 2009-02-10 2016-06-02 삼성전자주식회사 누설 전류 차단기능을 갖는 데이터 처리장치의 메모리 모듈
MY168794A (en) * 2011-05-19 2018-12-04 Celerint Llc Parallel concurrent test system and method
US9817062B2 (en) * 2011-05-19 2017-11-14 Celerint, Llc. Parallel concurrent test system and method
US9470740B2 (en) * 2013-03-15 2016-10-18 International Business Machines Corporation Screening methodology to eliminate wire sweep in bond and assembly module packaging
JP6688665B2 (ja) * 2016-04-11 2020-04-28 横河電機株式会社 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051621A (ko) * 1999-11-12 2001-06-25 가부시키가이샤 어드밴티스트 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
KR20020063043A (ko) * 2001-01-26 2002-08-01 삼성전자 주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
KR20030022803A (ko) * 2000-05-31 2003-03-17 테라다인 인코퍼레이티드 Ａｔｅ 타이밍 측정 유닛 및 방법
JP2003107128A (ja) * 2001-09-27 2003-04-09 Ando Electric Co Ltd 半導体試験装置及び試験方法
KR20030045939A (ko) * 2001-12-03 2003-06-12 삼성전자주식회사 반도체 집적 회로를 위한 테스트 장치
KR20040029537A (ko) * 2002-10-01 2004-04-08 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672136B2 (ja) * 1996-10-04 2005-07-13 株式会社アドバンテスト Ｉｃ試験装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051621A (ko) * 1999-11-12 2001-06-25 가부시키가이샤 어드밴티스트 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
KR20030022803A (ko) * 2000-05-31 2003-03-17 테라다인 인코퍼레이티드 Ａｔｅ 타이밍 측정 유닛 및 방법
KR20020063043A (ko) * 2001-01-26 2002-08-01 삼성전자 주식회사 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
JP2003107128A (ja) * 2001-09-27 2003-04-09 Ando Electric Co Ltd 半導体試験装置及び試験方法
KR20030045939A (ko) * 2001-12-03 2003-06-12 삼성전자주식회사 반도체 집적 회로를 위한 테스트 장치
KR20040029537A (ko) * 2002-10-01 2004-04-08 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법

Also Published As

Publication number Publication date
KR20060029841A (ko) 2006-04-07
US20060085715A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
JP3925839B2 (ja) 半導体記憶装置およびその試験方法
US6684356B2 (en) Self-test ram using external synchronous clock
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
US20020173926A1 (en) Method and system for wafer and device-level testing of an integrated circuit
US7546506B2 (en) DRAM stacked package, DIMM, and semiconductor manufacturing method
US20030076125A1 (en) Method and system for wafer and device level testing of an integrated circuit
US20040015764A1 (en) Intelligent binning for electrically repairable semiconductor chips
US20020199142A1 (en) Semiconductor programming and testing method and apparatus
US7872488B2 (en) Tester for testing semiconductor device
US20050168236A1 (en) Test apparatus having multiple test sites at one handler and its test method
CN110501628B (zh) 多通道封装及其测试装置和测试方法
US8555122B2 (en) Interface device and method
US20070007985A1 (en) Semiconductor integrated circuit device
JP2006162285A (ja) 半導体集積回路のテスト装置および方法
US6700398B1 (en) In-line D.C. testing of multiple memory modules in a panel before panel separation
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
US7257753B2 (en) Semiconductor testing apparatus
KR100630701B1 (ko) 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법
JP4217498B2 (ja) 半導体素子の電気的検査法
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
JPH06342600A (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
US20080316846A1 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
JPH05144296A (ja) 半導体記憶装置の検査方法
CN112309492A (zh) 内存芯片超频测试模块及其方法
KR102248671B1 (ko) 메모리 칩 오버 클로킹 테스트 모듈 및 이의 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee