DE102014118948A1 - Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102014118948A1
DE102014118948A1 DE102014118948.5A DE102014118948A DE102014118948A1 DE 102014118948 A1 DE102014118948 A1 DE 102014118948A1 DE 102014118948 A DE102014118948 A DE 102014118948A DE 102014118948 A1 DE102014118948 A1 DE 102014118948A1
Authority
DE
Germany
Prior art keywords
dopants
semiconductor device
semiconductor
implantation process
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014118948.5A
Other languages
English (en)
Inventor
I-Hsiang HUNG
Wei-Der SUN
Ching-Chen Hao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118948A1 publication Critical patent/DE102014118948A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es werden Ausführungsformen und Mechanismen zur Ausbildung einer Halbleitervorrichtung zur Verfügung gestellt. Die Halbleitervorrichtung umfasst einen Gate-Stapel auf einem Halbleitersubstrat. In einigen Ausführungsformen umfasst die Halbleitervorrichtung weiterhin ein Halbleiterelement, wie zum Beispiel einen Widerstand, auf dem Halbleitersubstrat. Die Halbleitervorrichtung umfasst eine Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Gate-Stapel, Source-Bereich und Drain-Bereich. Die Halbleitervorrichtung umfasst auch einen Sperrbereich in einem oberen Teil des Halbleiterelements. In manchen Ausführungsformen umfasst der Sperrbereich erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden.

Description

  • HINTERGRUND
  • Die Industrie der integrierten Halbleiterschaltungen ist schnell gewachsen. Technologische Fortschritte bei Materialien für integrierte Schaltungen (integrated circuits, IC) und im IC-Design haben Generationen von ICs hervorgebracht. Jede Generation hat kleinere und komplexere Schaltungen als die vorhergehende Generation. Diese Fortschritte haben jedoch auch die Komplexität der Prozessierung und Herstellung von ICs erhöht.
  • Im Laufe der IC-Entwicklung hat sich die funktionale Dichte (das heißt die Anzahl von miteinander verbundenen Vorrichtungen pro Chipfläche) grundsätzlich erhöht, wohingegen die geometrische Größe (das heißt die kleinste Komponente (oder Linie bzw. Leitung), die unter Verwendung eines Herstellungsprozesses erzeugt werden kann) kleiner geworden ist. Dieser Herunterskalierungsprozess bietet aufgrund einer steigenden Produktionseffizienz und aufgrund sinkender damit verbundener Kosten grundsätzlich Vorteile.
  • Allerdings können Vorrichtungsprozesse die Ausführung anderer benachbarter Vorrichtungen negativ beeinflussen. Es stellt daher eine Herausforderung dar, eine negative Beeinflussung der Ausführung von anderen benachbarten Vorrichtungen zu vermeiden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für ein besseres Verständnis der Ausführungsformen sowie ihrer Vorteile wird nun auf die folgenden Beschreibungen zusammen mit den beigefügten Zeichnungen Bezug genommen.
  • 1A bis 1G stellen Schnittansichten verschiedener Stadien eines Prozesses zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsform dar.
  • 2 stellt eine Schnittansicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen dar.
  • 3A bis 3B stellen Schnittansichten verschiedener Stadien eines Prozesses zur Herstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen dar.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Herstellung und Verwendung der Ausführungsformen der Offenbarung werden im Folgenden ausführlich erläutert. Es sollte jedoch beachtet werden, dass die Ausführungsformen in einer großen Vielfalt konkreter Zusammenhänge ausgeführt werden können. Die erläuterten konkreten Ausführungsformen sind rein beispielhaft und schränken den Umfang der Offenbarung nicht ein.
  • Es ist zu berücksichtigen, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zur Verfügung stellt, um unterschiedliche Merkmale der Offenbarung auszuführen. Um die vorliegende Offenbarung zu vereinfachen, werden im Folgenden konkrete Beispiele für Komponenten und Anordnungen beschrieben. Dabei handelt es sich verständlicherweise lediglich um Beispiele, die nicht einschränkend sein sollen. Zudem kann die Ausführung eines ersten Prozesses vor einem zweiten Prozess, der in der Beschreibung folgt, Ausführungsformen umfassen, in denen der zweite Prozess unmittelbar nach dem ersten Prozess ausgeführt wird, und kann auch Ausführungsformen umfassen, in denen zwischen dem ersten und dem zweiten Prozess weitere Prozesse ausgeführt werden. Der Einfachheit und Klarheit halber sind viele Merkmale beliebig in unterschiedlicher Größe gezeichnet. Weiterhin umfasst die Ausbildung eines ersten Elementes über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und auch Ausführungsformen, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet sein können, sodass das erste Element und das zweite Element nicht in direktem Kontakt stehen müssen.
  • Es werden einige Variationen der Ausführungsformen beschrieben. In den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugsziffern verwendet, um gleiche Elemente zu bezeichnen.
  • Die 1A bis 1G stellen Schnittansichten verschiedener Stadien eines Prozesses zur Herstellung einer Halbleitervorrichtung 100 gemäß einigen Ausführungsformen dar. Wie in 1A gezeigt ist, wird ein Halbleitersubstrat 110 bereitgestellt. Gemäß einigen Ausführungsformen ist das Halbleitersubstrat 110 ein Halbleiterwafer (wie zum Beispiel ein Siliziumwafer) oder ein Teil eines Halbleiterwafers.
  • In einigen Ausführungsformen ist das Halbleitersubstrat 110 aus einem elementaren Halbleitermaterial einschließlich Silizium oder Germanium mit einkristalliner, polykristalliner oder amorpher Struktur hergestellt. In einigen anderen Ausführungsformen ist das Halbleitersubstrat 110 aus einem Halbleiterverbund hergestellt, wie beispielsweise Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einer Halbleiterlegierung, wie beispielsweise SiGe oder GaAsP oder Kombinationen daraus. Gemäß einigen Ausführungsformen umfasst das Halbleitersubstrat 110 auch Mehrschichthalbleiter, Halbleiter-auf-Isolator (semiconductor on insulator, SOI) (wie zum Beispiel Silizium-auf-Isolator oder Germanium-auf-Isolator) oder Kombinationen davon.
  • In dem Halbleitersubstrat 110 ist eine Isolationsstruktur 120 ausgebildet, um in dem Halbleitersubstrat 110 verschiedene aktive Bereiche zu definieren und um benachbarte Vorrichtungen (zum Beispiel Transistoren) voneinander elektrisch zu isolieren. Gemäß einigen Ausführungsformen ist die Isolationsstruktur 120 aus einem dielektrischen Material hergestellt, wie zum Beispiel aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, fluordotiertes Silikatglas (FSG), einem low-K dielektrischen Material, anderen geeigneten Materialien oder Kombinationen daraus. Gemäß einigen Ausführungsformen ist die Isolationsstruktur 120 unter Verwendung einer Isolationstechnologie ausgebildet, beispielsweise einer Halbleiterlokaloxidation (LOCOS), einer flachen Grabenisolation (shallow trench isolation, ST1) oder Ähnlichem.
  • In einigen Ausführungsformen umfasst die Ausbildung der Isolationsstruktur 120 eine Strukturierung des Halbleitersubstrats 110 durch einen fotolithografischen Prozess, ein Ätzen eines Grabens in das Halbleitersubstrat 110 (zum Beispiel unter Verwendung einer Trockenätzung, Nassätzung oder eines Plasmaätzprozesses oder Kombinationen daraus), und ein Füllen des Grabens (zum Beispiel unter Verwendung eines chemischen Bedampfungsprozesses) mit dielektrischem Material. In einigen Ausführungsformen hat der gerillte Graben eine Mehrschichtstruktur, wie beispielsweise eine thermische Oxidlinerschicht gefüllt mit Siliziumnitrid oder Siliziumoxid.
  • Wie in 1A gezeigt ist, ist über dem Halbleitersubstrat 110 ein Gate-Stapel 130 ausgebildet, um aktive Bereiche in dem Halbleitersubstrat 110 zu definieren. Der Gate-Stapel 130 umfasst eine dielektrische Gate-Schicht 132 und eine Gate-Elektrode 134, die auf der dielektrischen Gate-Schicht 132 ausgebildet ist. Die dielektrische Gate-Schicht 132 ist aus Siliziumoxid, Siliziumoxinitrid, einem Material mit hoher Dielektrizitätskonstante (high-k material), oder Kombinationen daraus hergestellt. In einigen Ausführungsformen kann die Gate-Elektrode 134 aus Polysilizium, anderen Silizium enthaltenden Materialien oder anderen geeigneten Gate-Materialien hergestellt sein.
  • Spacer oder Abstandhalter 142 sind über den Seitenwänden des Gate-Stapels 130 ausgebildet. Gemäß einigen Ausführungsformen sind die Abstandhalter 142 aus einem dielektrischen Material hergestellt, wie beispielweise einer Siliziumnitridschicht, eine Siliziumoxinitridschicht oder Kombinationen daraus. In einigen Ausführungsformen ist zwischen den Abstandhaltern 142 und dem Gate-Stapel 130 eine Versiegelungs- oder Abdichtschicht 144 ausgebildet. Die Abdichtschicht 144 ist in einigen Ausführungsformen als dielektrische Schicht (zum Beispiel Siliziumnitrid) hergestellt.
  • In einigen Ausführungsformen sind in dem Halbleitersubstrat unter Verwendung eines geeigneten Prozesses, wie einem Ionenimplantationsprozess, dotierte Bereiche ausgebildet. In einigen Ausführungsformen handelt es sich bei den dotierten Bereichen 150 um einen hoch dotierten Source-Bereich und um einen hoch dotierten Drain-Bereich, die ausgebildet werden können, nachdem die Abstandhalter 142 ausgebildet wurden. In manchen Ausführungsformen bilden der Gate-Stapel 130, die Abstandhalter 142, die Abdichtschicht 144 und die dotierten Bereiche 150 einen Transistor.
  • In einigen Ausführungsformen ist über dem Halbleitersubstrat 110 ein Halbleiterelement ausgebildet (wie beispielsweise ein Widerstand 160 oder andere Halbleiterelemente, in denen oder auf denen die Ausbildung von Metallsiliziden verhindert werden soll). In einigen Ausführungsformen ist der Widerstand 160 über der Isolationsstruktur 120 ausgebildet. Der Widerstand 160 umfasst ein Siliziummaterial. Das Siliziummaterial umfasst beispielsweise Polysilizium. In manchen Ausführungsformen umfasst der Widerstand 160 Bulk-Polysilizium 162. In manchen Ausführungsformen hat der Widerstand 160 eine ähnliche Struktur wie der Gate-Stapel 130. Der Widerstand 160 umfasst Bulk-Polysilizium 162 und eine dielektrische Schicht 164. In einigen Ausführungsformen werden das Bulk-Polysilizium 162 und die Gate-Elektrode 134 im selben Aufdampfprozess ausgebildet und werden die dielektrische Schicht 164 und die dielektrische Gate-Schicht 132 im selben Aufdampfprozess ausgebildet. In einigen Ausführungsformen weisen die dielektrische Schicht 164 und die dielektrische Gate-Schicht 132 dieselben Materialien auf.
  • In einigen Ausführungsformen umfasst der Widerstand 160 weiterhin Abstandhalter 166, die über Seitenwände des Bulk-Polysiliziums 162 und der dielektrischen Schicht 164 ausgebildet sind. In einigen Ausführungsformen sind die Abstandhalter 166 aus einem dielektrischen Material hergestellt, beispielsweise als Siliziumnitridschicht, Siliziumoxinitridschicht oder Kombinationen daraus. Auf Wunsch kann der Widerstand 160 auch eine Abdichtschicht 168 umfassen, die zwischen den Abstandhaltern 166 und dem Bulk-Polysilizium 162 und der dielektrischen Schicht 164 ausgebildet ist. In einigen Ausführungsformen ist die Abdichtschicht 168 aus einem dielektrischen Material (zum Beispiel einem Siliziumnitrid) hergestellt.
  • Wie in 1A gezeigt ist, ist über dem Halbleitersubstrat 110 eine Pufferschicht 210 ausgebildet, beispielsweise unter Verwendung eines chemischen Bedampfungsprozesses. Die Pufferschicht 210 bedeckt den Transistor T, den Widerstand 160 und die Isolationsstruktur 120. Die Pufferschicht 210 ist so ausgebildet, dass sie nachfolgende Implantationsprozesse puffert. In einigen Ausführungsformen umfasst die Pufferschicht 210 Oxide (zum Beispiel SiO2) und Nitride (zum Beispiel SiN). In manchen Ausführungsformen hat die Pufferschicht 210 eine Dicke K von etwa 150 bis etwa 200.
  • Anschließend, wie in 1B gezeigt ist, wird eine den Transistor T bedeckende Maskenschicht 220 auf einem Teil der Pufferschicht 210 ausgebildet. Die Maskenschicht 220 ist ausgebildet, um den Transistor T von Dotanden während nachfolgender Implantationsprozesse abzuschirmen. In einigen Ausführungsformen ist die Maskenschicht 220 eine Fotoresistschicht.
  • Danach, wie in 1C gezeigt ist, wird ein erster Implantationsprozess ausgeführt, um erste Dotanden in obere Bereiche des Bulk-Polysiliziums 162 und der Isolationsstruktur 120 zu implantieren. In einigen Ausführungsformen umfassen die ersten Dotanden Germanium oder andere geeignete Materialien. Gemäß einigen Ausführungsformen umfasst der erste Implantationsprozess einen Germaniumimplantationsprozess.
  • Anschließend wird ein zweiter Implantationsprozess ausgeführt, um zweite Dotanden in die oberen Bereiche des Bulk-Polysiliziums 162 und der Isolationsstruktur 120 zu implantieren. Die zweiten Dotanden haben einen kleineren Atomradius als die ersten Dotanden. In einigen Ausführungsformen umfassen die zweiten Dotanden Kohlenstoff oder andere geeignete Materialien. In manchen Ausführungsformen umfasst der zweite Implantationsprozess einen Kohlenstoffimplantationsprozess.
  • Gemäß einigen Ausführungsformen wird die Pufferschicht 210 im ersten Implantationsprozess und im zweiten Implantationsprozess verwendet, um die Dotierungstiefe und die Dotierungskonzentration durch ein Auswählen des Materials und der Dicke K der Pufferschicht 210 zu steuern.
  • In manchen Ausführungsformen werden durch den ersten Implantationsprozess und den zweiten Implantationsprozess Sperrbereiche 230a und 230b im jeweils oberen Bereich des Bulk-Polysiliziums 162 und der Isolationsstruktur ausgebildet. In manchen Ausführungsformen werden mithilfe des ersten Implantationsprozesses und des zweiten Implantationsprozesses weiterhin Sperrbereiche 230c in den oberen Bereichen des Halbleitersubstrats 110, die neben der Isolationsstruktur 120 liegen, ausgebildet. Jeder der Sperrbereiche 230a, 230b und 230c enthält erste Dotanden und zweite Dotanden. In manchen Ausführungsformen liegt der Sperrbereich 230b neben dem Widerstand 160. In manchen Ausführungsformen liegt der Sperrbereich 230c neben der Isolationsstruktur 120.
  • In manchen Ausführungsformen blockieren innerhalb der Sperrbereiche 230a, 230b und/oder 230c die zuerst implantierten ersten Dotanden (zum Beispiel Germanium) mit größerem Radius die zweiten Dotanden (zum Beispiel Kohlenstoff), die anschließend implantiert werden und einen kleineren Radius aufweisen beziehungsweise halten diese in diesen Bereichen auf. In manchen Ausführungsformen häufen sich die zweiten Dotanden an oder nahe der Oberfläche des Bulk-Siliziums 162, der Isolationsstruktur 120 und/oder des Halbleitersubstrats 110 an.
  • Gemäß einigen Ausführungsformen blockieren die ersten und zweiten Dotanden in den Sperrbereichen 230a, 230b und 230c die Diffusion mit Metallatomen während nachfolgender Metallsilizidprozesse beziehungsweise halten diese Diffusion auf, indem die Implantationsenergien und Dosen oder Dosierungen der ersten und zweiten Implantationsprozesse eingestellt werden. Dadurch hindern die ersten Dotanden und zweiten Dotanden gemäß einigen Ausführungsformen die Metallatome daran, mit dem Bulk-Silizium 162, der Isolationsstruktur 120 und dem Halbleitersubstrat 110 in und/oder unter den Sperrbereichen 230a, 230b und 230c in Kontakt zu treten oder mit diesen zu reagieren.
  • In manchen Ausführungsformen werden die Sperrbereiche 230a, 230b und 230c auch als Metallsilizidsperrbereiche bezeichnet. Gemäß einigen Ausführungsformen verhindern oder unterdrücken die Metallsilizidsperrbereiche das Ausbilden von Metallsiliziden in dem Bulk-Polysilizium 162, der Isolationsstruktur 120 und dem Halbleitersubstrat 110 in und/oder unter den Sperrbereichen 230a, 230b und 230c. In manchen Ausführungsformen verringert sich der Widerstand des Widerstands 160, wenn Metallsilizide in dem Widerstand 160 ausgebildet werden. Die Sperrbereiche 230a, 230b und 230c tragen deshalb dazu bei, den Widerstand des Widerstands 160 in einem geeigneten Bereich zu halten.
  • In manchen Ausführungsformen befindet sich die Implantationsenergie des ersten Implantationsprozesses in einem Bereich von etwa 10 keV bis etwa 40 keV. In manchen Ausführungsformen befindet sich die Implantationsenergie des ersten Implantationsprozesses in einem Bereich von etwa 20 keV bis etwa 30 keV. In manchen Ausführungsformen liegt die Implantationsdosis für den ersten Dotanden des ersten Implantationsprozesses in einem Bereich von etwa 1E14 cm–2 bis etwa 1E16 cm–2.
  • In manchen Ausführungsformen liegt die Implantationsenergie des zweiten Implantationsprozesses in einem Bereich von etwa 1 keV bis etwa 15 keV. In manchen Ausführungsformen liegt die Implantationsenergie des zweiten Implantationsprozesses in einem Bereich von etwa 5 keV bis etwa 10 keV. In manchen Ausführungsformen liegt die Implantationsdosis des zweiten Dotanden des zweiten Implantationsprozesses in einem Bereich von etwa 1E14 cm–2 bis etwa 1E16 cm–2.
  • In manchen Ausführungsformen ist die Implantationsenergie des ersten Implantationsprozesses größer als die Implantationsenergie des zweiten Implantationsprozesses. In manchen Ausführungsformen liegt der Unterschied in der Implantationsenergie zwischen dem ersten Implantationsprozess und dem zweiten Implantationsprozess in einem Bereich von etwa 9 keV bis etwa 39 keV. In manchen Ausführungsformen liegt der Unterschied in der Implantationsenergie zwischen dem ersten Implantationsprozess und dem zweiten Implantationsprozess in einem Bereich von etwa 9 keV bis etwa 25 keV.
  • In manchen Ausführungsformen liegt das Verhältnis zwischen der Implantationsenergie des ersten Implantationsprozesses und der des zweiten Implantationsprozesses in einem Bereich von etwa 0,67 bis etwa 40. In manchen Ausführungsformen liegt das Verhältnis der Implantationsenergie des ersten Implantationsprozesses und der des zweiten Implantationsprozesses in einem Bereich von etwa 2,37 bis etwa 10.
  • Gemäß einigen Ausführungsformen liegt eine der Dotierungstiefen D1, D2 und D3 der Sperrbereiche 230a, 230b und 230c in einem Bereich von etwa 0,1 bis etwa 20. In manchen Ausführungsformen liegt die zweite Dotandenkonzentration der Sperrbereiche 230a, 230b und 230c in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3. Die zweite Dotandenkonzentration der Sperrbereiche 230a, 230b und 230c liegt beispielsweise in einem Bereich von 1E14 cm–3 bis etwa 1E16 cm–3.
  • In manchen Ausführungsformen liegt die erste Dotandenkonzentration der Sperrbereiche 230a, 230b oder 230c in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3. Zum Beispiel liegt die erste Dotandenkonzentration der Sperrebereiche 230a, 230b oder 230c in einem Bereich von etwa 1E14 cm–3 bis etwa 1E16 cm–3.
  • In manchen Ausführungsformen enthält jeder der Sperrbereiche 230a, 230b oder 230c eins oder mehr der Elemente Bor, Fluor und Arsen. In manchen Ausführungsformen wird die Pufferschicht 210 nicht benötigt.
  • Anschließend, wie in 1D gezeigt ist, werden die Maskenschicht 220 und die Pufferschicht 210 entfernt. Die Pufferschicht 210 wird beispielsweise durch einen Nassätzprozess entfernt. Weil die Pufferschicht 210 nur mithilfe eines Nassätzprozesses ohne Verwendung eines Trockenätzprozesses entfernt wird, wird in den vorliegenden Ausführungsformen verhindert, dass der Transistor T durch einen Trockenätzprozess beschädigt wird und werden die Herstellungskosten verringert.
  • Anschließend wird ein Metallsilizidprozess ausgeführt (wie in den 1E und 1F gezeigt ist). Wie in 1E gezeigt ist, wird eine Metallschicht 104 auf dem Halbleitersubstrat 110 gebildet, beispielsweise unter Verwendung einer physikalischen Bedampfung. Die Metallschicht 104 umfasst zum Beispiel Nickel, Kobalt, Titan oder Ähnliches. In manchen Ausführungsformen stehen die dotierten Bereiche 150 und die Gate-Elektrode 134 in direktem Kontakt mit der Metallschicht 104. Anschließend wird gemäß einigen Ausführungsformen ein Annealing oder Ausheilprozess ausgeführt, um zwischen der Metallschicht 104 und den dotierten Bereichen 150 und/oder zwischen der Metallschicht 104 und der Gate-Elektrode 134 eine Metallsilizidschicht 180 auszubilden. In manchen Ausführungsformen ist der Sperrbereich 230c zu der Metallsilizidschicht 180 benachbart.
  • In manchen Ausführungsformen isolieren die ersten Dotanden und zweiten Dotanden in den Sperrbereichen 230a, 230b und 230c die Metallschicht 104 von dem Bulk-Silizium 162 der Isolationsstruktur 120 und/oder einem Teil des Halbleitersubstrats 110 jeweils in und/oder unter den Sperrbereichen 230a, 230b und 230c. Dadurch verhindern gemäß einigen Ausführungsformen die ersten Dotanden und zweiten Dotanden eine Ausbildung von Metallsiliziden in (oder auf) dem Bulk-Silizium 162, der Isolationsstruktur 120 und/oder einem Teil des Halbleitersubstrats 110 jeweils unter den Sperrbereichen 230a, 230b und 230c.
  • Anschließend, wie in 1F gezeigt ist, wird die Metallschicht 104, die nicht mit dem Halbleitersubstrat 110 und nicht mit der Gate-Elektrode 134 reagiert hat, entfernt. Dann, wie in 1G gezeigt ist, wird eine Kontakt-Ätzstopschicht 240 über dem Halbleitersubstrat 110, beispielsweise unter Verwendung einer chemischen Bedampfung, abgeschieden. Die Kontakt-Ätzstopschicht 240 bedeckt den Transistor T, den Widerstand 160 und die Isolationsstruktur 120. In einigen Ausführungsformen ist die Kontakt-Ätzstopschicht 240 aus einem dielektrischen Material, wie zum Beispiel Siliziumnitrid, hergestellt. In manchen Ausführungsformen wird die Kontakt-Ätzstopschicht 240 nicht benötigt.
  • Wie in 1G gezeigt ist, wird dann gemäß einigen Ausführungsformen eine Isolationsschicht 250 über dem Halbleitersubstrat 110 abgeschieden. Gemäß einigen Ausführungsformen ist die Isolationsschicht 250 aus irgendeinem geeigneten Isolationsmaterial hergestellt, wie beispielsweise aus Siliziumoxinitrid, Siliziumoxid, Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borophosphorsilikatglas (BPSG), fluoriertes Silikatglass (FSG), einem low-k Material, einem porösen dielektrischen Material oder Kombinationen daraus. Gemäß einigen Ausführungsformen wird die Isolationsschicht 250 durch irgendeinen geeigneten Prozess abgeschieden, beispielsweise durch einen CVD-Prozess, einen HDPCVD-Prozess, einen Spin-on-Prozess, einen Sputterprozess oder Kombinationen daraus.
  • Anschließend werden in einigen Ausführungsformen die Isolationsschicht 250 und die Kontakt-Ätzstopschicht 240 strukturiert, um eine Kontaktöffnung 260 zu bilden, die einen Teil 180a der Metallsilizidschicht 180 freilegt. Anschließend wird in einigen Ausführungsformen ein Kontakt-Plug oder Kontaktzapfen 270 in der Kontaktöffnung 260 ausgebildet, um den Teil 180a der Metallsilizidschicht 180 und den dotierten Bereich 150 unter dem Abschnitt 180a der Metallsilizidschicht 180 elektrisch zu verbinden. Der Kontaktzapfen 270 ist beispielsweise aus Wolfram oder anderen geeigneten leitfähigen Materialien hergestellt.
  • 2 ist eine Schnittansicht einer Halbleitervorrichtung 200 gemäß einigen Ausführungsformen. Wie in 2 gezeigt ist, ist die Halbleitervorrichtung 200 gemäß einigen Ausführungsformen ähnlich zu der Halbleitervorrichtung 100 der 1G, mit der Ausnahme, dass die Halbleitervorrichtung 200 zusätzlich eine dünne Metallsilizidschicht 181 auf dem Sperrbereich 230a aufweist.
  • Gemäß einigen Ausführungsformen verringert der Sperrbereich 230a die Ausbildung von Metallsiliziden auf (oder in) dem Bulk-Polysilizium 162. Dadurch ist in einigen Ausführungsformen die Dicke H1 der dünnen Metallsilizidschicht 181 auf dem Sperrbereich 230a geringer als die Dicke H2 der Metallsilizidschicht 180 auf den dotierten Bereichen 150 der Gate-Elektrode 134.
  • Wenn die Dicke H1 der dünnen Metallsilizidschicht 181 verringert wird, wird der Widerstand des Widerstands 160 erhöht. Deshalb kann in einigen Ausführungsformen der Widerstand des Widerstands 160 durch Einstellung der Dicke H1 der dünnen Metallsilizidschicht 181 eingestellt werden. Gemäß einigen Ausführungsformen wird die Dicke H1 der dünnen Metallsilizidschicht 181 durch eine Auswahl eines Dotanden (oder einer Dotandenmischung), durch die Anzahl der ausgeführten Implantationsprozesse und/oder durch eine Einstellung der Implantationsenergien und Dosen des oder der Implantationsprozesse (wie in 1C gezeigt ist und auch vorliegend beschrieben ist) eingestellt. In einigen Ausführungsformen liegt die Dicke H1 in einem Bereich von etwa 0,1 nm bis etwa 10 nm. In manchen Ausführungsformen liegt die Dicke H1 in einem Bereich von etwa 0,1 nm bis etwa 5 nm.
  • 3A bis 3B sind Schnittansichten verschiedener Stadien eines Prozesses zur Ausbildung oder Herstellung einer Halbleitervorrichtung 300 gemäß einigen Ausführungsformen. In manchen Ausführungsformen, wie in 3A gezeigt ist, wird nach dem Schritt der 1C ein Entfernungsprozess ausgeführt, um einen Teil der den Transistor T bedeckenden Pufferschicht 210 zu entfernen. Dadurch bedeckt die Pufferschicht 210 nur den Widerstand 160 und die Isolationsstruktur 120 (und/oder einen Teil des Halbleitersubstrats 110).
  • Im Anschluss wird eine Metallschicht 104 auf dem Halbleitersubstrat 110 ausgebildet. Anschließend wird ein Ausheilprozess ausgeführt, um zwischen der Metallschicht 104 und den dotierten Bereichen 150 und zwischen der Metallschicht 104 und der Gate-Elektrode 134 eine Metallsilizidschicht auszubilden.
  • Wie in 3B gezeigt ist, wird dann die Metallschicht 104, die nicht mit dem Halbleitersubstrat 110 und der Gate-Elektrode 134 reagiert hat, entfernt. Anschließend wird eine Kontakt-Ätzstopschicht 240 über dem Halbleitersubstrat 110 abgeschieden. Im Anschluss wird in einigen Ausführungsformen eine Isolationsschicht 250 über dem Halbleitersubstrat 110 abgeschieden. Anschließend werden die Isolationsschicht 250 und die Kontakt-Ätzstopschicht 240 strukturiert, um eine Kontaktöffnung 260 auszubilden, welche einen Teil 180a der Metallsilizidschicht 180 freilegt. Dann wird in einigen Ausführungsformen ein Kontaktzapfen 270 in der Kontaktöffnung 260 ausgebildet, um den Teil 180a der Metallsilizidschicht 180 und den dotierten Bereich 150 unter dem Teil 180a der Metallsilizidschicht 180 elektrisch zu verbinden.
  • In einigen Ausführungsformen wird nur ein Implantationsprozess ausgeführt, um den oder die Sperrbereiche auszubilden. In manchen Ausführungsformen wird der nur eine Implantationsprozess mit Kohlenstoff oder Germanium als Dotand ausgeführt. In manchen Ausführungsformen werden nur zwei Implantationsprozesse ausgeführt, um den oder die Sperrbereiche auszubilden. In manchen Ausführungsformen werden nur drei Implantationsprozesse ausgeführt, um den oder die Sperrbereiche auszubilden. In manchen Ausführungsformen werden mindestens zwei Implantationsprozesse ausgeführt, um den oder die Sperrbereiche auszubilden. In manchen Ausführungsformen erfordert zumindest einer der Sperrbereiche weniger Implantationsprozesse als der oder die anderen Sperrbereiche. In manchen Ausführungsformen erfordert zumindest einer der Sperrbereiche einen oder mehrere Implantationsprozesse weniger als der oder die anderen Sperrbereiche. In manchen Ausführungsformen werden die Implantationsprozesse mit ein oder mehreren selben oder anderen Dotanden ausgeführt. In manchen Ausführungsformen werden die Implantationsprozesse mit Dotanden mit fortschreitend kleineren Radien ausgeführt. In manchen Ausführungsformen werden die Implantationsprozesse mit einem oder mehreren Dotanden mit einem ähnlichen oder einem im Wesentlichen ähnlichen Atomradius ausgeführt.
  • In manchen Ausführungsformen umfasst ein Verfahren zur Ausbildung einer Halbleitervorrichtung folgende Schritte: Ausbilden einer Halbleiterschicht über einem Substrat, wobei die Halbleiterschicht einen ersten Teil und einen zweiten Teil aufweist; Implantieren von einem oder mehreren Dotanden in den ersten Teil; Ausbilden einer Metall enthaltenden Schicht über der Halbleiterschicht; und Ausbilden einer Metallsilizidschicht über der Halbleiterschicht, wobei eine Dicke der Metallsilizidschicht über dem ersten Teil kleiner als eine Dicke der Metallsilizidschicht über dem zweiten Teil ist, oder keine Metallsilizidschicht auf dem ersten Teil gebildet ist. In manchen Ausführungsformen werden in den ersten Teil verschiedene Dotanden implantiert. In manchen Ausführungsformen werden die verschiedenen Dotanden getrennt implantiert. In manchen Ausführungsformen umfassen die Dotanden ein oder mehrere Atome. In manchen Ausführungsformen sind die Atome gleich oder unterscheiden sich voneinander.
  • Ausführungsformen von Mechanismen zur Ausbildung einer Halbleitervorrichtung, wie zuvor beschrieben, bilden einen Sperrbereich in einem oberen Teil des Halbleiterelements, wobei der Sperrbereich erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden enthält. Die ersten Dotanden und zweiten Dotanden können die Diffusion von Metallatomen während eines Silizidprozesses blockieren oder reduzieren, wodurch eine Ausbildung von Metallsiliziden auf (oder in) dem Halbleiterelement verhindert wird.
  • Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst einen Gate-Stapel auf einem Halbleitersubstrat. Die Halbleitervorrichtung umfasst weiterhin einen Source-Bereich und einen Drain-Bereich in dem Halbleitersubstrat und neben dem Gate-Stapel. Die Halbleitervorrichtung umfasst weiterhin einen Widerstand auf dem Halbleitersubstrat, wobei der Widerstand ein Siliziummaterial enthält. Die Halbleitervorrichtung umfasst eine Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel. Die Halbleitervorrichtung umfasst auch einen Sperrbereich in einem oberen Teil des Widerstands, um die Ausbildung einer Metallsilizidschicht auf dem Widerstand zu blockieren oder zu reduzieren, wobei der Sperrbereich erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden umfasst.
  • Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst einen Gate-Stapel auf einem Halbleitersubstrat. Die Halbleitervorrichtung umfasst auch einen Source-Bereich und einen Drain-Bereich in dem Halbleitersubstrat und neben dem Gate-Stapel. Die Halbleitervorrichtung umfasst weiterhin ein Halbleiterelement auf dem Halbleitersubstrat, wobei das Halbleiterelement ein Siliziummaterial umfasst. Die Halbleitervorrichtung umfasst eine Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel. Die Halbleitervorrichtung umfasst auch einen Sperrbereich in einem oberen Teil des Halbleiterelements, um die Ausbildung einer Metallsilizidschicht auf dem Halbleiterelement zu blockieren oder zu reduzieren. Der Sperrbereich umfasst erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden.
  • Gemäß einigen Ausführungsformen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst ein Ausbilden eines Gate-Stapels und eines Halbleiterelements auf einem Halbleitersubstrat, wobei das Halbleiterelement ein Siliziummaterial umfasst. Das Verfahren umfasst weiterhin ein Ausbilden eines Source-Bereiches und eines Drain-Bereiches in dem Halbleitersubstrat und neben dem Gate-Stapel. Das Verfahren umfasst ein Ausbilden einer Maskenschicht, welche den Gate-Stapel, den Source-Bereich und den Drain-Bereich bedeckt. Das Verfahren umfasst auch ein Ausführen eines ersten Implantationsprozesses, um erste Dotanden in einen oberen Teil des Halbleiterelements zu implantieren. Das Verfahren umfasst ein Ausführen eines zweiten Implantationsprozesses, um zweite Dotanden in den oberen Teil zu implantieren, um einen Sperrbereich in dem oberen Teil nach dem ersten Implantationsprozess auszubilden. Der Sperrbereich umfasst die ersten Dotanden und die zweiten Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden. Das Verfahren umfasst ein Entfernen der Maskenschicht und ein Ausbilden einer Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel.
  • Auch wenn die Ausführungsformen und ihre Vorteile ausführlich beschrieben wurden, ist zu berücksichtigen, dass verschiedene Änderungen, Ersetzungen und Abänderungen vorliegend vorgenommen werden können, ohne von dem Geist und dem Umfang der Ausführungsformen, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen. Zudem ist nicht beabsichtigt, dass der Umfang der vorliegenden Anmeldung auf die bestimmten Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Materialzusammensetzung und Schritte, wie in der Spezifikation beschrieben, beschränkt sind. Wie es der Fachmann anhand der Offenbarung ohne Weiteres erkennt, können Prozesse, Maschinen, eine Herstellung, Materialzusammensetzung, Mittel, Verfahren oder Schritte, welche derzeit existieren oder später entwickelt werden, welche im Wesentlichen dieselbe Funktion erfüllen oder welche im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden vorliegend beschriebenen Ausführungsformen, gemäß der vorliegenden Offenbarung verwendet werden. Dementsprechend sollen die beigefügten Ansprüche solche Prozesse, Maschinen, eine solche Herstellung, Materialzusammensetzung, Mittel, Verfahren oder Schritte in ihrem Umfang einschließen. Weiterhin bildet jeder Anspruch eine separate Ausführungsform, wobei die Kombination verschiedener Ansprüche und Ausführungsformen innerhalb des Umfangs der Offenbarung liegt.

Claims (20)

  1. Halbleitervorrichtung umfassend: einen Gate-Stapel auf einem Halbleitersubstrat; einen Source-Bereich und einen Drain-Bereich in dem Halbleitersubstrat und neben dem Gate-Stapel; einen Widerstand auf dem Halbleitersubstrat, wobei der Widerstand ein Siliziummaterial umfasst; eine Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel; und einen ersten Sperrbereich in einem oberen Teil des Widerstands, um die Ausbildung der Metallsilizidschicht auf den Widerstand zu blockieren oder zu reduzieren, wobei der erste Sperrbereich erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden umfasst.
  2. Halbleitervorrichtung nach Anspruch 1, bei welcher die ersten Dotanden Germanium umfassen und die zweiten Dotanden Kohlenstoff umfassen.
  3. Halbleitervorrichtung nach Anspruch 2, bei der eine Kohlenstoffkonzentration in dem ersten Sperrbereich in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3 liegt.
  4. Halbleitervorrichtung nach Anspruch 2, bei der eine Germaniumkonzentration des ersten Sperrbereiches in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3 liegt.
  5. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine Isolationsstruktur in dem Halbleitersubstrat, wobei der Widerstand über der Isolationsstruktur angeordnet ist, wobei die Halbleitervorrichtung weiterhin folgendes umfasst: einen zweiten Sperrbereich in einem oberen Teil der Isolationsstruktur, wobei der zweite Sperrbereich dritte Dotanden und vierte Dotanden umfasst, wobei die dritten Dotanden und die ersten Dotanden gleich sind, und wobei die vierten Dotanden und die zweiten Dotanden gleich sind.
  6. Halbleitervorrichtung nach Anspruch 5, bei der der zweite Sperrbereich neben dem Widerstand angeordnet ist.
  7. Halbleitervorrichtung nach Anspruch 5, weiterhin umfassend: einen dritten Sperrbereich in einem oberen Teil des Halbleitersubstrats und neben der Isolationsstruktur, wobei der dritte Sperrbereich fünfte Dotanden und sechste Dotanden umfasst, wobei die fünften Dotanden und die ersten Dotanden gleich sind, und wobei die sechsten Dotanden und die zweiten Dotanden gleich sind.
  8. Halbleitervorrichtung nach Anspruch 7, bei der der dritte Sperrbereich neben der Metallsilizidschicht angeordnet ist.
  9. Halbleitervorrichtung nach Anspruch 1, bei der eine Dotierungstiefe des ersten Sperrbereichs in einem Bereich von etwa 0,1 bis etwa 20 liegt.
  10. Halbleitervorrichtung umfassend: einen Gate-Stapel auf einem Halbleitersubstrat; einen Source-Bereich und einen Drain-Bereich in dem Halbleitersubstrat und neben dem Gate-Stapel; ein Halbleiterelement auf dem Halbleitersubstrat, wobei das Halbleiterelement ein Siliziummaterial umfasst; eine Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel; und einen Sperrbereich in einem oberen Teil des Halbleiterelementes, um die Ausbildung der Metallsilizidschicht auf dem Halbleiterelement zu blockieren oder zu reduzieren, wobei der Sperrbereich erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden umfasst.
  11. Halbleitervorrichtung nach Anspruch 10, bei welcher die ersten Dotanden Germanium umfassen und die zweiten Dotanden Kohlenstoff umfassen.
  12. Halbleitervorrichtung nach Anspruch 11, bei welcher eine Kohlenstoffkonzentration des Sperrbereichs in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3 liegt.
  13. Halbleitervorrichtung nach Anspruch 11, bei der eine Germaniumkonzentration des Sperrbereiches in einem Bereich von etwa 1E13 cm–3 bis etwa 1E16 cm–3 liegt.
  14. Halbleitervorrichtung nach Anspruch 10, weiterhin umfassend: eine Isolationsstruktur in dem Halbleitersubstrat, wobei das Halbleiterelement über der Isolationsstruktur angeordnet ist.
  15. Verfahren zur Ausbildung einer Halbleitervorrichtung, umfassend: Ausbilden eines Gate-Stapels und eines Halbleiterelements auf einem Halbleitersubstrat, wobei das Halbleiterelement ein Siliziummaterial umfasst; Ausbilden eines Source-Bereiches und eines Drain-Bereiches in dem Halbleitersubstrat neben dem Gate-Stapel; Ausbilden einer Maskenschicht, welche den Gate-Stapel, den Source-Bereich und den Drain-Bereich bedeckt; Ausführen eines ersten Implantationsprozesses, um erste Dotanden in einen oberen Teil des Halbleiterelements zu implantieren; Ausführen eines zweiten Implantationsprozesses nach dem ersten Implantationsprozess, um zweite Dotanden in den oberen Teil zu implantieren, um in dem oberen Teil eine erste Sperrregion auszubilden, wobei die erste Sperrregion erste Dotanden und zweite Dotanden mit einem kleineren Atomradius als dem der ersten Dotanden umfasst; Entfernen der Maskenschicht; und Ausbilden einer Metallsilizidschicht auf zumindest einem der folgenden Bereiche oder Stapel: Source-Bereich, Drain-Bereich und Gate-Stapel.
  16. Verfahren zur Ausbildung einer Halbleitervorrichtung nach Anspruch 15, bei dem der erste Implantationsprozess einen Germaniumimplantationsprozess umfasst, und bei dem der zweite Implantationsprozess einen Kohlenstoffimplantationsprozess umfasst, wobei die ersten Dotanden Germanium umfassen und wobei die zweiten Dotanden Kohlenstoff umfassen.
  17. Verfahren zur Ausbildung einer Halbleitervorrichtung nach Anspruch 15, weiterhin umfassend: Ausbilden einer Pufferschicht, welche das Halbleiterelement bedeckt, wobei das Ausbilden der Pufferschicht vor dem ersten Implantationsprozess und dem zweiten Implantationsprozess stattfindet.
  18. Verfahren zur Ausbildung einer Halbleitervorrichtung nach Anspruch 17, weiterhin umfassend: Entfernen der Pufferschicht, das nach dem ersten Implantationsprozess und dem zweiten Implantationsprozess stattfindet.
  19. Verfahren zur Ausbildung einer Halbleitervorrichtung nach Anspruch 15, weiterhin umfassend: Ausbilden einer Isolationsstruktur in dem Halbleitersubstrat bevor das Halbleiterelement ausgebildet wird, wobei das Halbleiterelement auf der Isolationsstruktur ausgebildet wird, und wobei der erste Implantationsprozess und der zweite Implantationsprozess einen zweiten Sperrbereich in der Isolationsstruktur ausbilden, und wobei der zweite Sperrbereich Germanium und Kohlenstoff umfasst.
  20. Verfahren zur Ausbildung einer Halbleitervorrichtung nach Anspruch 15, bei dem eine Implantationsenergie des ersten Implantationsprozesses größer als eine Implantationsenergie des zweiten Implantationsprozesses ist.
DE102014118948.5A 2013-12-31 2014-12-18 Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung Pending DE102014118948A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/144,953 2013-12-31
US14/144,953 US9871035B2 (en) 2013-12-31 2013-12-31 Semiconductor device with metal silicide blocking region and method of manufacturing the same

Publications (1)

Publication Number Publication Date
DE102014118948A1 true DE102014118948A1 (de) 2015-07-02

Family

ID=53372200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118948.5A Pending DE102014118948A1 (de) 2013-12-31 2014-12-18 Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung

Country Status (3)

Country Link
US (1) US9871035B2 (de)
DE (1) DE102014118948A1 (de)
TW (1) TWI563603B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087864B (zh) * 2017-06-14 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11456293B2 (en) * 2019-08-23 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Polysilicon resistor structures
CN118099162B (zh) * 2024-04-19 2024-07-12 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599831B1 (en) * 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
US7314829B2 (en) * 2004-08-16 2008-01-01 Intel Corporation Method and apparatus for polysilicon resistor formation
US7172954B2 (en) 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
US7429526B1 (en) * 2006-07-11 2008-09-30 Xilinx, Inc. Method of forming silicide gate with interlayer
US8865592B2 (en) * 2009-02-03 2014-10-21 Infineon Technologies Ag Silicided semiconductor structure and method of forming the same
US8193900B2 (en) * 2009-06-24 2012-06-05 United Microelectronics Corp. Method for fabricating metal gate and polysilicon resistor and related polysilicon resistor structure
DE102009043328B4 (de) 2009-09-30 2017-07-20 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102010040058A1 (de) 2010-08-31 2012-03-01 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Polysiliziumwiderstände, die in einem Halbleiterbauelement mit Metallgateelektrodenstrukturen mit großem ε hergestellt sind
US8748256B2 (en) * 2012-02-06 2014-06-10 Texas Instruments Incorporated Integrated circuit having silicide block resistor
US8536072B2 (en) * 2012-02-07 2013-09-17 United Microelectronics Corp. Semiconductor process

Also Published As

Publication number Publication date
US20150187756A1 (en) 2015-07-02
TWI563603B (en) 2016-12-21
TW201539663A (zh) 2015-10-16
US9871035B2 (en) 2018-01-16

Similar Documents

Publication Publication Date Title
DE102017118475B4 (de) Selbstjustierte abstandshalter und verfahren zu deren herstellung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102018100050B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandhaltern für Gate-Stapel
DE102006034772B4 (de) Verfahren zum Herstellen einer Halbleiter - Vorrichtung mit einem Grabengate
DE112005000512B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit flachen Isolationsgräben und verringerter Ausbildung von Einkerbungen
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102007009914A1 (de) Feldeffekttransistor mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102008011814A1 (de) CMOS-Bauelement mit einem NMOS-Transistor mit abgesenkten Drain- und Sourcebereichen und einem PMOS-Transistor mit einem Si/Ge-Material in den Drain- und Sourcebereichen
DE102017117949A1 (de) Verringerung von rippenverlust beim ausbilden von finfets
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102010064291A1 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102008059649B4 (de) Geringere topographieabhängige Unregelmäßigkeiten während der Strukturierung zweier unterschiedlicher verspannungsinduzierender Schichten in der Kontaktebene eines Halbleiterbauelements
DE102008011813A1 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102014118948A1 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102009006800B4 (de) Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement
DE102007052167B4 (de) Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
DE102016123406B4 (de) Verfahren zur Ausbildung eines integrierten Chips mit gleichmäßigem Tunnel-Dielektrikum einer eingebetteten Flash-Speicherzelle und zugehöriger integrierter Chip
DE102007063230B4 (de) Halbleiterbauelement mit verspannten Materialschichten und Kontaktelement sowie Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication