DE19726308A1 - Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement - Google Patents

Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement

Info

Publication number
DE19726308A1
DE19726308A1 DE19726308A DE19726308A DE19726308A1 DE 19726308 A1 DE19726308 A1 DE 19726308A1 DE 19726308 A DE19726308 A DE 19726308A DE 19726308 A DE19726308 A DE 19726308A DE 19726308 A1 DE19726308 A1 DE 19726308A1
Authority
DE
Germany
Prior art keywords
layer
doped polysilicon
polysilicon
semiconductor component
tungsten silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19726308A
Other languages
English (en)
Other versions
DE19726308B4 (de
Inventor
Sung Hee Jung
Chung Tae Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19726308A1 publication Critical patent/DE19726308A1/de
Application granted granted Critical
Publication of DE19726308B4 publication Critical patent/DE19726308B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement und insbesondere ein Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement, mit dem eine externe Diffusion von Fremdionen verhindert werden kann, die in einem dotierten Polysilicium enthalten sind, so daß die elektrischen Eigenschaften des Bauelementes verbessert werden. Die Erfindung betrifft ferner ein mit einer derartigen Polycidschicht ausgestattetes Halbleiterbauelement.
Im Vergleich mit Polysilicium hat ein Wolframsilicid (WSix), wie es für die Verdrahtung bei der Herstellung von Halbleiterbauelementen verwendet wird, einen ausgezeichneten spezifischen elektrischen Widerstand, und besitzt dieses Material thermische Stabilität. Wenn andere für eine nachfolgende Hochtemperaturbehandlung feuerbeständige Metallverbindungen nicht eingesetzt werden können, kann Wolframsilicid als lokales Verbindungsmaterial verwendet werden. Da jedoch Wolframsilicid eine schlechte Bindungskraft in Bezug auf Oxid besitzt, wird in den meisten Fällen eine Polycidstruktur vorgesehen, bei der ein Wolframsilicid auf einem Polysilicium aufgegeben ist. Der hier verwendete Ausdruck Polycid bezieht sich auf eine derartige Struktur.
Ein Beispiel für ein herkömmliches Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement wird nachfolgend beschrieben. Es handelt sich dabei um ein Verfahren zur Schaffung einer Bitleitung.
Fig. 1 bis 3 sind Ansichten zur Erläuterung eines herkömmlichen Verfahrens zur Bildung einer Polycidschicht bei einem Halbleiterbauelement.
Wie in Fig. 1 gezeigt ist, wird eine Isolierschicht 3 auf einem Siliciumsubstrat 1 vorgesehen, in dem eine Verbindungsstelle 2 ausgebildet ist. Die Isolierschicht 3 wird gemustert, um die Verbindungsstelle 2 freizulegen und auf diese Weise ein Kontaktloch zu bilden. Danach wird auf die gesamte Struktur ein dotiertes Polysilicium 4 aufgegeben und auf dem dotierten Polysilicium 4 ein Wolframsilicid 5. Eine Polycidschicht 6, bestehend aus dem dotierten Polysilicium 4 und dem Wolframsilicid 5, wird auf diese Weise gebildet.
Die Polycidschicht 6 kann nach zwei Verfahren geschaffen werden. Das dotierte Polysilicium 4 und das Wolframsilicid 5 werden nach einem Insitu-Verfahren in einer Vorrichtung unter Unterdruck abgeschieden oder das dotierte Polysilicium 4 und Wolframsilicid 5 werden in unterschiedlichen Apparaturen abgeschieden. In ersterem Fall, wenn das dotierte Polysilicium 4 und Wolframsilicid 5 einer nachfolgenden Wärmebehandlung (Temperung) unterzogen werden, können Fremdionen 7, z. B. im dotierten Polysilicium 4 enthaltenes Phosphor (P) in die Verbindungsstelle 2 und das Wolframsilicid 5 eindiffundieren, wie es in Fig. 2 dargestellt ist, die eine vergrößerte Ansicht des Bereiches A in Fig. 1 ist. Aufgrund der Diffusion der Fremdionen 7 wird die Tiefe der Verbindungsstelle 2 verändert. Da darüber hinaus die in die Korngrenzen des Wolframsilicids 5 eingedrungenen Fremdionen 7 den Stromfluß während des Betriebes des Bauelementes behindern, wird der Widerstand der Wolframsilicidschicht 5 heraufgesetzt.
Bei der zweiten Methode wird ein Vorreinigungsprozeß nach Aufgabe des dotierten Polysiliciums 4 durchgeführt und anschließend das Wolframsilicid 5 aufgegeben. Ein Oxidfilm 8 wird dabei zwischen dem dotierten Polysilicium 4 und dem Wolframsilicid 5 gemäß Fig. 3 gebildet. Obgleich die Diffusion von Fremdionen 7 während einer nachfolgenden Wärmebehandlung durch den Oxidfilm 8 verhindert wird, gestalten sich die Fertigungsschritte als kompliziert, was die Produktionsleistung herabsetzt.
Ein Ziel der vorliegenden Erfindung ist daher die Schaffung eines Verfahrens zur Bildung einer Polycidschicht bei einem Halbleiterbauelement, mit dem die vorerwähnten Probleme behoben werden können.
Dieses Ziel wird allgemein dadurch gelöst, daß eine Vielzahl von dotierten Polysiliciumschichten mit einer Zwischenschicht mit einer relativ geringen Konzentration an Fremdionen vorgesehen wird. Insbesondere sieht das Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement gemäß der vorliegenden Erfindung die folgenden Schritte vor: Bildung einer dotierten Polysiliciumschicht auf einem Siliciumsubstrat, auf dem eine isolierende Schicht gebildet ist, und Abscheiden von Wolframsilicid auf die dotierte Polysiliciumschicht. Die dotierte Polysiliciumschicht umfaßt eine untere, mittlere und obere dotierte Polysiliciumschicht, die nacheinander gebildet werden, wobei die Konzentration an Verunreinigungen in der mittleren Polysiliciumschicht geringer als die der Verunreinigungen ist, die in den oberen und unteren Polysiliciumschichten enthalten sind.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles und der Zeichnung näher erläutert. Es zeigen:
Fig. 1 und 3 quergeschnittene Ansichten zur Erläuterung eines herkömmlichen Verfahrens zur Bildung einer Polycidschicht bei einem Halbleiterbauelement,
Fig. 2 in vergrößerter Ansicht den Bereich A in Fig. 1, und
Fig. 4A bis 4C quergeschnittene Ansichten zur Erläuterung eines Verfahrens zur Bildung einer Polycidschicht bei einem Halbleiterbauelement gemäß der vorliegenden Erfindung.
In Fig. 4A ist gezeigt, daß eine Isolierschicht 13 auf einem Siliciumsubstrat 11 gebildet ist, wobei eine Verbindungsstelle 12 vorgesehen wird. Die Isolierschicht 13 wird anschließend gemustert, um die Verbindungsstelle 12 freizulegen und dadurch ein Kontaktloch 10 zu schaffen.
Fig. 4B zeigt, daß eine Schicht 14 aus dotiertem Polysilicium auf der Isolierschicht 13 gebildet wird. Die Schicht 14 aus dotiertem Polysilicium umfaßt eine erste (untere), eine zweite (zwischenliegende) und eine dritte (obere) Schicht 14A, 14B und 14C, jeweils aus dotiertem Polysilicium, die nacheinander auf der gesamten Struktur einschließlich des Kontaktloches 10 gebildet werden. Zu diesem Zeitpunkt ist die Konzentration an Verunreinigungen oder Fremdionen in der zweiten Schicht 14B aus dotiertem Polysilicium geringer als diejenige in der ersten und dritten Schicht 14A, 14C aus Polysilicium.
Fig. 4C zeigt, daß ein Wolframsilicid 15 auf der dritten Schicht 14C aus dotiertem Polysilicium nach einem Insitu- Verfahren abgeschieden wurde. Auf diese Weise wird eine Polycidschicht 16, bestehend aus der dotierten Polysiliciumschicht 14 (14A, 14B und 14C) und dem Wolframsilicid 15 gebildet.
Grundsätzlich bewegen sich Elemente von einem Bereich mit hoher Konzentration zu einem Bereich mit geringer Konzentration, um ein Konzentrationsgleichgewicht in einem Film zu schaffen. Die Erfindung nutzt dieses Prinzip aus.
Die dotierte Polysiliciumschicht 14 ist erfindungsgemäß in die untere, zwischenliegende und obere dotierte Polysiliciumschicht 14A, 14B und 14C, die nacheinander gebildet werden, unterteilt, wobei die Konzentration an Fremdionen in der zwischenliegenden (zweiten) Polysiliciumschicht 14B geringer als die in der oberen (dritten) und unteren (ersten) Polysiliciumschicht 14A bzw. 14C ist. Infolge davon diffundieren während einer nachfolgenden Wärmebehandlung, die vorgenommen wird, nachdem die Polycidschicht 16 gebildet wurde, die in den oberen und unteren Polysiliciumschichten 14A und 14C befindlichen Fremdionen in die zwischenliegende Polysiliciumschicht 14B mit der geringeren Konzentration an Verunreinigungen, so daß eine Diffusion der Fremdionen in die Verbindungsstelle 12 und das Wolframsilicid 15 vermieden wird.
Da, wie vorerwähnt, während einer nachfolgenden Wärmebehandlung, die vorgenommen wird, nachdem die Polycidschicht gebildet wurde, die das Wolframsilicid und die dotierte Polysiliciumschicht umfaßt, eine Diffusion von Fremdionen nur innerhalb einer dotierten Polysiliciumschicht stattfindet, erfolgt keine Änderung der Tiefe der Verbindungsstelle und wird der Widerstand des Wolframsilicids nicht heraufgesetzt.
Obgleich die Erfindung vorausgehend anhand einer bevorzugten Ausführungsform mit einem gewissen Grad an Spezialisierung beschrieben wurde, versteht es sich, daß sie darauf nicht beschränkt ist. Vielmehr sind durch die Erfindung Modifikationen und Abänderungen umfaßt, die sich dem Fachmann anhand der gegebenen Lehre anbieten.

Claims (6)

1. Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement, gekennzeichnet durch die folgenden Schritte:
aufeinanderfolgende Bildung einer ersten, zweiten und dritten Schicht aus dotiertem Polysilicium auf einer ein Kontaktloch enthaltenden isolierenden Schicht; und
Abscheidung eines Wolframsilicids auf der dritten Schicht aus dotierten Polysilicium.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Konzentration an Fremdionen in der zweiten Schicht aus dotiertem Polysilicium geringer ist als die in der ersten und dritten Schicht aus Polysilicium.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es sich bei den Fremdionen um Phosphor (P) handelt.
4. Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement, gekennzeichnet durch die folgenden Schritte:
Bildung eines Schicht aus dotiertem Polysilicium auf einem Siliciumsubstrat, auf dem eine Isolierschicht vorgesehen ist, wobei die Schicht aus dotiertem Polysilicium eine untere, zwischenliegende und eine obere Schicht aus dotiertem Polysilicium umfaßt, welche zwischenliegende Polysilicium eine niedrigere Konzentration an Fremdionen als die obere und untere Polysiliciumschicht hat; und
Abscheidung eines Wolframsilicids auf der Schicht aus dotiertem Polysilicium.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß es sich bei den Fremdionen um Phosphor (P) handelt.
6. Halbleiterbauelement, gekennzeichnet durch eine erste, zweite und dritte Schicht (14A, 14B, 14C) aus dotiertem Polysilicium auf einer Isolierschicht (13) mit einem Kontaktloch (10) und einer Wolframsilicidschicht (15) auf der dritten Schicht aus dotiertem Polysilicium, wobei die Konzentration an Fremdionen der zweiten Schicht aus dotiertem Polysilicium niedriger ist als die der ersten und dritten Schicht aus Polysilicium.
DE19726308A 1996-06-21 1997-06-20 Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement Expired - Fee Related DE19726308B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR96-22799 1996-06-21
KR1019960022799A KR100250744B1 (ko) 1996-06-21 1996-06-21 반도체 소자의 폴리사이드층 형성 방법

Publications (2)

Publication Number Publication Date
DE19726308A1 true DE19726308A1 (de) 1998-01-02
DE19726308B4 DE19726308B4 (de) 2006-02-23

Family

ID=19462802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19726308A Expired - Fee Related DE19726308B4 (de) 1996-06-21 1997-06-20 Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie Halbleiterbauelement

Country Status (5)

Country Link
US (1) US5976961A (de)
JP (1) JP2828438B2 (de)
KR (1) KR100250744B1 (de)
DE (1) DE19726308B4 (de)
GB (1) GB2314456B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125617A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
TW387137B (en) * 1998-04-27 2000-04-11 Mosel Vitelic Inc Method for controlling dopant diffusion in plug doped
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
KR100376810B1 (ko) * 1998-09-23 2003-06-12 유나이티드 마이크로일렉트로닉스 코퍼레이션 배리어막을갖는반도체소자및그제조방법
TW434866B (en) * 1999-08-13 2001-05-16 Taiwan Semiconductor Mfg Manufacturing method for contact plug
US6670682B1 (en) * 2002-08-29 2003-12-30 Micron Technology, Inc. Multilayered doped conductor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
US5112435A (en) * 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
GB8710359D0 (en) * 1987-05-01 1987-06-03 Inmos Ltd Semiconductor element
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法
EP0467190B1 (de) * 1990-07-16 1997-03-19 Applied Materials, Inc. Verfahren zur Abscheidung einer hochdotierten Polysiliciumschicht auf eine stufenförmige Halbleiterwaferfläche, welches verbesserte Stufenbeschichtung liefert
KR920015622A (ko) * 1991-01-31 1992-08-27 원본미기재 집적 회로의 제조방법
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
JP3128323B2 (ja) * 1992-04-13 2001-01-29 株式会社東芝 半導体集積回路装置およびその製造方法
JP3395263B2 (ja) * 1992-07-31 2003-04-07 セイコーエプソン株式会社 半導体装置およびその製造方法
JP2978736B2 (ja) * 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2828438B2 (ja) 1998-11-25
GB2314456A (en) 1997-12-24
US5976961A (en) 1999-11-02
KR100250744B1 (ko) 2000-05-01
JPH1092764A (ja) 1998-04-10
DE19726308B4 (de) 2006-02-23
GB9712517D0 (en) 1997-08-20
KR980005667A (ko) 1998-03-30
GB2314456B (en) 2001-03-28

Similar Documents

Publication Publication Date Title
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE10318921B4 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE3910033C2 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE19817486A1 (de) Reinigungszusammensetzung für die Herstellung von Halbleitervorrichtungen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mittels derselben
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3640248A1 (de) Halbleitervorrichtung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE69630556T2 (de) Halbleiteranordnung und Verdrahtungsverfahren
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69531480T2 (de) Mehrlagenverbindung einer Halbleiteranordnung und Herstellungsverfahren
DE3131875A1 (de) "verfahren zum herstellen einer halbleiterstruktur und halbleiterstruktur"
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE19716791A1 (de) Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HOEFER & PARTNER, 81543 MUENCHEN

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101