DE19714687C2 - Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur - Google Patents
Halbleitervorrichtung mit einer MehrschichtverbindungsstrukturInfo
- Publication number
- DE19714687C2 DE19714687C2 DE19714687A DE19714687A DE19714687C2 DE 19714687 C2 DE19714687 C2 DE 19714687C2 DE 19714687 A DE19714687 A DE 19714687A DE 19714687 A DE19714687 A DE 19714687A DE 19714687 C2 DE19714687 C2 DE 19714687C2
- Authority
- DE
- Germany
- Prior art keywords
- conductive film
- poly
- film
- contact
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Non-Volatile Memory (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleitereinrichtung, bei der ein Auf
bau zum Bereitstellen von elektrischen Verbindungen zwischen einer Mehrzahl
von leitenden Filmen verbessert wurde.
Ein Aufbau zum Bereitstellen von elektrischen Verbindungen zwischen einer
Mehrzahl von leitenden Filmen oder Schichten, der in einer der Anmelderin be
kannten Halbleitereinrichtung verwendet ist, wird zuerst mit einem SRAM als
Beispiel erklärt. Allgemein ist eine Speicherzelle in einem SRAM aus insgesamt
sechs Elementen gebildet. Sie enthält vier Elemente von N-Typ-Zugriffstran
sistoren Q1 und Q2 und Treibertransistoren Q3 und Q4 und zwei Elemente von
P-Typ Lade-Transistoren Q5 und Q6, wie in Fig. 10 gezeigt ist. In diesem Fall
steigt jedoch die Größe der Speicherzelle an, da die sechs Elemente auf einem
Substrat gebildet sind. Um diese Situation zu bewältigen, wurde die Größe der
Speicherzelle durch Benutzung von TFT als die zwei P-Typ-Transistoren,
durch Bilden der vier N-Typ Elemente auf dem Substrat und durch Bilden der
zwei P-Typ TFT auf dem N-Typ Elementen reduziert. Als dieses Beispiel ist
eine Speicherzelle bekannt, die zum Beispiel in Technical Digest "International
Electron Devices Meeting 1991", S. 481-484 beschrieben wurde.
Fig. 11 bis 13 zeigen Speicherzellenmuster von einem solchen SRAM. Fig. 11
zeigt das Layout von aktiven Schichten 1a und 1b, eines Elementtrennbereiches
12, von ersten Polysiliziumfilmen 2a bis 2d und eines zweiten Polysilizium
filmes 4, die alle auf einem Halbleitersubstrat gebildet sind. Weiter sind in Fig.
11 ein erster Polykontakt 3a zum Verbinden der aktiven Schicht 1b und des
ersten Polysiliziumfilmes 2c miteinander, ein erster Polykontakt 3b zum Ver
binden der aktiven Schicht 1a und des ersten Polysiliziumfilmes 2d miteinander
und zweite Polykontakte 5a und 5b zum entsprechenden Verbinden der aktiven
Schichten 1a und 1b mit dem zweiten Polysiliziumfilm 4 gezeigt.
Fig. 12 zeigt das Layout der dritten Polysiliziumfilme 6a und 6b und der
vierten Polysiliziumfilme 8a und 8b. Weiter sind in Fig. 12 ein dritter Poly
kontakt 7a zum Verbinden eines ersten Polysiliziumfilmes 2c und eines dritten
Polysiliziumfilmes 6b miteinander, ein dritter Polykontakt 7b zum Verbinden
eines ersten Polysiliziumfilmes 2d und eines dritten Polysiliziumfilmes 6a mit
einander, ein vierter Polykontakt 9a zum Verbinden des dritten Polysilizium
filmes 6b und eines vierten Polysiliziumfilmes 8a miteinander und ein vierter
Polykontakt 9b zum Verbinden des dritten Polysiliziumfilmes 6a und des vier
ten Polysiliziumfilmes 8a miteinander gezeigt.
Fig. 13 zeigt das Layout von Metallmustern oder Verbindungen 11a und 11b.
Weiter sind in Fig. 13 ein Metallkontakt 10a zum Verbinden einer aktiven
Schicht 1a und der Metallverbindung 11a miteinander und ein Metallkontakt
10b zum Verbinden einer aktiven Schicht 1b und der Metallverbindung 11b
miteinander gezeigt.
In diesen Figuren ist jeder der ersten Polysiliziumfilme 2a bis 2d als Gateelek
trode eines Substrattransistors gebildet. Der zweite Polysiliziumfilm 4 ist als
ein Masse- bzw. Erdemuster oder -verbindung für jede Speicherzelle gebildet.
Jeder der dritten Polysiliziumfilme 6a und 6b ist als eine Gateelektrode eines
TFT (Dünnschichttransistors) gebildet. Jeder der vierten Polysiliziumfilme 8a
und 8b ist als Source/Drain und eine Kanalschicht eines TFT gebildet. Schließ
lich ist jede der Metallverbindungen 11a und 11b als eine Bitleitung gebildet.
Fig. 14 ist eine Querschnittsansicht entlang der Linie A-A' von Fig. 11 bis 13.
In den Figuren bezeichnen die gleichen Bezugszeichen wie die, die in Fig. 11
bis 13 gezeigt sind, jeweils die gleichen Elemente des Aufbaus, wie die, die in
Fig. 11 bis 13 gezeigt sind.
Wie in Fig. 14 gezeigt ist, enthält die Speicherzelle einen Gateoxidfilm 13a
eines Volumen- bzw. Substrattransistors, Zwischenschichtisolierfilme 13b, 13c
und 13e und einen Gateoxidfilm 13d eines TFT. Die ersten Polysiliziumfilme 2a
bis 2d und der zweite Polysilizium 4 können aus Polysilizid sein, das aus einer
Kombination von Polysilizum und einer Silizidschicht gebildet ist, ohne aus
einer einzelnen Polysiliziumschicht alleine gebildet zu sein.
Ein durch Verbinden des ersten Polykontaktes 3, des dritten Polykontaktes 7b
und des vierten Polykontaktes 9b von den in Fig. 11 bis 13 gezeigten Poly
kontakten gebildeter Tandemkontaktaufbau wird so verstanden, wie er von Fig.
14 ersichtlich ist.
Die der Anmelderin bekannte SRAM-Zelle, die in dieser Art gebildet ist, weist
die folgenden Schwierigkeiten auf.
- 1. Die vielen Polykontakte, wie z. B. die ersten bis vierten Polykontakte 3a, 3b, 5a, 5b, 7a, 7b, 9a und 9b, sind benötigt, um einen Kontakt mit den entsprechenden Polysiliziumschichten herzustellen. Daher sind eine Anzahl von Polykontaktmasken, häufige Photogravur und Ätzverfahren für die Polykon takte benötigt, was in komplexen Verfahren resultiert.
- 2. Es ist ein Verfahren des Reduzierens der Anzahl der Polykontaktmasken bekannt, das geteilter Kontaktaufbau genannt wird. Ein derartiger Aufbau wird z. B. in der US-PS 5 381 046 beschrieben. Fig. 15 zeigt im Querschnitt das allgemeine Prinzip des geteilten Kontaktaufbaus. Ein dritter Polysiliziumfilm 6 stellt einen Polykontakt gleichzeitig für eine aktive Schicht 1 und einen ersten Polysiliziumfilm 2 zum Bilden einer Gateelektrode eines Transistors bereit. Somit wird ein erster Polykontakt durch Bilden eines dritten Polykontaktes in einem geteilten Aufbau überflüssig, so daß die Anzahl der Polykontakte um eins reduziert werden kann. In jeder symmetrischen Zelle des der Anmelderin bekannten SRAM sind jedoch die zwei dritten Polykontakte innerhalb der Zelle aufgrund ihrer Symmetrie notwendig. Da der geteilte Kontakt mit den zwei Schichten (aktive Schicht 1 und erster Polysiliziumfilm 2 in dem der Anmelderin bekannten Beispiel) verbunden ist, ist es notwendig, die Größe des geteilten Kontaktes verglichen mit der des normalen Polykontaktes vom Standpunkt der Anforderung einer zuverlässigen elektrischen Verbindung des geteilten Kontaktes mit den entsprechenden Schichten zu vergrößern. Als Ergebnis kommt eine Schwierigkeit hinzu, da die Zellengröße ansteigt.
- 3. Weiter sind als Beispiele eines TFT ein TFT mit unteren Gate, bei dem eine Gateelektrode unterhalb eines Polysiliziumfilmes zum Bilden von Source/Drain (S/D) und von Kanalbereichen bereitgestellt ist, und ein TFT mit oberen Gate, bei dem eine Gateelektrode oberhalb eines Polysiliziumfilmes zum Bilden von Source/Drain (S/D) und von Kanalbereichen bereitgestellt ist, be kannt. Die in Fig. 11 bis 14 gezeigten Zellen benutzen jeweils den TFT mit unterem Gate Allgemein ist der TFT mit oberem Gate in den Betriebseigen schaften dem TFT mit unterem Gate überlegen. Wenn der TFT mit oberem Gate und der geteilte direkte Kontaktaufbau angewendet werden, wird der Poly siliziumfilm für den P-Typ Source/Drain-(S/D)-Bereich des TFT in Kontakt mit einer aktiven Schicht des N-Typs gebracht. Allgemein ist die Verbindung einer aktiven Schicht des N-Typs mit einem Polysiliziumfilm des P-Typs so angepaßt, daß ein PN-Übergang verglichen mit dem N-Typ-Polysilizium zu dem P- Typ-Polysiliziumfilm gebildet wird. Wenn der PN-Übergang gebildet wird, dann wird ein nachteiliger Effekt auf den Betrieb jeder Zelle ausgeübt. Es war daher schwierig den geteilten direkten Kontakt und den TFT mit oberem Gate zusammen zu kombinieren.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung bereit
zustellen, die die oben beschriebenen der Anmelderin bekannten Schwierig
keiten löst.
Die Aufgabe wird durch die Halbleitereinrichtung von Anspruch 1 oder 2 ge
löst.
Entsprechend einem Aspekt enthält die Halbleitereinrichtung einen ersten auf
einem Halbleitersubstrat gebildeten leitenden Film, einen auf dem ersten leiten
den Film mit einem ersten Isolierfilm, der dazwischen vorgesehen ist, gebilde
ten zweiten leitenden Film, einen auf dem zweiten leitenden Film mit einem
zweiten Isolierfilm, der dazwischen vorgesehen ist, gebildeten dritten leitenden
Film. Ein säulenförmiger Verbindungsabschnitt durchdringt zumindest den
zweiten Isolierfilm und den ersten Isolierfilm von dem dritten leitenden Film
aus derart, daß der erste leitende Film und das Halbleitersubstrat erreicht
werden. Der zweite leitende Film wird mit dem säulenförmigen Verbindungsab
schnitt an seiner Endoberfläche in Kontakt gebracht und die Dicke des zweiten
leitenden Filmes ist geringer als die des dritten leitenden Filmes.
Gemäß einem anderen Aspekt enthält eine Halbleitereinrichtung einen auf
einem Halbleitersubstrat gebildeten ersten Isolierfilm, einen auf dem ersten
leitenden Film gebildeten zweiten Isolierfilm, wobei ein erster Isolierfilm
zwischen diesen gebildet ist, einen dritten leitenden Film, der auf dem zweiten
leitenden Film gebildet ist, wobei zwischen diesen ein zweiter Isolierfilm vor
gesehen ist. Ein säulenförmiger Verbindungsabschnitt durchdringt zumindest
den zweiten Isolierfilm und den ersten Isolierfilm von dem dritten leitenden
Film aus derart, daß er den ersten leitenden Film und das Halbleitersubstrat erreicht.
Der zweite leitende Film wird an seiner Endoberfläche mit den säulen
förmigen Verbindungsabschnitt in Kontakt gebracht und die Dicke des zweiten
Isolierfilmes ist geringer als die des ersten Isolierfilmes.
Gemäß einem anderen Aspekt erstreckt sich bei der Halbleitereinrichtung ein
Ende des ersten leitenden Filmes zu dem säulenförmigen Verbindungsabschnitt
und die Länge des sich erstreckenden Endes ist gleich oder geringer als ein Teil
oder eine Hälfte des Durchmessers des säulenförmigen Verbindungsabschnittes.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird der erste lei
tende Film an seiner Endoberfläche in Kontakt mit dem säulenförmigen Verbin
dungsabschnitt gebracht.
Gemäß einem anderen Aspekt ist bei der Halbleitereinrichtung ein dritter Iso
lierfilm zwischen dem Halbleitersubstrat und dem ersten leitenden Film gebil
det. Der erste leitende Film ist als eine Gateelektrode eines Substrattransistors
gebildet. Der zweite leitende Film ist als eine Kanalleitungsschicht eines TFT-
Transistors gebildet und der dritte leitende Film ist als eine Gateelektrode des
TFT-Transistors gebildet.
Gemäß einem anderen Aspekt weist das Halbleitersubstrat in der Halbleiterein
richtung eine aktive Schicht des N-Typs auf. Und die dritte leitende Schicht
und der säulenförmige Verbindungsabschnitt, der in Kontakt mit der aktiven
Schicht des N-Typs ist, sind aus N-Typ-Polysilizium gebildet.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund
der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den
Figuren zeigen:
Fig. 1 eine Querschnittsansicht, die einen Zwischenschichtverbindungsaufbau
einer Halbleitereinrichtung gemäß einer ersten Ausführungsform zeigt;
Fig. 2 eine Querschnittsansicht, die ein Verfahren zur Herstellung der Halb
leitereinrichtung gemäß der ersten Ausführungsform zeigt;
Fig. 3 eine Querschnittsansicht, die einen Zwischenschichtverbindungsaufbau
einer Halbleitereinrichtung nach einer zweiten Ausführungsform zeigt;
Fig. 4 eine Querschnittsansicht, die einen Zwischenschichtverbindungsaufbau
einer Halbleitereinrichtung nach einer dritten Ausführungsform zeigt;
Fig. 5 eine Draufsicht, die einen Zwischenschichtverbindungsaufbau einer
Halbleitereinrichtung nach einer vierten Ausführungsform zeigt;
Fig. 6 eine Querschnittsansicht, die einen Zwischenschichtverbindungsaufbau
der Halbleitereinrichtung nach der vierten Ausführungsform zeigt;
Fig. 7 eine Querschnittsansicht, die eine in einer Halbleitereinrichtung nach
der fünften Ausführungsform verwendete Speicherzelle zeigt;
Fig. 8 eine Querschnittsansicht, die einen Zwischenschichtverbindungsaufbau
einer Halbleitereinrichtung nach einer sechsten Ausführungsform zeigt;
Fig. 9 eine Draufsicht, die einen Zwischenschichtverbindungsaufbau der Halb
leitereinrichtung nach einer sechsten Ausführungsform zeigt;
Fig. 10 ein Ersatzschaltbild, das eine SRAM-Speicherzelle zeigt;
Fig. 11 bis 13 ein Layout einer Speicherzelle, die in einer der Anmelderin
bekannten Einrichtung verwendet wird;
Fig. 14 eine Querschnittsansicht einer Speichererzelle, die in einer der An
melderin bekannten Einrichtung verwendet wird;
Fig. 15 eine Querschnittsansicht, die einen Aufbau eines geteilten Kontaktes
der der Anmelderin bekannten Einrichtung zeigt.
Fig. 1 ist eine Querschnittsansicht, die einen Aufbau einer Zwischenschicht
verbindung zeigt, d. h. einen Aufbau mit geteiltem Kontakt, der in einer Halb
leitereinrichtung gemäß einer ersten Ausführungsform verwendet wird. In der
Figur enthält der Kontaktaufbau ein Siliziumsubstrat 14, eine aktive Schicht 1
des N-Typs des Siliziumsubstrates, einen Oxidfilm 12 als ein Elementtrenn
bereich, einen Gateoxidfilm 13a, der als ein dritter Isolierfilm dient, ein erster
Polysiliziumfilm 2, der als ein erster leitender Film dient, einen Zwischen
schichtisolierfilm 13f, der als ein erster Isolierfilm dient, einen zweiten Poly
siliziumfilm 8, der als ein zweiter leitender Film dient, einen Zwischenschichtisolierfilm 13g, der
als ein zweiter Isolierfim dient, und einen dritten Polysiliziumfilm 6, der als ein dritter leitender
Film dient.
Weiterhin enthält der Kontaktaufbau ein Loch 15 und einen Verbindungsab
schnitt 16, der von dem dritten Polysiliziumfilm 6 derart hervorsteht, daß er
das Loch 15 füllt.
Das Loch 15 durchdringt den zweiten Isolierfilm 13g, den zweiten Polysili
ziumfilm 8 und den ersten Isolierfilm 13f. Weiter geht das Loch 15 durch den
ersten Polysiliziumfilm 2 und den dritten Isolierfilm 13a derart hindurch, daß
es die aktive Schicht 1 des Siliziumsubstrates 14 erreicht. Der säulenförmige
Verbindungsabschnitt 16, der sich von dem dritten Polysiliziumfilm 6 erstreckt,
füllt das Loch 15 auf und wird in leitenden Kontakt mit der aktiven Schicht 1,
dem ersten Polysiliziumfilm 2 und dem zweiten Polysiliziumfilm 8 gebracht.
Obwohl es im folgenden im Detail beschrieben wird, ist Fig. 5 eine Draufsicht,
die einen Aufbau mit geteiltem Kontakt zeigt. Eine Draufsicht des Aufbaus mit
geteiltem Kontakt, der in Fig. 1 gezeigt ist, wird in einer zu Fig. 5 ähnlichen
Art gezeigt. Daher kann verstanden werden, wie das Loch 15 einen zweiten
leitenden Film derart durchdringt, daß ein Abschnitt des führenden Endes des
zweiten leitenden Filmes 8 abgeschnitten wird und der Abschnitt des führenden
Endes des ersten leitenden Filmes 2 begrenzt bzw. umschlossen wird.
Weiter wurden in der ersten Ausführungsform Überlegungen betreffend der
Beziehung zwischen der Dicke des dritten Polysiliziumfilmes 6 und der Dicke
des zweiten Polysiliziumfilmes 8 angestellt (der Polysiliziumfilm wird im
folgenden zur Vereinfachung oft als "Poly" abgekürzt). Wenn die Dicke des
dritten Poly 6 als Tpi eingestellt ist und die Dicke des zweiten Poly 8 als Tpj
eingestellt ist, dann ist Tpi < Tpj. Die Dicke Tpj des zweiten Poly 8 kann be
vorzugt gleich oder weniger als ein Teil bzw. eine Hälfte der Dicke Tpi des
dritten Poly 6 sein. Bevorzugt liegt Tpi in dem Bereich von 100 nm bis 200 nm
und Tpj ist bevorzugt gleich oder weniger als 50 nm. Wenn der zweite Poly 8
und der dritte Poly 6 als leitende Verbindung benutzt werden, wird eine
Schicht mit niedrigerem Widerstand als der dritte Poly 6 benutzt. Daher ist der
dritte Poly 6 dicker als der zweite Poly 8.
Ein Verfahren des Bildens eines Aufbaus mit geteiltem Kontakt der vorliegen
den Ausführungsform wird im folgenden beschrieben. Fig. 2(A) bis 2(C) zeigen
das Verfahren des Bildens des Aufbaus. Wie in Fig. 2(A) gezeigt ist, werden
zuerst ein Elementtrennbereich 12, ein Oxidfilm 13a, ein erster Poly 2, ein
Zwischenschichtisolierfilm 13f, ein zweiter Poly 8 und ein Zwischenschichtiso
lierfilm 13g zuerst auf einem Siliziumsubstrat 14 gebildet. Danach wird ein
Photogravurverfahren zum Bilden eines Polykontaktes durchgeführt und ein
Resist 17 wird einem Bemustern ausgesetzt, so daß ein Loch 15 definiert wird.
Danach wird eine Ausnehmung 15 zum Bereitstellen eines Polykontaktes durch
Trockenätzen, wie in Fig. 2(B) gezeigt ist, gebildet. Der zweite Poly 8 in der
Ausnehmung 15 wird durch dieses Ätzen entfernt. Der Resist 17 wird nach dem
Ätzen entfernt.
Als nächstes wird der dritte Poly 6, wie in Fig. 2(C) gezeigt ist, derart abge
schieden, daß der Verbindungsabschnitt 16, der sich in einer säulenförmigen
Form erstreckt, gebildet wird. Als Ergebnis werden die aktive Schicht 1, der
erste Poly 2 und der zweite Poly 8 miteinander verbunden. Zu dieser Zeit wird
der zweite Poly 8 mit dem dritten Poly 6 mit einer Endoberfläche (d. h. an der
Seitenwand) des führenden Endes davon bzw. des zweiten Poly 8 verbunden.
Herkömmlicher Weise wurden drei Arten von Polykontakten oder zwei Arten
von geteilten Kontakten benötigt, um die drei Polyschichten miteinander zu
verbinden. Durch Anpassen des Aufbaus gemäß der vorliegenden Ausführungs
form kann jedoch der Typ bzw. die Anzahl der. Polykontakte auf einen redu
ziert werden, so daß die Anzahl der Masken reduziert werden kann. Da das
Photogravurverfahren einmal durchgeführt werden kann, können die Verfah
rensschritte vereinfacht werden.
In der vorliegenden oben beschriebenen Ausführungsform ist unter der An
nahme, daß die Dicke des dritten Poly als Tpi definiert ist und die Dicke des
zweiten Poly Tpj definiert ist, Tpi < Tpj. Speziell kann Tpi in einem Bereich
von 100 nm bis 200 nm liegen, wohingegen Tpj bevorzugt gleich oder weniger
als 50 nm beträgt. Somit wird das Kontaktätzen verglichen mit dem der Anmel
derin bekannten leicht. Dies wird im folgenden beschrieben.
Bei dem normalen Trockenätzen ist das Polysilizium beim Oxidfilmätzen
widerstandsfähig, während der Oxidfilm beim Polysiliziumätzen widerstands
fähig ist. Daher wird ein Ätzen in drei Stufen benötigt, um das in Fig. 2(B) ge
zeigte Kontakt ätzen zu realisieren. Die erste Stufe entspricht dem Oxidfilm
ätzen des Zwischenschichtisolierfilmes 13g, die zweite Stufe entspricht dem
Polyätzen des zweiten Polysiliziumfilmes 8 und die dritte Stufe entspricht dem
Oxidfilmätzen eines Zwischenschichtisolierfilmes 13f. Daher wird ein Ätzver
fahren komplex.
Da jedoch die Dicke Tpj des zweiten Poly 8 dünn gemacht wird, bevorzugt sehr
dünn in der vorliegenden Ausführungsform, kann die Ausnehmung zum Bereitstellen
eines Polykontaktes durch das Einstufenätzen gebildet werden. Ein Ätz
verfahren wird durch das Oxidfilmätzen alleine durchgeführt. Der zweite Poly 8
wird nämlich nach dem Ätzen des zweiten Zwischenschichtisolierfilmes 13g
geätzt. Da jedoch die Polydicke dünn ist, kann das Ätzverfahren durch ein
Oxidfilmätzverfahren durchgeführt werden. Bei dem Aufbau mit geteiltem
Kontakt gemäß der vorliegenden Ausführungsform, wie oben beschrieben, wird
das Ätzverfahren durch Dünnmachen des zweiten Poly 8 einfach. Da weiter der
dritte Poly 6 als die obere Schicht bereitgestellt ist, kann der dritte Poly 6 auch
als eine dicke Polyschicht unabhängig vom Ätzen gebildet werden.
Fig. 3 ist eine Querschnittsansicht, die einen geteilten Kontakt zeigt, der in
einer Halbleitereinrichtung gemäß einer anderen Ausführungsform benutzt
wird. In der Figur bezeichnen die gleichen Bezugszeichen, wie die die in Fig. 1
und 2 gezeigt sind, die gleichen oder entsprechende Elemente des Aufbaus, die
in Fig. 1 und 2 gezeigt sind, und die Beschreibung ihrer entsprechenden Ab
schnitte wird zur Vermeidung von Wiederholungen weggelassen.
Bei der vorliegenden Ausführungsform wurde die Bedeutung der Beziehung der
Dicken zwischen einem ersten Zwischenschichtisolierfilm 13f und einem
zweiten Zwischenschichtisolierfilm 13g berücksichtigt. Wenn die Dicke des
ersten Zwischenschichtisolierfilmes 13f als Toj definiert ist und die Dicke des
zweiten Zwischenschichtisolierfilmes als Toi definiert ist, dann ist Toj << Toi.
Die Dicke Toi des zweiten Zwischenschichtisolierfilmes 13g kann bevorzugt
gleich oder weniger als 1/10 der Dicke Toj des ersten Zwischenschichtisolier
filmes 13f betragen.
Damit wird sogar in dem Fall des Aufbaus mit geteiltem Kontakt gemäß der
vorliegenden Ausführungsform das Kontaktätzen einfach verglichen mit dem
der Anmelderin bekannten Beispiels. Das der Anmelderin bekannte, verwendete
Dreistufenätzen kann durch ein Zweistufenätzen ersetzt werden.
Bei diesem zweistufigen Ätzverfahren werden der zweite Zwischenschichtiso
lierfilm 13g und ein zweiter Poly 8 einem Polyätzverfahren in der ersten Stufe
ausgesetzt. Da der zweite Zwischenschichtisolierfilm 13g so dünn ist, kann
sogar in diesem Fall eine Öffnung durch das Polyätzverfahren gebildet werden.
Somit kann das Ätzverfahren leicht durch Bilden der Dicke Toi des zweiten
Zwischenschichtisolierfilmes 13g kleiner als oder bevorzugt sehr viel dünner
als Toj des ersten Zwischenschichtisolierfilmes 13f durchgeführt werden.
Fig. 4 ist eine Querschnittsansicht, die einen Aufbau mit geteiltem Kontakt
einer Halbleitereinrichtung gemäß einer weiteren Ausführungsform zeigt. In der
Figur bezeichnen die gleichen Bezugszeichen wie die, die in Fig. 1 bis 3 ge
zeigt sind, jeweils die gleichen oder entsprechende Elemente der Struktur, die
in Fig. 1 bis 3 gezeigt sind, und eine detaillierte Beschreibung der entsprechen
den Abschnitte wird weggelassen.
Sogar bei diesem Typ des Aufbaus mit geteiltem Kontakt sind eine aktive
Schicht 1 des N-Typs, ein erster Poly 2 und ein zweiter Poly 8 miteinander
durch einen dritten Poly 6 verbunden. Die vorliegende Ausführungsform ist
eine Kombination der charakteristischen Merkmale der ersten und zweiten
Ausführungsform.
So ist die Dicke Tpj des zweiten Poly 8 so eingestellt, daß sie dünner wird als
die Dicke Tpi des dritten Poly 6 (Tpi < Tpj). Auch ist die Dicke Toi eines
zweiten Zwischenschichtisolierfilmes 13g derart eingestellt, daß sie kleiner als
die Dicke Toj des ersten Zwischenschichtisolierfilmes 13f ist (Toj << Toi). Das
bedeutet, daß die Dicke Tpj des zweiten Poly 8 und die Dicke Toi des zweiten
Isolierfilmes 13g in der Praxis extrem klein gemacht werden (Tpi, Toj << Tpj,
Toi).
Aufgrund dem Vorsehen eines solchen Aufbaus kann eine Öffnung zum Bereit
stellen eines Polykontaktes durch entweder das einstufige Ätzen oder das
zweistufige Ätzen, die in der ersten und zweiten Ausführungsform beschrieben
sind, gebildet werden. Daher kann die Anzahl der Ätzverfahrensschritte redu
ziert werden. Weiter kann ein Ätzverfahren gemäß dem Bereitstellen einer
Ätzeinrichtung ausgewählt werden.
Fig. 5 zeigt einen Aufbau mit geteiltem Kontakt einer Halbleitereinrichtung
gemäß einer weiteren Ausführungsform. Fig. 5 ist eine Ansicht, wie sie von
oben gesehen wird, um eine ebene Anordnung des Aufbaus mit geteiltem Kon
takt zu zeigen. In der Figur bezeichnen die gleichen Bezugszeichen wie die, die
in Fig. 1 bis 4 gezeigt sind, jeweils die gleichen oder entsprechende Abschnitte
wie die, die in Fig. 1 bis 4 gezeigt sind.
Bei dem Aufbau mit geteiltem Kontakt gemäß der vorliegenden Ausführungs
form ist, wie in Fig. 5 gezeigt ist, ein säulenförmiger Verbindungsabschnitt 16,
der sich von einem dritten Poly 6 erstreckt, an dem führenden Endabschnitt des
ersten Poly 2 und des zweiten Poly 8 angeordnet. Ein Teil (entsprechend dem
Abschnitt, der durch eine Länge x1 in der Figur bezeichnet ist) des Verbin
dungsabschnittes 16 ist in direktem Kontakt mit einer aktiven Schicht 1 ge
bracht. Ein Teil (entsprechend dem Abschnitt, der durch eine Länge x2 in der
Figur bezeichnet ist) des Verbindungsabschnittes 16 auf seiner anderen Seite
schneidet einen Teil des führenden Endes des zweiten Poly 8 derart heraus, daß
er den zweiten Poly 8 durchdringt, wodurch der Teil in Kontakt mit dem ersten
Poly 2 gebracht wird. Der zweite Poly 8 stellt einen Kontakt mit dem Verbin
dungsabschnitt 16 über die drei Seiten der Endoberfläche (Seitenoberfläche)
des herausgeschnittenen Teiles davon her, so daß eine Leitung oder ein Strom
durchgang zwischen dem zweiten Poly 8 und dem Verbindungsabschnitt 16
hergestellt ist. Der erste Poly 2 stellt einen Kontakt mit dem Verbindungsab
schnitt 16 an einer oberen Oberfläche und einer Endoberfläche
(Seitenoberfläche) des führenden Endes, das eine sich in den Verbindungsab
schnitt 16 erstreckende Form aufweist, derart her, daß eine Leitung zwischen
ihnen hergestellt ist.
Bei dem geteilten Kontakt, der in dieser Art gebildet ist, wurden Überlegungen
zu einer Fläche (entsprechend einem Abschnitt, der durch die Länge x1 in der
Figur bezeichnet ist) des Verbindungsabschnittes 16, die einen Kontakt mit der
aktiven Schicht 1 herstellt, und zu einer Fläche (entsprechend einem Abschnitt,
der durch die Länge x2, der in der Figur dargestellt ist) des Verbindungsab
schnittes 16, die einen Kontakt mit dem ersten Poly 2 herstellt, angestellt. Eine
Breite X1 eines Abschnitts der aktiven Schicht 1 wurde nämlich so eingestellt,
daß sie größer ist als eine Breite X2 eines Abschnittes des ersten Poly 2 in Be
zug zu einer Größenzuordnung für den Kontakt (d. h. X1 < X2).
In anderen Worten steht das führende Ende des ersten Poly 2 in den Verbin
dungsabschnitt 16 herein, aber die Länge des sich erstreckenden führenden
Ende ist derart reduziert, daß sie kleiner ist als ein Teil bzw. eine Hälfte der
sich horizontal erstreckenden Länge des Verbindungsabschnittes 16. Das her
vorstehende führende Ende davon ist kleiner gemacht als eine Hälfte bzw. ein
Teil des Durchmessers des Verbindungsabschnittes 16.
Die folgenden Schwierigkeiten können aufgrund dem Bilden eines solchen Auf
baues gelöst werden.
Bei dem Aufbau mit geteiltem Kontakt sind der Polysiliziumfilm und der
Zwischenschichtisolierfilm jeweils um eine Schicht verglichen mit dem der An
melderin bekannten Aufbau erhöht und ein Kontakt ist tiefer gebildet. Wenn
der Kontakt tief gebildet wird und die querlaufende Breite davon schmal wird,
entsteht normalerweise die Schwierigkeit, daß das Ätzgas schwer eingebracht
werden kann, so daß die Ätzgeschwindigkeit verringert wird und das Ätzen im
schlimmsten Fall kaum voranschreitet.
Fig. 6 zeigt einen Zustand, bei dem ein Kontaktätzen bis zu dem ersten Poly 2
durchgeführt wurde. Das folgende Ätzen wird in einem Bereich durchgeführt,
der durch die gestrichelte Linie umgeben ist. Da jedoch der Kontakt in dem
oben beschriebenen Aufbau tief gebildet ist, gibt es die Möglichkeit, daß, wenn
die Breite X1 klein ist, daß Ätzen nicht voranschreitet. Wenn jedoch der Kon
takt einmal vergrößert wird, wird auch die Zellengröße vergrößert. Daher wird
die Breite X2 derart eingestellt, daß sie kleiner als die Breite X1 ist, so daß die
Größe des vorliegenden Kontaktes auf der gleichen Größe wie die des der An
melderin bekannten geteilten Kontaktes gehalten wird. Sogar wenn die Breite
X2 klein gebildet ist, kann der erste Poly 2 mit dem dritten Poly 6 an einer
Seitenwand Y des ersten Poly 2 im schlimmsten Fall verbunden werden, wie in
Fig. 6 gezeigt ist. Daher wird die Breite X1 so eingestellt, daß sie größer ist
als die Breite X2 in dem geteilten Kontakt gemäß der vorliegenden Ausfüh
rungsform (X1 < X2). Somit kann der geteilte Kontakt in der gleichen Größe
wie der der Anmelderin bekannte verwirklicht werden.
Fig. 7 ist eine Ansicht, die einen Aufbau einer Halbleitereinrichtung gemäß
einer weiteren Ausführungsform zeigt. Die vorliegende Figur ist eine Quer
schnittsansicht, die einen Aufbau mit geteiltem Kontakt zeigt, der bei einem
SRAM angewandt ist.
Von den in der ersten bis dritten Ausführungsform beschriebenen Strukturen ist
die Struktur gemäß der dritten Ausführungsform die beste für Zelleigenschaf
ten. Fig. 7 zeigt ein Beispiel, bei dem diese Struktur in dem SRAM angewandt
ist.
In Fig. 7 bezeichnen die gleichen Bezugszeichen wie die, die in Fig. 1 bis 6 ge
zeigt sind, jeweils die gleichen oder entsprechende Abschnitte, wie die, die in
Fig. 1 bis 6 gezeigt sind, so daß eine detaillierte Beschreibung von den ent
sprechenden Abschnitten ausgelassen wird. Wie von der Figur der vorliegenden
Ausführungsform gesehen werden kann, verbindet ein Verbindungsabschnitt 16,
der sich von einem dritten Poly 6a erstreckt, elektrisch eine aktive Schicht 1b,
ein erstes Poly 2d und ein zweites Poly 8b miteinander.
In dem SRAM, der in der vorliegenden Ausführungsform verwendet wird, ist
nur der erste Poly 2 als eine Gateelektrode eines Substrattransistors in einer
Art ähnlich zu dem der Anmelderin bekannten Beispiel gebildet. Der zweite
Poly 8 dient als ein leitender Film, der als ein Source/Drain und eine Kanal
schicht des TFT gebildet ist, und der dritte Poly 6 dient als ein leitender Film,
der als eine Gateelektrode des TFT bzw. Dünnfilmtransistors gebildet ist. Ver
glichen mit dem Fall, bei dem das der Anmelderin bekannte Beispiel dreimal
bzw. drei Schichten zum Bilden des Kontaktes benötigte, wie in Fig. 14 gezeigt
ist, kann ein Verfahren aufgrund einer solchen Struktur stark vereinfacht
werden.
Obwohl der der Anmelderin bekannte TFT von dem Typ des unteren Gates war,
ist die vorliegende Ausführungsform des Typs vom oberen Gate, der exzellente
Betriebseigenschaften aufweist. Wenn der der Anmelderin bekannte TFT mit
oberem Gate und der geteilte Kontakt zusammen kombiniert sind, ergab sich
eine Schwierigkeit eines PN-Überganges. Gemäß dem vorliegenden Aufbau ist
ein Kontaktabschnitt des zweiten Poly 8b als P-Typ eingestellt und der dritte
Poly 6a und der Verbindungsabschnitt 16 sind als N-Typ eingestellt. Somit sind
die aktive Schicht 1b des N-Typs und der Verbindungsabschnitt 16 des dritten
Poly 6a von dem gleichen N-Leitungstyp, so daß der Kontakt keinen PN-Über
gang verursacht und kein Potentialabfall auftritt. Da der zweite Poly 8b und
der dritte Poly 6a eine elektrische Verbindung zwischen P-Poly und N-Poly
bilden, wird der PN-Übergang problemfrei.
Weiterhin sind die Dicke Tpj des zweiten Poly 8 und die Dicke Toi des
Zwischenschichtisolierfilmes 13g derart dünn gebildet, daß das Ätzen für den
Kontakt verbessert wird. Die TFT-Eigenschaften können aufgrund dieser ge
dünnten Filme auch verbessert werden. Der Leckstrom gemäß einem AUS-
Strom kann aufgrund des Dünnens der Dicke Tpj des zweiten Poly 8, der als
Source/Drain und Kanalschicht des TFT dient, reduziert werden. Weiterhin
kann, da der Gateoxidfilm des TFT durch Reduzierung der Dicke Toi des
Zwischenschichtisolierfilmes 13g dünn wird, eine Verbesserung beim EIN-
Strom erreicht werden.
Wie oben beschrieben wurde, kann die Schwierigkeit des Übergangs durch Be
reitstellen des zweiten Poly 8 als Source/Drain und Kanalschicht des TFT und
durch Bereitstellen des dritten Poly 6 als die Gateelektrode des TFT, wie in
dem Aufbau gemäß der vorliegenden Ausführungsform beschrieben ist, gelöst
werden. Weiterhin können TFT mit oberem Gate mit guten Betriebseigenschaf
ten angepaßt werden und die Betriebseigenschaften des Aufbaus kann weiter
verbessert werden mit Berücksichtigung der Dicke-zu-Dicke-Beziehung. Wie
oben beschrieben wurde, zeigt die vorliegende Ausführungsform ein Beispiel,
bei dem die Betriebseigenschaften des SRAM durch eine Kombination eines
TFT mit oberem Gate und einem direkten Kontaktaufbau verbessert sind.
Fig. 8 und 9 zeigen einen Polykontaktaufbau, der in einer Halbleitereinrichtung
gemäß einer weiteren Ausführungsform verwendet ist. Fig. 8 ist eine Quer
schnittsansicht, die den Polykontaktaufbau zeigt. Fig. 9 ist eine Draufsicht des
Polykontaktaufbaues. Fig. 8 und 9 bezeichnen die gleichen Bezugszeichen, wie
die die in Fig. 1 bis 7 gezeigt sind, jeweils die gleichen oder entsprechende Ab
schnitte, die in Fig. 1 bis 7 gezeigt sind, und die entsprechenden Abschnitte
werden daher nicht im Detail beschrieben.
Bei dem Polykontaktaufbau gemäß der vorliegenden Ausführungsform erstreckt
sich ein Verbindungsabschnitt 18, der sich von einem dritten Poly 6 erstreckt,
derart, daß das führende Ende eines zweiten Poly 8 herausgeschnitten wird.
Weiter erstreckt sich der Verbindungsabschnitt 18 durch einen ersten Poly 2
derart, daß ein Substrat 14 und eine aktive Schicht 1 erreicht werden. Der
Polykontaktaufbau gemäß der vorliegenden Ausführungsform ist nämlich kein
geteilter Aufbau, sondern ein Aufbau, bei dem beide Endoberflächen
(Seitenoberflächen) des ersten Poly 2 und des zweiten Poly 8 in Kontakt mit
einem Verbindungsabschnitt 16 des dritten Poly 8 gebracht sind. Sogar bei
einem solchen Aufbau wird eine elektrische Verbindung zwischen drei Schichten
verwirklicht und der Aufbau kann durch eine Polykontaktmaske gebildet
werden.
Auch der Aufbau gemäß der vorliegenden Ausführungsform kann auf Struk
turen des Bildens der Dicke des zweiten Poly 8 dünner als die des dritten Poly
6, wie in Fig. 1 gezeigt ist, oder des Bildens der Dicke des zweiten Zwischen
schichtisolierfilms 13g dünner als die des ersten Zwischenschichtisolierfilms
13f, wie in Fig. 3 gezeigt ist, oder weiter des Bildens der Dicke des zweiten
Poly 8 dünner als die des dritten Poly 6 und des Bildens der Dicke des ersten
Zwischenschichtisolierfilmes 13g dünner als die des zweiten Zwischenschicht
isolierfilmes 13f, wie in Fig. 4 gezeigt ist, angewendet werden. Weiter kann
dieser Aufbau bei SRAM, wie in Fig. 7 gezeigt ist, angewandt werden. Die
gleichen vorteilhaften Effekte, die oben beschrieben wurden, können erzielt
werden.
Wie oben detailliert beschrieben wurde, sind ein erster leitender Film, ein
erster Isolierfilm, ein zweiter leitender Film, ein zweiter Isolierfilm und ein
dritter leitender Film auf einem Halbleitersubstrat gestapelt. Die Dicke des
zweiten leitenden Filmes ist derart eingestellt, daß sie dünner ist als die des
dritten leitenden Filmes. Weiter ist ein Polykontakt gebildet, der sich von dem
dritten leitenden Film zu dem Substrat, dem ersten leitenden Film und dem
zweiten leitenden Film erstreckt. Daher kann die Anzahl der Masken reduziert
werden und die Prozeßschritte können vereinfacht werden. Weiterhin kann der
Ätzprozeß vereinfacht werden.
Weiter ist die Dicke des zweiten Isolierfilmes dünner als die des ersten Iso
lierfilmes und der Polykontakt ist so gebildet, daß er sich von dem dritten lei
tenden Film zu dem Halbleitersubstrat, dem ersten leitenden Film und dem
zweiten leitenden Film erstreckt. Es ist daher möglich die Anzahl der Masken
zu reduzieren und die Prozeßschritte und den Ätzprozeß zu vereinfachen.
Weiterhin steht das Ende des ersten leitenden Filmes in den säulenförmigen
Verbindungsabschnitt hinein und die Länge des hervorstehenden Endes ist
kleiner als eine Hälfte des Durchmessers des säulenförmigen Verbindungsab
schnittes. Es ist daher möglich, zu verhindern, daß die Abmessung des Poly
kontaktes vergrößert wird. Seine Größe wird beibehalten.
Da weiterhin der erste leitende Film in Kontakt mit dem säulenförmigen Ver
bindungsabschnitt an seiner Endoberfläche alleine in Kontakt gebracht wird,
kann verhindert werden, daß die Abmessung des Polykontaktes erhöht wird und
die Abmessung des Polykontaktes kann beibehalten werden.
Weiterhin ist der erste leitende Film als eine Gateelektrode eines Substrattran
sistors gebildet, ist der zweite leitende Film als ein Kanalleitungsfilm eines
TFT-Transistors gebildet und ist der dritte leitende Film als eine Gateelektrode
TFT-Transistors gebildet. Es ist daher möglich, die Betriebseigenschaften des
TFT zu verbessern.
Weiterhin weist das Halbleitersubstrat eine aktive Schicht des N-Typs auf und
sind der säulenförmige Verbindungsabschnitt und ein dritter leitender Film, die
in Kontakt mit der aktiven Schicht des N-Typs gebracht sind, aus einem N-
Polysilizium gebildet. Daher tritt eine Schwierigkeit eines Überganges bei
einem direkten Kontakt nicht auf und daher können stabile Betriebseigenschaf
ten einer Halbleitereinrichtung erreicht werden.
Claims (7)
1. Halbleitereinrichtung mit
einem auf einem Halbleitersubstrat (14) gebildeten ersten leitenden Film (2), einem auf dem ersten leitenden Film (2) gebildeten zweiten leitenden Film (8), wobei ein erster Isolierfilm (13f) dazwischen vorgesehen ist,
einem auf dem zweiten leitenden Film (8) gebildeten dritten leitenden Film (6), wobei ein zweiter Isolierfilm (13g) dazwischen vorgesehen ist, und einem säulenförmigen Verbindungsabschnitt (16), der von dem dritten leitenden Film (6) zumindest den zweiten Isolierfilm (13g) und den ersten Isolierfilm (13f) derart durchdringt, daß er mit dem ersten leitenden Film (2) und dem Halbleitersubstrat (14) in Verbindung gebracht ist, wobei der zweite leitende Film (8) an einer seitlichen Endoberfläche in Kontakt mit dem säulenförmigen Verbindungsabschnitt (16) gebracht ist und die Dicke des zweiten leitenden Filmes (8) kleiner ist als die des dritten leitenden Filmes (6).
einem auf einem Halbleitersubstrat (14) gebildeten ersten leitenden Film (2), einem auf dem ersten leitenden Film (2) gebildeten zweiten leitenden Film (8), wobei ein erster Isolierfilm (13f) dazwischen vorgesehen ist,
einem auf dem zweiten leitenden Film (8) gebildeten dritten leitenden Film (6), wobei ein zweiter Isolierfilm (13g) dazwischen vorgesehen ist, und einem säulenförmigen Verbindungsabschnitt (16), der von dem dritten leitenden Film (6) zumindest den zweiten Isolierfilm (13g) und den ersten Isolierfilm (13f) derart durchdringt, daß er mit dem ersten leitenden Film (2) und dem Halbleitersubstrat (14) in Verbindung gebracht ist, wobei der zweite leitende Film (8) an einer seitlichen Endoberfläche in Kontakt mit dem säulenförmigen Verbindungsabschnitt (16) gebracht ist und die Dicke des zweiten leitenden Filmes (8) kleiner ist als die des dritten leitenden Filmes (6).
2. Halbleitereinrichtung mit
einem auf einem Halbleitersubstrat (14) gebildeten ersten leitenden Film (2), einem auf dem ersten leitenden Film (2) gebildeten zweiten leitenden Film (8), wobei ein erster Isolierfilm (13f) dazwischen vorgesehen ist,
einem auf dem zweiten leitenden Film (8) gebildeten dritten leitenden Film (6), wobei ein zweiter Isolierfilm (13g)dazwischen vorgesehen ist, und einem säulenförmigen Verbindungsabschnitt (16), der von dem dritten leitenden Film (6) zumindest den zweiten Isolierfilm (13g) und den ersten Isolierfilm (13f) derart durchdringt, daß er mit dem ersten leitenden Film (2) und dem Halbleitersubstrat (14) in Verbindung gebracht ist,
wobei der zweite leitende Film (8) an einer seitlichen Endoberfläche in Kontakt mit dem säulenförmigen Verbindungsabschnitt (16) gebracht ist und die Dicke des zweiten Isolierfilmes (13g) kleiner ist als die des ersten Isolierfilmes (13f).
einem auf einem Halbleitersubstrat (14) gebildeten ersten leitenden Film (2), einem auf dem ersten leitenden Film (2) gebildeten zweiten leitenden Film (8), wobei ein erster Isolierfilm (13f) dazwischen vorgesehen ist,
einem auf dem zweiten leitenden Film (8) gebildeten dritten leitenden Film (6), wobei ein zweiter Isolierfilm (13g)dazwischen vorgesehen ist, und einem säulenförmigen Verbindungsabschnitt (16), der von dem dritten leitenden Film (6) zumindest den zweiten Isolierfilm (13g) und den ersten Isolierfilm (13f) derart durchdringt, daß er mit dem ersten leitenden Film (2) und dem Halbleitersubstrat (14) in Verbindung gebracht ist,
wobei der zweite leitende Film (8) an einer seitlichen Endoberfläche in Kontakt mit dem säulenförmigen Verbindungsabschnitt (16) gebracht ist und die Dicke des zweiten Isolierfilmes (13g) kleiner ist als die des ersten Isolierfilmes (13f).
3. Halbleiter nach Anspruch 2,
bei der die Dicke des zweiten leitenden Filmes (8) derart gebildet
ist, daß sie kleiner ist als die des dritten leitenden Filmes (6).
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3,
bei der sich ein Ende des ersten leitenden Filmes (2) in den
säulenförmigen Verbindungsabschnitt (16) hinein erstreckt und die
Lage des sich erstreckenden Endes gleich oder kleiner ist als eine
Hälfte des Durchmessers des säulenförmigen Verbindungsabschnittes
(16).
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4,
bei der der erste leitende Film (2) an seiner Endoberfläche in
Kontakt mit dem säulenförmigen Verbindungsabschnitt (16) gebracht
ist.
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, bei der
zwischen dem Halbleitersubstrat (14) und dem ersten leitenden Film
(2) ein dritter Isolierfilm (13a) gebildet ist,
der erste leitende Film (2) als eine Gateelektrode eines Substrattransistors gebildet ist,
der zweite leitende Film (8) als ein Source/Drain und eine Kanalschicht eines TFT-Transistors gebildet ist und
der dritte leitende Film (6) als eine Gateelektrode des TFT- Transistors gebildet ist.
der erste leitende Film (2) als eine Gateelektrode eines Substrattransistors gebildet ist,
der zweite leitende Film (8) als ein Source/Drain und eine Kanalschicht eines TFT-Transistors gebildet ist und
der dritte leitende Film (6) als eine Gateelektrode des TFT- Transistors gebildet ist.
7. Halbleitereinrichtung nach Anspruch 6,
bei der das Halbleitersubstrat (14) eine aktive Schicht (1) des N- Types aufweist und
der dritte leitende Film (6) und der säulenförmige Verbindungsabschnitt (16), die mit der aktiven Schicht (1) des N- Typs in Kontakt gebracht sind, aus einem Polysilizium des N-Types gebildet sind.
bei der das Halbleitersubstrat (14) eine aktive Schicht (1) des N- Types aufweist und
der dritte leitende Film (6) und der säulenförmige Verbindungsabschnitt (16), die mit der aktiven Schicht (1) des N- Typs in Kontakt gebracht sind, aus einem Polysilizium des N-Types gebildet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22542196A JP3701405B2 (ja) | 1996-08-27 | 1996-08-27 | スタティック型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19714687A1 DE19714687A1 (de) | 1998-03-05 |
DE19714687C2 true DE19714687C2 (de) | 2001-10-04 |
Family
ID=16829115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19714687A Expired - Fee Related DE19714687C2 (de) | 1996-08-27 | 1997-04-09 | Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur |
Country Status (7)
Country | Link |
---|---|
US (1) | US6501178B1 (de) |
JP (1) | JP3701405B2 (de) |
KR (1) | KR100253960B1 (de) |
CN (1) | CN1146045C (de) |
DE (1) | DE19714687C2 (de) |
FR (1) | FR2753005B1 (de) |
TW (1) | TW346682B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ITTO20021118A1 (it) * | 2002-12-24 | 2004-06-25 | St Microelectronics Srl | Dispositivo mos e procedimento di fabbricazione di |
US20050275043A1 (en) * | 2004-06-10 | 2005-12-15 | Chien-Chao Huang | Novel semiconductor device design |
US20080251934A1 (en) * | 2007-04-13 | 2008-10-16 | Jack Allan Mandelman | Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices |
US20080251878A1 (en) * | 2007-04-13 | 2008-10-16 | International Business Machines Corporation | Structure incorporating semiconductor device structures for use in sram devices |
US11011613B2 (en) * | 2018-12-04 | 2021-05-18 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Flexible substrate with high dielectric-constant film and manufacturing method thereof |
US11600519B2 (en) * | 2019-09-16 | 2023-03-07 | International Business Machines Corporation | Skip-via proximity interconnect |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381046A (en) * | 1990-07-31 | 1995-01-10 | International Business Machines Corporation | Stacked conductive resistive polysilicon lands in multilevel semiconductor chips |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
ATE75340T1 (de) | 1987-01-28 | 1992-05-15 | Advanced Micro Devices Inc | Statische ram-zellen mit vier transistoren. |
JPS63260054A (ja) | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体集積回路装置 |
JPH01264254A (ja) * | 1988-04-15 | 1989-10-20 | Agency Of Ind Science & Technol | 積層型半導体装置の製造方法 |
JPH04144281A (ja) | 1990-10-05 | 1992-05-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2519837B2 (ja) * | 1991-02-07 | 1996-07-31 | 株式会社東芝 | 半導体集積回路およびその製造方法 |
DE69231233T2 (de) * | 1991-03-08 | 2000-11-30 | Fujitsu Ltd | Halbleiterspeicheranordnung mit einem Dünnschichttransistor und Herstellungsmethode für selben |
JPH065820A (ja) | 1992-06-18 | 1994-01-14 | Nec Kyushu Ltd | 半導体装置 |
US5439848A (en) * | 1992-12-30 | 1995-08-08 | Sharp Microelectronics Technology, Inc. | Method for fabricating a self-aligned multi-level interconnect |
JP2906971B2 (ja) | 1993-12-30 | 1999-06-21 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5571751A (en) * | 1994-05-09 | 1996-11-05 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
JP3319872B2 (ja) | 1994-05-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置 |
JP2601202B2 (ja) * | 1994-07-05 | 1997-04-16 | 日本電気株式会社 | 半導体記憶装置 |
US5426324A (en) | 1994-08-11 | 1995-06-20 | International Business Machines Corporation | High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates |
JP2689923B2 (ja) * | 1994-11-11 | 1997-12-10 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2647045B2 (ja) * | 1995-02-28 | 1997-08-27 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
US5684331A (en) * | 1995-06-07 | 1997-11-04 | Lg Semicon Co., Ltd. | Multilayered interconnection of semiconductor device |
US5545584A (en) | 1995-07-03 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Unified contact plug process for static random access memory (SRAM) having thin film transistors |
US5591673A (en) * | 1995-07-05 | 1997-01-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Tungsten stud process for stacked via applications |
-
1996
- 1996-08-27 JP JP22542196A patent/JP3701405B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-04 US US08/795,176 patent/US6501178B1/en not_active Expired - Fee Related
- 1997-03-25 TW TW086103787A patent/TW346682B/zh not_active IP Right Cessation
- 1997-04-09 DE DE19714687A patent/DE19714687C2/de not_active Expired - Fee Related
- 1997-04-18 CN CNB971105642A patent/CN1146045C/zh not_active Expired - Fee Related
- 1997-04-18 FR FR9704840A patent/FR2753005B1/fr not_active Expired - Fee Related
- 1997-04-19 KR KR1019970014648A patent/KR100253960B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5381046A (en) * | 1990-07-31 | 1995-01-10 | International Business Machines Corporation | Stacked conductive resistive polysilicon lands in multilevel semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
FR2753005B1 (fr) | 2001-01-05 |
CN1146045C (zh) | 2004-04-14 |
FR2753005A1 (fr) | 1998-03-06 |
DE19714687A1 (de) | 1998-03-05 |
KR100253960B1 (ko) | 2000-04-15 |
JPH1070198A (ja) | 1998-03-10 |
US6501178B1 (en) | 2002-12-31 |
KR19980018086A (ko) | 1998-06-05 |
JP3701405B2 (ja) | 2005-09-28 |
CN1175090A (zh) | 1998-03-04 |
TW346682B (en) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3037431C2 (de) | ||
DE69124646T2 (de) | MOS-Halbleiterbauelement und dessen Herstellungsverfahren | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE69307274T2 (de) | Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE4016686C2 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE10331541A1 (de) | Halbleiterbaugruppe und Herstellungsverfahren dafür | |
DE10124413A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
DE19638684A1 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE19803479A1 (de) | Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung | |
DE2826722A1 (de) | Programmierbare logische schaltung (pla) sowie herstellungs- und pruefverfahren | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE19727232A1 (de) | Analoges Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3930016C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE4426311B4 (de) | Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung | |
DE4109299C2 (de) | Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür | |
DE2523221A1 (de) | Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung | |
DE19714687C2 (de) | Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur | |
DE19629774A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. | |
DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
DE4120592C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE19747589C2 (de) | Nichtflüchtige Speicherzelle und nichtflüchtige Speicherzelleneinrichtung sowie Verfahren zu ihrer Herstellung | |
DE10303432A1 (de) | Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131101 |