DE1966633A1 - Datenverarbeitungsanlage - Google Patents

Description

Böblingen, den 20. März 1973 lw-be

Anmelderin: International Business Machines

Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen: P 19 66 633. 2 (Ausscheidung aus P 19 56 604. 2)

Aktenzeichen der Anmelderin: PO 968 041 B

Datenverarbeitungsanlage

Die Erfindung betrifft eine Datenverarbeitungsanlage der im Oberbegriff des Hauptanspruches beschriebenen Art.

Eine solche Datenverarbeitungsanlage ist aus der US-Patentschrift 3 248 702 bekannt. Der Hauptspeicher besteht in der beschriebenen Einrichtung aus einem Magnettrommelspeicher und der schnelle Pufferspeicher ist als Magnetkernspeicher ausgeführt. Zur Erhöhung der Verarbeitungsgeschwindigkeit werden Datenanforderungen von der zentralen Verarbeitungseinheit stets an den schnellen Pufferspeicher gerichet. Wenn jedoch der Datenblock, aus dem gerade ein oder mehrere Wörter von der Verarbeitungseinheit angefordert werden, sich nicht im Pufferspeicher befindet, muß er vom Trommelspeicher in den schnellen Pufferspeicher übertragen werden. Die Maschine muß bis zum Ende dieser Übertragung mit der Ausführung der Instruktion warten. Hierdurch wird die Geschwindigkeit der Datenverarbeitung stark beeinträchtigt. Da außerdem der langsame Hauptspeicher als Magnettrommelspeicher ausgeführt ist, erfolgt die Übertragung eines Datenblocks notwendigerweise so, daß die einzelnen Wörter des Blocks nacheinander aus dem Trommelspeicher ausgelesen werden. Die Übertragung eines Datenblocks kann erst erfolgen, wenn die Übertragung des zuvor benötigten Datenblocks beendet ist.

309829/0533

Die beschriebene Einrichtung gestattet es nicht, den schnellen Puffer speiche: in der Zeit, in der eine Datenübertragung stattfindet, zu anderen Zwecken zu benutzen, Außerdem kann die Verarbeitungseinheit die angeforderten Daten erst erhalten, nachdem der gesamte Datenblock in den Pufferspeicher eingeschrieben worden ist.

Die Arbeitsgeschwindigkeit von Hauptspeicheranordnungen kann dadurch erhöht werden, daß man den Hauptspeicher aus einzelnen Grundspeicher moduln zusammensetzt, die unabhängig voneinander angesteuert und betrieben werden können. Eine solche Einrichtung ist aus der französischen Patentschrift 1 538 070, der die deutsche nachveröffentlichte Patentschrift 1 549 479 entspricht, bekannt geworden. Um eine möglichst hohe Zugriffs geschwindigkeit zu dem beschriebenen Hauptspeicher zu erreichen, sind in dieser Patentschrift Einrichtungen vorgesehen, welche es gestatten, Anforderungen gleichzeitig an mehrere Grundspeichermoduln zu richten. Falls ein solcher angeforderter Modul besetzt ist, wird die betreffende Speicheranforderung inzwischen in einem Register zwischengespeichert. In der beschriebenen Einrichtung ist es jedoch nicht möglich, auf Blockübertragungen gerichtete Anforderungen abzuwickeln und eine Zusammenarbeit zwischen dem Hauptspeicher und einem schnelleren Pufferspeicher zu ermöglichen. Die Zugriffe zu dem beschriebenen Hauptspeicher erfolgen direkt von der zentralen Verarbeitungseinheit aus und beziehen sich auf einzelne Worte.

Der Erfindung liegt daher die Aufgabe zugrunde, in einem Speichersystem mit einem langsamen Hauptspeicher großer Kapazität und einem schnellen Pufferspeicher kleiner Kapazität die durch die verschiedene Arbeitsgeschwindigkeit der beiden Speicher bedingten Nachteile bei Datenübertragungen zwischen den Speichern möglichst zu vermeiden.

PO 966 041 B

309829/0533

Diese Aufgabe wird durch die im kennzeichnenden Teil des Hauptanspruches angegebenen Merkmale gelöst.

Der Vorteil der Erfindung liegt in einer wesentlichen Erhöhung der Arbeitsgeschwindigkeit der kombinierten Speicheranordnung. Durch die voneinander unabhängigen Steuereinrichtungen und Sammelleitungen wird die überlappende Übertragung von Datenblöcken erzielt, wobei ein vorteilhafter Gebrauch von den voneinander unabhängigen Grundspeicher moduln gemacht wird. Die Erfindung ermöglicht es, Maschinenzyklen nutzvoll zu verwenden, die in bekannten Einrichtungen nutzlos abgewartet werden können.

Dadurch daß eine unabhängige Puffer speicher-Sammelleitung vorgesehen ist, kann der Pufferspeicher zu Datenanforderungen benutzt werden, während eine Blockübertragung im Gange ist.

Die Blockübertragung beginnt mit dem angeforderten Wort, so daß dieses Wort, welches als erstes der Wörter des zu übertragenden Blockes eintrifft, sofort der zentralen Verarbeitungseinheit zur Verfügung steht.

Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.

PO 968 .041 B

309829/0533

tErfindung wird anhand dor Zeiclinungen näher erläutert. Es zeigt:

Fig· ί Eine Datenverarbeitungsanlage in dor di<b vorliegende Jirfindurif, Vorvendung finden Kann,

Fig. 2 die Adressenbits-Anordnung des Spoichorsystons_# Fig. 3 die Unterteilung des Hauptspeichers und acs Puffer-

'.I

Speichers,

Fig. 4 die Anordnungen der Fig. 4a und 4b _t vrolche die wichtigsten Einholten sowie die Daten und Adresspfade in der Speichersteuerung und iß Speichersystem zeigen,

Fig. S den Inhalt der Obertragungsadressenregister TAU in Fig. 4a,

Fig. 6 ein Zeitdingraunn d*«r~Datonübort*äßun^ voa Pufferspeicher zur Zentraleinheit»

Fig. 7 das ZeitdiagrÄüim einer Vielfach-Auslescoperation alt überlappender Übertragung der Datenblocks»

Docket PO 968 041 /i

309829/0533

Allgemeine Beschreibung

Fig. 1 reißt eine Datenvorarbeitungssnlane in dor die vorliegende Erfindung"'Verwendung finden kann. In der in Fig· I geteilten Datenverarbeitungsanlage ist eine Speichersteuerung (SCU) 30 enthalten, welche den Zugriff zun Speichersystem durch die tontralo Verarbeitungseinheit (Zentraleinheit* CPH 31), sowie durch Kanüle 32 und Eingangs/Ausgangseinhciten 35 steuert. Das Speichersystem umfasst einen Magnetkern-Hauptspeicher QIS) 34 und einen Pufferspeicher (BS) 35 mit HochgeechwiRdigkeits-Schalt· kreisen.

Die Zentraleinheit 31 enthält eino Bafahlsoinheit oder Ϊ-Ein· heit und eine Ausführungseinheit ο dar !!-Einheit, welche in eine Gleitkomma ßinheit (FLPU) und eine Festkomma Einheit (FXPU) unterteilt ist· Die Zentraleinheit 31 bestimmt dan grundlegenden ^fasehinenzyfclus und daait die Zoit*-und Arboits» Verhältnisse das Systeias. Gestützt auf ein hohes MaS nn Gleichzeitigkeit, Überlappung und Pufferung versucht das System einen * Befehl pro Maschincnzykius auszuführen· Die I-Hinheit steuert das Abrufen von Befehlen und Operanden vora Speichersystem indem sie geeignete Anforderungen an die Steuerung 30 sendet»

Befehle werden in der Z-Hinheit gepuffert und von dort nacheinander ausgegeben. Die Befehle werden in der I-Ein«

BAD ORiQiNAL

Docket PO 968 041 .·> ■

309829/0533

holt dekodiert· Teilentschlüsselto Beföhle werden von dor I-Einheit zur FXPÜ und FLPU-Einhoit übertragen und die I-ninhoit sendet auch Zugriffstnforderungen zu der Steuerung SCU 30, wenn so eine Anforderung iss Befehl enthalten ist.

Die Speichersteuerung 30 stouort dim Zugriff sun Speichersystem und enthält z\x diesen Zwecke Vorangssehaltungon und Steuerschaltungon. Eu Beginn werden alIo Informationen in den Hauptspeicher 34 gebracht und a» hv^ant* eines Programms worden Xnsortaaticnsgruppen» d.h, Eefehle und Baton, in don Pufferspeicher 35 Übertragen» Bor Hauptspeicher 34 hat einen Spftichorzyklus vcm 13 Maschinenzyklcn und eine Zugriffs· zeit von 10 ifaschinenzykXca, wahrend dia effektive Zugriffs· zeit zum Pufferspeicher 35 drei Maschinonsyklon beträgt. Während der Ausführung eins* Prosrara^s findsn von dor Zentraleinheit 31 hauptsächlich Zugriffe zum. Pufferspeicher 35 statt und a» wird hierdurch eine hohe* Verarbeitungsgoschwindig· keit erreicht« Andererseits bietet der Pufferspeicher 35 dor Eontraleinhait 31 eine Speicherkapazität an, die praktisch gleich tier Kapazität des Hauptspoichors 3i iet·

wird angönomnien^ daß dor Hauptspeicher eine SpeichörkapasiStät, von S24«288 Warten zu 72 Bits hat· Hler* *u ist der Hauptspeicher Iu 32 Grundspeichonaoduln (BSM) unterteilt» welche swe-i !6-fach veraahnte Serien bilden. Jeder Gruadspeichenaocltil hat eine Kapazität von 16.384

Korton·

Dockot PO 968 041 Ü

309829/0533 bad

Fig· 2 zeigt die Bitvorteilung bei der Adressierung des Spöichorsvstoras. Die Adresse besteht aus 19 Adressenbits 10-28, Bit 10 gibt an, welche von «Jon zwei Serien adressiert wird, Bit 25-2P· identifizieren den Grundspeichorraodul und ^- Bits 11-24 definieren oin© BSM Wortadrosse, d.h, die Adresse oinos gegebenen Wortes in Grundspeicherraodul BSM. Da sich die BSM Adrosso ara niedoron Wertende der Adresse befindet, ist es deutlich, daß aufeinanderfolgende Wort-Speicherpläta« sich in vorschiecJonen Grundspoichörmoduln BSM be*· finden» pnd-so—oin Versahnungsfüktor-von~1 örsrxi&lt-wird·

Wie aus Fig. 2 und 3 ersichtlich ist» können die Adrössenbits auch in einer anderen Weise betrachtet werden· Man kann sich vorstellen, da& der Hauptspeicher 34 in 64 Gruppen von 1.024 Blöcken xu Ö Worten unterteilt ist. Bits 20-25 geben die Gruppenadresso, Bits 26«28 ergeben die Stolle eines Wortes innerhalb eines Blocks und dia Bits 10-19 identifi· tieren einen bestimmten Block innerhalb einer Gruppe· Zu dieser Blockangabe dient ein Blockbezeichner BLOCK-ID· Der Pufferspeicher 35 ist ein Hochgeschwindigkeltsspeicher ßit wahlfreiem Zugriff und einer Kapazität von 2.O4S Körten zu 72 Bits« Die tatsächliche Puffer-Zyklusseit ist nlciich cinora Haschinenzyklus und in dieser Zeit können Daten in oinora bestimmten Speicherplatz eingeschrieben oder aus diesen Speicherplatz ausgelesen werden· Die effektive Pufferzugriffszeit ist jedoch wie bereits

Docket PO 968 041 ß

309829/0533

196663.·

oben bestärkt» drei Maschinenzyklen lang» da vor de» tatsächlichen Zugriff erst festgestellt werden nuss» ob sich die gesuchte Inforaation wirklich Im Pufferspeicher befindet· Das Auslesen erfolgt nicht zerstörend. Zur Adressierung

des Speichers 35 sind 11 Bits notwendig. Bits 20-28 der Adresse (Pig· 2) bilden eine Teiladresse eines Speicherwortes zu der noch zwei Bits BI und B2 hinzugefügt worden» die dynamisch erzeugt werden» wenn dor Pufferspeicher ge· braucht wird und den Pufferspeicher in vier Segmente 0-3 von 64 Blocks unterteilen·

Der Speicher 35 ist funktionell unterteilt in 64 Gruppen» gegeben durch die Bits 20-25» zu vier Blocks» gegeben durch die zwei dynamischen Adrossenbita B1 B2, wobei joder Block aus acht Worten besteht und ein Wort definiert wird durch die Bits 26-28· Hs ist deutlich» daß zwischen den Speichern 34 und 35 eine derartige Beziehung besteht» daß /ja bestimmton Gruppen ia Hauptspeicher 34 bestimmte Gruppen in Pufferspeicher 35 entsprechen· Innerhalb einer gegebenen Gruppe kann jeder Block in Hauptspeicher in einen der vier Blöcke ia Pufferspeicher 3S geschrieben werden· In entsprechenden Blöcken nehmen die Worterdie gleiche Stellung οin. Weiter** wird daran erinnert» daß durch die Verzahnung der Hauptspeicheraoduln die entsprechenden Wörter in einem gegebenen Block

Docket PO 968 041 ß

309829/0533 _{BAD O}m_QINAL

in verschiedenen Grundspeicheraoduln BSH gespeichert sind·

Bei der Obortragung werden die Worte/'in den Pufferspeicher 35 serienweise in Blöcken zu acht Kortoη eingeschrieben» Wenn das erste Wort eines Blockes in den Pufferspeicher eingeschrieben wird, wird sein Blockbozaichner auch in einen entsprechenden Wortspeicherplatz i» Datenverteiluags· speicher DD 377 eingeschrieben· Der Dstenvortoilungsspeicher 37 besteht aus vier unabhängigen Speichern mit wahlfreiem Zugriff DD 0 - DD 3, wobei jeder der vier Speicher eino Kapazität aufweist von\64 Worten zu ti Bits/. Die ?.^fort> platze O · 63 werden durch die Grupponadresse (Fig· 2) adressiert, so daß jeder t^or-_ftplatz im Speicher 37 oinora verschiedenen Block im Pufferspeicher 35 entspricht* Der Speicher 37 ist ein Hochgeschwindigkeitsspeicher ait zerstörungsfreier Auslesung· Während eines Speichor· Zugriffes startet die Gruppenadresso eines auszulesenden Wortes das Auslesen von vier Blockbezeichnorn voa Speicher 37, die wit de» Blockbozoichner des auszulesenden Wortes vorglichon werden, um feststellen zu können, ob sich das betreffende Kort im Speicher 3S befindet odor nicht· Zusätzlich zur Speicherung des 10-Bit-Blockboaeichners enthftlt jedes Uort in Datenvorteilungsspeicher 37 oin GUltigk&itsbit V, das gesetzt wird, wenn ein neuor Block·* boaeichnor in den betreffenden Block geschrieben wird· Während einer Einspeicheroperation von einen Kanal aus

Docket PO 968 041 ß 3 0 9 8 2 9/0533

- ίο - 196663^

wird das GUltigkeltsbit des botreffenden Blockbezelch« ners in Speicher 37 zurückgestellt oder unwirksam ge· «acht, wenn sich die betroffende adressierte Information auch in Pufferspeicher 55 befindet, so daß hierauf fol· gende Anforderungen von der Zentraleinheit 31» die sich auf den gleichen Speicherplatz beziehen» Im Falle einer Ein* Speicheroperation zum Hauptspeicher geleitet wurden» oder in Falle einer Abrufen förderung die Ob or tragung eines Blocks

U F

von Worten zum Pufferspeicher auslösen wurden»

Weitere 1st für das Speichers/s ten ein Reihenfolge·» speicher (CA) 38 vorgesehen· Der Speicher 38 1st ein Speicher «it wahlfreien Zugriff und zerstörungsfreier Auslesung» welcher 64 tfortplätze aufweist» die durch die Gruppenadresse adressiert werden. Jeder Wortplatz weist sechs Bits auf· Jedesmal wenn ein Wort von betreffenden Block im Pufferspeicher 35 geholt wird» wird das diese» Block entsprechende Wort Iw Reihenfolgespeicher 38 überschrieben» υ» die Reihenfolge anzugeben» in der die Blöcke 1« Puffer« speicher 35 benutzt werden· Hierzu sind sechs Bits nötig· Biese Bits werden zu Beginn gebraucht» um den Pufferspeicher 35 zu füllen und Hierauf das Auswechseln eines Blockes zu steuern» wenn ein neuer Block zum Pufferspeicher 35 übertragen wird·

Docket PO 968 04t β

309829/0533 wm omm:äl

Wenn eine bestirnte Gruppe in Speicher 35 gefallt wird und ein neuer Block fibertragen wird, dann wird der vier* jüngste Block ersetzt» wie es das betreffende Kort in Speicher 58 angibt»

Die oben beschriebene Unterteilung

dos Pufferspeichers SS wurde so gewählt» daß sieh ein günstiges Kosten/Lsistungsverhältnis ergibt· Hätte dar Pufferspeicher 35 eino größere Block« odor Hartkapazität,so würde soina Bffcktivität nicht in den Maße wachsen, wie dio Kosten wachsen würden· Andererseits würde eine Verminderung dor Kapazität des Pufferspeichers 35 seine Leistungsfähigkeit relativ stark verhindern» ohne ia gleichen Verhältnis die Koston zu senken· Für die gage· bone Größe dos Pufferspeichers 35 ist dio Aufteilung in 64 Gruppen zu vier Blöcken vorteilhaft, da hierdurch die Speicherung von einer verhältnisaässig großen Ansah! von ausoinandcrliegenden Gruppen von Informationen möglich wird boi minimaler Anzahl von Blocliübertraguagen und «trsetzungen. Audi innerhalb einer Gruppe kann die Leistung nicht wesentlich erhöht werden, wenn man mehr als vior Blöcke vorsieht» wobei jedoch die Verminderung dieser Anzahl von vier Blöcken eine Hrhöhung der Ansahl von

Ds.:ket PO £68 041 ß

309829/0533 ^At>

196663

BlockObortragungen ^tark^orhiJhon-würde und die Leistungsfähigkeit beeinträchtigen würde·

Bei Beginn eines Progresses fordert die Zentraleinheit

H ti

Befehle und Daten an» und es werden Wortblock^ in den Pufferspeicher 35 geschrieben· Das Boginnwort jedes übertragenen Blocks wird zu der Zentraleinheit gesendet während die übrigen Worte ia Pufferspeicher 35 während aufeinanderfolgender Maschinenzyklen gespeichert werden· Wenn ein Wort von Pufferspeicher 3S geholt wird, wird das entsprechende Wort im Reihenfolgespeicher aufda·* tiart. Wenn eine Anforderung von der Zentraleinheit zu dor Speichersteuerung gesendet wird, verursacht die tiruppenadresse des adressierten Wortes das Auslesen von vier Worten» die der bestimmten auszulosenden Gruppe entsprechen.aus des Datonverteilungsspeicher 37 und diese vier Worte werden mit dom Blockbezeichner ID des adressierton Wortes verglichen· Hin erfolgreicher Vergleich zeigt an, daß sich das adressierte Wort ia Pufferspeicher 35 befindet und das Vergleichssignal wird dazu benutzt die zwei dynamischen Adressenbits B1 und B2 der Pufferspeichorwortadresse zu erzougen· Die somit ge« bildete Pufforspeichorwortadrosse wird zum Pufferspeicher 35 übertragen· Das geholte Wort wird der Zentraleinheit drei Maschinenzyklen nach lirhalt dos Anforderung? sign als zugeleitet.

Dpcket^O 568 041$

309829/0533

BAD ORIGINAL

Wenn wahrend des Auslesens aus den Betonverteilung»· speicher 37 kein Signal erzeugt wird, das einen erfolgreichen Vergleich anzeigt, wird das Anfordensngs« signal zwischengespeichert und eine ßlockübertraguns« operation ausgelöst« Hierzu finden Zugriffe zuis Haupt· speicher 34 statt und die acht Worterdoβ betreffende» Blocks werden seriell ausgelesen· Es wird daran er« innert, daß während einer solchen Blockübertragung

"n '.ι

die Hauptspeicherzykluszeit 13 Masehinenzyklen be* trägt und daß die Daten am Ende des 10· Zyklus verfügbar worden, d· h. während des ti· Zyklus« Auf diese Weise entsteht eine Verzögerung von 11 Zyklen,bevor die Worte vorn Hauptspeicher 34 zum Pufferspeicher SB ssnd zur Zentraleinheit 31 fibertragen sind· Während dieses Intervalls können andere Anforderungen» welche auf die beschriebene Anforderung folgen, die die ßboriragungsoporation ausgelöst hat, erhalten und ausgeführt werden· Auch können während dieser Zeit zusätzliche Auslese» oder Ein* apoicheranforderungon dem Pufferspeicher zugeführt werden· Sollte oine Ausloseanforderung ein Wort betreffen» welches sich nicht in Pufferspeicher befindet, dann wird hierdueh eine zweite Übertragungsoperation ausgelöst· Wenn diese zweite Anforderung einen Hauptspeichorroodul BSH betrifft, welcher verschieden ist von den in der ersten Anforderung, dann kann dieser Spoichermodul ausgewählt werden, sobald

Docket PO 968 041 ß

309829/0533

Signale zur ersten Gruppe gesendet werden· Auf dieso Art wird «sine Überlappung in der Auswahl der betreffenden Moduln und die übertragung von Daten von anderen Grund» speichcraoduln zum Pufferspeicher 35 und zur Zentraleinheit 31 erreicht.

bereits obon bewerkt, werden Einspeicher· und Auslese* anforderungen, welche von den Kanälen 32 stamnon, suit Hauptspeicher 34 fibertragen· Durch eine Konalauslcscan förderung wird das «dressierte Wort direkt von Haupt·* speicher 34 zum Kanal 32 übertragen· Durch eine Kanal«· oinspeicheranforderung wird der betreffende Block ungültig gedacht» indem das betreffende Giiltigkeitsbit im Patcnvertoilimgsspeicher 37 zurückgestellt wird, wenn der BXpck, der die Adresse enthalten die eingespeichert werden soll in Pufferspeicher 35 enthalten ist*

Der Häuptspeicher ist in eine Anzahl von Gruppen von-tfortblocks unterteilt· Ebenso enthfilt dor Pufferspeicher eine Anzahl von Gruppen von Wortblocks, worin jede Gruppe oiner verschiedenen Gruppe im Hauptspeicher entspricht und worin die Anzahl der Blocks relativ klein ist ire Vergleich zu der Anzahl der Blocks in einer Gruppe in"" Haunt speicher· Die Wort·» blocks in Hauptspeicher können durch einen Blockbczeichner identifiziert werden, tfonn ein Kortblock in den Pufferspeicher _t^laüon~wirdy-wird-««in-Bloclcboaeichtter-in-einen go trennten

Docket PO 9ό3 041 ß

3098 29/0533 . bad original

1986633

-einge sehrieben»

welche den betreffenden Block onthU.lt, dazu fee nutzt wird» diesen getrennten Datenverteilungsspeicher anzusteuern· Bei einer AbrufAnforderung werden aus diesera Spei· eher die Blockboseichner der betreffenden Gruppe ausgelesen und itit der Blockadresse in der Abrufanfordertsng -verglichen·

\
Wenn eine ObereinstisRung angezeigt wird, ist das Kort in Pufferspeicher gespeichert« Wenn keine Obereinstiißuiung ange· zeigt wird» wird das KoVt und der alt des? Wort verbundene Block von Hauptspeicher invden Pufferspeicher übertragen» wobei das erste Wort gleichseitig in die zentrale Verarbeitungsein·

y\

heit Übertragen wird· Bei der übertragung eines Blocks in den

\ Pufferspeicher wird im'Pufferspeicher ein alter Block über schrieben» und zwar'wird derjenige tllock ausgewählt dessen Benutzung zeitlich an weitesten zurückliegt· Äts£ diese Art können eine große Anzahl von Blockgruppen isi Pufferspeicher

gespeichert werden und die Anzahl der Bloclcttbertragungen

n \

klein gehalten werden· Die hierbei benötigton Hinrichtungen

F.r.findung-·

|ür don verzahnten Hauptspeicher und den Pufferspeicher s getrennte und unabhängige Adressensaimie!leitungen vorgesehen. Spcichcranfordorungen werden auf die Pufferadressensatraielleitung^ gegeben· V.'onn die betreffenden Daten nicht ira Puffer· speicher gespeichert sind, wird die Anforderung in eines einer van öbertragungsadressenregistern eingelesen und dieses

Pi 9e«; Ö41 R BAD

*^3829/0B33

Register steuert dann die Blockübertragung· Nach Beginn einer Blockübertraßung werden die Adressen der aufeinanderfolgenden WortOfeines Blocks in aufeinanderfolgenden Maschinenzyklen auf die HauptspeicheradrossensaromeHaltung gegeben. Zu einen späteren Zeitpunkt werden die Daten aus den Hfiuptspeichernoduln in aufeinanderfolgenden Maschinenzyklen auf die Aus· Eangssatr.raclloitung ausgelesen und dem Pufferspeicher zugeführt* Gleichzeitig worden die Adressen,in die die Korterim Puffer* Speicher eingeschrieben werden sollen, auf die Pufferspeicher·» ftdressensammelleitung gegeben· Werden mohr ere Abmfnnforde· rungon empfangen, die eine Blockübertracung erfordern, ktnn die verhältnismäßig lange Zeit, die verstreicht bevor das erste Wort von Hauptspeicher ausgelesen Korden kann, dazu benutzt werden, neue Abruf·* oder Einspeicheranforderungen an den Pufferspeicher zu richten» Aufeinanderfolgende Blocküber·» tragungon erfolgen überlappend: während die s4t der ersten Anforderung verbundenen Grundspeichersioduln betrieben werden, können gleichseitig auch die mit UQt zweiten Anforderung vor·· bundenen Grundspeichoraoduln in aufeinanderfolgenden Mas chi» nenzyklon betrieben werden, bevor noch die Datenübertragung des ersten Blocks beendet ist· Hierdurch wird die Vor* wendung von Maschincnzyklen Böglich, welche sonst verschwendet worden wären. Die Arbeitsgeschwindigkeit der Anordnung kann hierdurch nicht unbeträchtlich erhöht tterdon. Bs soll noch benerkt werden, daß Hinspeicheranforderungcn von der zentralen Verarbeitungeinheit sowohl in Pufferspel·

Docket PO 968 041 β _BAD original

309829/0533

Ί966633

eher als auch in Hauptspeicher durchgoführt werden, wenn sich das adressierte Wort auch in Pufferspeicher befindet. Befindot sich das adressierte Wort nicht im Pufferspeicher, wird nur in den Hauptspeicher eingespeicliert· Eine Abrufanfordorung von der zentralen Verarboitungaeinheit wird nur an den Pufferspeicher gerichtet· Boi übertragung eines Wortes vom Hauptspeicher in den Pufferspeichor werden auch alle anderen zu diesen Block «ehörendon Wortermit übertragen· Kanalanforde· runden werden nur an den Hauptspeicher ncrichtet· Betrifft die Einspeicheroperation von oinera Kanal in den Hauptspeicher ein Kort, welches sich auch im Pufferspeicher befindet, wird die Adressierung dieses Blocks in Pufferspeicher unmöglich gemacht.

Genaue Beschreibung

Wie aus Fig. 4 ersichtlich ist, enthält die Speichersteuerung SCU 30 außer den Datenvertoilungsspoicher 37 und den Reihenfolgespeicher 38 noch eine Reihe von Übertragung*· adressenregisters (TAR) 40, ein» Reihe von Hinspeicher· ftdressenrogister (SAR) 41, eine Reihe von Speicherdatenre-Kister (SDB) 42 und einen Zeitstapel (TS) 43· Diese Einheiten sind an ein Sammelleitungssystem angeschlossen, das

α üockot PO 968 041 O

309829/0533

-18· 196663-

PufiOrspuicheradressensasuaolleitung (ßSAii) 45» eine Hauptspeicheradressensaiaaolleitung (MSAU) 46, eine Hinspoichersaanelleitung (SBI) 47» eine Speicherauslesesawmol· leitung (SJiO) 48 und eine weitere Sammelleitung SL 49 auf· weist.

lis sind drei Obortragungsadressonregister 4U vorgesehen» TAR 1 - TAiI 3» welche einander gleich sind, so daß nur eines in Detail beschrieben zu werden braucht· TAR I ent* hält eine Am aiii von Kippschaltungen» welche nach Fig« S in verschiedene Felder unterteilt sind und Information sowie Stouerbit* wie folgt aufnehmen;

1· KauptspeicJierwortadressenbits 10*28 neigen die

Adresse des abberufenen Wortes an· Diese Bits werden gesetzt» wenn eine Abrufanforderung auf der Sanaelleitung BSAB 45 erscheint und werden überschrieben» wenn oise neue Abrufanfοrderung in das Register TAR 1 aufgonotmen wird«

2· Bits 1-5 des Aufnahaebereiches definieron die

Bestimaungsadresse in der Zentraleinheit, zu der die Daten gesendet werden· Diese Bits worden gesetzt und überschrieben zu der gleichon Zeit wie die Wortadressenbits·

968 041 β _Λικι4Ι

309829/0533 BAD ORIGINAL

5. Die Austauschbits RC 1 und RC 2 seigön das viert jüngst geholte unter den Segmenten im Datenvortel« lungsspeicher 37 an· Diese Bits werden sesetst durch Signale von einen· Austauschcodegenerator 79 und wurden dazu gebraucht, die Wortereiner Blockübertragung in die geeigneten Speicherplätze des Pufferspeichors 55 einzuschreiben·

4. Das "Anhangigbit^M wird mit eine» Vcrnleichssignal*

kombiniert/uia deT Steuerung anzuzeigen, welches Übertragungsadressenrcgistor dio Abrufanfordorung enthält, welche zu eines Speicherzugriff zum Puffer· speicher 35 benutzt wird,

5· Das "Öbertragung-Notwendiffbit" wird gebraucht, ura

anzuzeigen, daß eine Blockübertragußg ¥ora Haupt· speicher 34 zun Pufferspeicher SS fiotwöndig ist» Hs wird von der Steuerung auch dasu gebraucht, um die Öbertragungspriorität zuzuteilen*

6. Das "übertragung findet statt-Bit" zeigt an, daß das Öbertrajjunssadressenregister 1 tätig ist bei der Auswahl des Hauptspoicherteiles der Blockübcrtrasung, Dieses Bit wird zur Sperrung anderer Obertragungsanforderungon gebraucht.

309829/0533

-20- 1966833

7« Bas Gültigkeitsbit zeigt an, daß der Inhalt von Obertragungsadrossenregistor 1 gültig ist und auf die Priorität wartet» Zugriff zum Speichor zu er* halten· Kenn das Cültigkeitsbif ausgeschaltet ist, zeigt dies an, daß das Obertragungsadressenregister 1 lser ist und über die Saaraelleitung BSAB 45 mit einer Zentraleinheit Abrufanfordorung geladen werden kann· Das Gültigkeitsbit wird gesetzt» wenn das Ober* tragungsadressenregistor 1 geladen ist und es wird zurückgestellt bein Brschoinen eines Obere ins tisusungs· signalos und bei» Beenden einer Übertragung·

8« Die Zustandstrigger S 1 bis S 4 zeigen folgende Zustände anj Obortragungsadressonregister 1,"Obertragung in Durchführung und Verbindung zu einem Speicher*

•r

adressenregistor· Obertragungsadressenregistor 1, Übertragung in Durchführung au^aber noch immer nit

iV si

o inc κι Speichadressonrogister verbunden· Obertragungs«·

Ü i hf

adrossonrcgistor 1, Übertragung in Durchführung und nicht verbundon wührond d&v Obörtraguiig» Dot 4· Zustandetrigger schließlich gibt an» daß eine gültige Zantraloinheitiinfordarung zu den übertragimgs· adra s s eure gis tern 1 geaacht \/ir«l und anhängig ist·

Docket PO,968 041 0

309829/0533 SAD

Diese Bits dien©» dem Abiauf von lUnspeieh®?« vnd Abrufoperationen*

9. Di© "Verbindung zu SAR-Bits" LS 1, LS 2 und LS S

zeigen das ßpeieheradressenrenistos· an, ä&ßdie gleiche koiaplctte Adresse, wie ist Obcrtragungsadressenadrossen« register enthält. Meso Bits verhindern a&Q BbQttragungsadressenregister Daten an die Sammelleitung

Λ ',I

BSAB 45 abzugeben bis der Inhalt des verbundenen Speiclieradressenregisters auf die Sammelleitung ΒΒΛμ gebracht wurde.

Die vorgenannten Bits gibt es in jedeai der drei übertragung«· adresßenregister,'Wilhr«»d di© folgenden Steuerbits allen drei

gemeinsam sind·

1, Drei "Vergleiche mit TAR-Bits" 1C2 (die Adresse in

TAR wird mit der in TAR 2 verglichen), 2CS_f 3G1, welche gesetxt werden» wenn es swei Abrufe zuvi selben Block gibt und zeigen an» welche Obertrsgyngsadr©ssen register die Anfordsrungeη enthalten· Diese Bits werden dasu gebraucht, um es der ersten Anforderung zu ermöglichen» den gewünschten Block absurufen· Die streite Anforderung wird swischongospeichert bis die Übertragung beendet ist» wonach die zweit© Anforderung auf die Sanae!leitung BSAB gegeben wird,

Docket PO 968 041 β

3098 2 9/0533

der Ifahrsehsinlichkait» daß dsnn das gewünschte Wort fleh is Pufferspeicher 35 befindet.

Drei Bits 1B2 (TAR 1 wird Vor TAR 2 geladen) 2BS unu 3B1 geben die Reihenfolge an, in welcher di© Ober· trßgungsadrosscuregister geladcm sind und ©möglichem so eine Xlrstor-Bin-ürstor-Aus-Vorrangsboziehung zwischen den Übertragungsadressonregistorn. Moss Bits werden abhängig von den Jiingangstorstcuorung©n der drei Obertra^ungsadressearegistcrpositioncn se· setzt und

Bi& Arbeitsweise des Obert^&gui^sadressonrcgistorstapols 40 . ist wie folgti Wenn ein» Abrufan£orde?a»g auf der Samraolleitung 4S erschoint^<während eines Maschinousyklus*i wird die Anfor· dßrung über öine Torscualtuiig 5t in ein leeres übertragimgi?» üdfossenregistor ©ifi<iespeicliert. Die TAR-Gültig und Anhöngig· Bits werden sti Boginn des nächsten Maschinenzyklus" gesetzt· Ifonc. sich das gowimschte Wort im Pu££orspeicher 35 befindete wird das Gültig-Bit zn Hiul* des Mnschlnonzyklus surückgöstellt _t wodurch festgelegt ist, daäS das

ira nächsten Zyklus gebraucht werdon kann.Uin ο ine andoro Anforderung aufzunohricn· \%onn sich kein erfoigroicher Vor gleich ergibt» wird das Anhüngig-üit-zurückgestellt v;ährond das üültis»Sit ein bleibt und dadurch angibt, daS oino Übertragung verlangt ist» Zur selben Zgit ist das Ötoertragungnot^sndig-Sit auf hin gestellt· h'ann diu Abrufanforderung iii das übertxagungs» ßdreiiscnrogister oingoßeben wird» werdon die Bits 10 · 25 der Docket PO 963 Oii β

,.....-■. 3 0 9829/0533

BAD ORIGINAL

fs

r Anforderung mit den ents^reelssHden Bits iia jsd©|i dar Gbertragfffigs&dressenregisterp$s£tl«m9n vefgliehen,uis fss&sts« stollen, ob die Abrufanfordering sich sisf ä$n gleich©» Block bezieht· Wenn dies der Fall ist, wird «las betreffende Vergleich »it TAR-Bit gesetzt» Auch wird die Mresse des abgerufenen Wortes alt den Adressen der anderen Speicherplätze im Speichor· adresscnregists? 41 verglichen» Ein positiver Vergleich zeigt an, daß eine Speicheranf^derung zur gleichen Adress® aussteht« Hierauf wird erst die Spoicheranforderuag beendet₉ wonach die Abrufanforderung durchgeführt wird» Durch don Vergleich wird das betreffende Verbindungsbit xim Speicheradressenregister gesets-t· Wenn eine Abrufanforderung in das Gbertragungsadressen«· register eingegeben wird, ws?d ά@τ zweite Zyklus gebraucht, in dom das Öbertragungsadressenrogisteif ncxh nt&ts gältig ist, um dio Aufnalunoberoichssdresse auf di© BessiiassiungsaSifQäseRS&famelleitung 49^v-geben_r einen Zyklus bevor die Da ton vom Füfiffarspeicher SS &ü£ die Saniseileitung BBO AB gegeben werden· Während der Obertreping von Wortenblocks verhält sich das öbertrsgungs» adressensfegister, das di© Abrufanfordorung «nthält_e wie eine Adre^senschlange und gibt die Adresse jedes Wortes, das vom Hauptspeicher 34 ausgelesen wird/ auf die Sammelleitung 4ö· Hierzu werden die Bits IO · 25 direkt auf die Sammelleitung MSAB 46 während S aufeinsaderfolgender Maschinenayklen gegeben» Die Bits 26 · 28 v?csrd®n in einora S-Bit-Hauptspeicherzlihler (M CTiI) S2 gegeben. Dieser Zähler hat die Fähigkeit, "ie fc'-rste in ihn gespeichert© S°Bit-Adres3c rasch in ©incsa _iSdi'H3«r-ykir.& su dufchlaufeu» i-«ihr©nd ä@r darauffolgenden

* " ' ^29/0533 SAD

sieben Maschinenzyklen wird die Adresse jeweils ua eins ver· sehrt und liefert somit mit den Bits 10-2S die Wortadressen der restlichen sieben Wörter» Auf gleiche Weise werden die Adressen der Worte, welche von Hauptspeicher 34 ausgelesen wer« den und serienmäßig auf die Sammelleitung SBO 48 gegeben wer*· den seriell über die Torschaltung S3 auf die Sammelleitung BSAB 45 gegeben· Bits· 10 · 25 werden direkt von öbertragungs· adressenregister auf die Sannelleitung BSAB gegeben, während die Bit? %6 · 28 über einen Puffert ahle r (B CTR) 54 läufern. Dieser Zähler arbeitet ähnlich wie der Zähler 52 und gibt aufeinanderfolgende Adressen auf die Sammelleitung BSAB 45, während aufeinanderfolgender Maschinenzyklen» Auf diese Weise werden die abgelesenen Worte in die geänderten Speicherplätze in Pufferspeicher 35 eingeschrieben« In dem Maschinonzyklus der den Maschinenzyklus in den das erste Wort οInes Blockes auf die Sammelleitung SBO 48'vorausgeht, wird die Aufnahme· baroichsadresse innerhalb des Register TAU, das die Übertragung besorgt,über eine Torschaltung 55 auf die Sammelleitung 49 gegeben· Wahrend des nächsten Masch.inensykj.us wird also das erste Wort im Block nicht nur in den Ptifforspeicher SS gelesen^, sondern auch oem angewiesenen Bostimmmigsplats in der Zentralein· heit 31 sugeführt,

Speichoradressenregistor 41 und 42 arbeiten wie folgt« Wonn oine Zentralüinhoit-Speichcranforderung auf die Sammelleitung BSAB gogoben wird, wird die Anforderung Ober eine Torschaltung 57 in ein leeres der Speicheradressenregistor ©Ingalosen. Drei Maschi· nonzyklon spütor werden die Daten, die gespeichert werden sollen,

Docket PO 968 041 β

309829/0533

- ZB -

ebenfalls über Torschaltung©» SB und 59 auf cü® betreffende leitung SD3 gegeben. Vfsirn di@ Oaten ankommen,wisfd s£a Signal zu der Vorrsng3chaltuag gesandt «nd eto Vorrang im näehs&©n &!&sehinen2yk» Ins verlangt« Die Adresse d®s Speicherplatzes, im &e$ eingeschrieben werden soll, vird übe*r die Torschaltuns 60 s,wM aim Ssramellei· tung MSAB 46 gegeben. Auf d@r Sasmelleitung SDB w©yden die Baten drei Maschinenzyklen verzögert and hierauf üb^T «Ei® Torschaltung 62 auf die Saßjaelloitung SBI 47 gsgsiben sies iß d©m 2?stiptepsicher S4 oingsiiehrieboR zu worden· Das Spöleheradresstmregls'gei? ^iI arbeitet SG₁/ daß in dem Zyklus _$ nach dais die Adresse· ©Iei©s Werts s im Hauptspeicher 34 auf di@ SsisR«I.Ieitäirig MSAl 4 β gegeben iTisrde, diese Adri>ss© atacli auf «Sie SeF3i?.iiL2©lf.i2gg BSAB 4S gegeben wird· Ber D&tes?.^3irt©i3,ungspeich@y S? gsltt is Tätig·· kelt^usi f65t35«stoll@£i₉ Φ sich die Speicherst© 11® emeHi lsi Pafferspeicher SS befindete Wssm elies d@r Fall igs,w£^ ©in

welcher sysichroR ¥©irlfe£t alt

Eingeben der Batsn auf die Sastmelleitung SBI 4f wka diese Daten Korden über die Torscheltang 6Z in den- Puffwspoiehsr 35 gegoben«

ifie bereits erwähnt sind di© Speicher BS 3S_# SD S? land CA 38 Hochgeschwindlgkeitsspeicher mit wahlfreiem Zugriff® Bi©s@ Speicher werden über Adr@ssend©codier©r angesteuert und die ausgelesenen Wort© worden in Ausgsngsregistern ßöspeiehort. Bio Auslösung erfolgt störungsfrei und erfolgt,naehdesi άί® Adresssnbits daw Decodierer angeboten wurden* Das Binsehreiben in die Speicher geschieht durch gleichzeitiges Aniagera

Docket PO Ö6ß 041 β

309829/0 5 33 ^8AD original

^mUm 1966833

,**_s fvS'K'ä», und Schreibsis&ale· Bio Speicherxyklusssit.

sowohl für ®tm$n lese« als auch für einen Schroibzyfcliis ist ein

Der Itetenverte.iliingsspeicher 37 enthält ¥lor unabhängig« BDO · BDS, welche alt einem Datenverteilungsausgangsreglsto? (DBOK) 115 verbunden sind» welches für üinen Maschineniykliis die ¥i*3f W©yf© welche aus d©ja Speicher 3Γ ausgelesen wurden slvA, mfriiwmtp bis ein ROskatellsignal R an das Rogister. sufalsgt ¥ir-J* Obey ^Ie Loitusij I!*⁵ werden die Cruppcnsiressenbits tQ * 25 von der Saisnsllef tung BSAB 4-5 -zum Dc-codieirer 117 dos Speichers 3? geführt imc üb^v die I.aitimg 118 vlrd der Block« h&ssichner 15 ιπΐά äi-s Qültigkeitsbits s^ct da» Batensingängen der Ep€ich0i* se führt*

Äxi did Ausgangs le ituagec des Ro gif te? 115 ist ein Verslaichor 65 sftgssslilössssi, welches ύϊϋ· vkr BlocHbeseichndr *nm R HS zuge£'.*-hrt w^rdsn* Ylemx hIä« Adresse auf der SÄßffl* He itungea BSAB 4 S et rs gh β int. «ir d siö mich, in eia BSAB Register (R) 67 gegeben* Vca dieses legister werden die Bits 10 · 10 einem andoron Hingang des Vsrgisichers 6S zugeführt um sit. den entsprechend© η Ausgange sign al on des Resistors E IiS yerglieheii su werden, Wenn ain orfoigiTöicher Vergleich statt» findet, wird ©in Signal voa Ausgang d*s ontsprech«nd.en Teils« ttes Vsrgleiehers 65 zu dorn entsprechenden Eingang Und'Torselialtung AO bis A3 gegeben. Diese

Dockot PO 968 041 ß

30 9'829/0533 SAD ORIGINAL

Und«Schaltungen (66) erhalte» aueh Eingangssignal«_t welche das Gültigkeits&it V der Worte welche aus dem Datenvertelluags·· speicher abgelesen wurden darstellen· Votm ans Güleigkslts· bit EIN geschaltet ist, dann erzeugt die betreffende Tor* schaltung 66 ein Vergleichs signal auf ein©:? bestimmtes der Leitungen 68*

Ober die Leitungen 63 werde» die ?ergleielis§ignale Eis Eingangs« signale einem Adrcssengc.. erator 69 zugeführt» welcher die zwei dynamischen Ädressenblts Bit 1 nssd Bit 2 vrzmigt® die d®n Speicher 35 funktionell in vier Segmente unterteilen« Bit 1 und Bit 2 werden mit den Bits 20 · 28_f welche von der Sammelleitung BSAB R 67 korenan, koabiniert und ergeben damit eine komplette Adresse auf der i&itisfig ft des Wortes, welches im Speicher 35 adressiert wird·

Der Speicher 3S ist ein Hochgeschwindigkeitssp@ich©r sind hat eine» Zykluszeit, die gleich ist eineis Msschinensykius« Eine kcsooparation wird durchgeführte indem di© Adressenbits auf der Loitung 72 dom Decodierer 119 zugeführt werden« Eine Schreibeoperation wird begonnen durch ein Schreibesignal auf der Leitung 7t, Adressenbits s«f den Leitungen 72 und Datenbits auf der Leitung 74· Dies© Datenbits körnen von der SmäRslleitung SBI 47 über die Torschaltung 62 oder von der Sanaa!leitung SBO 4S Über die Torschaltung 75» Das ve® Speicher SS ausgelesen© Wort wird in einoia Ausgimgsrogistör BSR 107 cision Maschinenssyklus gespeichert und dieses Register

i.icL 4 PO 968 041/7 ^ß*Q

3H3829/0S33

wird hierauf durch ein Rückst«11signal R zurückgestellt· Dor Ausgang des Register 107 ist mit de» Eingang des Registers SBOR 73 verbunden und die in diese» Register empfangenen Signale werden hierin für einen Maschinenzyklus gespeichert» wonach das Register durch ein Rückstellsignal R auf O zurückgestellt wird. Ober den Ausgang des Registers SBOR 73 gelangen die Daten auf die Saismelleitung SBO 43«

- Λ

Wie bereits erwähnt.wird der Reihenfolgespeicher CA 38 dazu benutzt» die Reihenfolge des Abrufs von den vier Segaenten des Speichers SS wiederzugeben« Zu diesen Zwecke sind die Ausgangs* leitungen 68 der Torschaltungen 6 £nit den Eingängen eines Codierers 77 verbunden, dessen Ausgänge Datenbits zu« Speicher 38 liefern· Der Codierer liefert 1 und O Datonbits üb die Reihenfolge eines Abrufes 95 wie unten beschrieben anzugeben· Jedesmal wenn ein Vergleichssignal auf einer Leitung 68 er· echoint, während einer Abrufoperation, wird ein Schreibesignal über die Leitung 78 zum Speicher 38 gesandt· Die Gruppenadresse des Wortes, das abgerufen wird, wird über die Leitung 80 zu» Decodierer 120 geführt, wodurch die gewünschten Bits des adressierten Hortes auf geeignete Noise in den Speicher CR 38 eIngoschrieben werden« Da 6 Bits dazu gebraucht werden können, die Reihenfolge eines Zugriffs oder Abrufoperation von vior verschiedenen Binheiten anzugeben, werden die Bits des geänderten Wortes in Speicher CR 38 während joder Abrufoperation gesetzt» wie in der folgenden Tabelle dargestellt ist·

Docket PO 968 041 B 309829/053 3. bad «wwal

Tabello t

Bit Stello

Bit

I 2

! 3

i 4 j
; 5

1A2 1A3 1A4 2A3 2A4 SA4

2At 3A1 4A1 SA2 4A2 4A5

Bocket PO UB ίΗί

In obiger Tabelle bedeutet ζ·Β· der Code 1A4» welcher zu den Bit 3 ;- ^Tt₉ daß das Segment 1 nach dem Segment 4 geholt wurde* Keim eine Abruf an fordo rung auf der Sammelleitung BSAB 45 erscheint und wenn es kein Vergleichsanzeigaslgnal auf den Leitungen 68 gibt» wird die Cruppenadresse vom Register 67 in den Speicher CItA 33 gebracht» wodurch von diesen Speicher die bestimmte Gruppenposition ausgelesen wird, Das ausgelesene Signal wird in Ausgangsregister CAR 121 dos Speichers S3 für einen Zyklus gespeichert» um Eingangssignal« au den ERsetzungs· codegenerator (EC GEN) 79 liefern zu kennen und von den Register werden die Ersetzung« ca debit» RCI und RC2 erhalten und in den öbertragungsr&gister» das die Abrufanförderung enthält, gespeichert· Wie bereits bemerkt» werden die RC Bits dazu gebraucht» um jede Gruppe in Pufferspeicher 35 aufzufüllen und hiernach einen neuen Block in dem Pufferspeicher 35 einzuschreiben, wobei der Block überschrieben wird» der an viertälto« ster» d.h» letzter Stelle steht unter den Blöcken» die in jüngster

Zeit abgerufen und erfolgreich aus ge Io sen worden waren·

Der Hauptspeicher besteht aus 32 Grundnoduln BSHO bis BSM31. Die Adressen auf der Sammelleitung MSAB 46 werden in einen Adressenregister AR82 während eines Maschinonzyklus gespeichert· Ebenso werden die Daten von der Sammelleitung SBZ 47 i» einen Datonreglstor 83 während eines Maschinenzyklus gespeichert» bevor sie in den Hauptspeicher HS34 oingelesen werden· Lese·* und Schreibsignale erscheinen auf der Leitung 64· Jeder Grundspeichcxuodul hat sein eigenes Speicheradrössenregister

Docket PO 96B 04! .3

ν 3QS829/0533

BAD ORIGINAL

1368633

(SAR), «eine olgent Steueraag, Magnetlcer&astiiran» Speicher* datenregister (SSR) und DateaaingaagstorgcUsltts&geza (0X6)·

P Dem Hauptspeicher 34 ist eis« Speieherferteiätingsei&heit ψ

, weleho 32 Datonausgahgstorsch-ji^tu^g-fsi ®0£G fels D0G31 aufweist, wobei jede diese? Torichaltungsa nlz ©inea GrundspoichcrmoduX-Speicherdat^nr^giifer yrnrimpAem ist* Wenn vöhrond eines Losozyklus die Baten in sine& Speicherdatenregister erscheinen, wird die ungehörige Torschaltung BOG durch ein Signal von X Zc its tap el TS 43 durchgeschalt^t, tc^duch 4»^ abgerufene Wort in das Register SBOR 73 eingeschrieben wird·

Der Zoitstapel TS 43 weist einen Registerstapel vsm 11 Registern auf, wobei der Inhalt eines Registers in da& nächstfolgende Register parallel während aufeinanderfolgender Stufen in aufeinanderfolgenden Maschinenzy&len Übertragen wird« Der Zweck des Zoitstapels 43 liegt darin, den Zeit&blmtf des Hauptspeicher 34 mit der Arbeitsweise des Systems r,u sychronisioren und Steuerbits zu verschaffen, von denen einige von der Steuerung dazu gebraucht werden, die goelgnstoE Prioritäten auf BSAB 54 zu erhalten, wenn die Baten vom Hauptspeicher 34 al» Folge einor Obertraguagaoperatioa ankcramcm* Jode Stufe des Registerstapels 43 kenn ©ia© Vielanhl von Bits (86 fei» 9?) speichern, weiche in den 2sitstap©l in dom Zyklus singeschrieben werden, dor auf den Zyklus folgt» während doa ά®τ Hauptspeicher 34 adressiert vurdo. Bit 86r. 1st ein Eiagangs/Ausgangsbit und wird dazu verwendet, dia I/O«Elsh®it©n vorzubareiten, Infor· aationon aufzunehmen« Bit 81 und 88 sind SAR/TAR (S/T)Bits und

Docket PO 968 041 B

309829/0533 ^BA° ⁰^Qi

bilden einen Code welcher das bestiatste SAR oder TAR Register identifiziert. Bit 89 ist ein Speicherbit (S) das eine Speicheroperation anzeigt, wenn es gesetzt wurde und eine Abrufoperation anzeigt, wenn es zurückgestellt wurde« Dieses Bit trugt in Verbindung mit den Bits 87 und 88 das jeweilige Register SAR oder TAR an· Bit 89 ist ein trst-Iiit (F) und bezeichnet das cr3te Kort eines übertragenen Blockes· Mit Hilfe dieses Bits wird der Blockbcseichner des ersten Wortes in den Datonverteilungsspeicher zur geeigneten Zeit eingeschrieben· Bit 91 1st ein Zuletzt-Eit (L) und wird dazu gebraucht» das letzte Kort οines übertragenen Wortes anzuzeigen· Es wird auch dazu gebraucht» das jeweilige Register TAR auszuschalten» das die betreffend· Gbertragungsoperation steuert· Bit 92 ist eia GUltigkeitsblt (V) welches in Verbindung »it den Bits 93 bis 97 dem BOG Decodierer 102 anzeigt» das eine Adresse welch« wfihrend des Zyklus 7 dm Zeltstapels ansteht» decodiert werden soll u» die betreffende Torschaltung DOG durchzuschalten· Don Bits 93 Μηά 97 entsprechen die Adressbits 10 und 25 · 28· Diese Bit bezeichnen den betreffende Grundspeicheraodul. Bits 25 · 28 zeigen der Steuerung an» welches Grundspeicheraodul gerade in Tätigkeit ist· Bits 10 und 25*28 werden auch dazu benützt, während des Zyklus 10 die betreffende DOC-Torechaltung durch2USehalten un damit die ausgelesenen Daten weiter durch· zugeben· Mit der oben beschriebenen Einrichtung werden die Verzögerungen auf ein Minimum beschränkt· Sollt« jedoch dl« Zuleitung zu oinen Grundspeichermodul sehr lang sein» so daft sich durch die Laufzeit auf d*n Kabel wesentliche Verzögerungen Docket PO 968 041 ß~

309829/0B33 BADORfGiNAL

ergeben» kann das DUG-Sigaal von einer früheren Stufe des Zeltstapols» z.B. von dar Stuf» 7 abgenommen werden«

Wenn die Speicherstelle in di& während einer Kaaalsfmieheroperation eIngoschrieben werden soll» sich gerade in Pufferspeicher 35 befindet» wird der betroffende Block» der die Speicherstelle enthält» ungültig genacht» wie bereits früher erwähnt wurde« Zu diesen Zweck ist eine Kippschaltung (INV LTI!) 99 zur Ungültig« machung vorgesehen« Während einer KanalSpeicheroperation wird die Gruppenadresse und das Gültigkeitsbit V auf die Sammelleitung BSAB 45 gebracht und über die Torschaltung 100 auf die Schaltung 99 geschaltet« Zur gleichen Zeit wird mit Hilfe der Gruppenadresse der Datenverteilungsspoicher 37 ausgelesen«

Der Biöckbezeichner ID wird auch in das Register BSAB R 67 gegeben und den Vergleicher 65 zugeführt» so daß ein Vergleichssignal erzeugt wird» wenn sich dio Speicherstelle la Pufferspeicher BS 55 befindet· Als folge dieses Signales» das einen erfolgreiche» Vor» gleich anzeigt» überschreibt die Steuerung das Gültigkeitsbit in der Kippschaltung 99 und stellt os auf ungültig zurück« Hierauf wird ein Vorrangs zyklus genojamon und wenn die Semmel leitung BSAB 45 frei ist» wird In nächsten Zyklus die Gruppenadresse auf die Sarcnu»!leitung 45 gegeben und hierdurch der Reihenfolgespeicher OD 37 betitigt und zum gegebenen Zeitpunkt wird das Ungültigkeitsbit in die betroffende Stolle des Speichers 37 oingelesen» womit der betreffend» Block au.igeschaltet wird·

Docket PO 96a 041

309823/0533 —·*««*£.

Di« Vat-----iisiiauerung in der Speichersteuerung SCU SO arbeitet wie folgt· Der Zugriff zum Speicher wird eingeleitet indem auf dia Sammelleitungen MSAB oder JJSAB die geeignete Information gebracht wird· Da zu einen gegebenen Zeitpunkt «ehr als eine dieser Operationen anhängig sein kann, wird oine Vorrangsentscheidung während jedes Zyklus genacht und bestimmt» welche Operation die Kontrolle über die Sairjsßlleitünnsn während da* darauffolgenden Zyklus haben soll. Ober die PrioritStslogik werden Steuerungen eingestellt, welche ist folgenden AusgangstorschaXtungem genannt werden sollen und in dan Zeichnungen als Torschaltungan 1OS *· 1OS dargestellt sind« Diese Stouerkippschaltungen bringen Adressen und. daait verbundene Steuarbits auf die Sänne He i tun ge» MSAB und BSAB* Die Priori ta ts Ordnung ist wie folgt!

1« Kanalanforderung zum Hauptspeicher«

2» TAR«An£ordertzng xust Hauptspeicher·

3· SAR»Anforderung zum Hauptspeicher·

4· Zentraleinheits»Anforderungen·

Anforderungen der Zentraleinheit haben also die niederste Priorität. Die Priorität über die Saraiae!leitung MSAB 46 wird gesteuert durch die obige Prioritfitsordnung und die Verfügbarkeit des verlangten Grundspeichormoduls. Ober die Prioritätssteuerung wird auch gewährleistet, daß eine Anforderung» welche gerade dio Priorität übür die Sannselloitung MSAn erhalten aoll^ auch Priorität auf d?w Sammelleitung BSAB zur selben Zeit edör nach Docket PO 968 041 B

309829/0533

3S^{1 m} " 19B6633

einer festen Anzahl von Zyklen später erhalt, j· nach Art der Anforderung· Die Priorität Obey die Sänne1leitung BSAS 4S wird allein bestimnit durch dio obige Prioritätsordnung und die Verfügbarkeit des betreffenden BSAB Zeitisas^vslls® Bei· spielsweise sei angenommen, daß der Inhalt -aines Registers SAR₉ welcher auf die Sammelleitung BSAB 46 gebracht ^i rd, die Verfügbarkeit dor Sammelleitung BSAB in einen Zeitintervall zwei Zyklen spfltor verlangt· Eine TAR-Blockübertragungsanfordorung welche sich auf der Sammelleitung MSAB 46 befindet» vorlangt ein BSAB-Zoitintervall 10 Zyklen später· Um Konflikte auf den Adressensamelleltungen zu vermeiden, löst die Vorrangssteuerung auch Konflikte» welche die SBO und BSAB Ungültigkeitskipp· schaltungen betreffen» die sich aus gewissen Anforderungen er· geben können. Die Steuerung erzeugt auch Torsehaltungssignale C sun Offnen der Tore G und Rückstellsignale K tun rückstellen der verschiedenen Register·

Abrufanfordorung der Zentraleinheit Beispiel Ii

Zwei aufeinanderfolgende AbrufAnforderungen vom Pufferspeichor· Ein Zoltdlagraom dieser Operation ist in Fig· 6 gezeigt· Zu Beginn des Maschinenzyklus 1 wird die Abrufanforderung der Zentraleinheit über die Torschaltung 103 auf die Sammelleitung BSAB 4S gegeben· Die Information wird in das BSAB-Register 67 gegeben und auf diese Weise die Maschinensyklen 1 und 2 Überlappt· Wenn die Gruppenadresse auf der Samselleitung 45 er·

Docfcat VQ 968 041.5

309829/0533

scheint tritt der Speicher 37 in Tätigkeit und die Blockbezeichner ID werden von Datenverteilungsspeicher DD 37 gegen Ende dos Maschinenzyklus t ausgelesen» wahrend des Mascbinenzyklus 2 wird ein Vergleichssignal Ober die Torschaltung 6 Jerxielt. Dieses Vergleichesignal wird dazu benutzt» von Adressengenerator 69 2 dynamische Bits B1 und B2 zu erhalten» die Mit den Bits 20 - 28 von Register R 6 {kombiniert werden und die Adresse für den

I Pufferspeicher 35 binden· Zu Beginn U9B Zyklus 2 tritt der

■? Pufferspeicher 35 in Tätigkeit und Daten werden von diese» Speicher in das Register BSR 107 vor de» Ende des zweiten Zyklus ausgelesen· Während des dritten Maschinenzyklus werden Daten vom Pufferspeicherregister 107 in das Register SBO R 73 gelesen und darin behalten» un don Zwischenraum zwischen d»n Zyklen 3 und 4 Überbrücken. Die Daten werden in den betreffenden Bestiianungsberelch zu Beginn des Zyklus 4 eingeschrieben« Als Polge des Oberoinstisanungssignals tritt d^r Speicher CA 38 zu Beginn des Zyklus 2 in Tätigkeit un die Bits» die die Reihenfolge des Abrufes wiedergeben aufzudatleren· Wenn die Abrufanforderung auf die Sammelleitung 45 gegeben wird» läuft sie weiter in eines der Cbertragungsadressenreglster TAR z.B. in das Register TAR I und dieses Register bleibt für ungefähr 2 Zyklen belegt· Während des zweiten Zyklus wird die Adresse des Bestinnungsbereiches Qber dl ο Torschaltung 55 auf .die Bestlnnungsbereichssaomellei»» tung 49 gegeben, ua den Bostinnungsbereich anzuzeigen» daS die Da to η in folgenden Zyklus eintreffen werden« Wenn die zweite Abrufanforderung auf die Sannelleitung BSAB 35 in Maschinenzyklus 2 gebracht wird» wie durch die gestrichelte Linie dargestellt

Docket PO 968 041 B _309829/0533

BAD ORiQiNAL

ist» wird die gleiche Operation wie vorher beschrieben, durchgeführt» jedoch usi einen Maschinenzyklus verschoben» via durch die gestrichelte Linien in Fig. δ dargestellt ist. Bis Abruf· anforderung 2 wird such in ein von TAU 1 verschiedenes Register TAR eingelesen» zun Beispiel in das Register TAiI 2*

Beispiel 2t

Dieses Beispiel illustriert die überlappende Art und Weise von Blockübertragungen, Aus Fig, 4 und 7 ist ersichtlich» daß von der Zentraleinheit Abrufanforderungen PI» VZ und FS auf die Sammelleitung BSAB 45 während άύτ fteschinensyklen 1_d 2 und 8 Bogeben worden, wovon die zwei ersten Anforderungen FI und F2 Block Übertragungen vorlangen» viährend sich die dritte Anforderung auf ein Kort bezieht, das sich bereits im Puffer«

speicher befindet« Ft bezieht sich auf Wort 1 (im Grundspeichermodul 5) und Anforderung F2 bezieht sich auf das Wort 15(ist Grundspeichermodul 13). Wenn die Anforderung F1 auf dor Sane»l· leitung BSAB 45 erscheint und der Datonverteilungsspcicher DD 37 in Tätigkeit tritt, wird kein überoinstiminungssignal erzeugt, well sich das ab "erufene Wort nicht in Pufferspeicher 55 befindet.

Das Nichtübereinstinaungssignai von den Torschaltungen setzt den Speicher CA 30 in Tätigkeit und dieser erzeugt den Ersetzungscode RC, welcher im das betreffende Register TAR eingeschrieben wird« Im vorliegenden Falle wird angenommen, daß die Register TAIl 40 ursprünglich leer waren, so daß die Anforderung F3'in das Register TAR 1 eingeschrieben wird·

Βλ rs Docket PO 968 041 ß

309829/0B33

Auch der Code RC wird also in das Re gis to? TAR 1 eingeschrieben· Wenn di-s RegA*ter TAR !gültig wird und damit anzeigt» dafl

übertragung notwendig ist» werden goeignoto Signale zu Steuerung gesandt· Xn vorliegenden PsIIo wird tun leichteren Verständnis der Erfindung angenommen» $U& !«eine Prioritatskon· flikte auftreten* Der Zyklus 3 ist söait oin Priorität«zyklus

in den bestirnt wird, daß die Anforderung in CAR I ausgeführt wird. In Zyklus 4 wird die Abrufanforderwag für das Wort S also auf die SanssöIleitung MSAB 46 gebracht« Me- Abrufsignale für die übrigem Worte des Blockes worden aiseh auf die Sassiellöitung HSAB 46 in dan ubrigon ? Zyklen gebrüht. Es wird in Erinnerung gebracht, daä nach dom Absendan eias>r Abrut'anfordorung an den Hauptspeieber MS 34 die Daten auf der Sammelleitung SBO 48 in «Um 10» Zyklus erscheinen, nachdem di® Abrufenförderung de» betrof£endftu Grundspoichensödul uu?*führt worden war· Das Wort B erscheint also auf der Sanma!leitung SBO 43 während des Haeshinenzyklus 14· Ba das erste Wort jedes Blockes auch direkt su der £e?itraloinhelt gesandt wird, wird das erste Wortbit in Zeitstapel TS 43 dcsu beimtit* die Aufnahjieberaichs· adresse für dieses Wort vom ObertrapmgaatdresseEregiiiter I auf die SauneHeltung 49 su bringen, und gwar in den Zyklus, der den Zyklus vorausgeht» in den das Wort 5 auf der Snraiselleitung SBO 48 erscheint· 01· Bits in Speicher TS 43 zeigen nun der Prioritätsstouorung an, daß nlt Beginn des 13· Zyklus die Saoreolleltung BSAB gebraucht worden wird» uia Daten von Haupt· speicher zub Pufferspeicher tu übertragen· 2m 13· Zyklus wird also die Speicher· oder Abrufanforderung für das Kort S auf Docket PO 968 041 E

.^,V- 3 09829/05 3 3 _BAD ORIGINAL

1366633

die Same lloi tun £ BSAB 45 gebracht· Ds das Wort das ©rste Wort einer Blocfcfibortragung ist. tritt der Betonverteilung»·* speicher DD 37 in Tätigkeit und der isiockbeieichaer i©s Portes S vird in den entsprechenden Teil d®« Speichers DD 37 in Obere ins ti m»ung mit des* Ersetzungscode eingeschrieben· Dor Ersetzungscode RC wird rom Obertragun^sadressenregister ? zu* Adressengenerator 7_N9 gebracht und liefert dio beiden Bits BI, B2 zur Adressierung des Pufferspeichers SS. Der Speicher CA 38 tritt in Tätigkeit ura die Abrufanforderung aufzudatieren» Ia Zyklus !4 werden an den Pufferspeicher 35 ein Schreibsignal, die Adressenbits und die Bits des Wortes 5 von der Sammelleitung SBO 4 ε angelegt und hierdurch das Wort 5 in die gewünschte Speicherstelle eingeschrieben. In gleicher tfeise werden die Worte ψ trnd 0*4 in den Pufferspeicher 35 in «ufeinanderfolgenden Maschinonsyklen eingeschrieben» Da diese Körte nur ira Pufferspeicher 35 gespeichert werden, wird der Speicher CA 58 nicht aufdatiert· Nachdem die Adresse des letzten Wortes auf die Samuel· leitung BSAB 45 gerben _wor^_{en v&Tf} wird das Register TAR t zurückgestellt.

Die Arbeitswelse der Anforderung 2 folgt der Anforderung t, wobei jedoch die Tätigkeit der Speicher DD37 und CA 38 einen Zyklus verzögert erfolgt· Nachdem alle Abrufanforderungon der übertragung des ersten Blockes auf die Sannelleitung MSAB 46 gegeben worden waren, werden hierauf die Anforderungen der zweiten Gbertrapung auf die Sammelleitung nit Besinn des

12. Zyklus gegeben· Di© Vorte der svelte» Anforderung erscheinen

Docket PO 96S 041 B

308829/0633 **<> °m_INAL

19BS633

auf dor Saissielloitung SBO 48, anschließend an die Zyklen ^v der ersten Anfordorimc und diese Worte worden in den Speicher 35 auf ähnliche Weise eingeschrieben, wie oben erwähnt· Wenn das Wort 13» d»h« das erste Wort der zweiten Blocktiber· tragung auf der Saianelleitung BSAB 45 erscheint, tritt der Speicher DD 37 in Tätigkeit und die Block4dresse'wird eingeschrieben»

rf Im Zusammenhang siit άοτ dritten Anforderung P3 ist aus Pig· ersichtlich» daft ein Zeitintervall besteht »wischen den Ma* schinenzyklon 2 und 13, während dessen die Sanno!leitung BSAB 45 nicht benutzt wird« Kenn also die Anforderung F3 in 8· Zyklus βrschoint, wird sie in das leere Rogister TAR S (nicht in Fig· 7 gezeigt) gebracht werden· Zur selben Zeit tritt der Speicher DD 37 in Tätigkeit« In vorliegenden Boispiol wird angenorwon, daß sich das betreffende Wort in Pufferspeicher BS 35 befindet* Durch das Gberoinstismnmgsslgnal wird deiaentsprechend der Speicher CA 33 aufdatiert was oine erfolgreiche Abrufoperation anzeigt, und zur selben Zelt tritt der Speicher 35 in Funktion« Die Aufnaheebereichsadrosse, wird vom Register TAR 3 auf dio Saum©1leitung 4D während dos 9· Zyklus gebracht und die Daton worden zu den entsprechenden Aufnahnobcroichon gebracht, worm sie 1» 10· Zyklus auf der Sasffiielloitunß SDO 48 erscheinen.

Es wird bemerkt (Fig. 7), daß das letzt Wort 4 der ersten Wortübertragung in den Speicher 35 in Zyklus 21 βIngosehri·-

Docket PO 968 041 β

309829/0533 bad owginal

ben wird, wahrend dos letzte Wort 12 der zweiten Blockübertragung in den Pufferspeicher während des Zyklus 29 eingeschrieben wird· Auf diese Weise ist klargemacht, wie vorteilhaft die überlappende BlockUbertragungseperation ist» da auf diese Weise viele Maschinenzyklen gespart werden ie Falle mehr als eine Blockübertragun«? gewünscht wird· Hs darf jedoch nicht vergessen werden, daß 29 Zyklen für die Obertragun* zweier Blocks eine ninimale Anzahl darstellen und nur erzielt wurden, weil erstens keine Anforderungen höherer Priorität eingeschoben wurden welche die Blocktibertragung verzögert hätten und zweitens günstige Auswahlverhältnisse für die Grundspeicherraoduln de* ersten und des zweiten Blockes bestanden· Sollte der zweite Block Grundspeicheraoduln BSM betreffen» die sich auch innerhalb d&s ersten Blocks befinden» dann würde eine Verzögerung entstehen beim Geben der Anforderungen auf die Sammelleitung MSAB 46, als Folge der Nichtverfüßbarkelt eines Grundspeicher· moduls. Der ungünstigste Fall tritt auf, wenn sich das erste Kort des zweiten Blockes sich im selben Grundspeichormodul befindet vie das letzt Wort des ersten Blockes· In diesem Fall muß die Qbortragung des zweiten Blockes solang® verzögert werden, bis dor entsprechende Grundspeichermodul nicht länger bolegt ist·

Andere Abrufnnforderunnen der Zentraleinheit

Wie bereits bewirkt, wird bei Erscheinen einer Abrufonförderung auf der Sasmolleitung BSAH 45 dl® Ad?9ssa des abzuberufenden Docket PO 968 041B

309829/0533

Vortes ait alien Adressen in den Registern SAR verglichen« In so einen Falle wird die Abruf anfordert^ solange verzögert» bis <Uö iiinspeicheroperation beendet ist* Diese Verzögerung wird dadurch realisiert« oder zumindest zum Teil, indors das geeignete "Verbindung zu SAR¹* Bit des betreffenden Registers TAR gesetzt wird· Nach Beendigung der Einspeicheroperation wird dieses Bit zurückgestellt und die Abrufanforderung in dem Register TAR kann nun wieder Beachtung finden₍

Bine weitere Art von Abrufen förderung tritt auf, wenn eine zweite Abrufanfordarung vorliegt für ein Wort das dl« gleiche Blockadress« hat als die eines Blockes der der Gegenstand «liner vorhergehenden Abbauförderung war und zu diolen Zeltpunkt vom Hauptspeicher sun Pufferspeicher übertragen wird» Zn diese» Hall wird die zweite Anforderung alt der ersten Anforderung dadurch verbunden, daß das entsprechende Bit "Vergleiche »It TAR'* gesetzt wird« Nach Beendigung 4er aiockübertragung wird die zweite Anforderung auf die Sastaelleitung BSAB gegeben« Das Wort der zweiten Anfor» derung wird sich 1» Pufferspeicher befinden* ausgenommen im Falle einer dazwischenkommenden I/O-Speicheroperation* welche don betreffenden Bleck ungültig «acht*

Wie bereits mehrfach erwähnt, bezieht sich die vorliegende Erfindung auf die Gesamtspeicherorganisation und auf Vielfach· blockübertragungen_t die beide oben bereits in Detail beschrie· ben wurden» Bor Hauptvorteil eines Pufferspeichers liegt in der Reduzierung der effektiven Speicherzugriffszeit während ^p^iche^pperationen der oben beschrieben Art und drher werden

Docket PO O₆₈ 04t B 3 _{0 9 8 2 9} / _{0 5} 3 3 BAD ORIGINAL

ia nachfolgenden die Zentralaiiiheitsspeichey-'p dl© ltsinelspeiche? und die Abrufanforderungen nur im allgemeinen beschr&öbes werden·

Zentralolnhoitspeicheranforderifflg

Eine Einspeicher-Anforderung der Zentraleinheit wird feuf die Saraelleitung BSAB 45 gebracht und in ein leeras Register SAR eingelosen· Drei Zyklen später erscheinen die entsprechenden Daten und werden in das »it den betreffenden SAR Register verbundene Register SOB gegeben· Die Speichersteuerung SCH verlangt einen Vorrangszyklus und wenn keine höhere Priorität vorliegt» wird der Inhalt des SAR-Roglsters auf die Saiaiselleitung MSAB 46 gebracht und ein Speichersyklus des entsprechenden Grund· speicheraoduls la Hauptspeicher HS 34 begonnen· Brei Zyklen später werden die Daten vom Entfereregister SDB über die Torschaltung 62 auf die Satana lie itung SBI 47 und in des Daten·· register 83 gebracht· Zwei Zyklen nachdea die Anforderung auf

die Saamellaitung MSAB 43 gebracht worden war» wird die Aufforderung auch auf die Sammelleitung BSAB 44 gegeben und die Gruppenadresse setzt den Speicher DD37 in Tätigkeit, ura zu bestimmen, ob die Speicherstelle auch int Pufferspeicher 35 enthalten ist. Wenn dies der Fall ist_t wird ein Vergleichs·· signal erzeugt und der Speicher BS 35 wird in Tätigkeit ge· setzt« so daß die Daten, wenn sie auf der Sammelleitung 47 er· scheinen über die Torschaltung 62 in den Pufferspeicher 35 gegeben werden, ua darin eingeschrieben zu werden· Venn sich die Speicherstelle nicht in Speicher 35 befindet» wird kein

Docket PO 968 041 B ^B*D

309829/0533

Vergleichssignal erzeugt und der Speicher BS 35 tritt nicht in Tätigkeit.

Kanalanforderungen werden in einen Kanalanforderungeregister (CRR) 100 gespeichert. Eine Kanalabrufenförderung» die Priorität erhalten hat» gelangt über die Torschaltung 105 auf die Samnel* leitung MSAB 46 und die Daten werden» wenn si« auf der Samtel· leitung SBO 48 erscheinen» in ein Kanalpufferausregister (CBO ItI) gebracht um zum Kanal Übertragen zu werden· Kanalspeicher*· anforderungen» die sich auf der Sannelleitung HSAB 46 befinden» werden auch Übor die Torschaltung 104 auf die Samelleltung BSAB 45 gebracht und betätigen die Steuerkippschaltung 99» wie bereits früher beschrieben worden war* Die zu der Anforderung gehörigen Daten werden vom Kanal in ein Kanalpuffereingangsregl·· stor (CBX) 110 gebracht. Drei Zyklen nachdea die Speicheranforde·» rung auf die Sammelleitung MSAB 46 gebracht worden war» werden die Daten von Register CBI 110 auf die Saarao!leitung SBX 47 gebracht um in den Hauptspeicher 34 auf ähnliche Veise wie bereits früher beschrieben eingeschrieben zu werden·

insofern vorteilhaft 1st» als die beschriebene Pufferspeicher-Organisation eine große Anzahl von Datenblocks"Dewältigt» wobei die Anzahl von Blockübortragungon möglichst klein gehalten wird und andererseits ein Assoziativspeicher zur Angabe der Zuordnung der Speichereintragungen eingespart werden kann· Bin derartiger Asäoeiativspolchcr aüßte reTa^ivßrott und dementsprechend-teuor

Docket PO 968 041 β

309829/0S33

Claims (6)

1. PATENTANSPRÜCHE

   . Datenverarbeitungsanlage mit einem langsamen Hauptspeicher

   großer Kapazität und einem schnellen Pufferspeicher kleiner Kapazität zur Speicherung von Blöcken von Datenwörtern, mit Einrichtungen zum Übertragen von gewünschten Datenblöcken vom Hauptspeicher in den Pufferspeicher, dadurch gekennzeichnet,

   daß voneinander unabhängig funktionierende Speicher Sammelleitungen (45, 46, 47, 48, 49) vorgesehen sind,

   daß der Hauptspeicher in eine Anzahl voneinander unabhängig funktionierender Grundspeichermoduln (BSM) unterteilt ist, wobei die einzelnen Wörter eines Blocks in verschiedenen Moduln gespeichert sind,

   daß ein mit der Pufferspeicher-Adressensammelleitung (45) verbundener Adressenregister stapel (40) zum Speichern und Steuern von Speicheranforderungen vorgesehen ist, von dem für die aufeinanderfolgenden Wörter eines Blocks die Hauptspeicheradressen auf eine Hauptspeicher-Adressensammelleitung (46) und Pufferspeicher-Adressen auf eine Pufferspeicher-Adressensammelleitung (45) gegeben werden können,

   daß ein Zeitregister stapel (43) zum Speichern von Anforderungsiäiformationen zur Steuerung des zeitlichen Ablaufs der Datenübertragung und insbesondere der Datenausgangstore (DOG) des Hauptspeichers vorgesehen ist,

   derart daß, während die mit der ersten Anforderung verbundenen

   PO 968 041 B

   BAD ORIGINAL

   309829/0533

   Grundspeichermoduln betrieben werden, gleichzeitig auch die mit der zweiten Anforderung verbundenen zweiten, von den ersten verschiedenen Grundspeichermoduln betrieben werden.
2. 2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß in jedem Register (TAR) des Stapels (40) die folgenden Daten gespeichert werden:

   a) Hauptspeicherwortadresse

   b) Austauschbits (RCl und RC2) zur Anzeige der Speicher stelle im Pufferspeichers welche zur Aufnahme des Blocks freigemacht werden soll,

   c) Bits zur Anzeige, daß eine Übertragung notwendig ist und stattfindet,

   d) ein Gültigkeitsbit zur Anzeige darüber, ob das Register frei oder belegt ist,

   e) Bits zur Steuerung der Datenübertragung und der Funktionsreihenfolge der Register.
3. 3. Datenverarbeitungsanlage nach Anspruch 2, dadurch gekennzeichnet, daß bei jeder Datenanforderung zum Pufferspeicher ein Register (TAR) des Adressenregisterstapels (40) geladen wird, und daß das Gültig-Bit in dem Register zurückgestellt wird, wenn die Anforderung vom Pufferspeicher bedient werden kann.
4. 4. Datenverarbeitungsanlage nach Anspruch 3, gekennzeichnet durch einen ersten Zähler (54), welcher vom Adressenregisterstapel

   (40) fortgeschaltet wird und die aufeinanderfolgenden Pufferspeicheradressen auf die Pufferspeicher-Adressensammelleitung (45) gibt, und durch einen zweiten Zähler (52), welcher vom Adressen-

   PO 968 041 3

   309829/0B33 BAD original

   register stapel (40) fortgeschaltet wird und die aufeinanderfolgenden Hauptspeicheradressen auf die Hauptspeicher-Adressen-Bammelleitung (46) gibt.
5. 5. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet» daß der Zeitregisterstapel (43) als Verschieberegisterstapel ausgeführt ist und sein Inhalt bei jedem Maschinenzyklus weiter verschoben wird.

   if
6. 6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß im Zeitregister stapel (43) die Adresse des gerade betriebenen Grundspeichermoduls (BSM) enthalten ist, daß diese Adresse zum geeigneten Zeitpunkt einem Decodierer (102) zugeführt wird, welcher die Datenausgangstore (DOG) des Hauptspeichers steuert, und daß durch diese gespeicherte Adresseninformation zugleich verhindert wird, daß von anderen Speicheranforderungen versucht wird, den gleichen Grundspeichermodul zu betreiben.

   PO 968 041 B

   309829/0533 baö ORIGiNAL

   Mi

   Leerseite