DE1805992C3 - Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen, die als Anfangsfolgen auf jeweils N— 1 Zwischenspeicher verteilt und danach jeweils im N-ten Zwischenspeicher zu einer Mischfolge erster Ordnung zusammengeführt werden, welche ihrerseits mit anderen in gleicher Weise gebildeten Mischfolgen zu einer Mischfolge nächsthöherer Ordnung zusammengeführt werden, bis alle Anfangsfolgen und Mischfolgen zu einer Mischfolge höchster Ordnung verarbeitt i sind, mit Zähleinrichtungen zur Adressierung der Zwischenspeicher bei der Verteilung von Anfangsfolgen und der Bildung von Mischfolgen.

Bei der Verarbeitung von Daten in einer Datenverarbeitungsanlage »erden diese nach der Entnahme aus einer Datenbank oder einer Datei in der Regel in einer Reihe von Sortier- und Mischoperationen für den Rechner der Anlage vorbereitet. An einer derartigen internen Sortier- oder Mischoperation sind im wesentlichen die Steuereinrichtung, der Rechner und der Hauptspeicher der Datenverarbeitungsanlage beteiligt. Da die Länge der hierbei erzeugten, sortierten Datenfolgen vom Fassungsvermögen des Hauptspeichers abhängt, ist es bei großen, zu verarbeitenden Datenmengen erforderlich, einen oder mehrere externe Speicher zu dieser Sortieroperation heranzuziehen. Zwar wird die Kapazität der Hauptspeicher der Datenverarbeitungsanlage ständig vergrößert, doch ist festzustellen, daß demgegenüber das Wachstum der zu verarbeitenden Datenmengen viel schneller voranschreitet. Beim Sortieren von Daten in einer Daterverarbeitungsanlage kommt deshalb der Verwendung von externen Zwischenspeichern eine wachsende Bedeutung zu. Es ist jedoch zu berücksichtigen, daß infolge der Schnelligkeit der Rechner interne Sortier- und Mischoperationen praktisch immer rascher durchgeführt werden können als externe Sortier- und Mischoperationen, die Gebrauch von den langsameren, gewöhnlich als Eingabe/Ausgabe-Geräte ausgebildeten Zwischenspeichern machen. Es ist daher notwendig, Vorkehrungen zu treffen, damit der Rechner möglichst wenig durch zeitraubende externe Mischoperationen blockiert wird. Die Durchführung externer Mischoperationen ist ferner nur dann von Interesse, wenn dabei eine große Leistungsfähigkeit erreicht wird, d. h. wenn es gelingt, eine vorgegebene Anzahl von Daten-Folgen in möglichst wenig Schaltschritten durch Sortieren und Mischen zu ordnen.

Sortierverfahren, die nach dem Prinzip des Sortierens und Mischens von Teilfolgen mit Hilfe von externen Speichern arbeiten, sind als »Symmetrisches Sortieren«, »Kaskaden-Sortieren«, »Polyphasen Sortieren« und »Oszillierendes Sortieren« bekannt. Beispiele für die Beschreibung dieser bekannten Verfahren sind folgende Literaturstellen: US-Patente 29 13 171 und 29 74 305 für das Symmetrische Sortierverfahren, »Read-Backward Polyphase Sorting« von R. L Gilstad, in Communications of the ACM, Mai 1963, Seiten 220-223, »Oscillating Sort — A New Sort Merging Technique«, von S. Sobel im Journal of the ACM, JuIi 1962, Seiten 372 — 374, und »A Comparison Between the Polyphase and Oscillating Sort Techniques« von G. S. Toth und M. A. Goetz, in Communications of the ACM Mai 1963, Seiten 223-225.

Bei diesen bekannten Verfahren werden aus den ungeordnet eingegebenen Daten zunächst Teilfolgen gebildet, die in der Anlage sortiert und als Anfangsfolgen einzeln auf (N-1) Speicher von vorhandenen N externen Speichern verteilt werden. Danach werden die (N-1) Anfangsfolgen zu einer sortierten Mischfolge im /V-ten, bis dahin noch freien Speicher vereinigt. Dieser Vorgang wiederholt sich nun unter schrittweiser Fortschaltung der Speicheradressierung (N- l)mal bis in (N-1) Speichern eine Mischfolge erster Ordnung enthalten ist Diese Mischfolgen werden anschließend als Mischfolge zweiter Ordnung im N-ten Speicher zusammengefaßt Nun werden aus weiteren, ungeordne-Hi ten Teilfolgen neue Anfangsfolgen gebildet und in (N-1) Speicher übertragen, und das beschriebene Verfahren wiederholt sich, bis wiederum in (N-1) Speichern Mischfolgen der zweiten Ordnung vorhanden sind. Diese werden anschließend in analoger Weise zu Mischfolgen dritter Ordnung zusammengefaßt, und die Sortierung wird so lange fortgesetzt, bis mit einer Mischfolge n-ter Ordnung die gewünschte sortierte Datenfolge erreicht ist.

Aufgabe der Erfindung ist es, eine Einrichtung anzugeben, durch welche die Anzahl der Mischdurchläufe verringert und ein schnelleres Sortieren erzielt wird. Die Merkmale zur Lösung dieser Aufgabe sind im Anspruch 1 gekennzeichnet. Die Unteransprüche geben vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung an.

Die erfindungsgemäße Einrichtung hat den Vorteil, daß an der. einzelnen Mischdurchläufen jeweils (N-\) Zwischenspeicher beteiligt sind, so daß bei jedem Durchlauf eine maximale Anzahl von Anfangsfolgen oder Mischfolgen verarbeitet werden. Ein Mischdurchlauf findet statt, wenn immer dies möglich ist. Dies bedeutet, daß kürzere Folgen zuerst gemischt werden und daß das Mischen von längeren Folgen verschoben wird, bis es unbedingt notwendig wird. Auf diese Weise wird die Länge der Mischdurchläufe im Durchschnitt kurz gehalten.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand von Zeichnungen erläutert. Es zeigt

F i g. 1 in schematischer Darstellung eine Datenverarbeitungsanlage mit einem Hauptspeicher, mehreren externen Speichern und einem Rechner, der eine Einrichtung zur Adressierung von Zwischenspeichern zur Sortierung von Datenfolgen enthält,

F i g. 2 eine Schaltung eines Teils der Einrichtung zur Steuerung der Adressierung der Zwischenspeicher,

Fig.3A, B eine Schaltung zur Erzeugung der Zwischenspeicheradressen,

F i g. 4 eine Schaltung zur Steuerung der verschiedenen Betriebsphasen der dargestellten Einrichtung,
so Fig.5 eine Schaltung zur Steuerung der Verzweigung in die ß- und die y-Phase,

Fig.6 eine Prüfschaltung als Teil der Einrichtung nach den F i g. 2 bis 5,

Fig. 7 eine Schaltung zur Überwachung der Anzahl der verarbeiteten Anfangsfolgen,

F i g. 8 eine Schaltung, welche die Verbindung von der dargestellten Einrichtung zur Datenverarbeitungsanlage sicherstellt, und

Fig.9 einen weiteren Schaltungsteil zur Überwachung des Sortierablaufes.

Die Sortiersteuerung, die an den Rechner 10 einer Datenverarbeitungsanlage angeschlossen ist und diesen zur Sortierung von über den Eingabe-Speicher TA eingegebenen Daten steuert, ist in Fig. 1 mit 15 b5 bezeichnet. Nach Beendigung des S nierens werden die Daten in sortierter Reihenfolge ai· den Ausgabe-Speicher TB gegeben. Die in F i g. 1 dargestellten, externen Speicher, bestehend aus dem Eingabe-Speicher TA, dem

Ausgabe-Speicher TB und den N Zwischenspeichern IU-O bis IU-M stellen getrennt adressierbare Bereiche dar. Diese Speicher können durch Plattenspeicher, einzelne Platten oder Spuren eines Plattenspeichers, Bandspeicher, Kartenleser oder -locher oder irgendeine Kombination davon gebildet werden. In dem beschriebenen Ausführung -beispiel sind die Eingabe-, Ausgabe- und Zwischen-Speicher als Plattenspeicher zu betrachten. Bei der Verwendung von Bandspeichern müßten die Ebenen der Speicher durch andere Bereiche der Bänder ersetzt werden.

Die Zwischenspeicher IU-Q bis IU-M liegen ftinktionsmäßig zwischen dem Eingabe-Speicher TA und dem Ausgabe-Speicher TB, d. h„ die vom Eingabe-Speicher TA an den Rechner gelieferten Daten werden danach zum Sortieren einer großen Datenmenge durch die Steuereinrichtung 15 an die Zwischenspeicher IU-O bis lU-Mund zwischen diesen hin und her übertragen.

Zu der in F i g. 1 schematisch dargestellten Datenverarbeitungsanlage gehören üblicherweise außer dem Rechner 10 der Hauptspeicher 11, die Leitungs- und Speichersteuerung 12, die Kanalsteuerungen 13 und 14 und die Zwischenspeicher IU-O bis IU-M sowie die Ein- und Ausgabe-Speicher TA und TB. Der Rechner 10 besteht aus dem Bereich 10a zur Ausführung der Operationen, dem Bereich 106 für Instruktionen, dem Bereich 10c für Unterbrechungsbefehle und den Vielzweck-Registern tOd, zu welchen unter anderem die Register XOd-X und lOd-2 gehören.

Im Hauptspeicher 11, der beispielsweise aus einem Kernspeicher besteht, sind in an sich bekannter Weise Steuerprogramme zum Sortieren von Datenfolgen, zum Mischen von Datenfolgen und anderen mit X, Y und Z bezeichneten Zwecken geladen. Im Speicher 11 befinden sich außerdem Pufferbereiche, insbesondere eine Tabelle 11a zur Zählung der in den Zwischenspeichern enthaltenen Anzahl von Anfangsfolgen, Puffer für die Sortier- und Mischeinrichtungen, sowie weitere Datenspeicherbereiche.

Die Sortiersteuerung kann mit Hilfe eines Steuerprogramms im Rahmen anderer Operationen wirksam werden. Der Rechner kann dadurch wirtschaftlicher ausgenutzt werden, während er auf die Ausführung einer Eingabe-Ausgabe-Operation oder einer anderen Operation in Verbindung mit einem externen Speicher wartet

Das Sortieren der einzelnen Datenfolgen geschieht in üblicher Weise mit Hilfe eines Sortierprogramms, durch welches die Daten vom Eingabe-Speicher TA in die im Hauptspeicher 11 enthaltenen Pufferspeicher zum Sortieren überführt und als sortierte Folge in einem ausgewählten Zwischenspeicher aufgezeichnet werden. Auch das Mischen wird in herkömmlicher Weise durchgeführt, wobei mehrere Folgen von Zwischenspeichern in den Pufferspeicher zum Mischen übertragen werden, von dem sie als Mischfolge ausgelesen und in einem anderen Zwischenspeicher aufgezeichnet werden.

Die Daten werden sortiert mit Hilfe von Steuermarkierungen, die sich normalerweise an bestimmten Stellen innerhalb oder am Ende einer aufgezeichneten Folge befinden. Im folgenden ist unter Folge eine Gruppe von Daten zu verstehen, die entsprechend ihrer Steuermarkierung in auf- oder absteigender Ordnung aufgezeichnet sind Eine an der Grenze zweier Folgen auftretende, mit der Ordnung der Folgen nicht übereinstimmende Beziehung wird mit Folgenunterbrechung bezeichnet Man nennt sie Abwärtsunterbrechung zwischen aufsteigenden Folgen und Aufwärtsunterbrechung zwischen absteigenden Folgen. In jeder ungeordneten Gruppierung von Aufzeichnungen können Folgen durch Feststellen dieser Unterbrechungen ί abgegrenzt werden.

Hauptbestandteile der Einrichtung

Die Hauptbestandteile der Sortiersteuerung 15 sind in Fi g. 3B als /-Speicher-Zähler 53, Speicherebenen-Zäh-

Hi ler 57 und Adreßsummierungsschaltung 62 dargestellt. Der /-Zähler 53 steuert die Wahl der Zwischenspeicher, und der Ebenenzähler 57 gibt den Aufzeichnungsort einer Folge an, der zu einem bestimmten Zeitpunkt während der Sortierung in einem Zwischenspeicher

ι j benutzt wird.

Die Wahl und die Ansteuerung der MZwischenspeicher IU-O bis IU-M werden direkt durch die Ausgangssignale des /-Zählers 53 gesteuert Dies geschieht über die »/tAAdreßw-Leitung zum Codeum-

2(i setzer 151 (F i g. 8) der jede Ausgangsposition des /-Zählers in eine dem gewählten Speicher /LM) bis IU-M entsprechende /iV-Adresse codiert Aufeinanderfolgende Zählereinstellungen brauchen jedoch nicht unbedingt fortlaufende oder anschließende Adressen zu erzeugen.

Der Codeumsetzer 151 (Fig.8) spricht auf ein Unterbrechungssignal des Rechners 10 an, wonach die Daten des gewählten Zwischenspeichers verarbeitet werden können. Dadurch kann die beschriebene Sortierung in andere Operationen der Datenverarbei-

Jd tungsanlage eingeschoben werden. Zu diesem Zweck wird die vom Codeumsetzer 151 gewählte /iAAdresse auf das Register XOd \ des Rechners gegeben, wo sie zeitweise gespeichert wird, bis sie durch das Steuerprogramm des Rechners abgerufen wird. Sobald der Rechner eine zwischengeschobene Operation beendet hat stellt er die Verbindung zur Sortiersteuerung 15 wieder her durch ein Signal »Folgen-Ende« oder »Mischen-Ende«, das vom Instruktionsteil Wb des Rechners gegeben wird. Das Signal »Folgen-Ende« ist ein Impuls, der entsteht wenn der Rechner beim Sortieren einer Folge am Ende der Folge eine Unterbrechung feststellt Das Signal »Mischcn-Ende« wird in der Mischeinrichtung erzeugt, wenn die Mischoperation für mehrere zu mischende Folgen beendet ist

Um die Sortierung steuern zu können, muß die Position jeder Anfangsfolge verfolgt werden, die unter Steuerung der Sortiereinrichtung auf die einzelnen Zwischenspeicher übertragen wurde. Dies geschieht in

so der Folgen-Zähltabelle 11a, die in einem Bereich des in Fig. 1 dargestellten Hauptspeichers 11 untergebracht ist Diese Tabelle ist im einzelnen in F i g. 6 dargestellt die diesen Teil des Hauptspeichers 11 zeigt Die Tabelle beginnt bei einer Basisadresse, die in üblicher Art durch das Steuerprogramm des Rechners wiederauffmdbar ist Die Tabelle enthält K Ebenen (L), die der Anzahl der Ausgänge des Ebenen-Zählers 57 (F i g. 3) entsprechen. Jede Ebene in der Tabelle enthält iV-Speicherplätze, Wörter genannt wobei jedes Wort einem anderen der Zwischenspeicher IU-O bis IU-M zugeordnet ist, so daß die Anzahl der Wörter gleich N χ K ist Jedes Wort in der Tabelle enthalt die Anzahl der Anfangsfolgen, aus welchen die in dem jeweiligen Zwischenspeicher auf dieser Ebene befindliche Folge besteht Jedes Wort in der Tabelle kann somit als eine zweidimensionale Angabe N, K bezeichnet werden, wobei die erste Stelle den Zwischenspeicher und die zweite Stelle die Ebene L dieses Zwischenspeichers darstellt

Der Ebenen-Zähler 57 (Fig.3B) zeigt somit die während einer Sortierung gerade adressierte Ebene L in der Tabelle der Fig.6 an. Die Anzahl der von Null verschiedenen Ebenen für einen gegebenen Zwischenspeicher gibt dabei auch die Anzahl der Folgen überhaupt an, die zu diesem Zeitpunkt in diesem Zwischenspeicher aufgezeichnet sind.

Die Adreßsummierungsschaltung 62 (F i g. 3B) gibt die momentan in der Tabelle in F i g. 6 benutzte Adresse aus. Diese laufende Adresse wird auf das in F i g. 6 dargestellte Speicheradreßregister 111 übertragen, das jedes Wort in der Folgen-Zähltabelle und im Hauptspeicher 11 adressieren kann. Das Speicheradreßregister 111 ist in F i g. 1 in der Leitungs- und Speichersteuerung 12 enthalten.

Die von der Adreßsummierungsschaltung 62 ausgegebene Adresse ist eine Summierung von mehreren Adreßkomponenten, von denen eine vom Basisregister 58 geliefert wird. Mit Hilfe der Basisadresse wird die Tabelle durch ein Steuerprogramm in bekannter Weise einem bestimmten Bereich im Hauptspeicher 11 zugewiesen. Der Ausgang vom Register 58 bleibt während des Sortiervorganges konstant. Das Basisregister 58 kann eines der Vielzweckregister in dem in F i g. 1 dargestellten Abschnitt 10</des Rechners sein.

Der Ebenen-Zähler 57 und der /-Zähler 53 geben Adreßkomponenten auf die Summierungsschaltung 62. Der Ebenen-Zähler 57, der /-Zähler 53 und jeder andere Zähler in dem hier beschriebenen Ausführungsbeispiel können Ringzähler, binäre Zähler oder programmierte Zähler sein. Somit wird bei jeder schrittweisen Vorwärts- oder Rückwärtsschaltung des Zählers 57 durch ein einzelnes Signal das Speicheradreßregister 111 veranlaßt, die nächsthöhere oder nächstniedere Wortebene zu adressieren. Jedesmal, wenn der /-Zähler ^r> 53 um einen Schritt vor- oder zurückgeschaltet wird, adressiert das Register 111 ein bestimmtes Wort in der gerade durch den L-Zähler57 adressierten Ebene.

Der Umlaufzähler 66 gibt ein Ausgangssignal ab, das der Reihe nach jedes Wort in der gerade durch den

κι Zähler 57 adressierten Ebene anwählt. Der Zähler 66 wird benutzt, wenn die Operation eine Eintragung in jedes Wort in der gerade adressierten Ebene erfordert. Sein Ausgangssignal tritt dabei in der Adreßsummierungsschaltung 62 an die Stelle des Ausgangssignals vom /-Zähler 53. Die beiden UND-Glieder 59 und 61 wählen zwischen den Ausgängen der Zähler 53 und 66, wobei normalerweise das UND-Glied 59 das Ausgangssignal des /-Zählers 53 auf die Summierungsschaltung gelangen läßt. Das UND-Glied 61 ist während eines Additions- oder eines Löschumlaufs eingeschaltet. Diese UND-Glieder bestehen im einzelnen jeweils aus einem Satz von mehreren identischen UND-Gliedern, die auf die Bitpositionen in einem Wort ansprechen. In der Beschreibung ist der Einfachheit halber jeweils nur ein UND-Glied dargestellt

Die Sortiersteuerung 15 der F i g. 1 ist durch die in den F i g. 2 bis 9 gezeigten Schaltungen dargestellt Die zur Steuerung der einzelnen Phasen der Sortierung erforderlichen Schritte sind im folgenden in einer Tabelle zusammengestellt:

Es bedeuten:

/ = Stand des /-Speicherzählers 53 (Anzeige, welcher externe Zwischen-Speicher adressiert ist). L = Ausgang des Speicherebenen-Zählers 57 (Ort der gespeicherten Anfangsfolge im Zwischenspeicher) N = Anzahl der externen Speicher (0 bis M) M= N-I

3<a) Schreibe
Folge insgesamt
A/maL

4(d) Mische
insgesamt
A/mal.

Startphase Setze /=Ound L = O
♦ Setze L = L+1
ι Lösche Wörter OX bis MJL

Schreibe eine Foige im Speicher /

Schalte bei »Folgen-Ende« weiter

Trage 1 in Wort IJL und 1 in den Addierer 119 ein

/ = /+ 1 (Schalte /-Zähler weiter)

Starte Mischen der Anfangsfolgen von anderen
Speichern, die Folgen auf Ebene L haben, im
Speicher /.

Schalte bei »Mischen-Ende« im Speicher / weiter

Setze L = L-I

- Trage Addierer-Inhalt in Wort IJ. für Mischfolgenzählung ein

Setze L = L + Lösche Wörter (LL bis MJL

Schritt Nr.

Ka)

l(b)

2(a)

4(a)

(a)

4ib)

4(c)

4(e)
4if»

9

8(a) Schreibe

18 05 992

10

ALPHA-Phase

Schritt

1Kb)

Schritt Nr.

Schritt

Wörtern auf Ebene A; lösche eingetragene

Lösche Wort AA

16(bl)

Folge insgesamt

Nr.

12 Setze 1=1+1

5

Nr.

50 Zahl bei A und (/-1), (A-I).

Setze/=/+1 und A = A+I

16 (b2)

M mal.

Speichere zuletzt adressierten Speicher /

10 Lösche eingetragene Zahlen auf Ebene L.

Starte Mischen im Speicher / der Folgen

6

13(b6)

Erfolgt durch:

13 (b) Lösche eingetragene Zahlen auf Ebene A.

16(b3)

Schalte Mischrichtungsschalter AUS.

11 Schalte bei »Mischen-Ende« im Speicher

45 von allen anderen Speichern, die Folgen

6(a)

/ 13 (c)

Schritt Addiere Inhalt aller Wörter der Ebene A.

60 Schalte bei »Mischen-Ende« im Speicher

16 (b4)

1

9(d) Mische

Setze L = L + 1

i0 weiter.

12(a) auf Ebene L haben.

6(b)

Setze / =/-1 und A = A-1

Speicher / weiter.

16 (b5)

insgesamt

Lösche Wörter 0,L bis M,L

Setze L = L- \

Vereinige Wort (/+1), (A-I) mit allen

7

13 (d)

c. _t χλ- u ■ c - u w j τ- ι i-./ % -= Addiere Inhalt des Wortes AL hinzu Starte Mischen im Speicher / der Folgen von 13 (a) 35 __

Setze A = A-I

16 (b6)

(M-I) mal.

Schreibe eine Folge auf Speicher /.

Trage das Resultat der Inhaltsaddition

7(a)

13 (e)

allen anderen Speichern, die Folgen auf

13 (bl) Trage Resultat der Inhaltsaddition in das

16 (c)

Schalte bei »Folgen-Ende« weiter

11(1) in das Wort/,L ein.

7(b)

Ebene L haben

13 (b2) Wort AA ein.

Trage 1 in Wort /,L und 1 in Addierer 119 ein.

11(2) 35 Setze/=/+1

8

13(0

Vereinige Wort (/+1), (L-I) mit allen

13 (b3) 65 Setze/ = /-1

16 (d)

Setze /=/- 1 (Schalte /-Zähler zurück)

11 (3) Schalte Mischrichtungschalter Ein und

9

14

Wörtern der Ebene L, lösche eingetragene

13 (b4) Schalte Mischrichtungsschalter Aus und

16 (e)

Starte Mischen der Anfangsfolgen von anderen

11 (4) Gehe zur Prüf-Phase über.

15

Zahl bei L und (/+1,L-I).

13 (b5) Gehe zur Prüf-Phase über

Speichern, die Folgen auf Ebene L haben, im

Erfolgt durch:

16(0

Speicher /

9(a)

Addiere Inhalt aller Wörter der Ebene L.

17

Prüf-Phase

Schalte bei »Mischen-Ende« im Speicher / weiter.

40 GAMMA-Phase

9(b)

Schritt

Setze /=/+1 und L = L- 1

18

;

Setze L = L-I

9(c)

Nr.

Addiere Inhalt des Wortes AL hinzu

Trage Addierer-Inhalt in Wort /,L für Mischfolgen

16

Lösche Wort /,L

Ist L = O, springe zu Schritt 1 la.

zählung ein.

9(e)

16(a)

Setze / =

[st L = O, vergleiche die (N-2) Zahlen der

Stelle / wieder ein.

= /- 1 und A = A+ 1

Ebene E mit der im Wort /,(L-I)

25 BETA-Phase

eingetragenen Zahl.

16 (b)

Hierzu setze:

j·;

L = L- 1

Gib auf das Datenspeicherregister (MDR)

L = L+ 1

■ ·

Prüfe jeden Wert L (Φ0) auf Gleichheit

mit/, (L-I).

Ist eine oder sind mehrere Ungleichheiten

vorhanden, setze /, = / + 1 und L = L+ 1.

Gehe zur ALPHA-Phase über.

Sind alle verglichenen Werte gleich und

steht der Richtungsschalter Aus, gehe zur

BETA-Phase über.

Sind alle verglichenen Werte gleich und

steht der Richtungsschalter Ein, gehe zur

GAMMA-Phase über.

■>■-

f.

BETA-Phase

Setze / = / - 1

■ χ

■"'■'■

.

1

i

%

I

is

Ιέ

I

Die einzelnen Schaltungen der F i g. 2 bis 9, welche die Sortiersteuerung 15 darstellen, werden im folgenden mit Bezug auf die in der vorstehenden Tabelle angegebenen Schritte beschrieben.

Schaltungen und Arbeitsweise der Start- Phase '

1.) Setze »1= 0 und L=0«

In dem beschriebenen Ausführungsbeispiel kann die Sortierung manuell durch Betätigen der Taste 16 (F i g. 2) oder automatisch durch ein Ausgangssignal aus ι ο dTn Instruktionsteil 106 des Rechners 10 eingeleitet werden. Das hierbei erzeugte Ausgangssignal des ODER-Gliedes 21 schaltet die Verriegelungsschaltung 71 (4) ein, deren Ausgangsimpuls das Eingangssignal für die in den F i g. 2, 3A und 8 dargestellten Schaltungen ι ^r> bildet. Durch das Einschalten der Verriegelungsschaltung 71 wird außerdem der Impulsformer 73 eingeschaltet, der einen Impuls auf die Eingänge der in den F i g. 2, 3A, 3B und 7 dargestellten Schaltungen gibt. Das die Verriegelungsschaltung 71 einschaltende Signal stellt gleichzeitig die Verriegelungsschaltungen 74, 78, 82, 84 (F i g. 4) für die weiteren Phasen zurück. Entsprechendes gilt auch für die übrigen Verriegelungsschaltungen.

Der Startimpuls stellt den /-Zähler 53 (F i g. 3B) und den Ebenen-Zähler 57 auf Null. 2Ί

la.) Setze: »L= L+1«

Der Startimpuls durchläuft die ODER-Glieder 48, 49 und 39 (Fig.3A) und schaltet über die mit »L+l« bezeichnete Leitung den ebenen-Zähler 57 um einen Schritt weiter.

Ib.) Lösche den Inhalt der Worte 0, L bis M, L

Das Ausgangssignal des ODER-Gliedes 48 bewirkt die Rückstellung des Triggers 156 (Fig.9) in den Löschzustand. Der Ausgangsimpuls des ODER-Gliedes 49 schaltet den Trigger 63 (Fig.3B) ein, der sodann einen Löschzyklus startet Die Löschzyklussteuerschaltungen (Fig.7) werden zurückgestellt, wenn der Startimpuls über die ODER-Glieder 131 und 126 den Addierer 119 sowie das Speicherdatenregister (MDR) 117 auf 0 setzt und wenn das ODER-Glied 114(Fi g. 7) ein Signal »MDR speichern« auf die Speichersteuerung 116 gibt, wodurch das Register 117 den gesamten, aus Nullen bestehenden Inhalt auf die momentan adressierte Stelle (Ebene 0) der Tabelle 11a im Hauptspeicher 11 (F ig. 6) gibt

Der in Fig.3B dargestellte Trigger 63 stößt im eingeschalteten Zustand den Zähler 66 an, der in einem Umlauf über alle Ausgänge 0 bis M alle Adressen der Zwischenspeicher an die Adreßsummierungsschaltung 62 liefert Dadurch adressiert das Speicheradreßregister 111 der Reihe nach jedes Wort derjenigen Ebene, die durch die momentane Einstellung des Ebenen-Zählers 57 adressiert ist Durch das EIN-Ausgangssignal des Triggers 63 werden dabei die UND-Glieder 61 für die Weitergabe der Ausgangssignale vom Umlaufzähler 66 vorbereitet während das AUS-Ausgangssignal des Triggers 63 die UND-Glieder 59 abschaltet und den Ausgang des /-Zählers 53 sperrt Das EIN-Signal des to Triggers 63 erregt den Oszillator 64, der eine Folge von Impulsen an die UND-Glieder 157,159 und 161 (F i g. 9) und an den Eingang des Zählers 66 gibt Die Zähler-Ausgangsleitungen 0 bis M werden dadurch der Reihe nach eingeschaltet Die letzte Ausgangsleitung M liefert ein Rückkopplungssignal »Umlauf-Ende«, das den Zähler 66 auf Null zurückstellt und den Trigger 63 zurückschaltet so daß der Oszillator 64 abgeschaltet wird und keine weiteren Impulse abgibt. Wenn der Trigger 63 zurückgestellt wird, sperrt sein EIN-Ausgangssignal die UND-Glieder 61 ab. Gleichzeitig werden durch das AUS-Ausgangssignal die UND-Glieder 59 vorbereitet, so daß danach das Ausgangssignal des /-Zählers 53 an die Adreßsummierungsschaltung 62 gelangen kann.

Die vom Oszillator 64 gelieferte Folge von N Impulsen liegt an den Eingängen der UND-Glieder 157, 159 und 161 (F i g. 9), von denen während der Start-Phase jedoch nur das UND-Glied 159 eingeschaltet ist. Die UND-Glieder 157 bzw. 161 sind wegen des Fehlens eines Signals vom Trigger 156 bzw. des Signals »Prüf-Phase« abgeschaltet. Die Folge der NOszillatorimpulse gelangt somit als Folge von Löschimpulsen vom UND-Glied 159 (Fig. 9) auf das ODER-Glied 131 (Fig.7). Jeder dieser Impulse wird gleichzeitig als Nullstellimpuls auf den Nullstelleingang des Addierers 119, über das ODER-Glied 126 auf den Nullstelleingang des Registers 117 und über das ODER-Glied 114 auf den MDR-Speichersteuereingang der Speichersteuerung 116 gegeben. Das Register 117 speichert dann seinen Nullzustand in jedes der Worte, die während des Überstreichens von 0 bis M der Reihe nach in der momentan vom Zähler 57 angesteuerten Ebene L adressiert werden.

2.) Einschreiben einer Folge in den Zwischenspeicher /

Wenn der Umlaufzähler 66 seine letzte Zählposition M erreicht, gibt er ein Signal »Umlauf-Ende« über das ODER-Glied 54 (Fig.3B), das dann ein «Unterbrechungs«-Signal an den Bereich 10c des Rechners gibt. Das durch das ODER-Glied 141 vorbereitete UND-Glied 142 (F i g. 8) wird durch dieses Signal eingeschaltet und sein Ausgangssignal wird sowohl auf das UND-Glied 143 als auch auf den Impulsformer 146 gegeben. Der Impulsformer 146 gibt über das UND-Glied 145 einen Impuls auf die Leitung »Unterbrechung des Rechners«. Dort leitet er in an sich bekannter Weise einen Eingriff in den Rechner ein, durch den eine zu diesem Zeilpunkt gerade ausgeführte Operation unterbrochen wird. Das UND-Glied 145 ist dabei, ebenso wie im Alpha-, Beta- oder Gamma-Betrieb, durch das Ausgangssignal des UND-Gliedes 140 vorbereitet das durch das beim Auftreten des Signals »Nicht Mischen-Zählung M« und des Signals »Keine Prüf-Phase« durchgeschaltet ist

Alle Eingänge des UND-Gliedes 143 (F i g. 8) sind zu diesem Zeitpunkt eingeschaltet so daß ein weiteres Unterbrechungssignal über den Codeumsetzer 144 in das Register \Qd2 (Fig. 1) gelangt. Ebenso wird das UND-Glied 149 durch das Unterbrechungssignal vom UND-Glied 145 eingeschaltet, so daß die gewählte Zwischenspeicheradresse vom Codeumsetzer 151 in das Register 10dl (Fig. 1) gelangt Durch diese Unterbrecbungssignale schaltet die Steuereinrichtung des Rechners mit dem ihr eigenen Takt auf die Sortiereinrichtung um und schreibt über die Speichersteuerung 12 und die Kanalsteuerung 13 eine »Anfangs«-Folge von Daten aus dem Pufferspeicher für Sortieren oder Mischen des Hauptspeichers 11 in den ausgewählten Zwischenspeicher. Die Übertragung der dabei vom Ei^abe-Speicher unter Steuerung der Sortieremrichonig über die Kanalsteuerung 14 und die Leitungs- und Speichersteuerung 12 eingegebenen Daten in den Pufferspeicher der Sortier- oder Mischeinrichtung dauert so lange an, bis dieser Pufferspeicher zum ersten Mal gefüllt ist und

beginnt dann wieder, wenn in dem Pufferspeicher durch das Aufzeichnen von Anfangsfalgen Speicherplatz frei wird. Die Speichersteuerung 12 arbeitet in an sich bekannter Weise bezüglich der Kanäle 13, 14 im Multiplexbetrieb.

Beim Auftreten jedes Unterbrechungssignais für den Rechner in der Start-Phase oder der Alpha-Phase werden die anderen Eingänge des UND-Gliedes 143 eingeschaltet, bis der Wert M bei der Folgenzählung erreicht ist Dies wird angezeigt durch ein Signal auf der Leitung »Start oder Alpha, Nicht Mischbeginn«. Das Signal für das Ende der Start- oder Alpha-Phase wird dem UND-Glied 143 über das ODER-Glied 141 zugeführt, das während der Start-Phase über das UND-Glied 142 und während der Alpha-Phase über das UND-Glied 161 durchgeschaltet ist.

Die Sortiereinrichtung schreibt somit eine Folge in den ausgewählten Zwischenspeicher, und zwar zuerst in den Zwischenspeicher IU-O, da der /-Zähler 53 durch den Startimpuls des Impulsformers 73 auf 0 gesetzt wurde. Während der Schreibzeit kann die Steuereinrichtung den Rechner und den Speicher Operationen im Rahmen anderer, mit X, Y und Z bezeichneter Programme ausführen lassen.

2a.) Ende einer Folge

Wenn die Sortiereinrichtung das Schreiben einer Folge in den ausgewählten Zwischenspeicher beendet hat, wird ein Signal vom Instruktionsbereich 10Z> jo abgegeben und der Leitung »Folgen-Ende« in den F i g. 2, 3A und 7 zugeführt. In F i g. 2 schaltet dieses Signal den Folgen-Zähler 24 weiter. Wenn dieser die Zahl M erreicht, gibt er ein Ausgangssignal ab, das den Mischfolgen-Zähler 26 weiterschaltet Die Zähler 24 und 26 werden am Anfang durch das Startsignal vom Impulsformer 73 (F i g. 4) auf Null gesetzt

2b.) Eintragung von »1« in Wort /, L und Eingabe
von »/«in den Addierer 119

40

Bei der in Fig.7 dargestellten Schaltung wird das Signal »Folgen-Ende« von den ODER-Gliedern 114 und 129 sowie von der Eins-Erzeugerschaltung 132 empfangen. Die Schaltung 132 gibt eine »Eins« sowohl auf den Addierer 119 als auch auf das Speicherdatenregister 117. Wegen des Ausgangssignals des ODER-Gliedes 129 addiert der Addierer, der am Anfang auf Null gestellt war, eine »Eins« zu seinem Inhalt Das Ausgangssignal des ODER-Gliedes 114 verbindet den Eingang des Speicherdatenregisters (MDR) mit der Speichersteuerung 116, so daß der Inhalt des MDR, nämlich die Zahl 1, in demjenigen Wort /, L gespeichert wird, das momentan durch das Speicheradreßregister 111 (Fig.6) aufgrund der momentanen Einstellung des Ebenen-Zählers 57 und des /-Zählers 53 (Fig.3B) adressiert ist

)
(Schalte /-Zähler um einen Schritt weiter)

Das Signal »Folgen-Ende« wird auf das UND-Glied 31 (F i g. 3A) gegeben, das in der Start-Phase ein Signal »(FWD-t-1)« über das ODER-Glied 34 dem /Zähler53 zuführt und dessen Einstellung auf den nächsten Zwischenspeicher weiterschaltet.

Der /Zähler 53 wird beim Beginn der Start-Phase durch einen Impuls vom Impulsformer 73 (Fig.4) auf den Zwischenspeicher IU-O gestellt

3a.) Schreibe Folge Λί-mal

Das im Abschnitt 3 erzeugte Signal »(FWD+1)« gelangt über das ODER-Glied 54 (Fig.3B) als Unterbrechungssignal in die in Fig.8 dargestellte Schaltung, wo es die im Abschnitt 2 beschriebenen Folgen auslöst Es bewirkt eine Unterbrechung im Rechner, gibt ein Signal in das Register 10d2 und stellt das Register 10<Λ auf die Adresse desjenigen Zwischen-

Hi Speichers, in welchem durch die Sortiersteuerung die nächste Folge aufgezeichnet wird.

Wie bereits in den Abschnitten 2a, 2b und 3 erläutert wurde, wird beim Auftreten des Signals »Folgen-Ende« eine Eins in das nächste Wort /, L (das jetzt das laufende Wort ist) gesetzt, eine Eins zum Inhalt des Addierers 119 addiert und ein weiteres Signal (FWD+1) erzeugt, das den nächsten Zwischenspeicher anwählt und eine Unterbrechung im Rechner verursacht so daß die nächste Folge geschrieben wird. Auf diese Weise wird in jeden der nacheinander angewählten Zwischenspeicher eine andere »Anfangs«-Folge geschrieben, bis der Folgen-Zähler 24 (F i g. 2) die Zahl M erreicht so daß M Zwischenspeicher Anfangsfolgen enthalten, der A/-te Zwischenspeicher jedoch nicht.

>5 4.) Mischbeginn im Speicher /

Bei jeder Zählung von M Folgen wird durch ein Ausgangssignal vom Folgen-Zähler 24 (F i g. 2) die mit »Anfang oder Alpha-Misch-Start« bezeichnete Leitung (Fig.2, 8) eingeschaltet und die Leitung »Nicht Misch-Start« abgeschaltet Dabei wird auch das UND-Glied 143 (Fig.8) abgeschaltet, um die Erzeugung eines Folgensoitierbefehls zu verhindern. Außerdem schaltet jedes M-Ausgangssignal den Mischfolgen-Zähler 26 auf die nächste Zahl weiter.

In der in Fig.8 dargestellten Schaltung tritt ein Unterbrechungssginal für das Mischen auf, wenn die Impulsformer 146 und 147 durch das Signal »Mischbeginn« eingeschaltet werden. Das UND-Glied 145 erzeugt das Unterbrechungssignal für den Rechner und das UND-Glied 148 liefert ein »Mi>!chen«-Signal an den Codeumsetzer 144, das damit im Register 1(W2 zur Verfügung steht Die Steuereinrichtung des Rechners verwendet diesen Registerinhalt dazu, eine Umschaltung auf die Mischeinrichtung zu bewirken, so daß der Rechner die Mischoperation ausführt Durch die erste Mischung werden auf der Ebene 0 Folgen von jedem der Zwischenspeicher 0 bis (M-1) auf dem Zwischenspeicher Mkombiniert

4a.) Mischen-Ende auf Einheit /

Wenn die Mischoperation durch Einschreiben der Mischfolge in einem der Zwischenspeicher /beendet ist, wird dies durch ein Signal vom Instruktionsteil iOb des Rechners angezeigt Dieses Signal gelangt. an das ODER-Glied 20 (F i g. 2) und setzt den Folgen-Zähler 24 auf Null.

_M 4b.) Setze L= L-I

Das UND-Glied 30 (Fig.2) gibt auf das Signal »Mischen-Ende« und die Signale für die Start- oder Alpha-Phase vom ODER-Glied 25 ein mit »(L-\)n bezeichnetes Signal auf die in den Fig.3A, 5 und 7 dargestellten Schaltungen. Dieses Signal gelangt über das ODER-Glied 42 (Fig.3A) auf die Leitung »L-l« und schaltet den Ebenen-Zähler 57 (Fig.3B) auf die nächstniedere Ebene.

4α) Eintragung des Addiererinhalts
in das Wort /, L für die Mischfolgen-Zählung

Das »(L-1)«-Signa] (Fig.2) wird femer auf das in F i g. 7 gezeigte ODER-Glied 112 geleitet, durch dessen Ausgangssignal der Inhalt des Addierers 119 in das gegenwärtig durch das Speicheradreßregister 111 adressierte Wort eingetragen wird. Demgemäß schaltet das ODER-Glied 112 die Speichersteuerung 116 ein, so daß der summierte Inhalt des Addierers 119 gespeichert wird. Das gegenwärtig vom Speicheradreßregister 111 adressierte Wort ist dasjenige, das der laufenden Einstellung der Zähler 53 und 57 entspricht

4d.)Mischen A/mal

Die Rückverzweigung zum Wiedereintritt in die Mischschleife erfolgt normalerweise, wenn das UND-Glied 44 durch das Signal »Mischen-Ende« aus F i g. 2 und das Start-Phasensignal aus F i g. 4 eingeschaltet ist Das Ausgangssignal des UND-Gliedes 44 leitet den unter la beschriebenen Schritt ein, so daß durch ein Unterbrechungssignal für den Rechner vom ODER-Glied 54 eine weitere Mischschleife ausgeführt wird. Die Rückverzweigung läuft bis zum Zählerstand M weiter. Der Mischfolgen-Zähler 26 wird nach jedem Durchlaufen der Mischschleife durch ein Signal vom Folgen-Zähler 24 um Eins weitergeschaltet Das Ausgangssignal »Nicht M-Mischzählung« vom Zähler 26 steuert dabei die Anzahl der Mischschleifen, die durchlaufen werden. Wenn der Zählerstand M erreicht, verschwindet dieses Signal.

4e.) Setze L=L-I-I
(Ausbrechen aus der Mischschleife)

Das Ausbrechen aus der Mischschleife wird dadurch gesteuert, daß das Unterbrechungssignal für den Rechner bei Erreichen des Zählerstandes M unterbunden wird. In diesem Falle verschwindet das vom Mischfolgenzähler 26 erzeugte Signal »Nicht M-Zählung«, so daß das UND-Glied 142 (F i g. 8) gesperrt wird und ein Unterbrechungssignal an den Rechner verhindert Es kann somit keine Rückverzweigung erfolgen.

Durch das Signal »Mischen-Ende« (das nicht durch die M-Mischzählung beeinflußt wird) wird auch das UND-Glied 44 (Fig.3A) erregt Sein Ausgangssignal »L+1« schaltet über die ODER-Glieder 48, 49 und 39 den Ebenen-Zähler 57 weiter.

4f.) Lösche Wörter 0, L bis M, L

In Fig.3B gibt das UND-Glied 44 über das ODER-Glied 49 auch ein Startsignal für einen Umlaufzyklus und über das ODER-Glied 48 ein Löschsignal für die Start- und Alpha-Phase ab. Die dabei durchgeführte Löschoperation wird mit einem »Um-Iauf-Ende«-Signal beendet. Das Unterbrechungssignal für den Rechner vom ODER-Glied 54 wird jedoch vom UND-Glied 142 (Fig.8) gesperrt, da das Signal »Mischzählung nicht M« am Eingang des UND-Gliedes 161 während der Start-Phase nicht mehr anliegt. Infolgedessen gibt das UND-Glied 145 kein Unterbrechnungssignal an den Rechner und es kann keine Rückverzweigung in die Mischschleife erfolgen. Dieses »Umlauf-Ende«-Signal verbindet jedoch das Ende der Start-Phase mit dem Anfang der Alpha-Phase.

Alpha-Phase-Schaltungen und Arbeitsweise
5. Speichere /

Ungefähr am Ende der Start-Phase wird vom Mischfolgen-Zähler 26 (F i g. 2) ein Signal für die Zahl M auf das UND-Glied 28 gegeben, das außerdem das Signal »Mischen beendet«, das »Start-Phase«-Signal und das »Umlauf-Ende«-Signal vom Umlaufzähler 66 (Fig.3B) erhält Das zuletzt genannte Signal tritt

ίο zuletzt auf. Das nunmehr erzeugte Ausgangssignal des UND-Gliedes 28 stellt die »Alpha-Phasett-Verriegelungsschaltung 74 (F i g. 4) ein und die »Start-Phase«- Verriegelungsschaltung 71 zurück, so daß die Alpha-Phase beginnt und die Start-Phase beendet wird.

Das auf diese Weise ausgelöste »Alpha-Phase«-Signal erzeugt über den Impulsformer 77 einen Impuls, der durch den in F i g. 3B gezeigten Speichereingang auf die /-Speicher-Steuerschaltung 52 geleitet wird und bewirkt, daß die laufende Stellung des Zählers 53 im /-Speicher 51 gespeichert wird. Der Speicher 51 kann ein Register mit N-Stellen entsprechend den Stellen im Zähler 53 sein.

Der geformte »Alpha«-Impuls gelangt ferner über die ODER-Glieder 23 und 20 in F i g. 2 an den Anfangsfolgen-Zähler 24 und den Mischfolgen-Zähler 26 und stellt diese Zähler auf Null.

6. Schalte Mischrichtungsschalter aus

Der »Alpha«-Impuls wird außerdem auf den in F i g. 5 gezeigten AUS-Eingang der Richtungsverriegelungsschaltung 93 übertragen. Somit ist deren AUS-Ausgangssignal wirksam.

6a.) Setze L= L+1

Das »Alpha«-Signal gelangt weiterhin auf die ODER-Glieder 48,49 und 39 (F i g. 3A). Das Ausgangssignal vom ODER-Glied 39 schaltet den Ebenen-Zähler 57 weiter, wie unter la beschrieben.

6b.) Löschen der Wörter 0, L bis M, L

Die Ausgangssignale der ODER-Glieder 48 und 49 leiten das Umlaufzyklus-Startsignal zu Fig.3B und das »Start-Phase«- oder »Alpha-Phase«-Löschsignal zu der Schaltung in F i g. 9, wie unter Ib beschrieben.

7.) Schreibe eine Folge auf den
Zwischenspeicher /

Schaltungen und Arbeitsweise sind identisch mit dem ersten Unterabschnitt des Schrittes 2.

7a.) Folgen-Ende

Schaltungen und Arbeitsweise sind identisch mit Schritt 2a mit der Ausnahme, daß in Fig.2 das UND-Glied 22 durch den »Alpha-Phase«- und nicht durch den »Start-Phase«-Impuls eingeschaltet wird.

7b.) Eintragung von Eins in das Wort /, L und
Addition von Eins in den Addierer 119

Schaltungen und Arbeitsweise sind identisch mit Punkt 2b.

8.) Setze/=/-1
(Schalte /-Zähler um einen Schritt zurück)

Das »Folgen-Ende«-Signal wird auch auf das vom »Alpha-Phasew-Signal vorbereitete UND-Glied 36 (Fig.3A) übertragen, das über das ODER-Glied 37 (Fig.3B) ein Signal (BWD-I) zum Rückschalten des

/-Zählers 53 um einen Schritt gibt. Über das

ODER-Glied 54 bildet dieses Signal ein Unterbrechungssignal für den Rechner, welches das UND-Glied 142 (Fig.8) durchsetzt Dieses UND-Glied ist jetzt durch das Ausgangssignal des UND-Gliedes 161, durch das »Alpha-Phase«-Signal und das Signal »Mischzählung Nicht (M-1)« vom Mischzähier 2ö (Fig.2) vorbereitet

Dadurch wird eine Folge auf einen Zwischenspeicher geschrieben, dessen Adresse um Eins niedriger ist als die Adresse des in der Reihenfolge der Zwischenspeicher vorher gewählten Zwischenspeichers.

8a.) Schreibe Folge M-mal

Die im Punkt 8 erwähnte Unterbrechung des Rechners führt zu einer Rückverzweigung zum Punkt 3a, so daß das Einschreiben einer Folge nach jedem Signal »Folgen-Ende« wiederholt wird, bis in M Zwischenspeichern Folgen eingeschrieben sind. Zu diesem Zeitpunkt hat der Folgen-Zähler 24 M Folgen gezählt, und die »Start-Phase«- oder »Alpha-Nicht-Mischbeginn«-Leitung zur Fig.6 abgeschaltet Das Abschalten dieser Leitung sperrt das in Fig.8 dargestellte UND-Glied 143 und verhindert so, daß vom Codeumsetzer 154 ein weiteres Unterbrechungssignal an den Rechner gegeben wird

9.) Mischbeginn im Speicher /

Schaltungen und Arbeitsweise sind identisch mit Schritt 4.

9a.) Mischen Ende auf Einheit /

Schaltungen und Arbeitsweise sind identisch mit Schritt 4a.

9b.) Setze L= L-I

Schaltungen und Arbeitsweise sind identisch mit Schritt 4b.

9c.) Eintragung des Addierinhalts in das Wort /, L
für Mischfolgenzählung

Schaltung und Arbeitsweise sind identisch mit Schritt 4c. Das Signal »Umlauf-Ende« vom Umlaufzähler 66 (Fig.3B), das diesen Schritt beendet, wird auf das UND-Glied 27 (Fig.2) gegeben, das die Prüfphase einleitet.

9d.) Mische (M- l)-mal

Schaltungen und Arbeitsweise sind mit dem Schritt 4d identisch mit folgender Ausnahme: Das UND-Glied 142 ist in der Alpha-Phase während des (M- l)-ten Umlaufs der Mischschleife gesperrt anstelle der Sperrung im Zyklus M, die für die Start-Phase im Abschnitt 4d beschrieben wurde. Diese Sperrung erfolgt durch das in Fig.8 dargestellte UND-Glied 161 anstelle des UND-Glieds 162. Das UND-Glied 161 wird bei der Mischzählung (M'-I) abgeschaltet durch Abschalten dieser Leitung vom Zähler 26 (Fi g. 2). Das UND-Glied 162 ist nicht eingeschaltet, da kein »Start-Phase«-Signal vorliegt. Infolgedessen gibt in der Alpha-Phase bei der Mischzählung (M-1) das ODER-Glied 141 kein Signal an das UND-Glied 142, so daß sich die Operation nicht zurückverzweigt.

9e.) Wiedereinstellen von /

Nach der Zählung (M-1) wird ein Signal »Wiedereinstellen von /" vom UND-Glied 27 abgegeben, nachdem dieses zuletzt das Signal »Mischen-Ende« in der Alpha-Phase erhalten hat. Das Signal »Wiedereinstellen von /« wird der /-Speicher-Steuerung 52 (F i g. 3B) zugeführt, die den /-Zähler 53 auf den Wert / im Speicher 51 zurückstellt Dies kann durch elektronisches Kopieren des Inhalts vom Speicher 51 in den /-Zähler 52 über die Steuerung 52 geschehen.

Prüf-Phase-Schaltungen und Arbeitsweise

Die Prüfphasen-Operation ist ein Schlüsselelement bei der Steuerung der Sortierung. Sie wird erstmals nach

ίο der Durchführung der Alpha-Phase ausgelöst, kann danach aber nach Beendigung jeder Alpha-, Beta- oder Gamma-Phase durchgeführt werden. Das Ergebnis der Prüf-Phase bestimmt, welche der Alpha-, Beta- oder Gammaoperationen als nächste ausgeführt wird. Das Ergebnis der Prüfung kann als »erfolgreich« oder »nicht erfolgreich« bezeichnet werden. Wenn die Prüfung »nicht erfolgreich« ist, wird die Alpha-Phase noch einmal begonnen. Wenn die Prüfung »erfolgreich« ist folgt die Beta- oder die Gamma-Phase, je nachdem, ob sich der Mischrichtungsschalter 93 (F i g. 5) in der AUS- oder EIN-Stellung befindet

Über das UND-Glied 27 (F i g. 2\ das vom Signal auf der Leitung »Alpha-Phase« (Fig.2) und dem Signal »Mischen Ende« eingeschaltet ist, wird die Verriegelungsschaltung »Prüf-Phase« 82 (F i g. 4) eingeschaltet. Dadurch liefert der Impulsformer 79 einen Ausgangsimpuls, der eine Anzahl von Schaltungen zur Durchführung der Früf-Phase als auch der Beta-Phase beeinflußt.

10. Wenn L=O, springe zu Schritt lla

Wenn zu Beginn der Prüf-Phase der Ebenen-Zähler 57 auf Null steht, ist die Bedingung für diesen Schritt bereits erfüllt und die Sortierung geht auf den Schritt lla über, der als nächster ausgeführt wird. Der Schritt 10 wird über das UND-Glied 32, (Fig.3A) folgendermaßen ausgeführt: Das Signal »Prüf-Phase« von F i g. 4 gelangt auf das UND-Glied 32, das ferner über das ODER-Glied 33 (F i g. 3A) mit der Ausgangsleitung für die Ebene 0 des Zählers 57 verbunden ist Infolgedessen gibt das UND-Glied 32 nur ein Ausgangssignal ab, wenn während der Prüf-Phase auf die Ebene 0 geschaltet ist. Das Ausgangssignal des UND-Gliedes 32 wird auf die ODER-Glieder 34 und 39 gegeben, die die Operation des Schrittes lla einleiten. Die Sortierung überspringt dabei die Schritte 11 bis 11(4) und kehrt zur Alpha-Phase zurück.

11. Ist eine von Null verschiedene, in ein Wort

der laufenden Ebene eingetragene Zahl

nicht gleich der eingetragenen Zahl im Wort /

auf der nächstniederen Ebene?

Der Schritt 11 wird anstelle des Schrittes 10 ausgeführt, wenn der Ebenen-Zähler 57 nicht auf Null steht. In diesem Falle erhält der Inverter 56 (F i g. 3B) ein Signal auf der Ebenenleitung 0 vom Zähler 57 und gibt nur ein Ausgangssignal »Nicht Ebene 0« auf das in Fig.3A gezeigte UND-Glied 43, wenn die Ebene von Null verschieden ist. Als Alternative zu der Ausführung des Schrittes 10 durch das UND-Glied 32 wird somit der Schritt 11 durch das UND-Glied 43 ausgeführt.

11(1). Setze L=L-I

Das Ausgangssignal des ODER-Gliedes 43 erzeugt über das ODER-Glied 42 ein Signal »(L-1)«, durch das h^r> der Ebenen-Zähler 57 um eine Stelle zurückgestellt wird. Dadurch fällt das Speicheradressenregister 111 ebenfalls um eine Stelle zurück und adressiert das Wort /, L—1, das jetzt zum laufenden Wort /,L wird.

11(2). Obernehmen
auf das Speicherdatenregister (MDR)

Das Ausgangssignal des UND-Gliedes 43 gelangt auch auf die Leitung »Prüf-Phase, Register 1 Prüfen« (F i g. 6 und 7). Das in F i g. 7 gezeigte ODER-Glied 118 leitet dieses Signal weiter auf den »Obernahme«- Steuereingang der Speichersteuerung 116, wodurch das Datenspeicherregister 117 den Inhalt des gegenwärtig adressierten Wortes /, L übernimmt. Das Signal »Prüf-Phase Register 1« gelangt auch an den Registerwähler 101, der einen Übertragungsweg vom speichernden Register 117 zu dem mit »Register 1« bezeichneten Register 102 herstellt

11(3) Setze L= L+1

Die in Fig.6 gezeigte Leitung »Register 1 eingestellt« erhält ein Signal vom Register 102, wenn dessen Inhalt dem über den Registerwähler 101 übernommenen Wert entspricht Dieses Signal schaltet über die ODER-Glieder 49 und 39 (F i g. 3A) den Ebenen-Zähler 57 auf die nächsthöhere Ebene. Außerdem erzeugt es das Signal für einen Umlaufzyklus, das den Trigger 63 zur Einschaltung des Oszillators 64 betätigt

11(4) Prüfe die Worte der Ebene L φ 0 auf Gleichheit
mit dem Wort 1,(L-I)

Durch das Einschalten des Triggers 63 wird am Ausgang des UND-Gliedes (F i g. 3B) ein Signal erzeugt, das als »Prüf-Phase, Register 2«-Signal während der Prüf-Phase auf die in den F i g. 6 und 7 dargestellten Schaltungen gelangt.

Die sich durch die Erregung des Oszillators 64 ergebende Folge von N Umlaufimpulsen wird auf die UND-Glieder 157, 159 und 161 (Fig.9) geleitet. Von diesen ist durch das Signal »Prüf-Phase« jedoch nur das UND-Glied 161 eingeschaltet, das Vergleicherimpulse an die Schaltungen der Fig.6 und 7 abgibt. Das in Fig.6 gezeigte Speicheradreßregister 111 adressiert der Reihe nach jede der N Adressen der laufenden Ebene L, während der in F i g. 3B gezeigte Umlaufzähler 66 durch dieselben Impulse vom Oszillator 64 synchron weitergeschaltet wird. Das in F i g. 7 gezeigte ODER-Glied 118, das diese Impulse erhält, überträgt synchron jedes Wort auf der Ebene L vom Wort 0, L bis zum Wort M, L in das Datenspeicherregister 111.

Das UND-Glied 105 (Fig.6) empfängt das Signal »Prüf-Phase, Register 2« vom UND-Glied 67 (F i g. 3B) und wird durch das Signal »Register 1 gesetzt« durchgeschaltet, so daß der Registerwähler 101 für jede der durch den Umlaufzyklus gesteuerten N Übernahmen eine Verbindung vom Datenspeicherregister 117 zu dem mit »Register 2« bezeichneten Register 103 herstellt

Jedesmal, wenn Daten in das Register 103 übertragen werden, wird der entsprechende Vergleicherimpuls auf die Vergleicherschaltung 104 des Rechners gegeben, um jedes der N auf das Register 103 übertragenen Wörter mit dem Wort zu vergleichen, das früher in das Register 102 übernommen wurde.

Der »Ungleich«-Ausgang des Vergleichers 104 bleibt abgeschaltet bis während des Vergleichens »Nicht gleich« entdeckt wird. Ein vom Vergleicher 104 abgegebenes »Nicht gleich«-Signal wird vom UND-Glied 106, das durch jede von Null verschiedene Zahl im Register 2 vorbereitet ist, weitergeleitet wird. Der »Nicht Null«-Signaleingang des UND-Gliedes 106 kann eine ODER-Verbindung aller effektiven Bitpositionen

im Register 2 sein, so daß beim Vorliegen eines von Null verschiedenen Bits das UND-Glied 106 das Ungleichheitssignal der Vergleicherschaltung 104 weitergibt Das UND-Glied 106 ist mit dem Eingang des Triggers 107 verbunden, der somit durch jedes »Ungleich«-Resultat für von Null verschiedenen Zahlen eingeschaltet wird, die während eines Umlaufs auftreten. Die Einstellung des Triggers 107 an seinem Ausgang wird am Ende des Umlaufs durch das UND-Glied 108 abgefragt, dessen

ίο anderer Eingang über das UND-Giied 109 vorbereitet ist Das UND-Glied 109 liefert ein Signal »Prüf-Phase, Vergleich-Ende« an die Schaltung in Fig.4, wenn es während der Prüf-Phase von der Schaltung in F i g. 3 das Signal »Umlauf-Ende« empfängt Das »Ungleich«-Signal vom UND-Glied 108 schaltet über das ODER-Glied 33 (F i g. 3A) das UND-Glied 32 ein, das ein Signal »Vergleich ohne Erfolg« an die Schaltungen der F i g. 4 und 5 gibt, was zu einer Rückkehr zur Alpha-Phase führt

Das UND-Glied 32 kann somit während der Prüf-Phase entweder durch ein Signal »Ebene Null« oder durch ein Signal »Vergleich prüfen #« von der Schaltung in F i g. 6 eingeschaltet werden.

Die »Prüf-Phase«-Verriegelungsschaltung 82 (F i g. 4) kann entweder durch das Signal »Vergleich ohne Erfolg« aus F i g. 3A oder durch das Signal »Prüf-Phase, Vergleichszyklus Ende« aus F i g. 6 zurückgestellt werden.

1 la.)Setze /= /+1 und L= L+1
wenn eine oder mehrere Ungleichheiten auftreten

Dieser Schritt beginnt, wenn der Vergleich nicht erfolgreich ist. Er kann entweder auf den Schritt 10 oder auf den Schritt 11(4) folgen. Beide Anfangsmöglichkeiten werden durch ein Ausgangssignal des UND-Gliedes 32 (F ig. 3A) eingeleitet.

Wenn das UND-Glied 32 ein Ausgangssignal abgibt, schaltet das ODER-Glied 34 über die Leitung »(FWD + 1)« den /-Zähler 53 um einen Schritt weiter, und die ODER-Schaltung 39 schaltet den Ebenen-Zähler 57 um eine Position weiter.

11b.) Gehe über zur Alpha-Phase

Das Ausgangssignal des UND-Gliedes 32 wird auch zu der in Fig.5 dargestellten Schaltung übertragen. Dort schaltet es den »Prüf«-Trigger 97 ein, der zu Beginn durch den »Beta«-Impulsformer 79 zurückgestellt wurde. Der eingeschaltete Trigger 97 gibt an seinem EIN-Ausgang ein Signal ab, das dem durch das »Prüf-Phasen«-Signal vorbereiteten UND-Glied 91 zugeführt wird. Das UND-Glied 91 liefert dann ein Signal »Alpha-Verriegelungsschaltung EIN« an die Verriegelungsschaltung 74 (F i g. 4) und schaltet damit die Prüf-Phase zurück. Die Sortieroperation kehrt dann zur Alpha-Phase zurück, die nach den Schritten 5 bis 9e abläuft.

12.) Wenn Richtungsschalter AUS,
gehe zur Beta-Phase über

Die Prüfung ist erfolgreich, wenn der Ebenen-Zähler 57 nicht auf Null steht und wenn alle in die Wörter der Ebene L gesetzten Zahlen gleich derjenigen Zahl sind, die dem Wort /, (L-\) beigefügt ist. Dann erfolgt anstelle der Rückkehr zur Alpha-Phase ein Übergang der Operation zur Beta- oder zur Gamma-Phase. In diesem Fall bleibt der »Prüf«-Trigger 97 (Fig.5) zurückgestellt, wenn der Schritt 12 erreicht ist, so daß sein AUS-Ausgangssignal das UND-Glied 99 vorberei-

tet. Das UND-Glied 99 wird außerdem durch ein Signal auf der Leitung »Nicht Prüf-Phase« von Fig.4 und durch das AUS-Ausgangssignal der Richtungsverriegelungsschaltung 93 vorbereitet. Wenn diese Bedingungen erfüllt sind, liefert das UND-Glied 99 ein Signal an die in Fig.4 gezeigte Verriegelungsschaltung 78 für die Beta-Phase. Damit beginnt die Operation in der Beta-Phase.

12a.) Wenn Richtungsschalter EIN, gehe über zur Gamma-Phase

Wenn alle Bedingungen für Schritt 12 erfüllt sind, aber die Richtungsverriegelungsschaltung 93 (Fig.5) eingeschaltet ist, wird anstelle des UND-Gliedes 99 das UND-Glied 92 eingeschaltet.

Die »Gamma«-Verriegelungsschaltung 84 (Fig.4) wird dann durch das Ausgangssignal des UND-Gliedes 92 eingeschaltet, so daß die Gamma-Phase beginnt.

Beta-Phase-Schaltungen und Arbeitsweise 13.) Setze /= /-1 (Anfang der Beta-Phase)

Wenn die Verriegelungsschaltung 78 eingeschaltet ist, gibt sie ein »Beta-Phase«-Signal auf die Schaltungen der F i g. 3A, 5 und 9. In F i g. 5 wird durch dieses Signal das UND-Glied 95 eingeschaltet, das Ausgangssignale an die »Beta-(7-l)«-Leitung und an das ODER-Glied 37 (F i g. 3A) abgibt, das den /-Zähler 53 zurückschaltet.

13a.) Starte Mischen auf Einheit /

Das »Beta-Mischbeginnw-Signal auf der Ausgangsleitung des UND-Gliedes 95 (F i g. 5) löst in der Schaltung in F i g. 8 ein Unterbrechungssignal aus, durch welches die übersetzte Adresse der Einheit / in das Register 10dl (Fig. 1) eingegeben wird und ein Unterbrechungssignal für die Mischoperation erzeugt und in das Register 1Od2 (Fig. 1) eingegeben wird. Die durch das Signal »Beta-Mischbeginn« eingeschalteten Impulsformer 146 und 147 geben Ausgangssignale über die UND-Glieder 145 und 148 ab, die zu dieser Zeit durch das eingeschaltete UND-Glied 140 vorbereitet sind. Der Mischfolgen-Zähler 26 (Fig.2) wurde durch das Beta-Impulsformer«-Signal auf Null gesetzt und gibt deshalb ein Signal »Mischzählung Nicht M« auf das UND-Glied 140. Die UND-Glieder 148 und 149 werden durch das Ausgangssignal des UND-Gliedes 145 eingeschaltet Ihre Ausgangssignale liefern über die Codeumsetzer 144 und 151 das Unterbrechungssignal für das Mischen und die Adresse der Einheit / für die Register in F i g. 1.

13b.) Vereinige das Wort (1+1% (L-1)

mit allen Wörtern der Ebene L und lösche alle

in den Wörtern eingetragenen Zahlen

Der Addierer 119 (Fig.7) addiert den Inhalt der Wörter auf der laufenden Ebene L zum Inhalt des Wortes bei (7+1), (L-1). Die von Null verschiedenen Wörter auf der laufenden Ebene L zeigen die letzten Operationen, Mischreihen auf Af Zwischenspeichern aufzuzeichnen, an, solange einzuschreibende Folgen vom Eingabe-Speicher TA zu übernehmen sind. Wenn andererseits keine Eingabe-Folgen mehr vom Eingabe-Speicher TA zu übernehmen sind, zeigen die Wörter auf der laufenden Ebene die höchste Ebene an, die während eines letzten, abwechselnd in der Beta- und Gamma-Phase durchgeführten Mischvorganges auftritt.

Das Wort (7+1), (L-X) zeigt die Anzahl der Anfangsfolgen an, die im nächsten Zwischenspeicher (/+1) als Mischfolgen höchster Ordnung auf der nächstniederen Aufzeichnungsebene (L-1) vorliegen.

Dieser Sammelvorgang erfolgt bei dem beschriebenen Ausführungsbeispiel durch Ausführung der Schritte 13b 1 bis 13b6 wie folgt:

13bl.) Addiere Inhalt aller Wörter der Ebene L

Das UND-Glied 95 wurde, wie im Schritt 13 beschrieben, eingeschaltet. Somit liegt ein Signal an

ίο seiner Ausgangsleitung »Beta Addition des Inhalts von L«. Diese Leitung ist an das ODER-Glied 49 (Fig.3) und an den EIN-Eingang des Triggers 156 (Fig.9) angeschlossen, so daß dieser in die Additionsstellung gebracht wird. Das ODER-Glied 49 gibt auf der Leitung »Umlaufzyklus-Beginn« nach Fig.3B ein Signal, das den Trigger 63, wie im Abschnitt 4f erklärt, einschaltet.

Durch die Additionsstellung des Triggers 156 werden die UND-Glieder 154 und 157 (F i g. 9) vorbereitet. Das UND-Glied 157 wird außerdem durch das Signal »Keine Prüf-Phase« aus der in Fig.4 gezeigten Schaltung vorbereitet. Sobald das UND-Glied 157 Umlaufimpulse vom Oszillator 64 (F i g. 3B) empfängt werden Additionsimpulse vom Ausgang des UND-Gliedes 157 auf die ODER-Glieder 118 und 129 (Fig.7)

geleitet Das ODER-Glied 118 löst die Übertragungsoperation der Speichersteuerung 116 aus, durch welche die vom Speicheradreßregister 116 adressierten Wörter übertragen werden, während das ODER-Glied 129 gleichzeitig über das ODER-Glied 125 die Additions operation des Addierers 119 zur Akkumulierung der übertragenen Wörter bewirkt Aufgrund des Signals »Umlaufzyklus-Beginn« adressiert das Speicheradreßregister der Reihe nach alle Wörter auf der Ebene L, wie es im Abschnitt 4f beschrieben wurde.

Somit wird durch die N Umlaufimpulse eine Abruf- und Additionsoperation ausgelöst, während welcher das Speicheradreßregister 111 (Fig.6) nacheinander jedes Wort in der laufenden Ebene der Folgen-Zähltabelle adressiert Das Signal »Umlauf-Ende« aus der in Fig.3B gezeigten Schaltung zeigt das Ende dieser Additionsoperation an. Das in Fig.9 gezeigte UND-Glied 154 empfängt dieses »Umlauf-Ende«-Signal und gibt ein Ausgangssignal ab, das das Ende dei Additionsoperation anzeigt Somit ist der Inhalt aller Wörter der laufenden Ebene L im Addierer 119 akkumuliert

13b2.) Setze /= (1+1), und L= (L-1)

Das in F i g. 9 gezeigte UND-Glied 152 wird durch das Signal »Additionsumlauf beendet« und voir UND-Glied 154 erregt und gibt ein Signal »Beta (I +1) (L- iy< auf die in den Fig. 3A und 7 gezeigte!! Schaltungen. Die ODER-Glieder 34 und 42 (Fig.3A] empfangen dieses Signal und schalten den /-Zähler um einen Schritt weiter und den L-Zähler um einen Schriti zurück. Das nächste durch das Speicheradreßregistei 111 adressierbare Wort ist daher durch die unmittelbar vorhergehenden Werte von /und L mit dem Ausdruck (1+1), (L-I) beschrieben.

13b3.) Addiere Inhalt des Wortes IL hinzu

Das laufende Wort I, L ergibt sich aus der Ausführung des Schrittes 13b2. Das Speicheradreßregister Ul adressiert immer das laufende Wort, das durch die momentane Einstellung des /-Zählers 53 und des L-Zählers 57 dargestellt wird, außer wenn eine Umlauf operation im Gang ist

Der Schritt 13b3 wird ebenfalls durch das Ausgangs-

signal mit der Bezeichnung »Beta (1+ 1), (L-1)« des in Fig. 9 gezeigten UND-Gliedes 152 eingeleitet, nachdem dieses Signal anschließend über die ODER-Glieder 118 und 123 und das UND-Glied 121(Fi g. 7) gelangt ist. Das ODER-Glied 118 betätigt den Übertragungseingang zur Speichersteuerung 116, die den Inhalt des laufenden Wortes /, L in das Datenspeicherregister 117 setzt. Wenn die vom Speicher abgerufenen Daten in dieses gesetzt sind, wird vom Register 117 das Signal »MDR gesetzt« geliefert. Dadurch wird das UND-Glied 127 vorbereitet, das außerdem das Ausgangssignal des ODER-Gliedes 132 empfängt. Das Ausgangssignal des UND-Gliedes 127 betätigt über das ODER-Glied 125 den Eingang »Addiere« zum Addierer 119. Darauf akkumuliert dieser den übertragenen Inhalt des Registers MDR.

13b4.) Lösche Wort IL

Wenn der Addierer 119 seine Operation beendet hat, gibt er ein Signal »Addition-Ende« an das UND-Glied 124, das durch das Ausgangssignal des ODER-Gliedes 123 vorbereitet ist. Das Ausgangssignal des UND-Gliedes 124 setzt über das ODER-Glied 126 das Register 117 auf Null. Es schaltet den Eingang »MDR speichern« der Speichersteuerung 116 so, daß der Null-Inhalt des Registers MDR in dem Wort /, L gespeichert wird, das momentan vom Speicheradreßregister 111 (Fig.6) adressiert wird. Durch dieses Speichern von Null-Werten im Wort /, L wird sein Inhalt gelöscht.

13b5.) Setze I=(I-1) und L= L+1)

Das Ausgangssignal »Addition-Ende« des in F i g. 7 gezeigten Addierers 119 gibt über das UND-Glied 121 ein Ausgangssignal mit der Bezeichnung »Beta (I — 1) (L +1)« ab. Dieses Ausgangssignal wird von den in F i g. 3A gezeigten ODER-Gliedern 37,38,39,41 und 49 übernommen. ODER-Glied 37 schaltet den /-Zähler 53 um einen Schritt zurück, ODER-Glied 38 gibt über das ODER-Glied 39 ein Ausgangssignal ab, das den L-Zähler 57 um einen Schritt weiterschaltet.

13b6.) Lösche die eingetragenen Zahlen auf Ebene L

Das unter Schritt 13b5 abgegebene Ausgangssignal des ODER-Gliedes 49 erregt über die Leitung »Umlaufzyklus-Beginn« die Verriegelungsschaltung 63 (Fig. 3B). Die ODER-Schaltung 38 gibt außerdem an die in F i g. 9 gezeigte Schaltung ein Ausgangssignal ab mit der Bezeichnung »Beta- oder Gamma löschen«. Der in F i g. 9 gezeigte Trigger 156 wird durch dieses Signal in den Löschzustand geschaltet, wonach das UND-Glied 159 alle Impulse vom Oszillator 164 (F i g. 3B) durchläßt Die Ausgangsirapuise des UND-Güedes !59 sind als Löschimpulse bezeichnet Diese Löschimpulse werden auf das in F i g. 7 gezeigte ODER-Glied 131 gegeben, von wo sie den Addierer 119 und über das ODER-Glied 126 das Register 117 auf Null setzen und den Speichereingang der Speichersteuerung 116 betätigen. Dadurch speichert das Register 117 lauter Nullen in jedem vom Speicheradreßregister 111 adressierten Wort auf der laufenden Ebene L, da es gleichzeitig durch das Ausgangssignal des Umlaufzählers 66 betätigt wird.

13a) Mischen-Ende im Zwischenspeicher /

Die mit Schritt 13a begonnene Mischoperation läuft gleichzeitig mit der Ausführung der Schritte 13bl bis 13b6 weiter, bis das Mischen beendet ist Da die Eingabe/Ausgabe-Operationen grundsätzlich mehr Zeit beanspruchen als Operationen des Rechners, ist das Mischen später beendet als die Additions- und Löschoperationen. Zu diesem Zeitpunkt gibt der Instruktionsteil lOfedes Rechners ein Signal »Mischen-Ende« ab, wie im Abschnitt 4a beschrieben.

13d.) Setze L= L-\

Wie in F i g. 2 dargestellt, wird das Signal »Mischen-Ende« auf die in den F i g. 3A und 5 gezeigten Schaltungen gegeben. In F i g. 5 wird das UND-Glied 96

κι durch dieses Signal eingeschaltet, da es während der Beta-Phase durch das Ausgangssignal des UND-Gliedes 95 vorbereitet ist. Das UND-Glied % gibt ein Ausgangssignal mit der Bezeichnung »Beta (L-1)« auf die in den F i g. 3A und 7 gezeigten Schaltungen. Dieses Signal schaltet über das in Fig.3A gezeigte ODER-Glied 42 den L-Zähler 57 um eine Stelle zurück.

Das Signal »Mischen-Ende« wird durch die in F i g. 3A dargestellten UND-Glieder 44 und 47 gesperrt, die während der Beta- und Gamma-Phase nicht

2» vorbereitet sind.

13e.) Eintragung des Resultats der Inhaltsaddition
in das Wort /, L

Das Signal »Beta (L-1)« wird auf das in Fig.7 gezeigte ODER-Glied 112 gegeben, das den Eingang »Addition speichern« der Speichersteuerung 16 erregt, so daß das Register (MDR) 117 den akkumulierten Inhalt des Addierers 119 in das Wort speichert, das momentan durch das Speicheradreßregister 111

jo (F i g. 6) adressiert wird und das auf der gerade durch den L-Zähler 57 zurückgeschalteten Ebene liegt.

13f.) Setze/=/+1

Die in Fig.7 gezeigte Verzögerungsschaltung 115 empfängt das Signal »Beta (L-1)« von der in Fig.5 dargestellten Schaltung und gibt ein Signal mit der Bezeichnung »Beta (1+1) verz.« ab. Die Verzögerung der Schaltung 115 übersteigt die Zeit zur Eintragung von Zahlen im Schritt 13b, so daß sich / erst nach der Beendigung der Zahleneintragung ändert. In Fig.3A betätigt das verzögerte Signal »Beta (/+1)« das ODER-Glied 34, so daß dieses den /-Zähler 53 weiterschaltet.

14.) Schalte Mischrichtungsschalter EIN

In F i g. 5 schaltet das verzögerte Signal »Beta (I +1)« den Mischrichtungsschalter ein.

15. Gehe über zur Prüf-Phase

so Die in F i g. 4 dargestellte Verriegelungsschaltung 82 für die Prüf-Phase wird durch das verzögerte Signal »Beta (7+1)« aus Fig.7 eingeschaltet und leitet die Prüf-Phase ein, die bereits mit den Schritten 10 bis 12a beschrieben wurde.

Gamma-Phase-Schaltungen und Arbeitsweise

Die Gamma-Phase ist der Beta-Phase sehr ähnlich. Der wesentliche Funktionsunterschied besteht darin, daß die Gruppenmischfolge in der Beta-Phase in den Zwischenspeicher (1+1) geschrieben wird, während sie in der Gamma-Phase in den Zwischenspeicher (7—1) geschrieben wird, wobei / jeweils die Position des /-Zählers in der Operation ist Für diese beiden Phasen sind unterschiedliche Schaltelemente nur insoweit vorgesehen, als es hinsichtlich dieses Unterschiedes erforderlich ist

In der Prüf-Phase wird immer eine Entscheidung getroffen, welche der Alpha-, Beta- oder Gamma-Pha-

sen nach dem ersten Durchgang durch die Start- und die Alpha-Phase auszuführen ist. Das Ergebnis der Prüfoperation findet seinen Niederschlag in den Einstellungen des »Vergleich«-Triggers 97 und der Richtungsverriegelungsschaltung 93 (F i g. 5).

Der Trigger 97 wird durch Operationen während der Prüf-Phase gesteuert, die Verriegelungsschaltung 93 jedoch durch die unmittelbar vor dieser ablaufenden Phase. Die Richtungsverriegelungsschaltung 93 ist ausgeschaltet, wenn die Prüf-Phase entweder von einer Alpha- oder von einer Gamma-Phase eingeleitet wird. Sie ist eingeschaltet, wenn die Prüf-Phase von der Beta-Phase eingeleitet wird.

Der Trigger 97 wird am Ende der Prüf-Phase eingeschaltet, wenn der Ausgang der Vergleicheropera- ι > tion erfolglos ist, wie bereits im Abschnitt Ub beschrieben wurde. Wenn die Vergleicheroperation erfolgreich ist, bleibt der Prüftrigger 97 ausgeschaltet. Dies ist dann der Fall, wenn der Zähler 57 nicht auf Null steht und wenn jede von Null verschiedene, in die höchste von Null verschiedene Ebene L gesetzte Zahl gleich der Zahl ist, die in das Wort /, (X-I) gesetzt wurde. Auf diese Weise gibt die Schaltstellung des Prüftriggers 97 (F i g. 5) das Ergebnis der Prüf-Phase an.

Der EIN-Zustand des Triggers 97 übt eine weitreichende Steuerfunktion aus, da in diesem Falle die Einstellung der Richtungsverriegelungsschaltung 93 nicht überprüft wird. Der Trigger 97 ist, wie gesagt, eingeschaltet, wenn der Vergleich erfolglos verlief oder wenn der Zähler 57 auf der Ebene Null steht. Dann in erfolgt über das in Fig.5 dargestellte UND-Glied 91 eine Verzweigung der Operation zur Alpha-Phase. Das UND-Glied 91 schaltet die »Alpha-Phase«-Verriegelungsschaltung während der Prüf-Phase ein, wenn der »Prüf«-Trigger 97 durch ein Signal »Vergleich ohne j5 Erfolg« aus der in Fig.3A gezeigten Schaltung eingeschaltet ist.

Bei der Prüf-Phase wird die Stellung der Richtungsverriegelungsschaltung 93 nur dann untersucht, wenn der Prüftrigger 97 ausgeschaltet ist. Infolgedessen werden bei ausgeschaltetem Trigger 97 die UND-Glieder 92 und 99 auf die Prüfung der Stellung der Richtungsverriegelungsschaltung 93 vorbereitet. Bei eingeschalteter Richtungsverriegelungsschaltung 93 wird über das UND-Glied 92 die »Gamma-Phase«-Verriegelungsschaltung (F i g. 4) erregt, bei ausgeschalteter Richtungsverriegelungsschaltung 93 dagegen die »Beta-Phase«-Verriegelungsschaltung über das UND-Glied 99.

Wenn das Signal »Vergleich ohne Erfolg« von der in Fig.3A gezeigten Schaltung nicht auftritt, wird trotzdcir. an: Ausgang des UND-Gliedes !09 (Fig.6) ein Signal »Prüf-Pl;ase, Vergleich beendet« gegeben, um das Ende der Prüf-Phase anzuzeigen. Die Zeitfolge dieser beiden Signale kann bei Betätigung des UND-Gliedes 91 kritisch werden, da das EIN-Ausgangssignal des Triggers 97 auftreten muß, bevor das Eingangssignal »Prüf-Phase« zum UND-Glied 91 abfällt Die Zeitfolge kann durch die Verzögerungsschaltung 98 sichergestellt werden, die das für das ω UND-Glied 91 bestimmte Signal »Prüf-Phase« übernimmt.

16. Setze/=/+1

Wenn die »Gamma«-Verriegelungsschaltung 84 durch das Ausgangssignal des in F i g. 5 gezeigten UND-Gliedes 92 eingeschaltet wird, wird auch ihr Impulsformer 87 (F ι e. A) erreet. der gleichzeitig drei Ausgangssignale abgibt. Eines davon ist das Signal »Gamma (7+1)«, das über das ODER-Glied 34 (Fig.3A) den /-Zähler 53 (Fig. 3B) um eine Stelle weiterschaltet.

16a.) Mischbeginn von Folgen
aller anderen Speicher im Speicher /

Das Signal »Gamma-Mischbeginn« des Impulsformers 87 (F i g. 4) wird zu den Impulsformern 146 und 147 (F i g. 8) gegeben und erzeugt ein Unterbrechungssignal, einen Mischbefehl und das lU-Adreßsignal des gewählten Zwischenspeichers (7+1) für die entsprechenden Register des Rechners 10. Damit beginnt eine Mischoperation, wie sie im Schritt 13a beschrieben wurde.

16b.) Vereinige das Wort (I+ Γ), (L-1)

mit allen Wörtern der Ebene L und lösche alle

in den Wörtern eingetragenen Zahlen

Dieser Schritt wird unter weitgehender Verwendung derselben Schaltungen ähnlich ausgeführt wie der Schritt 13b und zwar wie folgt:

16bl.) Addiere Inhalt aller Wörter der Ebene L

Das dritte Ausgangssignal vom Impulsformer 87 mit der Bezeichnung »Gamma Add. von Lee gelangt über das ODER-Glied 49 (F i g. 3A) an die Verriegelungsschaltung 63 (F i g. 3B) und beginnt einen Umlaufzyklus, wie im Schritt 13bl erläutert. Dasselbe Impulsformersignal schaltet den Trigger 156 (F i g. 9) auf »Addieren«.

Dadurch wird das UND-Glied 157 erregt, so daß die Umlaufimpulse vom Iszillator 64 als Additionsimpulse auf die Schaltung in F i g. 7 übertragen werden, die den Inhalt aller Wörter der Ebene L in derselben Weise addiert, wie es unter Schritt 13bl beschrieben wurde.

16b2.) Setze /= (I-1) und L = 1)

Am Ende des Additionszyklus wird das Signal »Umlaufzyklus-Ende« von der in Fig.3B dargestellten Schaltung auf das UND-Glied 154 (Fig.9) gegeben, wodurch das UND-Glied 153 eingeschaltet wird, dessen Schaltbedingung durch das »Gamma«-Signal erfüllt ist. Das UND-Glied 153 gibt ein Ausgangssignal mit der Bezeichnung »Gamma (I— 1), (L-1)« auf die Schaltungen in den F i g. 3A und 7. In F i g. 3A schaltet es über die ODER-Glieder 37 und 42 den /-Zähler 53 und den L-Zähler 57 um je eine Stelle zurück.

16b3.) Addiere den Inhalt des Wortes /, L hinzu

Das ODER-Glied 41 (F i g. 3A) löst den Beginn eines Umlaufs aus. Das erwähnte Signal »Gamma (7—1), (L-1)« erregt die ODER-Glieder 118 und 123 (F i g. 7), die ebenso wie im Abschnitt 13b3 bewirken, daß jedes Wort auf der Ebene L vom Speicher übernommen und in den Addierer 119 übertragen wird.

16b4.) Lösche Wort IL

Diese Operation ist identisch mit der unter Schritt 13b4 beschriebenen.

16b5.) Setze/=(/+l)undL=fL+l)

Das Signal »Addition beendet« in F i g. 7 erregt das UND-Glied 122, das dann ein Signal »Gamma (7+1) (L+ \y< über die ODER-Glieder 34 und 38 (Fig.3A) gibt und den /-Zähler 53 sowie den L-Zähler 57 um eine Stelle weiterschaltet.

16b6.) Lösche die auf Ebene L eingetragenen Zahlen

In Fig.3A stellt das »Beta- oder Gamma-Lösch«-Signal des ODER-Gliedes 38 den Trigger 156 (F i g. 9) auf Löschen. Das Signal »Gamma (I +1), (L +1)« durchsetzt das ODER-Glied 41 (F i g. 3B) und erregt die Verriegelungsschaltung 63, so daß ein weiterer Umlaufzyklus ausgelöst wird. Danach wird der Schritt 16b6 genauso ausgeführt wie der oben beschriebene Schritt 13b6.

16c.) Mischen Ende im Speicher /

Diese Operation ist identisch mit der unter Schritt 13c beschriebenen.

16d.) Setze L= L-I _H

Das Signal »Mischen-Ende« schaltet das UND-Glied 94 (Fig.5) durch, das durch das »Gamma-Phase«- und das EIN-Signal der Richtungsverriegelungsschaltung 93 vorbereitet ist und ein Signal »Gamma (L-1)« auf die Schaltungen in den F i g. 3A und 7 gibt. Dieses Signal 2» schaltet über das ODER-Glied 42 (Fig.3A) den Ebenen-Zähler 57 zurück.

16e.) Eintragung des Resultats der Inhaltsaddition
in das Wort /, L

In F i g. 7 durchsetzt das Signal »Gamma (L- 1)« das ODER-Glied 112 und löst eine Speicheroperation aus, bei welcher ebenso wie beim Schritt 13e der Inhalt des Addierers 119 in dem vom Speicheradreßregister 111 adressierten, laufenden Wort /, L gespeichert wird.

16f.) Setze/=/-1

In Fig. 7 erzeugt die Verzögerungsschaltung 120 ein Signal »Gamma (I — 1) verz.«, das auf die Schaltungen in den Fig.3A, 4 und 5 gegeben wird. In Fig.3A schaltet S5 dieses Signal über das ODER-Glied 37 den /-Zähler 53 um eine Stelle zurück.

17.) Schalte Mischrichtungsschalter aus

Das Signal »Gamma (I-1) verz.« schaltet in F i g. 5 die Richtungsverriegelungsschaltung 93 zurück.

18. Gehe über zur Prüf-Phase

Das Signal »Gamma (I — 1) verz.« wird auch von der in F i g. 4 gezeigten Schaltung aufgenommen, wo es die Verriegelungsschaltung »Prüf-Phase« 82 einschaltet. Damit beginnt die Prüf-Phasenoperation, die entsprechend der Schritte 10 bis 12a verläuft

Beendigung des Sortierens

Die Sortierung endet mit einer einzigen Folge aller Aufzeichnungen, die von einem oder mehreren Eingabe-Speichern TA (Fig. 1) geliefert werden. Diese Folge erscheint auf dem letzten durch den /-Zähler 53 für die letzte Gruppenmischfolge angegebenen Zwischenspeicher. Die letzte Phase ist entweder eine Beta- oder eine Gamma-Phase. Alle Anfangsfolgen werden in die Zwischenspeicher/LAO bis IU-M durch einmalige Benutzung der Anfangs-Phase und durch Benutzung der Alpha-Phase aufgezeichnet Die Beta- und Gamma-Phasen dienen zur Bildung von Gruppenmischfolgen aus den Mischfolgen, die sich aus der Anfangs- und Alpha-Phase ergeben. Sie vervollständigen das Mischen, das zu einer einzigen Endfolge auf einem der Zwischenspeicher führt Diese Endfolge kann direkt von dem zuletzt durch den /-Zähler 53 bezeichneten Zwischenspeicher abgenommen werden, indem der Zählerstand verfügbar gemacht wird. Andererseits kann

diese Endfolge auch auf die Ausgabeeinheit 7B(F ig. 1) übertragen werden.

Beispiel für eine Sortierung

Das Beispiel, das die Verteilung von Anfangsfolgen zu Mischfolgen und Gruppenfolgen zeigt, arbeitet mit fünf (N =5) Zwischenspeichern .'U-O bis IU-4. Jede unter einem Zwischenspeicher aufgeführte Zahl stellt eine einzelne Anfangsfolge dar und der Wert der Zahl stellt die Anzahl der Anfangsfolgen dar, die in der durch diese Zahl dargestellten Einzelfolge kombiniert sind. Die Position von / bezeichnet den Wert von / zu einer gegebenen Zeit. Der Anfangsstand von /ist:

/ /i/0

Wl

IUl

/i/3

/i/4

Während der Ausführung der Start-Phase sind
Anfangsfolgen folgendermaßen verteilt:

/i/0	/i/0	/t/l	Wl	/i/3	WA
1 25 /i/0	1 /t/l	1 Wl	1 /i/3	IUA
				4
ill
/t/l	IUl	IUi	/i/4

/i/0

/i/l

Wl

I
/1/3

/i/4

Die Verteilung am Ende der Start-Phase ist:

/i/0

/ /i/l

Wl

Wi

IUA

45

Bei der Ausführung der Alpha-Phase ist der gespeicherte /-Wert dargestellt durch »SI«, und die /-Verteilung ändert ihre Richtung wie folgt:

/i/0	bO	Sl Wl	/ Wl	/t/3	WA
DD 1	M /i/o	4 1	4	4 1	4 1
/i/0	1	SI IUl	/ Wl	/t/3	WA
4	4 4	4	4
SI Wl	Wl	/ /i/3	IUA
4 1	4 4 1	4	4 1

si

IUl

29

IUl 30

/ /t/3

/i/4

SI

IUl

IUl

IUT, Es folgen jetzt fünf Mischdurchgänge, bei denen die Mischrichtung durch den Mischrichtungsschalter gesteuert wird:

/tyo

IUA

SI IUl

IUl

/i/3

/t/4

4 4

/i/0

Nunmehr wird die Prüf-Phase ausgeführt, und anschließend die ß-Phase: 256

256

64

16

SI IUl

IUl

/i/3

IUA

/i/0

Sodann wird wieder zur Prüf phase übergegangen, die ohne Erfolg abschließt. Deswegen wird weiter zur «-Phase verzweigt. Auf diese Art fortfahrend kommt man schließlich zu folgender Verteilung:

IUl

IUl

/t/3

/i/4 /t/0

256	256
256	256
64	64
16	16
4

!Uli

IUl

/t/3

/i/4 IUl

256	256
256	256
64	64
16	16
4	4

/t/l

256

256

64

16

IUl

256	256
256	256
64	64

/t/l

IUl

256

IUl

256
16

IUl

256

IUl

256	256	35	256	256
64	256		256	256
16
4

256

Die nächsten vier Anfangsfolgen werden auf die /i/0 IUl IUl

Zwischenspeicher 0,4,3,2 gesetzt: 40 256 256 256

/
/i/3

256 64 16

/
IUi

256 64 16

/i/3

256 64

/t/3

256

/i/3

/i/4

/i/4

/i/4

64

IUA

IUA

1024

256	256
256	256
64	64
16	16
4

256

256 64 16

Wenn nun die die eingegebenen Datenfolgenliefernde Datenquelle das Ende der Daten anzeigt, werden die nunmehr auf den Zwischenspeichern 0, 1, 2 und A vorhandenen Gruppenmischfolgen zu einer endgültiger sortierten Folge der Daten gemischt und auf ein« Ausgabeeinrichtung übertragen.

Hierzu 10 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen, die als Anfangsfolgen auf jeweils N— 1 Zwischenspeicher verteilt und danach jeweils im TV-ten Zwischenspeicher zu einer Mischfolge erster Ordnung zusammengeführt werden, welche ihrerseits mit anderen in gleicher Weise gebildeten Mischfolgen zu einer Mischfolge nächsthöherer Ordnung zusammengeführt werden, bis alle Anfangsfolgen und Mischfolgen zu einer Mischfolge höchster Ordnung verarbeitet sind, mit Zähleinrichtungen zur Adressierung der Zwischenspeicher bei der Verteilung von Anfangsfolgen und der Bildung von Mischfolgen, gekennzeichnet durch folgende Merkmale:

a) ein N Zählstellen aufweisender, in seiner Zählrichtung umschaltbarer Adressierzähler (53) liefert die Adressen der Zwischenspeicher (lU-Obis IU-M),

b) ein erster Steuerzähler (24) legt beim Durchlauf des Adressierzählers (53) jeweils die Adressen von N— 1 Zwischenspeichern fest, in die je eine Anfangsfolge eingeschrieben wird, und Hefen nach N-X Schritten ein Steuersignal zur Bildung einer Mischfolge im N-ten Zwischenspeicher,

c) ein vom (N- 1)-Steuersignal des ersten Steuerzählers (24) betätigter zweiter Steuerzähler (26) legt beim weiteren Durchlauf des Adressierzählers (53) jeweils die Adressen von N-I aufeinanderfolgenden Zwischenspeichern fest, in die jeweils eine aus Anfangsfolgen gebildete Mischfolge erster Ordnung eingeschrieben wird,

d) eine erste Steuerschaltung (71, 73) liefert zur Verteilung von Anfangsfolgen am Beginn der Mischoperation ein Vorwärts-Steuersignal an den Adressierzähler (53), bis ein (N- 1)-Steuersignal des zweiten Steuerzählers (26) auftritt,

e) eine vom letzteren Steuersignal betätigte zweite Steuerschaltung (74, 77) stellt den Adressierzähler (53) auf Rückwärtszählung ein und öffnet eine Torschaltung (27) in einem (N- 2)-Ausgang des zweiten Steuerzählers (26), womit beim weiteren Durchlauf des Adressierzählers in entgegengesetzter Richtung jeweils Mischfolgen zweiter Ordnung in jeweils N—2 Zwischenspeicher eingeschrieben werden bei gleichzeitiger Fortsetzung der Verteilung von Anfangsfolgen,

f) daß eine als Folge des (N- 2)-Ausgangssignals des zweiten Steuerzählers (26) betätigbare dritte Steuerschaltung (78, 79, 84, 87) den Adressierzähler (53) zur Vereinigung der zuletzt erzeugten N— 1 Mischfolgen zu jeweils einer Mischfolge nächsthöherer Ordnung in den in Fortsetzung der ursprünglichen Adressierfolge jeweils N-ten Zwischenspeicher weiterschaltet und danach bei Vorhandensein weiterer Anfangsfolgen erneut die zweite Steuerschaltung (74, 77) wirksam macht und bei Fehlen (·>·> weiterer Anfangsfolgen die Bildung von Mischfolgen von jeweils nächsthöherer Ordnung unter abwechselnder Rückwärts- und Vorwärtsschaltung des Adressierzählers (53) fortsetzt

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Addierwerk (119) für jeden der Zwischenspeicher (IU-Q-IU-M) zu jeder der dort zu speichernden Mischfolgen die Zahl der darin enthaltenen Anfangsfolgen bildet und in einen vom Adressierzähler (53) und wenigstens einem weiteren Zähler (57) adressierten Überwachungsspeicher (1 la)überträgt, der für jeden Operationszyklus einer der Steuerschaltungen (71, 73; 74, 77; 78, 79, 84, 87) durch Betätigung des weiteren Zählers (57) eine separate Speicherebene ^bereitstellt

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Adressierzähler (53) mit einem Zählstandsspeicher (51) verbunden ist und daß die zweite Steuerschaltung (74, 77) den Inhalt des Adressierzählers (53) jeweils am Beginn der Bildung von N—2 Mischfolgen in den Zählstandsspeicher (51) kopiert und durch das (N- 2)-Ausgangssignal des zweiten Steuerzählers (26) wieder in den Adressierzählcr (53) rückeinstellt

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet daß eine von der zweiten und dritten Steuerschaltung (71, 73 und 74, 77) jeweils am Ende von deren Arbeitsphssen betätigte Prüfschaltung (82, 97, 101 — 108) vorgesehen ist, welche die in der (L-\)-ten Ebene des Überwachungsspeichers {Ha) für den jeweils adressierten Zwischenspeicher (IU-O-IU-M) enthaltene Anfangsfolgenzahl durch einen Vergleicher (104) mit den Anfangsfolgenzahlen der L-ten Ebene für alle übrigen Zwischenspeicher vergleicht und die jeweils bei Ungleichheit die zweite und bei Gleichheit die dritte Steuerschaltung erneut zur Wirkung bringt.

5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein mit der Prüfschaltung (82, 97, 101 — 108) verbundener, durch Oszillatorimpulse betätigter Umlaufzähler (66) vorgesehen ist, der die Adressen zur Abtastung der Speicherstellen liefert, die im Überwachungsspeicher (11 a) in der durch den Zähler (57) jeweils adressierten Ebene (L) den Zwischenspeichern (IU-0— IU-M) zugeordnet sind.

6. Einrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die dritte Steuerschaltung (78,79,84,87) mit einem Richtungssteuerschalter (93) verbunden ist, der jeweils die Richtung der letzten Weiterschaltung des Adressierzählers (53) speichert und für jede neue Bildung einer Mischfolge nächsthöherer Ordnung umkehrt.

7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die dritte Steuerschaltung (78, 79, 84, 87) zwei Verriegelungsschaltungen (Beta-Verriegelungsschaltung, Gamma-Verriegelungsschaltung) aufweist, von denen die eine von einem ersten Ausgang des als Verriegelungsschaltung ausgebildeten Richtungssteuerschalters (93) und die andere von dessen zweiten Ausgang für eine Einschaltung vorbereitet wird, und daß die eine Verriegelungsschaltung (Beta) den Adressierzähler (53) in Vorwärisrichtung und die andere (Gamma) in Rückwärtsrichtung weiterschaltet und jede von ihnen die jeweilige Position des Richtungssteuerschalters (93) ändert.