DE19651528A1 - Chipanordnung und Verfahren zum Herstellen derselben - Google Patents
Chipanordnung und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19651528A1 DE19651528A1 DE19651528A DE19651528A DE19651528A1 DE 19651528 A1 DE19651528 A1 DE 19651528A1 DE 19651528 A DE19651528 A DE 19651528A DE 19651528 A DE19651528 A DE 19651528A DE 19651528 A1 DE19651528 A1 DE 19651528A1
- Authority
- DE
- Germany
- Prior art keywords
- chip
- substrate
- individual
- diamond
- spaced apart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
- H01S5/02484—Sapphire or diamond heat spreaders
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Chipanord
nung, bei der ein Chip mittels einer Verbindungseinrichtung
mit zumindest einem weiteren Chip oder einem Substrat ver
bunden ist. Die vorliegende Erfindung bezieht sich ferner
auf ein Verfahren zum Verbinden eines Chips mit einem wei
teren Chip oder einem Substrat.
Die vorliegende Erfindung bezieht sich auf den Anwendungs
bereich, bei dem zwei oder mehrere Materialbausteine, bei
spielsweise Chips, verschiedene Substratmaterialien, IC-Bau
steine, unter Verwendung der Die-Bond- oder Flip-Chip-Tech
nik zumindest mechanisch und/oder elektrisch und/oder ther
misch verbunden werden. Diese Verfahren finden beispiels
weise Anwendung bei der Verbindung zweier oder mehrerer
Chips oder bei der Befestigung und/oder Kontaktierung von
Chips auf Substraten, insbesondere zur Bildung von Multi-
Chip-Modulen (MCM) und in der Optoelektronik. Die vorlie
gende Erfindung ist generell vorteilhaft auf allen Gebieten
einsetzbar, wo größere Bauteile montiert und/oder höhere
Verlustleistungen abgeführt werden müssen, beispielsweise
auf den Anwendungsfeldern der Optoelektronik und/oder der
Leistungselektronik.
Es ist bekannt, daß Chips aus Si, GaAs oder InP mit hoher
Verlustleistung auf sogenannten Wärmespreizern und/oder Küh
lern, sogenannten Wärmesenken, montiert werden müssen. Bei
einer derartigen Montage sollte der Kontakt zwischen den
Chips und der Wärmesenke möglichst großflächig sein, um die
Wärme sehr gut zu der Wärmesenke weiterzuleiten. Ein Wärme
stau und zu hohe Temperaturen in einem Chip führen zu einer
hohen Degradation und können einen plötzlichen Ausfall be
wirken.
Die Materialbausteine werden daher gelötet, da Lote sehr
niedrige thermische und sehr niedrige elektrische Widerstän
de aufweisen. Das Lot kann galvanisch oder stromlos abge
schieden, aufgedampft oder aufgesputtert sein, oder alterna
tiv in der Form eines Lötplättchens (Preform) vorliegen. Als
Wärmespreizer oder Kühler werden Materialien mit einer hohen
Wärmeleitfähigkeit, beispielsweise Cu, kubisches BorNitrid
oder Diamant, verwendet.
Dabei existieren jedoch teilweise sehr große Unterschiede
der Ausdehnungskoeffizienten der Materialbausteine. Um die
durch den Lötprozeß induzierten und im Betrieb aufgrund der
unterschiedlichen Ausdehnungskoeffizienten auftretenden
thermomechanischen Spannungen abzufangen, muß ein weiches
Lotmaterial mit einer niedrigen Fließgrenze verwendet wer
den. Beispielsweise werden bei der Montage von Hochlei
stungslaserbarren aus AlGaAs/GaAs oder InGaAs/GaAs dieselben
standardisiert mit In-Lot auf Kupfer (Cu) oder Diamant auf
gelötet.
Durch das sehr weiche In-Lot können die auftretenden Span
nungen abgebaut werden. Jedoch weisen die mittels des obigen
Verfahrens gelöteten Laserbarren eine erwartete Lebensdauer
von nur 5000 Stunden auf. Der Grund für diese niedrige Le
bensdauer ist die Verwendung des In-Lotes mit einer geringen
Zuverlässigkeit.
Höhere Lebensdauern und Zuverlässigkeiten kann man nur durch
den Einsatz von höher schmelzenden Loten, beispielsweise
Pb(37)Sn(63), Au(80)Sn(20), erzielen. Diese Lote weisen er
heblich höhere Fließgrenzen auf und können daher die indu
zierten Spannungen nicht oder nur teilweise abbauen. Für An
wendungen in der Optikelektronik ist der Einsatz von
Au(80)Sn(20)-Lot von höchstem Interesse, da mit demselben
ein flußmittelfreier Lötprozeß durchgeführt werden kann.
Verwendet man dieses Lot um GaAs auf Diamant zu löten, lie
gen die Spannungen ab einer bestimmten Chipgröße, die von
den Dicken der Materialbausteine abhängt, oberhalb der
Bruchgrenze des GaAs. Es ist möglich, durch geschickte Wahl
der Lötparameter, Temperatur und Zeit die Spannungen bis
knapp unterhalb der Bruchgrenze zu reduzieren. Für optisch
aktive Materialbausteine müssen die Spannungen jedoch um den
Faktor 2 bis 4 reduziert werden, damit der Chip funktionsfä
hig ist.
Ausgehend von dem oben dargestellten Stand der Technik liegt
der vorliegenden Erfindung die Aufgabe zugrunde, eine Chip
anordnung bestehend aus einem Chip, einer Verbindungsvor
richtung und zumindest einem weiteren Chip oder einem Sub
strat zu schaffen, wobei die Verbindungsvorrichtung eine
sehr gute Wärmeleitfähigkeit aufweist und ferner eine lange
Lebensdauer der Chipanordnung gewährleistet.
Diese Aufgabe wird durch eine Chipanordnung gemäß Anspruch l
gelöst.
Der vorliegenden Erfindung liegt ferner die Aufgabe zugrun
de, Verfahren zum Verbinden eines Chips mit einem Substrat
oder einem weiteren Chip zu schaffen.
Diese Aufgabe wird durch Verfahren gemäß den Ansprüchen 10
und 15 gelöst.
Die vorliegende Erfindung schafft eine Chipanordnung, die
aus einem ersten Chip, einer Verbindungsvorrichtung und zu
mindest einem zweiten Chip oder einem Substrat besteht, wo
bei die Verbindungsvorrichtung aus einer Mehrzahl einzelner
voneinander beabstandet angeordneter Diamantteile besteht,
die zwischen den Chips oder zwischen dem ersten Chip und dem
Substrat angeordnet und mit denselben verbunden sind.
Gemäß einem bevorzugten Ausführungsbeispiel schafft die vor
liegenden Erfindung eine Chipanordnung, die aus einem Hoch
leistungs-Chip und einem Kühlsubstrat besteht, die mittels
einer Mehrzahl einzelner voneinander beabstandet angeordne
ter Diamantteile verbunden sind. Die Diamantteile können
mittels eines Lots, z. B. Au(80)Sn(20) oder Pb(37)Sn(63), mit
dem Chip und/oder dem Kühlsubstrat verbunden sein, oder kön
nen alternativ mittels eines Thermokompressionsbond-Verfah
rens mit dem Chip und/oder mit dem Kühlsubstrat verbunden
sein.
Die vorliegende Erfindung ermöglicht die Verwendung eines
harten Goldzinn-Lots hoher Lebensdauer, vorzugsweise mit dem
eutektischen Verhältnis Au(80)Sn(20) um unter Verwendung ei
nes Diamantmaterials einen ersten Chip mit einem zweiten
Chip oder einem Substrat, beispielsweise einer Wärmesenke,
zu verbinden. Der zweite Chip oder das Substrat weisen vor
zugsweise einen thermischen Ausdehnungskoeffizienten auf,
der im wesentlichen gleich dem des ersten Chips ist, um das
Einführen jeglicher Spannungen in den Chip, die zu einem
Bruch des Chips führen könnten, zu vermeiden.
Die vorliegende Erfindung ermöglicht somit beispielsweise
die vorteilhafte Montage von Hochleistungslaserbarren, die
bei typischen Abmessungen von 10 mm.0,6 mm.100 µm eine Ver
lustleistung von 50 Watt aufweisen können, auf einer Wärme
senke, die beispielsweise aus Silizium oder AlN besteht. Bei
der Montage eines Hochleistungslaserbarrens aus GaAs auf ei
ner Wärmesenke, die auf Si oder AlN besteht, weisen die ein
zelnen voneinander beabstandeten Diamantteile vorzugsweise
einen Durchmesser ≦ 2 mm auf.
Gemäß einem bevorzugten Ausführungsbeispiel des erfindungs
gemäßen Verfahrens wird zunächst eine Diamantschicht ganz
flächig auf ein Substrat aufgebracht, woraufhin die Diamant
schicht zum Festlegen einzelner voneinander beabstandeter
Diamantteile strukturiert wird. Im Anschluß werden die ein
zelnen voneinander beabstandeten Diamantteile (12) bei
spielsweise mittels eines Lötverfahrens oder eines Thermo
kompressionsbond-Verfahrens mit dem ersten Chip (10) verbun
den.
Gemäß einem alternativen Verfahren zum Verbinden eines er
sten Chips mit einem zweiten Chip oder einem Substrat werden
zunächst einzelne Diamantteile voneinander beabstandet auf
den ersten Chip oder den zweiten Chip oder das Substrat auf
gebracht. Nachfolgend werden die einzelnen, voneinander be
abstandeten Diamantteile mit dem anderen der beiden Chips
oder dem Substrat verbunden.
Die vorliegende Erfindung schafft somit Verfahren, die be
sonders vorteilhaft zur Verbindung von Bauteilen mit hoher
Verlustleistung mit Kühlsubstraten geeignet sind. Die vor
liegende Erfindung ermöglicht den Abbau von thermomechani
schen Spannungen auf der Diamantschicht durch das Vereinzeln
der Diamantschicht in einzelne voneinander beabstandete Dia
mantteile. Dadurch ermöglicht die vorliegende Erfindung die
Verwendung eines höher schmelzenden Lots und somit eine hohe
Zuverlässigkeit bei der Kontaktierung. Folglich ergeben sich
sehr niedrige elektrische und thermische Widerstände.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin
dung wird nachfolgend bezugnehmend auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Querschnittansicht eines Hochlei
stungslaserbarrens, der mittels des erfindungsge
mäßen Verfahrens auf einer Wärmesenke angebracht
ist;
Fig. 2 eine schematische Draufsicht der Wärmesenke mit auf
derselben angebrachten, einzelnen, voneinander be
abstandeten Diamantteilen; und
Fig. 3 eine schematische Querschnitt-Teilansicht von unter
Verwendung eines Lots mittels des erfindungsgemäßen
Verfahrens verbundenen Bauteilen.
Nachfolgend wird die vorliegende Erfindung anhand eines be
vorzugten Ausführungsbeispiels derselben, das sich auf die
Montage eines Hochleistungslaserbarrens auf einer Wärmesenke
bezieht, näher erläutert.
Fig. 1 zeigt einen Hochleistungslaserbarren 10 der mittels
einzelner, voneinander beabstandeter Diamantteile 12 auf ei
ner Wärmesenke 14, die auch als Kühlsubstrat bezeichnet wer
den kann, angebracht ist. Der Hochleistungslaserbarren 10
besteht beispielsweise aus AlGaAs/GaAs oder InGaAs/GaAs. Die
Wärmesenke 14 besteht vorzugsweise aus Silizium oder AlN.
Bevorzugte Verfahren zum Herstellen der Chipanordnung, die
in Fig. 1 dargestellt ist, werden nachfolgend erläutert.
Fig. 2 zeigt eine Draufsicht auf die Wärmesenke 14 mit den
auf derselben angebrachten einzelnen, voneinander beabstan
deten Diamantteilen 12, wobei der Hochleistungslaserbarren
10 entfernt ist. Die Diamantteile 12 können beispielsweise
durch die Strukturierung einer ganz flächig aufgebrachten
Diamantschicht, die auf das Kühlsubstrat 14 abgeschieden
wurde, hergestellt sein.
Bei einem bevorzugten Verfahren zur Herstellung der in Fig.
l dargestellten Chipanordnung wird zunächst eine ganzflä
chige CVD-Diamantschicht auf eine Wärmesenke, die beispiels
weise aus Si oder AlN besteht, abgeschieden. Nachfolgend
wird eine Strukturierung der Diamantschicht mittels mechani
scher Bearbeitung, beispielsweise mit einem Laserstrahl
durchgeführt, um einzelne, voneinander beabstandete Diamant
teile gleicher Höhe zu bilden. Alternativ können vor der Ab
scheidung Maskierungsprozesse verwendet werden, um dadurch
bereits strukturiert einzelne, voneinander beabstandete Dia
mantteile auf der Wärmesenke abzuscheiden. Aus dem diamant
beschichteten Substrat, das später als Wärmesenke dient,
können anschließend mittels mechanischer Verfahren oder mit
tels Ätzverfahren Kühlelemente hergestellt werden.
Nachfolgend wird auf diese strukturierten Diamanten bei dem
bevorzugten Ausführungsbeispiel ein höher schmelzendes Lot,
beispielsweise Au(80) Sn(20) mit bekannten Auftragstechniken
aufgebracht. Der Chip, d. h. bei der in Fig. 1 dargestellten
Chipanordnung der Hochleistungslaserbarren 10, wird über dem
Kühlsubstrat 14 ausgerichtet und nachfolgend auf die einzel
nen Diamantteile gelötet. Dabei weist der Chip in den ent
sprechenden Bereichen vorzugsweise entsprechende Lötstellen
auf.
In Fig. 3 ist ein teilweiser Querschnitt einer Chipanordnung
dargestellt, bei der die vereinzelten Diamantteile 12 mit
tels eines Lötverfahrens mit einem Chip 20 und einem Chip 22
verbunden sind. Auf den Chips 20 und 22 ist jeweils eine
Lötmittelschicht 16 angebracht, die vorzugsweise aus
Au(80)Sn(20) besteht.
Alternativ zu dem oben beschriebenen Lötverfahren kann der
Chip auch mittels eines Thermokompressionsbond-Verfahrens
auf entsprechend metallisierten Diamanten montiert werden.
Dazu werden die einzelnen Diamantteile mit Oberflächenme
tallisierungen versehen. Diese Oberflächenmetallisierung
besteht vorzugsweise aus Gold. Ferner weist der Chip, der
mit den einzelnen Diamantteilen verbunden werden soll, eben
falls Goldkontakte auf. Diese Goldkontakte des Chips werden
mit den Oberflächenmetallisierungen der Diamantteile ausge
richtet, woraufhin der Chip mittels eines Thermokompres
sionsverfahrens an die mit der Oberflächenmetallisierung
versehenen Diamantteile gebondet wird.
Im Gegensatz zu den oben beschriebenen Verfahren können fer
ner zunächst einzelne Diamantteile in den für den Aufbau der
späteren Chipanordnung entsprechend optimierten Größen und
Strukturen auf ein Substrat, beispielsweise ein Kupfersub
strat, aufgebaut werden. Als Substrat ist neben Kupfer auf
grund des thermischen Ausdehnungskoeffizienten noch vorteil
hafter Wolfram-Kupfer oder Molybdän-Kupfer zu verwenden,
wenn das Substrat beispielsweise als Wärmesenke für den oben
beschriebenen Hochleistungslaserbarren dienen soll. Nach dem
Aufbringen eines Lots auf die Diamantteile können diese dann
an einen Chip gelötet werden. Das Auftragen des Lotes kann
alternativ auch vor den Aufbau der Diamantteile auf dem Kup
fersubtrat erfolgen.
Bei noch einem alternativen Verfahren gemäß der vorliegenden
Erfindung werden zunächst einzelne Diamantteile beabstandet
voneinander mit einem Chip, beispielsweise dem Hochlei
stungslaserbarren 10 verbunden. Diese Verbindung kann bei
spielsweise wieder mittels Löttechniken oder Thermokompres
sionsverfahren durchgeführt werden. Nachfolgend werden die
Diamantteile, die wiederum je nach weiterer Vorgehensweise
mit einer Oberflächenmetallisierung für ein nachfolgendes
Thermokompressionsverfahren oder mit einem Lötmittel für ein
nachfolgendes Lötverfahren versehen sind, mit dem Kühlsub
strat verbunden. Bei dem erfindungsgemäßen Verfahren ist es
ferner möglich, zwischen dem Kühlsubstrat und den einzelnen,
voneinander beabstandeten Diamantteilen ein weiches Lot,
z. B. ein In-Lot, zu verwenden, um thermische Belastungen
noch weiter zu verringern, da dieses weiche Lot zwischen den
einzelnen Diamantteilen und dem Substrat die Lebensdauer der
Anordnung nicht beeinträchtigt.
Die oben genannten Verfahren zur Herstellung der erfindungs
gemäßen Chipanordnung sind nur beispielhaft, wobei andere
Materialien und eine andere Reihenfolge der genannten
Schritte verwendet werden können, um eine erfindungsgemäße
Chipanordnung zu realisieren.
Claims (22)
1. Chipanordnung bestehend aus einem ersten Chip (10), ei
ner Verbindungsvorrichtung (12) und zumindest einem
zweiten Chip oder einem Substrat (14), wobei die Ver
bindungsvorrichtung aus einer Mehrzahl einzelner von
einander beabstandet angeordneter Diamantteile (12) be
steht, die zwischen den Chips (10) oder zwischen dem
ersten Chip (10) und dem Substrat (14) angeordnet und
mit denselben verbunden sind.
2. Chipanordnung gemäß Anspruch 1, bei der der erste Chip
(10) ein Hochleistungs-Chip und das Substrat (14) ein
Kühlsubstrat ist.
3. Chipanordnung gemäß Anspruch 2, bei der das Kühlsub
strat (14) einen thermischen Ausdehnungskoeffizienten
aufweist, der im wesentlichen gleich dem des Hochlei
stungs-Chips (10) ist.
4. Chipanordnung gemäß einem der Ansprüche 1 bis 3, bei
der die einzelnen, voneinander beabstandeten Diamant
teile (12) mittels eines Lots (16) mit dem ersten Chip
und/oder dem zweiten Chip oder dem Substrat verbunden
sind.
5. Chipanordnung gemäß Anspruch 4, bei der als Lot
Au(80)Sn(20) oder Pb(37)Sn(63) verwendet ist.
6. Chipanordnung gemäß einem der Ansprüche 1 bis 5, bei
der die einzelnen, voneinander beabstandeten Diamant
teile (12) mittels eines Thermokompressionsbond-Verfah
rens mit dem ersten Chip (10) oder dem zweiten Chip
oder dem Substrat verbunden sind.
7. Chipanordnung gemäß einem der Ansprüche 2 bis 6, bei
der das Kühlsubstrat (14) aus Si oder AlN besteht.
8. Chipanordnung gemäß einem der Ansprüche 2 bis 7, bei
der der Hochleistungs-Chip (10) ein Hochleistungslaser
barren aus AlGaAs/GaAs oder InGaAs/GaAs ist.
9. Chipanordnung gemäß einem der Ansprüche 2 bis 6, bei
der das Kühlsubstrat aus Kupfer, Wolfram-Kupfer oder
Molybdän-Kupfer besteht.
10. Verfahren zum Verbinden eines ersten Chips (10) mit ei
nem Substrat (14) mit folgenden Schritten:
ganzflächiges Aufbringen einer Diamantschicht auf das Substrat (14) und Strukturieren der Diamantschicht zum Festlegen einzelner voneinander beabstandeter Diamant teile (12); und
Verbinden der einzelnen voneinander beabstandeten Dia mantteile (12) mit dem ersten Chip (10).
ganzflächiges Aufbringen einer Diamantschicht auf das Substrat (14) und Strukturieren der Diamantschicht zum Festlegen einzelner voneinander beabstandeter Diamant teile (12); und
Verbinden der einzelnen voneinander beabstandeten Dia mantteile (12) mit dem ersten Chip (10).
11. Verfahren gemäß Anspruch 10, bei dem die Diamantschicht
mittels eines CVD-Verfahrens abgeschieden wird.
12. Verfahren gemäß Anspruch 10 oder 11, bei dem die Dia
mantschicht mittels einer Laserbehandlung strukturiert
wird.
13. Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem
die einzelnen, voneinander beabstandeten Diamantteile
(12) mittels Lötverfahren mit dem Chip (10) verbunden
werden.
14. Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem
die einzelnen, voneinander beabstandeten Diamantteile
(12) mittels Thermokompressionsbond-Verfahren mit dem
Chip (10) verbunden werden.
15. Verfahren zum Verbinden eines ersten Chips (10) mit ei
nem zweiten Chip oder einem Substrat (14) mit folgenden
Schritten:
Aufbringen einzelner Diamantteile (12) voneinander be abstandet auf den ersten Chip (10) oder den zweiten Chip oder das Substrat (14); und
Verbinden der einzelnen, voneinander beabstandeten Dia mantteile (12) mit dem anderen der beiden Chips oder dem Substrat (14).
Aufbringen einzelner Diamantteile (12) voneinander be abstandet auf den ersten Chip (10) oder den zweiten Chip oder das Substrat (14); und
Verbinden der einzelnen, voneinander beabstandeten Dia mantteile (12) mit dem anderen der beiden Chips oder dem Substrat (14).
16. Verfahren gemäß Anspruch 15, bei dem die einzelnen,
voneinander beabstandeten Diamantteile mittels eines
Lötverfahrens oder mittels eines Thermokompressionsver
fahrens mit dem anderen der beiden Chips oder dem Sub
strat (14) verbunden werden.
17. Verfahren gemäß Anspruch 15 oder 16, bei dem die ein
zelnen Diamantteile (12) mittels einer CVD-Abscheidung
unter Verwendung einer Maskierung aufgebracht werden.
18. Verfahren gemäß Anspruch 15 oder 16, bei dem die ein
zelnen Diamantteile (12) mittels eines Lötverfahrens
aufgebracht werden.
19. Verfahren gemäß Anspruch 15 oder 16, bei dem die ein
zelnen Diamantteile (12) mittels eines Thermokompres
sionsbond-Verfahrens aufgebracht werden.
20. Verfahren gemäß einem der Ansprüche 10 bis 19, bei dem
der erste Chip (10) ein Hochleistungs-Chip ist und bei
dem das Substrat (14) ein Kühlsubstrat ist.
21. Verfahren gemäß Anspruch 20, bei dem das Kühlsubstrat
(14) aus Kupfer besteht.
22. Verfahren gemäß einem der Ansprüche 13, 16 oder 18, bei
dem als Lot Au(80)Sn(20) oder Pb(37)Sn(63) verwendet
wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651528A DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
US08/986,204 US5959352A (en) | 1996-12-11 | 1997-12-05 | Chip arrangement and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651528A DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19651528A1 true DE19651528A1 (de) | 1998-06-18 |
DE19651528B4 DE19651528B4 (de) | 2005-10-06 |
Family
ID=7814387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651528A Expired - Fee Related DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US5959352A (de) |
DE (1) | DE19651528B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10011892A1 (de) * | 2000-03-03 | 2001-09-20 | Jenoptik Jena Gmbh | Montagesubstrat und Wärmesenke für Hochleistungsdiodenlaserbarren |
SG101995A1 (en) * | 2000-08-31 | 2004-02-27 | Hitachi Ltd | An electronic device and a method of manufacturing the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001026153A1 (en) * | 1999-10-05 | 2001-04-12 | Drukker International B.V. | Method of bonding a plurality of thermally conductive elements to a substrate |
US6337513B1 (en) * | 1999-11-30 | 2002-01-08 | International Business Machines Corporation | Chip packaging system and method using deposited diamond film |
JP2001244391A (ja) * | 1999-12-21 | 2001-09-07 | Toyota Central Res & Dev Lab Inc | マルチチップモジュールの冷却構造 |
US6992382B2 (en) * | 2003-12-29 | 2006-01-31 | Intel Corporation | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon |
CN100459109C (zh) * | 2005-05-23 | 2009-02-04 | 株式会社新王材料 | Cu-Mo基板及其制造方法 |
CN101677057B (zh) * | 2008-09-17 | 2011-02-02 | 中国科学院半导体研究所 | 低温晶片键合的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4979015A (en) * | 1987-01-28 | 1990-12-18 | Texas Instruments Incorporated | Insulated substrate for flip-chip integrated circuit device |
US4960643A (en) * | 1987-03-31 | 1990-10-02 | Lemelson Jerome H | Composite synthetic materials |
US5216807A (en) * | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
US5656862A (en) * | 1990-03-14 | 1997-08-12 | International Business Machines Corporation | Solder interconnection structure |
US5240749A (en) * | 1991-08-27 | 1993-08-31 | University Of Central Florida | Method for growing a diamond thin film on a substrate by plasma enhanced chemical vapor deposition |
JP2863678B2 (ja) * | 1992-09-28 | 1999-03-03 | 三菱電機株式会社 | 半導体レーザ装置及びその製造方法 |
US5532512A (en) * | 1994-10-03 | 1996-07-02 | General Electric Company | Direct stacked and flip chip power semiconductor device structures |
US5841197A (en) * | 1994-11-18 | 1998-11-24 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
-
1996
- 1996-12-11 DE DE19651528A patent/DE19651528B4/de not_active Expired - Fee Related
-
1997
- 1997-12-05 US US08/986,204 patent/US5959352A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
Non-Patent Citations (3)
Title |
---|
BASAVANHALLY, N.R. et al., in: IEEE Trans. on Components, Hybrids, and Manufact. Techn., Vol. 15, No. 6, Dec. 1992, S. 972-976 * |
HOOVER, D.S. et al., in: Solid State Techn., February 1991, S. 89-92 * |
WEISS, S. et al., in: IEEE Trans. on Components, Packaging, and Manufact. Techn. - Part A, Vol. 19, No. 1, March 1996, S. 46-53 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10011892A1 (de) * | 2000-03-03 | 2001-09-20 | Jenoptik Jena Gmbh | Montagesubstrat und Wärmesenke für Hochleistungsdiodenlaserbarren |
US6535533B2 (en) | 2000-03-03 | 2003-03-18 | Jenoptik Aktiengesellschaft | Mounting substrate and heat sink for high-power diode laser bars |
SG101995A1 (en) * | 2000-08-31 | 2004-02-27 | Hitachi Ltd | An electronic device and a method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US5959352A (en) | 1999-09-28 |
DE19651528B4 (de) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0610709B1 (de) | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung | |
EP0766354B1 (de) | Laserdiodenbauelement mit Wärmesenke | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE102007025950B4 (de) | Halbleitervorrichtung und ihr Herstellungsverfahren | |
DE69334180T2 (de) | Verfahren zur herstellung eines halbleiterbauelements mit mindestens einem chip und entsprechendes bauelement. | |
DE69013310T2 (de) | Gehäuse für Leistungshalbleiterbauelemente. | |
DE102015108545A1 (de) | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements | |
DE102005052563B4 (de) | Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung | |
EP3424072B1 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
WO2009132618A1 (de) | Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls | |
DE4338432B4 (de) | Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür | |
DE112009001543T5 (de) | Herstellung kompakter optoelektronischer Baugruppen | |
DE2744167A1 (de) | Photokoppler | |
DE10221857A1 (de) | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10238781A1 (de) | Halbleitervorrichtung | |
DE4126766C2 (de) | Hochfrequenz-und Hochleistungshalbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE10356885A1 (de) | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement | |
DE19956565B4 (de) | Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente | |
DE102012104304A1 (de) | Verfahren zur Herstellung einer Metallschicht auf einem Substrat und Bauelement | |
DE19651528A1 (de) | Chipanordnung und Verfahren zum Herstellen derselben | |
DE19646476C2 (de) | Verbindungsstruktur | |
DE10124141B4 (de) | Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung | |
DE102007031490B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls | |
DE19622650A1 (de) | Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |