DE102015108545A1 - Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements - Google Patents

Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements Download PDF

Info

Publication number
DE102015108545A1
DE102015108545A1 DE102015108545.3A DE102015108545A DE102015108545A1 DE 102015108545 A1 DE102015108545 A1 DE 102015108545A1 DE 102015108545 A DE102015108545 A DE 102015108545A DE 102015108545 A1 DE102015108545 A1 DE 102015108545A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
layer
vias
optoelectronic component
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015108545.3A
Other languages
English (en)
Inventor
Alexander F. Pfeuffer
Norwin von Malm
Stefan Grötsch
Andreas Plössl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015108545.3A priority Critical patent/DE102015108545A1/de
Priority to US15/578,240 priority patent/US10475778B2/en
Priority to DE112016002417.7T priority patent/DE112016002417A5/de
Priority to KR1020177036387A priority patent/KR102575338B1/ko
Priority to CN201680031107.XA priority patent/CN107667436A/zh
Priority to KR1020237029800A priority patent/KR20230130768A/ko
Priority to PCT/EP2016/061709 priority patent/WO2016193071A1/de
Priority to JP2017559495A priority patent/JP2018516460A/ja
Priority to TW105116627A priority patent/TWI601305B/zh
Publication of DE102015108545A1 publication Critical patent/DE102015108545A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Ein optoelektronisches Bauelement (100) weist einen Halbleiterchip (1) auf, der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte (10) untergliedert ist. Das Bauelement (100) umfasst weiter ein metallisches Verbindungselement (2) mit einer Oberseite (20) und einer Unterseite (21), wobei der Halbleiterchip (1) in einem Auflagebereich in direktem Kontakt mit der Oberseite (20) des Verbindungselements (2) ist und mit diesem mechanisch stabil verbunden ist. Das Verbindungselement (2) weist eine zusammenhängende metallische Verbindungsschicht (22) auf, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten metallischen ersten Durchkontaktierungen (23) vollständig durchdrungen ist. Die Verbindungsschicht (22) schließt dabei in Richtung senkrecht zur lateralen Richtung bündig mit der Oberseite (20) und der Unterseite (21) ab. Die ersten Durchkontaktierungen (23) sind durch Isolationsbereiche (24) von der Verbindungsschicht (22) elektrisch isoliert und beabstandet. Jede erste Durchkontaktierung (24) ist ferner eindeutig einem Bildpunkt (10) zugeordnet, mit diesem Bildpunkt (10) elektrisch leitend verbunden und bildet einen ersten elektrischen Kontakt zu diesem Bildpunkt (10). Der Halbleiterchip (1) ist außerdem durch das Verbindungselement (2) mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite (21) des Verbindungselements (2) befindlichen Träger (3) verbunden.

Description

  • Es wird ein optoelektronisches Bauelement angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement mit einer besonders einfachen Geometrie der elektrischen Verbindungen anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Bauelements anzugeben.
  • Diese Aufgaben werden durch die Gegenstände und Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Gemäß zumindest einer Ausführungsform umfasst das optoelektronische Bauelement einen Halbleiterchip, der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte, englisch Pixel, untergliedert ist. Der Halbleiterchip kann also insbesondere ein pixelierter und/oder segmentierter Halbleiterchip sein. Über eine Strahlungsaustrittsfläche des Halbleiterchips, die beispielsweise eine parallel zur lateralen Richtung verlaufende Hauptseite des Halbleiterchips bildet, kann im Betrieb Strahlung aus dem Halbleiterchip emittiert werden, wobei jeder Bildpunkt ein Teil der Strahlungsaustrittsfläche darstellt. Die Strahlungsaustrittsfläche bildet zum Beispiel ein Display.
  • Der Halbleiterchip kann zum Beispiel zumindest 50 oder 100 oder 200 oder 1000 solcher Bildpunkte umfassen. Die lateralen Abmessungen eines Bildpunkts, parallel zur Strahlungsaustrittsfläche, betragen dabei beispielsweise zwischen einschließlich 30 µm und 300 µm. Die Strahlungsaustrittsfläche des Halbleiterchips hat beispielsweise eine Fläche zwischen einschließlich 1 mm2 und 50 mm2. Es ist aber auch möglich, dass der Halbleiterchip ein hochauflösendes Display, zum Beispiel für Full HD Anwendungen, bildet. In diesem Fall können die Bildpunkte auch lateraler Abmessungen zwischen einschließlich 2 µm und 5 µm aufweisen.
  • Unter einem Halbleiterchip wird insbesondere ein funktionelles Halbleiterplättchen mit integrierten elektronischen Kontakten und/oder Schaltungen verstanden. Bevorzugt ist ein Halbleiterchip ein eigenes und separat handhabbares Modul, das auf einen Träger aufgesteckt oder aufgelötet oder aufgeklebt werden kann und auf diese Weise elektrisch kontaktiert wird.
  • Gemäß zumindest einer Ausführungsform weist das optoelektronische Bauelement ein metallisches Verbindungselement mit einer Oberseite und einer Unterseite auf. Die Oberseite und die Unterseite bilden beispielsweise gegenüberliegende, im Wesentlichen parallel zueinander verlaufende Hauptseiten des Verbindungselements.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip in einem Auflagebereich in direktem Kontakt mit der Oberseite des Verbindungselements und ist über diesen Auflagebereich mechanisch stabil mit dem Verbindungselement verbunden. Bevorzugt ist dabei eine der Strahlungsaustrittsfläche gegenüberliegende Montageseite des Halbleiterchips in direktem Kontakt mit der Oberseite des Verbindungselements.
  • Der Auflagebereich ist dabei der Bereich, insbesondere ausschließlich der Bereich, in dem festes Material des Halbleiterchips in direktem Kontakt mit festem Material des Verbindungselements steht. „Festes Material“ ist bevorzugt nicht gasförmiges Material. Der Halbleiterchip kann durch das Aufliegen in dem Auflagebereich mechanisch durch das Verbindungselement gestützt sein. Das Verbindungselement kann dabei selbsttragend sein oder benötigt zur mechanischen Stabilität den Halbleiterchip oder einen weiteren Träger.
  • Gemäß zumindest einer Ausführungsform umfasst das Verbindungselement eine zusammenhängende metallische Verbindungsschicht, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten, metallischen, ersten Durchkontaktierungen vollständig durchdrungen ist. Die ersten Durchkontaktierungen reichen also zumindest von der Unterseite bis zur Oberseite. Die ersten Durchkontaktierungen können metallische und elektrisch leitfähige Stifte sein, die durch die Verbindungsschicht gesteckt sind.
  • „Metallisch“ kann hier und im Folgenden bedeuten, dass das entsprechende metallische Element zu zumindest 90 Massen-% oder 99 Massen-% aus Metall besteht.
  • Die Verbindungsschicht ist zusammenhängend aber nicht einfach zusammenhängend ausgebildet, weist also lochartige Durchbrüche auf. In Draufsicht auf die Oberseite sind die ersten Durchkontaktierungen dann lateral vollständig von der Verbindungsschicht umgeben. Beispielsweise ist in jedem Durchbruch nur eine erste Durchkontaktierung angeordnet.
  • Gemäß zumindest einer Ausführungsform schließt die Verbindungsschicht in Richtung senkrecht zur lateralen Richtung bündig mit der Oberseite und der Unterseite ab. Das heißt insbesondere, dass die Verbindungsschicht Teil der Oberseite und der Unterseite bildet. Auch können die Verbindungsschicht und die ersten Durchkontaktierungen an der Oberseite und/oder der Unterseite bündig miteinander abschließen.
  • Gemäß zumindest einer Ausführungsform sind die ersten Durchkontaktierungen durch Isolationsbereiche von der Verbindungsschicht elektrisch isoliert und beabstandet. Die Isolationsbereiche verhindern dabei, dass es zu einem direkten mechanischen und elektrischen Kontakt zwischen den ersten Durchkontaktierungen und der Verbindungsschicht kommt.
  • Gemäß zumindest einer Ausführungsform ist jede der ersten Durchkontaktierungen eindeutig oder eineindeutig einem Bildpunkt des Halbleiterchips zugeordnet und mit diesem Bildpunkt elektrisch leitend verbunden. Jede erste Durchkontaktierung bildet insbesondere einen ersten elektrischen Kontakt zu dem zugeordneten Bildpunkt. Über die zugeordnete erste Durchkontaktierung kann also der entsprechende Bildpunkt elektrisch kontaktiert werden.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip durch das Verbindungselement mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite des Verbindungselements befindlichen Träger verbunden. Das Verbindungselement oder die Verbindungsschicht und der Träger sind an der Unterseite in direktem mechanischem und eventuell elektrischem Kontakt. Zwischen Verbindungselement oder Verbindungsschicht und Träger sind also keine weiteren metallischen oder isolierenden Schichten angeordnet.
  • In mindestens einer Ausführungsform weist das optoelektronische Bauelement einen Halbleiterchip auf, der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte untergliedert ist. Ferner umfasst das optoelektronische Bauelement ein metallisches Verbindungselement mit einer Oberseite und einer Unterseite, wobei der Halbleiterchip in einem Auflagebereich in direktem Kontakt mit der Oberseite des Verbindungselements ist und mit diesem mechanisch stabil verbunden ist. Das Verbindungselement weist eine zusammenhängende metallische Verbindungsschicht auf, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten metallischen ersten Durchkontaktierungen vollständig durchdrungen ist. Die Verbindungsschicht schließt dabei in Richtung senkrecht zur lateralen Richtung bündig mit der Oberseite und der Unterseite ab. Die ersten Durchkontaktierungen sind durch Isolationsbereiche von der Verbindungsschicht elektrisch isoliert und beabstandet. Jede erste Durchkontaktierung ist ferner eindeutig einem Bildpunkt zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet einen ersten elektrischen Kontakt zu diesem Bildpunkt. Der Halbleiterchip ist außerdem durch das Verbindungselement mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite des Verbindungselements befindlichen Träger verbunden.
  • Der hier beschriebenen Erfindung liegt unter anderem die Erkenntnis zugrunde, dass in optoelektronischen Bauelementen mit vielen Bildpunkten viele elektrische Anschlüsse zwischen Halbleiterchip und einem den Halbleiterchip kontaktierenden Träger hergestellt werden müssen. Bei der hier beschriebenen Erfindung ist ein Verbindungselement zur elektrischen Kontaktierung zwischen einem Träger und einem Halbleiterchip angegeben, welches die elektrischen Kontakte gemeinsam herstellt und gleichzeitig die elektrischen Kontakte hermetisch verkapselt. Die metallische Verbindungschicht kann als elektrische Abschirmung für die innenliegenden Durchkontaktierungen dienen.
  • Vorteilhafterweise ist das Verbindungselement metallisch gebildet und liegt großflächig auf dem Halbleiterchip auf. Auf diese Weise kann das Verbindungselement gleichzeitig als Kühlelement dienen, um die im Betrieb von dem Halbleiterchip erzeugte Wärme effektiv zum Beispiel über den Träger abzuführen. Auch kann das Verbindungselement eine stützende und stabilisierende Wirkung auf den Halbleiterchip haben, was ein Ablösen eines Aufwachssubstrats im Halbleiterchip ermöglicht. Ohne das Aufwachssubstrat lassen sich sehr gute Hell-Dunkel-Kontraste zwischen benachbarten Bildpunkten verwirklichen.
  • Gemäß zumindest einer Ausführungsform ist der Träger ein Aktivmatrixelement. Das Aktivmatrixelement kann beispielsweise auf Si oder Ge oder GaN oder GaAs basieren. Bevorzugt ist der Träger dabei selbsttragend und bildet beispielsweise für das optoelektronische Bauelement die stabilisierende Komponente.
  • Ferner weist das Aktivmatrixelement eine Mehrzahl von Schaltern auf. Jeder Schalter kann dabei beispielsweise ein Transistor wie ein Dünnfilmtransistor, insbesondere ein Feldeffekttransistor, sein. Zum Beispiel handelt es sich bei dem Aktivmatrixelement um ein Metall-Oxid-Halbleiter-Bauelement, bekannt als CMOS-Bauelement.
  • Jeder Schalter kann dann über eine erste Durchkontaktierung eindeutig oder eineindeutig einem Bildpunkt zugeordnet sein und elektrisch leitend mit diesem Bildpunkt verbunden sein. Im Betrieb ist es dann möglich, über die Schalter die Bildpunkte einzeln und unabhängig elektrisch anzusteuern, also zu kontaktieren oder mit elektrischem Strom zu versorgen.
  • Gemäß zumindest einer Ausführungsform beträgt die Fläche des Auflagebereichs mindestens 7/12 oder 3/4 oder 5/6 der Fläche der der Oberseite zugewandten Montageseite des Halbeiterchips. Die Montageseite erstreckt sich beispielsweise über die gesamte laterale Ausdehnung des Halbleiterchips. Über einen solchen Flächenanteil wird dann der Halbleiterchip mechanisch von dem Verbindungselement getragen oder gestützt. Ein solch großflächiger Auflagebereich, in dem festes Material des Halbleiterchips mit festem Material des Verbindungselements in direktem Kontakt steht, sorgt insbesondere für eine effektive Wärmeabfuhr der im Halbleiterchip erzeugten Wärme.
  • Gemäß zumindest einer Ausführungsform sind die ersten Durchkontaktierungen mit ersten Kontaktelementen des Halbleiterchips und/oder mit ersten Kontaktelementen des Aktivmatrixelements in direktem elektrischem und mechanischem Kontakt. Insbesondere sind die ersten Kontaktelemente des Halbleiterchips und die ersten Kontaktelemente des Aktivmatrixelements von den ersten Durchkontaktierungen des Verbindungselements unterschiedliche und unabhängig oder separat gefertigte Elemente. Das heißt, die ersten Durchkontaktierungen und die ersten Kontaktelemente des Halbleiterchips und/oder des Aktivmatrixelements können aus unterschiedlichen Materialien bestehen. Am fertigen Bauteil lässt sich dies beispielsweise dadurch nachweisen, dass die ersten Durchkontaktierungen in Richtung senkrecht zur lateralen Richtung nicht einstückig mit den ersten Kontaktelementen des Halbleiterchips und/oder des Aktivmatrixelements ausgebildet sind.
  • Gemäß zumindest einer Ausführungsform sind die ersten Durchkontaktierungen und/oder die Verbindungsschicht in Richtung senkrecht zur lateralen Richtung nicht einstückig ausgebildet. Insbesondere weisen die Verbindungsschicht und/oder die ersten Durchkontaktierungen in Richtung senkrecht zur lateralen Richtung jeweils einen Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen, metallischen Einzelschichten auf oder bestehen daraus.
  • Gemäß zumindest einer Ausführungsform weisen die ersten Durchkontaktierungen und/oder die Verbindungsschicht eine oder mehrere der folgenden Legierungen und/oder einen oder mehrere der folgenden Schichtenaufbauten auf oder bestehen daraus: AuxSny, Cr/NixSnyTizAuw, Ti/PtySnzInx, Ti/PtxSnyTizAuw. Die Buchstaben x, y, w und z geben Parameter für Mischungsverhältnisse innerhalb der Legierungen an. Die durch ein „/“ getrennten Einzelschichten sind bevorzugt in der angegebenen Reihenfolge übereinandergestapelt und in direktem Kontakt zueinander. Besonders bevorzugt handelt es sich bei der Verbindungsschicht und/oder bei den ersten Durchkontaktierungen um Lotelemente, die aufgrund eines Lotprozesses aufgeschmolzene und anschließend ausgehärtete Bereiche aufweisen. Beispielsweise liegt der Schmelzpunkt der Verbindungsschicht und/oder der ersten Durchkontaktierungen bei zumindest 450°C.
  • Gemäß zumindest einer Ausführungsform weisen die ersten Durchkontaktierungen und/oder die Verbindungsschicht zumindest zwei in vertikaler Richtung übereinander angeordnete Einzelschichten auf, zwischen denen eine Grenzfläche ausgebildet ist. Die zumindest zwei Einzelschichten sind beispielsweise über ein Waferbondverfahren miteinander an der Grenzfläche verbunden. An der Grenzfläche ist dann beispielsweise im Vergleich zu den übrigen Bereichen der ersten Durchkontaktierung oder der Verbindungsschicht eine erhöhte Defektdichte vorzufinden. Zum Beispiel sind an der Grenzfläche die Einzelschichten über kovalente und/oder metallische Bindungen miteinander verbunden. Bevorzugt verläuft die Grenzfläche dabei im Wesentlichen parallel zur Oberseite oder Unterseite des Verbindungselements.
  • Die Einzelschichten können beispielsweise ein Material wie Gold oder Kupfer oder Silber oder Nickel oder Zinn oder Indium oder Bismut aufweisen oder daraus bestehen.
  • Gemäß zumindest einer Ausführungsform sind die ersten Durchkontaktierungen und/oder die Verbindungsschicht porös mit einem Anteil von Poren von zumindest 10 Vol-% oder 20 Vol-% oder 30 Vol-%. Unter Poren werden dabei insbesondere luft- oder gasgefüllte Bläschen oder Einschlüsse innerhalb des metallischen Materials der ersten Durchkontaktierungen und/oder der Verbindungsschicht verstanden. Eine solche poröse Verbindungsschicht oder solche porösen ersten Durchkontaktierungen können auf das Herstellungsverfahren beziehungsweise die Verbindungstechnik von Halbleiterchip und Träger hinweisen. Zum Beispiel kann als Ausgangsmaterial für die Verbindungsschicht und/oder für die ersten Durchkontaktierungen ein metallischer Schwamm verwendet werden. Beim Zusammenpressen, zum Beispiel Thermopressen, des metallischen Schwamms kollabiert dieser Schwamm und es bildet sich eine feste Verbindung zu dem Träger und/oder dem Halbleiterchip. Nach dem Kollabieren des Schwamms weist das kollabierte metallische Material nach wie vor einen erhöhten Prozentsatz an Poren auf.
  • Gemäß zumindest einer Ausführungsform sind die Isolationsbereiche mit Gas gefüllte Hohlräume. Jede Durchkontaktierung ist in lateraler Richtung also von einem Gas wie zum Beispiel Luft vollständig umgeben. Das Gas bewirkt dann die Isolation zwischen Verbindungsschicht und erster Durchkontaktierung. Ein solides oder flüssiges isolierendes Material ist dann nicht zwischen den ersten Durchkontaktierungen und der Verbindungsschicht angeordnet.
  • Alternativ zu der obigen Ausführungsform können die Isolationsbereiche aber auch durch ein isolierendes festes oder flüssiges Material gebildet sein, das dann in direktem mechanischem Kontakt mit den ersten Durchkontaktierungen und der Verbindungsschicht steht. Bei diesem isolierenden Material kann es sich beispielsweise um ein organisches Polymer, wie Parylen oder Omocer, Benzocyclobutene, kurz BCB, oder einen Kunststoff oder ein anorganisches Sol-Gel-Material oder ein Siliziumoxid, wie SiO2, oder ein Siliziumnitrid, wie SiN, handeln.
  • Gemäß zumindest einer Ausführungsform besteht das Verbindungselement zu zumindest 60 Vol-% oder 75 Vol-% oder 85 Vol-% aus einem Metall. Der restliche Anteil des Verbindungselements kann beispielsweise durch die Isolationsbereiche gebildet sein. Das Verbindungselement besteht dann bevorzugt nur aus Metall und den zum Beispiel gasgefüllten Isolationsbereichen.
  • Gemäß zumindest einer Ausführungsform ist die Verbindungsschicht elektrisch leitend mit dem Halbleiterchip oder mit jedem Bildpunkt verbunden. Die Verbindungsschicht kann beispielsweise für alle Bildpunkte einen gemeinsamen Gegenkontakt zu den ersten Kontakten bilden. Im Betrieb können über die ersten Kontakte und über den Gegenkontakt Elektronen und Löcher in den Halbleiterchip injiziert werden. Da schon die ersten Kontakte einzeln und unabhängig voneinander angesteuert werden können, reicht auch ein gemeinsamer Gegenkontakt für alle Bildpunkte, um trotzdem eine individuelle Ansteuerung aller Bildpunkte zu ermöglichen.
  • Beispielsweise ist die Verbindungsschicht zu einem oder mehreren zweiten Kontaktelementen des Halbleiterchips elektrisch leitend verbunden.
  • Gemäß zumindest einer Ausführungsform ist die Verbindungsschicht elektrisch von dem Halbleiterchip isoliert und bildet keinen elektrischen Kontakt zu dem Halbleiterchip. Auf der Montageseite im Bereich der Verbindungsschicht kann der Halbleiterchip dann beispielsweise eine isolierende Schicht aufweisen, die die Verbindungsschicht von dem Halbleiterchip elektrisch isoliert. Die isolierende Schicht überdeckt dann in Draufsicht die Verbindungsschicht und in Bereichen der ersten Durchkontaktierungen ist der Halbleiterchip frei von der isolierenden Schicht.
  • Gemäß zumindest einer Ausführungsform weist das Verbindungselement zweite metallische Durchkontaktierungen auf, die durch die Verbindungsschicht geführt sind und einen Gegenkontakt zu den ersten Kontakten bilden. Alle Merkmale, die bisher im Zusammenhang mit den ersten Durchkontaktierungen genannt wurden oder noch im Folgenden genannt werden, können auch für die zweiten Durchkontaktierungen realisiert sein und umgekehrt. Zum Beispiel kann es sich bei den zweiten Durchkontaktierungen ebenfalls um metallische Stifte handeln, die durch die Verbindungsschicht geführt sind, in Draufsicht lateral vollständig von der Verbindungsschicht umgeben sind und von der Verbindungsschicht durch Isolationsbereiche elektrisch isoliert sind. Die zweiten Durchkontaktierungen können aber auch am Rand des Bauelements angeordnet sein und lateral nicht vollständig von der Verbindungsschicht umgeben sein. Die zweiten Durchkontaktierungen sind bevorzugt von den ersten Durchkontaktierungen elektrisch isoliert.
  • Insbesondere können die zweiten Durchkontaktierungen elektrisch miteinander verbunden sein oder untereinander elektrisch voneinander isoliert sein. Im ersten Fall ist es möglich, dass die zweiten Durchkontaktierungen einen gemeinsamen Gegenkontakt zu den ersten Kontakten bilden.
  • Gemäß zumindest einer Ausführungsform ist jedem Bildpunkt eine zweite Durchkontaktierung eindeutig oder eineindeutig zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet jeweils einen eigenen Gegenkontakt zum ersten Kontakt des Bildpunktes. Jeder Gegenkontakt ist dann zum Beispiel einzeln und unabhängig ansteuerbar und von den übrigen Gegenkontakten beziehungsweise den übrigen zweiten Durchkontaktierungen elektrisch isoliert. In diesem Fall können die Bildpunkte also nicht nur über die ersten Durchkontaktierungen, sondern auch über die zweiten Durchkontaktierungen einzeln und unabhängig voneinander angesteuert werden.
  • Gemäß zumindest einer Ausführungsform sind die zu einem Bildpunkt gehörende erste und zweite Durchkontaktierung jeweils in einem gemeinsamen Loch durch die Verbindungsschicht angeordnet. Insbesondere weist die Verbindungsschicht also eine Mehrzahl von Löchern auf, wobei durch jedes Loch mindestens eine erste oder genau eine erste Durchkontaktierung und mindestens eine zweite oder genau eine zweite Durchkontaktierung geführt ist. Die in einem Loch angeordneten ersten und zweiten Durchkontaktierungen sind dabei bevorzugt voneinander isoliert, allerdings nicht durch die Verbindungsschicht voneinander getrennt.
  • Gemäß zumindest einer Ausführungsform weist das Verbindungselement eine Dicke von zumindest 0,5 µm oder 5 µm oder 10 µm auf. Alternativ oder zusätzlich ist die Dicke des Verbindungselements höchstens 50 µm oder 40 µm oder 30 µm. Die Dicke wird dabei zwischen der Oberseite und der Unterseite gemessen.
  • Gemäß zumindest einer Ausführungsform weisen die ersten Durchkontaktierungen jeweils eine laterale Ausdehnung von zumindest 1 µm oder 5 µm oder 10 µm oder 20 µm auf. Alternativ oder zusätzlich beträgt die laterale Ausdehnung der ersten Durchkontaktierungen jeweils höchstens 80 µm oder 70 µm oder 60 µm.
  • Gemäß zumindest einer Ausführungsform beträgt der Abstand zwischen der Verbindungsschicht und den ersten Durchkontaktierungen zumindest 0,5 µm oder 2 µm oder 5 µm oder 10 µm. Alternativ oder zusätzlich ist der Abstand höchstens 50 µm oder 40 µm oder 30 µm. Dieser Abstand entspricht der Dicke der Isolationsbereiche.
  • Gemäß zumindest einer Ausführungsform weisen die ersten Durchkontaktierungen in Draufsicht auf die Oberseite elliptische oder runde oder dreieckige oder quadratische oder V-förmige oder rechteckige Querschnittsflächen auf. Allgemein sind Querschnittsflächen in Form regulärer oder irregulärer Polygone denkbar. Die Ecken der Polygone sind dann bevorzugt abgerundet mit Krümmungsradien von zumindest 1 µm oder 3 µm oder 10 µm oder 20 µm. Alternativ oder zusätzlich sind die Krümmungsradien höchstens 100 µm oder 50 µm oder 10 µm. Gleiches kann auch für die Krümmungsradien der Isolationsbereiche gelten. Besonders bevorzugt sind die Querschnittsflächen rund oder elliptisch ausgebildet, so dass gar keine Ecken oder Kanten vorhanden sind, an denen sich Spannungsspitzen aufbauen können.
  • Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Halbleiterschichtenfolge mit einer im Betrieb zur Strahlungserzeugung oder Strahlungsabsorption vorgesehenen aktiven Schicht auf. Die Halbleiterschichtenfolge basiert zum Beispiel auf einem III-V-Verbindungs-Halbleitermaterial. Bei dem Halbleitermaterial handelt es sich beispielsweise um ein Nitrid-Verbindungs-Halbleitermaterial, wie AlnIn1-n-mGamN, oder um ein Phosphid-Verbindungs-Halbleitermaterial, wie AlnIn1-n-mGamP, oder auch um ein Arsenid-Verbindungs-Halbleitermaterial, wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und m + n ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
  • Die aktive Schicht weist beispielsweise wenigstens einen pn-Übergang und/oder eine Quantentopfstruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer Multiquantentopfstruktur, kurz MQW, auf.
  • Die aktive Schicht ist beispielsweise dazu eingerichtet, im bestimmungsgemäßen Betrieb Strahlung im UV-Bereich und/oder blauen Spektralbereich und/oder sichtbaren Spektralbereich und/oder Infrarotbereich zu erzeugen.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip frei von einem Aufwachssubstrat für die Halbleiterschichtenfolge. Frei von einem Aufwachssubstrat bedeutet hier insbesondere, dass durchaus noch Reste eines Aufwachssubstrats auf der Halbleiterschichtenfolge angeordnet sein können, diese aber nicht ausreichen, um alleine den Halbleiterchip zu stabilisieren. Insbesondere können die Reste des Aufwachssubstrats noch eine Auskoppelstruktur auf der Strahlungsaustrittsfläche des Halbleiterchips bilden.
  • Gemäß zumindest einer Ausführungsform ist der Halbleiterchip mechanisch nicht selbsttragend. Das heißt, ohne zusätzlichen Träger würde der Halbleiterchip brechen oder bis zur Unbrauchbarkeit verformen. Vorliegend wird der Halbleiterchip zum Beispiel durch das Aktivmatrixelement und/oder das Verbindungselement stabilisiert und mechanisch getragen.
  • Weitere Stabilisierungskomponenten sind in dem Bauelement dann nicht vorhanden. Insbesondere ist der Halbleiterchip selbst frei von einem stabilisierenden Substrat.
  • Gemäß zumindest einer Ausführungsform sind die Kontaktelemente zur elektrischen Kontaktierung des Halbleiterchips, insbesondere also die ersten und zweiten Kontaktelemente, auf der Montageseite des Halbleiterchips angeordnet.
  • Gemäß zumindest einer Ausführungsform verläuft die aktive Schicht des Halbleiterchips entlang der gesamten lateralen Ausdehnung des Halbleiterchips durchgehend und zusammenhängend. Bevorzugt ist die aktive Schicht aber von Kontaktelementen zur elektrischen Kontaktierung durchbrochen, so dass die aktive Schicht zwar zusammenhängend, aber nicht einfach zusammenhängend verläuft.
  • Das optoelektronische Bauelement kann beispielsweise in Fahrzeugen Anwendung finden, zum Beispiel in Scheinwerfervorrichtungen oder in Innenraumbeleuchtungen. Auch eine Verwendung des Bauelements zur Beleuchtung oder Ausleuchtung von Verkehrswegen ist denkbar.
  • Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines wie oben beschriebenen optoelektronischen Bauelements. Das heißt, sämtliche in Verbindung mit dem optoelektronischen Bauelement offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem ein Halbleiterchip bereitgestellt wird, der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte untergliedert ist. Außerdem wird in einem Schritt B) ein Träger bereitgestellt.
  • In einem weiteren Verfahrensschritt C) wird eine strukturierte Metallschicht direkt auf den Halbleiterchip oder direkt auf den Träger aufgebracht. Alternativ kann auch jeweils eine strukturierte Metallschicht direkt auf den Halbleiterchip und direkt auf den Träger aufgebracht werden. Die strukturierte Metallschicht umfasst eine metallische Verbindungsschicht, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten, metallischen ersten Durchkontaktierungen vollständig durchdrungen ist. Die ersten Durchkontaktierungen sind durch Isolationsbereiche von der Verbindungsschicht elektrisch isoliert und beabstandet.
  • Das Aufbringen der strukturierten Metallschicht auf den Halbleiterchip und/oder den Träger kann beispielsweise mit Hilfe einer strukturierten Maske und/oder einem Galvanisierungsprozess erfolgen.
  • Ferner umfasst das Verfahren einen Schritt D), in dem der Halbleiterchip und der Träger über die eine oder die beiden strukturierten Metallschichten mechanisch und elektrisch verbunden werden, sodass sich ein metallisches Verbindungselement zwischen dem Träger und dem Halbleiterchip ausbildet. Das Verbindungselement wird dabei aus der einen oder den beiden Metallschichten gebildet.
  • Nach dem Schritt D) ist jede erste Durchkontaktierung eindeutig oder eineindeutig einem Bildpunkt zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet einen ersten elektrischen Kontakt zu dem entsprechenden Bildpunkt.
  • Gemäß zumindest einer Ausführungsform werden die Schritte A) bis D) einzeln und unabhängig voneinander als separate Schritte ausgeführt, bevorzugt in der angegebenen Reihenfolge.
  • Gemäß zumindest einer Ausführungsform wird im Schritt C) die strukturierte Metallschicht in Form eines Lotmaterials bereitgestellt, über das der Träger auf den Halbleiterchip aufgelötet wird. Das Lotmaterial kann in Richtung senkrecht zur lateralen Richtung einen Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen metallischen Einzelschichten aufweisen oder daraus bestehen. Beispielsweise weist der Mehrschichtaufbau vor dem Schritt D) eine oder mehrere der folgenden Schichtaufbauten auf: Au/AuSn, Cr/Ni/Sn/Ti/Au, Ti/Pt/Sn/In, Ti/Pt/Sn/Ti/Au.
  • Gemäß zumindest einer Ausführungsform umfasst der Schritt D) zwei Einzelschritte D1) und D2), die beispielsweise einzeln und unabhängig voneinander in der angegebenen Reihenfolge durchgeführt werden.
  • Bevorzugt wird im Schritt D1) der Halbleiterchip zunächst temporär auf dem Träger befestigt. Das temporäre Befestigen kann beispielsweise über ein Reibschweißverfahren oder über ein Thermokompressionsverfahren erfolgen.
  • In Schritt D2) wird der Halbleiterchip dann über ein Lotverfahren dauerhaft auf dem Träger befestigt. Bei dem Lotverfahren wird zumindest eine der metallischen Schichten innerhalb der strukturierten Metallschicht aufgeschmolzen, wodurch sich eine dauerhafte Verbindung zum Träger und/oder zum Halbleiterchip bildet.
  • Gemäß zumindest einer Ausführungsform wird der Schritt D1) bei einer Temperatur durchgeführt, die unterhalb einer Schmelztemperatur oder Solidustemperatur des Lotmaterials liegt. Auf diese Weise wird verhindert, dass es schon vor dem eigentlichen Lötverfahren des Schritts D2) zu einer dauerhaften Verbindung zwischen Halbleiterchip und Träger kommt.
  • Bei dem Aufschmelzen des Lotmaterials kommt es zu einer automatischen Selbstzentrierung und Feinjustage der aufeinander aufgebrachten Bauteile. Dies liegt an einer natürlichen Tendenz von Flüssigkeiten, Minimalflächen anzunehmen. Auf diese Weise lassen sich mit verhältnismäßig schnellen Chipsetzverfahren letztlich sehr hohe Justagegenauigkeiten erreichen.
  • Gemäß zumindest einer Ausführungsform wird im Schritt C) jeweils eine Metallschicht sowohl auf den Träger als auch auf den Halbleiterchip aufgebracht.
  • Gemäß zumindest einer Ausführungsform werden die Metallschichten vor dem Schritt D) chemomechanisch planarisiert, so dass die Rauigkeit der planarisierten Oberflächen zum Beispiel höchstens 100 nm oder 50 nm oder 20 nm beträgt.
  • Gemäß zumindest einer Ausführungsform werden in dem Schritt D) die planarisierten Oberflächen der strukturierten Metallschichten direkt aufeinander gelegt und über ein Waferbondverfahren miteinander verbunden. Waferbonden ist im Allgemeinen auch unter dem Begriff Ansprengen bekannt. Anschließend kann ein Auslagern bei milden Temperaturen zum Beispiel zwischen einschließlich 300 K und 500 K erfolgen, was zur Ausbildung von metallischen Verbindungen zwischen den beiden strukturierten Metallschichten und zur Ausbildung des Verbindungselements führen kann.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem ein Aufwachssubstrat des Halbleiterchips entfernt wird. Das Entfernen kann vor oder nach dem Schritt D) erfolgen. Im ersteren Fall ist die strukturierte Metallschicht zum Beispiel selbsttragend ausgebildet und kann den vom Aufwachssubstrat befreiten Halbleiterchip tragen und mechanisch stabilisieren.
  • Nachfolgend werden ein hier beschriebenes optoelektronisches Bauelement und ein hier beschriebenes Verfahren zur Herstellung eines optoelektronischen Bauelements unter Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
  • 1A bis 3B verschiedene Ausführungsbeispiele eines optoelektronischen Bauelements in seitlicher Querschnittsansicht und in Draufsicht,
  • 4A bis 5B verschiedene Positionen im Herstellungsverfahren für Ausführungsbeispiele eines optoelektronischen Bauelements.
  • 1A zeigt ein Ausführungsbeispiel eines optoelektronischen Bauelements 100 in seitlicher Querschnittsansicht. Das Bauelement 100 umfasst einen Halbleiterchip 1, der über ein metallisches Verbindungselement 2 auf einem Träger 3 montiert ist. Dabei ist das Verbindungselement 2 in direktem Kontakt mit dem Halbleiterchip 1 und dem Träger 3.
  • Der Halbleiterchip 1 weist eine Halbleiterschichtenfolge 11 zwischen einer Montageseite 18 und einer gegenüberliegenden Strahlungsaustrittsfläche 14 auf. Die Halbleiterschichtenfolge 11 umfasst vorliegend eine erste Schicht 16 und eine zweite Schicht 17. Die erste Schicht 16 ist beispielsweise eine p-leitende Schicht, die zweite Schicht 17 zum Beispiel eine n-leitende Schicht. Aber auch die entgegengesetzten Dotierungen sind möglich. Zwischen der ersten Schicht 16 und der zweiten Schicht 17 ist eine aktive Schicht 12, beispielsweise in Form eines pn-Übergangs, angeordnet. Vorliegend basiert die Halbleiterschichtenfolge 11 zum Beispiel auf AlInGaN. Die aktive Schicht 12 kann im bestimmungsgemäßen Betrieb elektromagnetische Strahlung im UV-Bereich oder im blauen Spektralbereich emittieren.
  • Außerdem ist in 1A zu erkennen, dass auf der dem Verbindungselement 2 abgewandten Strahlungsaustrittsfläche 14 des Halbleiterchips 1 ein Rest eines Aufwachssubstrats 140 vorhanden ist, das eine Strukturierung auf der Strahlungsaustrittsfläche 14 bildet. Diese Strukturierung kann als optische Auskoppelstruktur zur Effizienzsteigerung dienen. Alternativ kann auch das Aufwachssubstrat 140 vollständig entfernt sein und die zweite Schicht 17 durch einen Ätzprozess strukturiert sein. Auch kann das Aufwachssubstrat 140 schon vor dem Aufwachsen der Halbleiterschichtenfolge 11 strukturiert sein, sodass sich diese Strukturierung während des Wachstumprozesses auf die Halbleiterschichtenfolge 11 oder die zweite Schicht 17 überträgt und auch nach dem Ablösen des Aufwachssubstrats 140 in der Halbleiterschichtenfolge 11 oder der zweiten Schicht 17 verbleibt.
  • Der Halbleiterchip 1 ist in lateraler Richtung in mehrere benachbarte Bildpunkte 10 unterteilt. Jeder Bildpunkt 10 kann dabei einzeln und unabhängig voneinander angesteuert werden, so dass die Strahlungsaustrittsfläche 14 des Halbleiterchips 1 zum Beispiel ein pixeliertes Display bildet. Jeder Bildpunkt 10 entspricht dabei einem Pixel des Displays.
  • Ferner ist in 1A zu erkennen, dass der Halbleiterchip 1 eine Verdrahtungsstruktur in Form von Kontaktelementen 13, 15 aufweist. Erste Kontaktelemente 13 kontaktieren die erste Schicht 16, zweite Kontaktelemente 15 dienen zur Kontaktierung der zweiten Schicht 17. Die zweiten Kontaktelemente 15 sind dabei durch die erste Schicht 16 und die aktive Schicht 12 geführt und münden in die zweite Schicht 17. Beide Kontaktelemente 13, 15 können im unmontierten Zustand des Halbleiterchips 1 von der Montageseite 18 aus extern elektrisch kontaktiert werden.
  • Die ersten Kontaktelemente 13 sind von den zweiten Kontaktelementen 15 durch Isolationsschichten elektrisch isoliert. Ferner bestimmen die lateralen Ausdehnungen der ersten Kontaktelemente 13 die lateralen Abmessungen eines Bildpunkts 10.
  • Vorliegend ist die Montageseite 18 des Halbeleiterchips 1 entlang der gesamten lateralen Ausdehnung aus festem Halbleitermaterial oder Isolationsmaterial oder Metall gebildet.
  • Auf die Montageseite 18 des Halbleiterchips 1 ist das metallische Verbindungselement 2 direkt aufgebracht. Das Verbindungselement 2 umfasst dabei eine metallische Verbindungsschicht 22, die von metallischen ersten Durchkontaktierungen 23 durchdrungen ist. Eine Oberseite 20 des Verbindungselements 2 ist in direktem Kontakt mit den Halbleiterchips 1, eine der Oberseite 20 gegenüberliegende Unterseite 21 des Verbindungselements 2 ist in direktem Kontakt mit dem Träger 3. Die Oberseite 20 und die Unterseite 21 werden dabei zumindest teilweise durch die Verbindungsschicht 22 gebildet.
  • Die ersten Durchkontaktierungen 23 sind in lateraler Richtung so angeordnet, dass sie mit den ersten Kontaktelementen 13 des Halbleiterchips 1 überlappen und in direktem elektrischem und mechanischem Kontakt zu den ersten Kontaktelementen 13 stehen. Dabei ist jedem ersten Kontaktelement 13 eine erste Durchkontaktierung 23 eineindeutig zugeordnet. Ferner bilden die ersten Kontaktelemente 13 und die ersten Durchkontaktierungen 23 keine Einheit, vielmehr ist zwischen den ersten Kontaktelementen 13 und den ersten Durchkontaktierungen 23 eine Grenzfläche ausgebildet.
  • Insbesondere sind die ersten Kontaktelemente 13 und die ersten Durchkontaktierungen 23 in Richtung senkrecht zur lateralen Richtung nicht einstückig ausgebildet.
  • Die ersten Durchkontaktierungen 23 sind ferner von der Verbindungsschicht 22 elektrisch durch Isolationsbereiche 24 isoliert und beabstandet. Die Isolationsbereiche 24 können zum Beispiel mit Gas gefüllte Hohlräume sein.
  • Außerdem ist in 1A zu erkennen, dass die Verbindungsschicht 22 nicht in direktem elektrischem Kontakt zum Halbleiterchip 1 ist. Vielmehr sind der Halbleiterchip 1 und die Verbindungsschicht 22 durch eine an der Montageseite 18 des Halbleitchips 1 befindliche Isolationsschicht 19 elektrisch voneinander isoliert. Die metallische Verbindungsschicht 22 bildet in diesem Fall keinen Kontakt für den Halbleiterchip 1, sondern dient lediglich zum Beispiel als Kühlelement und mechanisch tragendes Element.
  • Am Rand des Bauelements 100 ist in die Verbindungsschicht 22 außerdem eine zweite metallische Durchkontaktierung 25 eingebracht, die von der Verbindungsschicht 22 ebenfalls durch einen Isolationsbereich 24 getrennt ist. Anders als die ersten Durchkontaktierungen 23 ist die zweite Durchkontaktierung 25 lateral nicht vollständig von der Verbindungsschicht 22 umgeben. Die zweite Durchkontaktierung 25 ist mit dem zweiten Kontaktelement 15 des Halbleiterchips 1 in direktem mechanischem und elektrischem Kontakt, so dass über die zweite Durchkontaktierung 25 die zweiten Kontaktelemente 15 beziehungsweise die erste Schicht 16 der Halbleiterschichtenfolge 11 elektrisch kontaktiert werden kann. Die ersten Durchkontaktierungen 24 bilden jeweils einen ersten Kontakt zu den Bildpunkten 10, die zweite Durchkontaktierung 25 bildet einen entsprechenden gemeinsamen Gegenkontakt für alle Bildpunkte 10.
  • An der Unterseite 21 des Verbindungselements 2 ist der Träger 3 angeordnet, der vorliegend als Aktivmatrixelement mit einer Vielzahl von Schaltern 30 ausgebildet ist. Jeder Schalter 30 ist über ein erstes Kontaktelement 33 des Aktivmatrixelements eineindeutig mit einer ersten Durchkontaktierung 23 verbunden und somit einem Bildpunkt 10 zugeordnet. Die zweite Durchkontaktierung 25 ist mit einem zweiten Kontaktelement 35 des Aktivmatrixelements 3 elektrisch leitend verbunden. Die Schalter 30 sind beispielsweise Feldeffekttransistoren. Über die Schalter 30 kann jeder der Bildpunkte 10 einzeln und unabhängig voneinander angesteuert werden.
  • 1B zeigt eine Aufsicht auf das Verbindungselement 2 für einen Schnitt entlang der Ebene AA‘ aus der 1A. Zu erkennen ist hier, dass jedem der Bildpunkte 10, angedeutet durch die gestrichelten Rechtecke, eine erste Durchkontaktierung 23 zugeordnet ist, die ringsum vollständig von dem Isolationsbereich 24 und der Verbindungsschicht 22 umgeben ist. Am Rand des Bauelements 100 sind die zweiten Durchkontaktierungen 25 angeordnet, die ebenfalls lateral von dem Isolationsbereich 24 umgeben sind. Vorliegend sind die ersten Durchkontaktierungen 24 voneinander elektrisch isoliert, die zweiten Durchkontaktierungen 25 hingegen sind zumindest über die zweiten Kontaktelemente 15 elektrisch miteinander verbunden.
  • In 1B weisen die ersten Durchkontaktierungen 23 runde oder elliptische Querschnittsflächen auf. Die Querschnittsflächen der zweiten Durchkontaktierungen 25 sind aus Halbkreisen und Rechtecken zusammengesetzt.
  • Die zuvor besprochene 1A zeigt eine Schnittansicht durch das Bauelement 100 entlang der gestrichelten Ebene BB‘ der 1B.
  • In dem Ausführungsbeispiel der 1C ist eine ähnliche Draufsicht wie in 1B gezeigt. Allerdings sind die zweiten Durchkontaktierungen 25 in Draufsicht mit dreieckigen Querschnittsflächen ausgebildet.
  • Im Ausführungsbeispiel der 1D weist das Bauelement 100 nur eine einzige zweite Durchkontaktierung 25 auf, die sich entlang einer Seitenfläche des Bauelements 100 erstreckt. In Draufsicht hat die zweite Durchkontaktierung 25 sägezahnartige Ausnehmungen.
  • Im Ausführungsbeispiel der 1E hat die zweite Durchkontaktierung 25, anders als im Ausführungsbeispiel der 1D, wellenartige Ausnehmungen.
  • Im Ausführungsbeispiel der 2A ist anders als in der 1A nicht nur eine zweite Durchkontaktierung 25 gezeigt, vielmehr existiert zu jeder ersten Durchkontaktierung 23 eine daneben angeordnete zweite Durchkontaktierung 25. Die erste Durchkontaktierung 23 und die zweite Durchkontaktierung 25 sind in einem gemeinsamen Loch durch die Verbindungsschicht 22 angeordnet. Untereinander sind die erste Durchkontaktierung 23 und die zweite Durchkontaktierung 25 aber nicht durch die Verbindungsschicht 22, sondern lediglich durch den Isolationsbereich 24 getrennt. An dem Träger 3 ist jeder ersten Durchkontaktierung 23 und jeder zweiten Durchkontaktierung 25 ein eigener Schalter 30 zugeordnet, so dass sowohl über die ersten Durchkontaktierungen 23 als auch über die zweiten Durchkontaktierungen 25 die Bildpunkte 10 einzeln und unabhängig voneinander bestromt werden können.
  • In der Draufsicht der 2B ist zu erkennen, dass jedes Loch innerhalb der Verbindungsschicht 22 eine erste Durchkontaktierung 23 und eine zweite Durchkontaktierung 25 aufweist, die untereinander durch den Isolationsbereich 24 getrennt sind. Die Löcher innerhalb der Verbindungsschicht 22 sind vorliegend rund ausgebildet, die ersten Durchkontaktierungen 23 und die zweiten Durchkontaktierung 25 sind jeweils elliptisch ausgebildet.
  • Im Ausführungsbeispiel der 3 ist ein optoelektronisches Bauelement 100 gezeigt, bei dem anders als in den vorhergehenden Ausführungsbeispielen die Verbindungsschicht 22 nicht elektrisch von dem Halbleiterchip 1 isoliert ist, sondern mit diesem elektrisch leitend verbunden ist. Die Verbindungsschicht 22 bildet dabei für alle Bildpunkte 10 einen gemeinsamen Gegenkontakt zu den ersten, durch die ersten Durchkontaktierungen 23 gebildeten Kontakte. Die Verbindungsschicht 22 ist elektrisch über das zweite Kontaktelement 35 mit dem Träger 3 kontaktiert. Vorliegend erfolgt die Kontaktierung der zweiten Schicht 17 der Halbleiterschichtenfolge 1 also über die Verbindungsschicht 22.
  • In 3B ist wiederum eine Draufsicht auf das Verbindungselement 2 entlang der Schnittebene AA‘ gezeigt.
  • 4A zeigt eine erste Position in einem Verfahren zur Herstellung eines Ausführungsbeispiels eines optoelektronischen Bauelements 100. Dabei ist ein wie oben beschriebener Träger 3 sowie ein Halbleiterchip 1 bereitgestellt. Der Halbleiterchip 1 unterscheidet sich von dem oben beschriebenen Halbleiterchip 1 lediglich dadurch, dass noch ein den Halbleiterchip 1 stabilisierendes Aufwachssubstrat 140, auf das die Halbleiterschichtenfolge 11 aufgewachsen ist, in dem Halbleiterchip 1 vorhanden ist. Außerdem ist in 4A gezeigt, wie eine strukturierte Metallschicht auf die Montageseite 18 des Halbleiterchips 1 aufgebracht wird. Die strukturierte Metallschicht ist aus einer Verbindungsschicht 22, ersten Durchkontaktierungen 23 und Isolationsbereichen 24 gebildet.
  • Die Verbindungsschicht 22 und die ersten Durchkontaktierungen 23 sind aus einem Lotmaterial gebildet, die Isolationsbereiche 24 sind aus einem Feststoff, wie Glas oder Kunststoff oder Fotolack gebildet, sodass die in 4A gezeigte strukturierte Metallschicht selbsttragend ist. Die strukturierte Metallschicht kann dann auf den Halbleiterchip 1 aufgelötet oder aufgeklebt werden. Das Aufbringen der strukturierten Metallschicht kann aber zum Beispiel auch galvanisch erfolgen. Die Isolationsbereiche 24 können in diesem Fall gasgefüllte Hohlräume sein.
  • In 4B ist ein weiterer Verfahrensschritt gezeigt, bei dem der Halbleiterchip 1 mit der darauf aufgebrachten strukturierten Metallschicht mit Hilfe eines Greifwerkzeugs 4 auf den Träger 3 aufgebracht wird, sodass der Träger 3 und die strukturierte Metallschicht in direkten Kontakt gebracht werden.
  • Nach dem Aufbringen des Halbleiterchips 1 auf dem Träger 3 kann, wie in 4C dargestellt, ein Reibschweißverfahren verwendet werden, bei dem die strukturierte Metallschicht temporär mit dem Träger 3 verbunden wird.
  • Wie in 4D dargestellt, wird nach der temporären Verbindung mittels des Reibschweißverfahrens über ein Lotverfahren die strukturierte Metallschicht zumindest teilweise aufgeschmolzen, wodurch eine dauerhafte mechanische Verbindung zwischen dem Halbleiterchip 1 und dem Träger 3 in Form eines Verbindungselements 2 hergestellt wird.
  • In 4E ist außerdem dann ein weiterer Verfahrensschritt gezeigt, bei dem nach dem dauerhaften Verbinden des Trägers 3 und des Halbleiterchips 1 das Aufwachssubstrat 140 zumindest teilweise, zum Beispiel über einen Laserliftoffprozess, von dem Halbleiterchip 1 abgelöst wird, so dass eine strukturierte Strahlungsaustrittsfläche 14 entsteht.
  • Im Weiteren werden einige konkrete Ausführungsbeispiele für das Herstellungsverfahren, insbesondere für das im Zusammenhang mit der 4 dargestellte Verfahren, angegeben. Die in diesem Zusammenhang angegebenen Zahlenwerte und/oder Parameter müssen dabei zur Durchführung des Verfahrens nicht exakt eingehalten werden. Vielmehr können diese auch mit Abweichungen von zum Beispiel +/–20 % gewählt werden. Die Verfahrensschritte A) bis C) finden zum Beispiel im Waferverbund statt. Das heißt, die Halbleiterchips 1 und/oder die Träger 3 können zunächst jeweils Teil eines Wafers mit eine Vielzahl von Halbleiterchips 1 und/oder Trägern 3 sein. Nach dem Aufbringen der strukturierten Metallschicht können die Wafer zu einzelnen Halbleiterchips 1 und/oder Trägern 3 vereinzelt werden. Das Verbinden des Halbleiterchips 1 mit dem zugehörigen Träger 3 im Schritt D) kann als sogenannter Chip-to-Wafer Prozess oder Wafer-to-Wafer Prozess ausgeführt werden.
  • Im ersten Ausführungsbeispiel handelt es sich bei dem Halbleiterchip 1 um einen pixelierten Chip auf AlGaInN-Basis, wobei das Aufwachssubstrat 140 auf Saphir basiert. Die lateralen Abmessungen des Halbleiterchips 1 betragen 1,6 mm × 1,7 mm, die Anzahl der Bildpunkte beträgt 256. Sowohl die Verbindungsschicht 22 als auch die ersten Durchkontaktierungen 23 weisen einen Goldsockel und eine AuSn-Lotschicht mit mindestens 50 at-% Sn auf. Der Träger 3 weist eine Ni/Pd/Au Oberfläche mit einer Dicke der Au-Schicht von circa 20 nm auf.
  • Beim Aufbringen des Halbleiterchips 1 mit der darauf angeordneten strukturierten Metallschicht auf den Träger 3 wird ein Ultraschallreibschweißen mit 0,4 W Ultraschallleistung bei einer Anpresskraft von 1,2 N verwendet, wodurch der Halbleiterchip 1 temporär auf dem Träger 3 fixiert wird. In diesem Beispiel wird eine Si-Scheibe von 300 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 umfasst. Diese Si-Scheibe wird mit circa 20000 der angegebenen Halbleiterchips 1 bestückt.
  • Nach dem Reibschweißen wird in einem Vakuumlötofen die AuSn-Schicht bei 305 °C zum Schmelzen gebracht, indem die AuSn-Schicht mit dem Au-Sockel in einer eutektischen Reaktion bei 280 °C flüssig wird. Durch Oberflächenminimierung des flüssigen Lotmaterials kommt es zu einer Feinjustierung des Halbleiterchips 1 auf dem Träger 3. Das flüssige Lot benetzt dabei die Ni/Pd/Au-Schicht, wobei das Gold in Lösung geht und Zinn aus dem Lotmaterial mit der Palladiumschicht eine intermetallische Verbindung ausbildet. Die Selbstzentrierung beziehungsweise Selbstjustage durch Minimierung der Oberfläche des flüssigen Metalls verfeinert die Justage. Ein Abkühlen unter 280 °C fixiert die Halbeiterchips 1 auf der Si-Scheibe.
  • Die Halbleiterchips 1 liegen anschließend in einem Auflagebereich direkt auf der Oberseite 20 des Verbindungselements 2 auf, wobei in dem Auflagebereich ein direkter Kontakt zwischen einem festen Material des Halbleiterchips 1 und einem festen Material des entstandenen Verbindungselements 2 vorliegt. Nur die Isolationsbereiche 24 bilden in diesem Fall keinen Teil des Auflagebereichs.
  • Das Verbindungselement 2, insbesondere die Verbindungsschicht 22, dient hier als Kühlplatte für die Halbleiterchips 1. Ein nachfolgender Laserliftoff-Schritt entfernt das Aufwachssubstrat 140. Ohne das Aufwachssubstrat 140, das eventuell als Lichtverteilplatte wirken könnte, erreicht der pixelierte Halbleiterchip 1 den für praktische Anwendungen nützlichen Kontrast zwischen benachbarten Bildpunkten 10.
  • Im zweiten Ausführungsbeispiel wird ein pixelierter Hableiterchip 1 von circa 2 mm × 2,2 mm Fläche und einer Anzahl von 512 einzeln ansteuerbaren Bildpunkten 10 bereitgestellt. Die ersten Durchkontaktierungen 23 und die zweiten Durchkontaktierungen 25 weisen einen Au-Sockel mit einer AuSn-Lotschicht mit mindestens 50 at-% Sn-Anteil auf. Auch die Verbindungsschicht 22 ist mit diesem Mehrschichtaufbau ausgebildet. Über die ersten Durchkontaktierungen 23 können die einzelnen Bildpunkte 10 unabhängig voneinander angesteuert werden. Die zweiten Durchkontaktierungen 25 bilden einen gemeinsamen Gegenkontakt zu den ersten Durchkontaktierungen 23.
  • Der Träger 3 weist eine Ni/Pd/Au-Oberfläche mit circa 20 nm Au auf. Über Ultraschallreibschweißen mit 4,7 W und einer Anpresskraft 3,9 N wird der Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird eine Si-Scheibe von 300 mm Durchmesser, die eine Vielzahl der späteren Träger 3 umfasst, mit circa 15000 Halbleiterchips 1 bestückt. Nach dem Reibschweißen wird in einem Vakuumlötofen die AuSn-Schicht bei 305 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Ni/Pd/Au-Schicht, wobei das Au in Lösung geht und Sn aus dem Lot mit der Palladiumschicht eine intermetallische Verbindung ausbildet. Gleichzeitig reagiert die Schmelze mit dem Au-Sockel, was zur intendierten konstitutionellen Unterkühlung führt. Die Verbindung erstarrt also schon vor dem Abkühlschritt.
  • Im dritten Ausführungsbeispiel wird anstatt der Au/AuSn-Schichtenfolge eine Cr/Ni/Sn/Ti/Au-Schichtenfolge für die ersten Durchkontaktierungen 23 und/oder die zweiten Durchkontaktierungen 25 und/oder die Verbindungsschicht 22 verwendet. Die Ti-Schicht fungiert hier als temporäre Barriere. Es wird eine asymmetrische Verteilung der Konstituenten verwendet. Der Träger 3 ist mit einer Ni/Au-Schicht beschichtet, wobei die Au-Schicht circa 200 nm dick ist. Durch Ultraschallreibschweißen mit 1,7 W Ultraschallleistung und einer Anpresskraft von 8,5 N wird der Halbleiterchip 1 temporär auf dem Träger 3 fixiert. Hierbei wird eine Si-Scheibe von circa 200 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 aufweist. Die Si-Scheibe wird mit circa 9000 Halbleiterchips 1 bestückt. In einem Vakuumlötofen wird die Sn-Schicht bei 260 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Au-Schicht, wobei Au in Lösung geht und Zinn aus dem Lot mit den beiden Ni-Schichten eine intermetallische Verbindung ausbildet, was zur intendierten konstitutionellen Unterkühlung führt.
  • In einem vierten Ausführungsbeispiel wird das Lotmaterial durch ein Ti/Pt/Sn/In-Schichtsystem gebildet. Auch hier wird die asymmetrische Verteilung der Konstituenten verwendet. Der Träger 3 ist mit einer Ti/Pt/Au-Schicht beschichtet, wobei die Au-Schicht eine Dicke von circa 3 µm hat. Bei dem Ultraschallschweißen mit 12 W Ultraschallleistung und einer Anpresskraft von 4,2 N wird der Halbleiterchip 1 auf dem Träger 3 montiert. Vorliegend wird eine Si-Scheibe von 200 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 aufweist. Diese Si-Scheibe wird mit circa 9000 Halbleiterchips 1 bestückt. In einem Vakuumlötofen wird nach dem Ultraschallschweißen die In/Sn-Schicht bei 120 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Au-Schicht, durch die Oberflächenminimierung des flüssigen Metalls kommt es zu einer Feinzentrierung der Halbleiterchips 1 auf den Trägern 3. Intermetallische Verbindungsbildung führt als isothermes Erstarren zur permanenten Fixierung der Halbleiterchips 1 auf den Trägern 3.
  • In einem fünften Ausführungsbeispiel wird als Lotmaterial eine Ti/Pt/Sn/Ti/Au-Schichtenfolge verwendet. Die Ti-Schicht fungiert hier als temporäre Barriere. Auch hier wird eine asymmetrische Verteilung der Konstituenten verwendet. Der Träger 3 ist mit einer Ni/Au-Schicht beschichtet, wobei die Au-Schicht zumindest 3 µm dick ist. Über Thermokompression bei 200 °C und einer Anpresskraft von 27 N wird der Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird eine Si-Scheibe von 200 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 umfasst. Auf die Si-Scheibe werden mehr als 9000 Halbleiterchips 1 in einem Schritt aufgebracht. Anschließend wird in einem Vakuumlötofen die Sn-Schicht bei 260 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Au-Schicht. Intermetallische Verbindungsbildung führt als isothermes Erstarren zur permanenten Fixierung der Halbleiterchips 1 auf den Trägern 3. In diesem Fall ist der Isolationsbereich 24 zwischen den ersten Durchkontaktierungen 23 und der Verbindungsschicht 22 zum Beispiel 6 µm breit.
  • In einem sechsten Ausführungsbeispiel wird ein pixelierter Halbleiterchip 1 von circa 4 mm × 4,2 mm Fläche mit einer Anzahl von 1024 Bildpunkten 10 bereitgestellt. Der Halbleiterchip 1 weist eine gemeinsame Kathode (zweite Durchkontaktierungen 25) und individuelle Anoden (erste Durchkontaktierungen 23) für jeden Bildpunkt 10 auf. Die mechanische und thermische Ankopplung erfolgt über die Verbindungsschicht 22, die hier anders als in den vorigen Ausführungsbeispielen zunächst auf den Träger 3 aufgebracht wird. Sowohl die gemeinsame Kathode als auch die individuellen adressierbaren Anoden sind als zweite Durchkontaktierungen 25 beziehungsweise erste Durchkontaktierungen 23 in der Verbindungsschicht 22 eingebracht. Die Verbindungsschicht 22 stellt in diesem Fall das Kollektorpotential für den als Aktivmatrixelement ausgebildeten Träger 3 zur Verfügung.
  • Die Verbindungsschicht 22 und/oder die ersten Durchkontaktierungen 23 und/oder die zweiten Durchkontaktierungen 25 weisen hierbei eine Ti/Ni/Sn/Ti/Au-Schichtenfolge auf. Die zweite Ti-Schicht fungiert als temporäre Barriere. Auch hier wird eine asymmetrische Verteilung der Konstituenten verwendet. Die Halbleiterchips 1 werden mit einer Ni/Au-Schicht beschichtet, wobei die Au-Schicht eine Dicke von circa 0,1 µm aufweist. Durch Thermokompression bei 180 °C und einer Anpresskraft von 32 N wird der Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird ein Halbleiterchip 1 auf einen einzelnen Träger 3 gesetzt. Anschließend wird in einem Vakuumlötofen die Sn-Schicht bei 590 K zum Schmelzen gebracht. Das flüssige Sn benetzt die Au-Schicht, zentriert den Halbleiterchip 1 auf dem Aktivmatrixelement 3 und reagiert mit Ni zu einer intermetallischen Verbindung der Zusammensetzung Ni3Sn4. Diese intermetallische Verbindungsbildung führt als isothermes Erstarren zur permanenten Fixierung der Fügeparameter. Der Isolationsbereich kann hierbei beispielsweise eine Breite oder Dicke von 7 µm haben.
  • In den 5A und 5B ist ein zur 4 alternatives Herstellungsverfahren gezeigt. In der 5A ist eine Position des Herstellungsverfahrens gezeigt, bei dem ein wie oben beschriebener Halbleiterchip 1 mit einer strukturierten Metallschicht bereitgestellt wird. Auch auf dem Träger 3 ist eine strukturierte Metallschicht aufgebracht. Die von dem Halbleiterchip 1 beziehungsweise dem Träger 3 abgewandten Seiten der strukturierten Metallschichten sind über ein chemomechanisches Verfahren planarisiert. Anschließend wird der Halbleiterchip 1 mit der strukturierten Metallschicht auf die strukturierte Metallschicht des Trägers 3 aufgebracht, wobei es zu einem Waferbonden beziehungsweise Ansprengen kommt. Dadurch kommt es zur Ausbildung eines Verbindungselements 2, wodurch der Halbleiterchip 1 und der Träger 3 dauerhaft miteinander verbunden werden. Das Verbindungselement 2 weist im Bereich, in dem die beiden strukturierten Metallschichten aufeinander gelegt sind, zum Beispiel eine Grenzfläche mit einer erhöhten Defektdichte auf.
  • Das Herstellungsverfahren, insbesondere das Verfahren der 5, wird im Folgenden anhand von drei konkreten Ausführungsbeispielen näher erläutert. Wiederum müssen die im Folgenden angegebenen Zahlenwerte und/oder Parameter dabei zur Durchführung des Verfahrens nicht exakt eingehalten werden, sondern können zum Beispiel mit Abweichungen von +/–20 % gewählt werden.
  • Im ersten Ausführungsbeispiel sind die auf dem Träger 3 und auf dem Halbleiterchip 1 aufgebrachten strukturierten Metallschichten aus Cu gebildet und weisen chemomechanisch planarisierte Oberflächen auf. Der Halbleiterchip 1 und der Träger 3 werden im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen beim Kontakt zum Ansprengen. Beim anschließenden Auslagern bei milden Temperaturen, von zum Beispiel 500 K für 90 Minuten, entstehen metallische Bindungen zwischen den strukturierten Metallschichten. Ein eventuell ausgebildetes Oberflächenoxid auf den beiden strukturierten Metallschichten verteilt sich dabei, so dass an der Grenzfläche zwischen den beiden strukturierten Metallschichten keine den Strom- oder Wärmetransport behinderten Oxidschichten verbleiben.
  • Im zweiten Ausführungsbeispiel wird wiederum auf dem Träger 3 und dem Halbleiterchip 1 jeweils eine strukturierte Metallschicht mit chemomechanisch planarisierter Oberfläche aufgebracht. Der Halbleiterchip 1 und der Träger 3 werden im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen beim Kontakt zum Ansprengen und metallische Bindungen formen sich selbständig aus. Der einzelne Halbleiterchip 1 hat dabei eine Größe von circa 2,1 mm × 6 mm und weist circa 3064 Pixel auf.
  • Die Verbindungsschicht 22 ist, anders als in den 5 dargestellt, elektrisch von dem Halbleiterchip 1 isoliert. Als gemeinsame Kathode des Halbleiterchips 1 werden 36 zweite Durchkontaktierungen 25 verwendet, die als n-Kontakte dienen. Diese sind am Rand der Verbindungsschicht 22 angeordnet und nicht vollständig von der Verbindungsschicht 22 umgeben. Die p-Kontakte, vorliegend also die ersten Durchkontaktierungen 23, haben einen Durchmesser von circa 25 µm, die Isolationsbereiche 24 um die ersten Durchkontaktierungen 23 sind circa 30 µm breit. Insgesamt ist die Aussparung innerhalb der Verbindungsschicht 22 für jede erste Durchkontaktierung 23 also circa 80 µm breit.
  • Die zweiten Durchkontaktierungen 25 sind als Kombination aus Halbkreisen mit 18 µm Halbkreisdurchmesser und Rechtecken mit Seitenlängen von 18 µm am Rand des Verbindungselements 2 untergebracht. Außenherum sind die zweiten Durchkontaktierungen 25 vollständig von einem circa 15 µm breiten Isolationsbereich 24 umgeben.
  • Im dritten Ausführungsbeispiel wird ein pixelierter Halbleiterchip 1 auf AlGaInN-Basis bereitgestellt, der ein Saphir-Aufwachssubstrat 140 aufweist. Sowohl auf dem Halbleiterchip 1 als auch auf dem Träger 3 wird jeweils eine strukturierte Metallschicht aus Gold aufgebracht. Nach chemomechanischer Planarisierung und Entfernen aller Oberflächenabsorbate werden der Halbleiterchip 1 und der Träger 3 jeweils im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen über Kontakt zum Ansprengen und metallische Bindungen formen sich selbständig aus. Der einzelne Halbleiterchip 1 hat dabei eine Größe von circa 2 mm × 6 mm.
  • Die Verbindungsschicht 22 ist, anders als in den 5 dargestellt, elektrisch von dem Halbleiterchip 1 isoliert. Jedes der 3064 Bildpunkte 10 des Halbleiterchips 1 wird individuell mit einem p-Kontakt (erste Durchkontaktierung 23) und einem n-Kontakt (zweite Durchkontaktierung 25) angeschlossen. Dazu ist jedem Bildpunkt 10 ein kreisförmiges Loch mit 80 µm Durchmesser innerhalb der Verbindungsschicht 22 zugeordnet. In jedem Loch sind eine erste Durchkontaktierung 23 und eine zweite Durchkontaktierung 25 angeordnet. Die ersten 23 und zweiten Durchkontaktierungen 25 haben jeweils eine elliptische Querschnittsform mit 12,5 µm und 25 µm langen Halbachsen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Halbleiterchip
    2
    metallisches Verbindungselement
    3
    Träger/Aktivmatrixelement
    4
    Greifwerkzeug
    10
    Bildpunkt/Pixel
    11
    Halbleiterschichtenfolge
    12
    aktive Schicht
    13
    erstes Kontaktelement des Halbleiterchips 1
    14
    Strahlungsaustrittsfläche
    15
    zweites Kontaktelement des Halbleiterchips 1
    16
    erste Schicht der Halbleiterschichtenfolge 11
    17
    zweite Schicht der Halbleiterschichtenfolge 11
    18
    Montageseite des Halbleiterchips 1
    19
    Isolationsschicht
    20
    Oberseite des Verbindungselements 2
    21
    Unterseite des Verbindungselements 2
    22
    metallische Verbindungsschicht
    23
    erste Durchkontaktierung
    24
    Isolationsbereich
    25
    zweite Durchkontaktierung
    30
    Schalter
    33
    erstes Kontaktelement des Trägers 3
    35
    zweites Kontaktelement des Trägers 3
    100
    optoelektronisches Bauelement
    140
    Aufwachssubstrat

Claims (18)

  1. Optoelektronisches Bauelement (100), aufweisend – einen Halbleiterchip (1), der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte (10) untergliedert ist, – ein metallisches Verbindungselement (2) mit einer Oberseite (20) und einer Unterseite (21), wobei – der Halbleiterchip (1) in einem Auflagebereich in direktem Kontakt mit der Oberseite (20) des Verbindungselements (2) ist und mit diesem mechanisch stabil verbunden ist, – das Verbindungselement (2) eine zusammenhängende metallische Verbindungsschicht (22) umfasst, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten metallischen ersten Durchkontaktierungen (23) vollständig durchdrungen ist, – die Verbindungsschicht (22) in Richtung senkrecht zur lateralen Richtung bündig mit der Oberseite (20) und der Unterseite (21) abschließt, – die ersten Durchkontaktierungen (23) durch Isolationsbereiche (24) von der Verbindungsschicht (22) elektrisch isoliert und beabstandet sind, – jede erste Durchkontaktierung (23) eindeutig einem Bildpunkt (10) zugeordnet ist, mit diesem Bildpunkt (10) elektrisch leitend verbunden ist und einen ersten elektrischen Kontakt zu diesem Bildpunkt (10) bildet, – der Halbleiterchip (1) durch das Verbindungselement (2) mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite (21) des Verbindungselements (2) befindlichen Träger (3) verbunden ist.
  2. Optoelektronisches Bauelement (100) nach Anspruch 1, wobei – der Träger (3) ein Aktivmatrixelement (3) ist, – das Aktivmatrixelement (3) eine Mehrzahl von Schaltern (30) umfasst, – jeder Schalter (30) über eine erste Durchkontaktierung (23) eineindeutig einem Bildpunkt (10) zugeordnet ist und elektrisch leitend mit diesem Bildpunkt (10) verbunden ist, – im Betrieb über die Schalter (30) die Bildpunkte (10) einzeln und unabhängig angesteuert werden können.
  3. Optoelektronisches Bauelement (100) nach Anspruch 2, wobei – wobei die Fläche des Auflagebereichs mindestens 7/12 der Fläche einer der Oberseite (20) zugewandten Montageseite (18) des Halbleiterchips (1) beträgt, – die ersten Durchkontaktierungen (23) mit ersten Kontaktelementen (13) des Halbleiterchips (1) und/oder mit ersten Kontaktelementen (33) des Aktivmatrixelements (3) in direktem elektrischen und mechanischen Kontakt stehen, – die ersten Durchkontaktierungen (23) in Richtung senkrecht zur lateralen Richtung nicht einstückig mit den ersten Kontaktelementen (13, 33) ausgebildet sind.
  4. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – die ersten Durchkontaktierungen (23) und/oder die Verbindungsschicht (22) in Richtung senkrecht zur lateralen Richtung nicht einstückig ausgebildet sind, – die Verbindungsschicht (22) und/oder die ersten Durchkontaktierungen (23) in Richtung senkrecht zur lateralen Richtung jeweils einen Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen metallischen Einzelschichten aufweisen oder daraus bestehen.
  5. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei die ersten Durchkontaktierungen (23) und/oder die Verbindungsschicht (22) eine oder mehrere der folgenden Legierungen und/oder einen oder mehrere der folgenden Schichtenaufbauten aufweisen oder daraus bestehen: AuxSny, Cr/NixSnyTizAuw, Ti/PtySnzInx, Ti/PtxSnyTizAuw.
  6. Optoelektronisches Bauelement (100) nach einem der Ansprüche 1 bis 3, wobei – die ersten Durchkontaktierungen (23) und/oder die Verbindungsschicht (22) zumindest zwei in vertikaler Richtung übereinander angeordnete Einzelschichten aufweisen, zwischen denen eine Grenzfläche ausgebildet ist, – die zumindest zwei Einzelschichten über Waferbonden miteinander an der Grenzfläche verbunden sind, – die Einzelschichten Cu und/oder Au und/oder Ni und/oder Ag aufweisen oder daraus bestehen.
  7. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – die ersten Durchkontaktierungen (23) und/oder die Verbindungsschicht (22) porös sind mit einem Anteil von Poren von zumindest 10 Vol-%.
  8. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – die Isolationsbereiche (24) mit Gas gefüllte Hohlräume sind, – das Verbindungselement (2) zu zumindest 60 Vol-% aus Metall besteht.
  9. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – die Verbindungsschicht (22) elektrisch leitend mit dem Halbleiterchip (1) verbunden ist und für alle Bildpunkte (10) einen gemeinsamen Gegenkontakt zu den ersten Kontakten bildet, – im Betrieb über die ersten Kontakte und über den Gegenkontakt Elektronen und Löcher in den Halbleiterchip (1) injiziert werden.
  10. Optoelektronisches Bauelement (100) nach einem der Ansprüche 1 bis 8, wobei – die Verbindungsschicht (22) elektrisch von dem Halbleiterchip (1) isoliert ist und keinen elektrischen Kontakt zu dem Halbleiterchip (1) bildet, – zweite metallische Durchkontaktierungen (25) durch die Verbindungsschicht (22) geführt sind und einen Gegenkontakt zu den ersten Kontakten bilden.
  11. Optoelektronisches Bauelement (100) nach dem vorhergehenden Anspruch, wobei – jedem Bildpunkt (10) eine zweite Durchkontaktierung (25) eindeutig zugeordnet ist, mit diesem Bildpunkt (10) elektrisch leitend verbunden ist und jeweils einen Gegenkontakt zum ersten Kontakt des Bildpunktes (10) bildet, – die zu einem Bildpunkt (10) gehörende erste (23) und zweite Durchkontaktierung (25) in einem gemeinsamen Loch durch die Verbindungsschicht (22) angeordnet sind und untereinander nicht durch die Verbindungsschicht (22) voneinander getrennt sind.
  12. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – das Verbindungselement (2) eine Dicke zwischen einschließlich 0,5 µm und 50 µm aufweist, – die ersten Durchkontaktierungen (23) eine laterale Ausdehnung zwischen einschließlich 2 µm und 80 µm aufweisen, – ein Abstand zwischen der Verbindungsschicht (22) und den ersten Durchkontaktierungen (23) zwischen einschließlich 0,5 µm und 50 µm beträgt, – die ersten Durchkontaktierungen (23) in Draufsicht auf die Oberseite (20) elliptische oder runde Querschnittsflächen haben.
  13. Optoelektronisches Bauelement (100) nach einem der vorhergehenden Ansprüche, wobei – der Halbleiterchip (1) eine Halbleiterschichtenfolge (11) mit einer im Betrieb zur Strahlungserzeugung oder Strahlungsabsorption vorgesehenen aktiven Schicht (12) aufweist, – der Halbleiterchip (1) frei von einem Aufwachssubstrat (140) für die Halbleiterschichtenfolge (11) ist, – der Halbleiterchip (1) mechanisch nicht selbsttragend ist, – Kontaktelemente (13, 15) zur elektrischen Kontaktierung des Halbleiterchips (1) auf einer der Oberseite (20) zugewandten Montageseite (18) des Halbleiterchips (1) angeordnet sind.
  14. Optoelektronisches Bauelement (100) nach dem vorhergehenden Anspruch, wobei die aktive Schicht (12) entlang der gesamten lateralen Ausdehnung des Halbleiterchips (1) zusammenhängend verläuft.
  15. Verfahren zur Herstellung eines optoelektronischen Bauelements (100) mit den Schritten: A) Bereitstellen eines Halbleiterchips (1), der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte (10) untergliedert ist; B) Bereitstellen eines Trägers (3); C) Aufbringen einer strukturierten Metallschicht direkt auf den Halbleiterchip (1) und/oder direkt auf den Träger (3), wobei – die strukturierte Metallschicht eine Verbindungsschicht (22) umfasst, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten, metallischen, ersten Durchkontaktierungen (23) vollständig durchdrungen ist, – die ersten Durchkontaktierungen (23) durch Isolationsbereiche (24) von der Verbindungsschicht (22) elektrisch isoliert und beabstandet sind; D) mechanisches und elektrisches Verbinden des Halbleiterchips (1) und des Trägers (3) über die eine oder die beiden strukturierten Metallschichten, sodass sich zwischen dem Träger (3) und dem Halbleiterchip (1) ein metallisches Verbindungselement (2) ausbildet, wobei nach dem Schritt D) – jede erste Durchkontaktierung (21) eindeutig einem Bildpunkt (10) zugeordnet ist, mit diesem Bildpunkt (10) elektrisch leitend verbunden ist und einen ersten elektrischen Kontakt zu diesem Bildpunkt (10) bildet.
  16. Verfahren nach Anspruch 15, wobei – im Schritt C) die strukturierte Metallschicht in Form eines Lotmaterials bereitgestellt wird, über das der Träger (3) auf den Halbleiterchip (1) aufgelötet wird, – das Lotmaterial in Richtung senkrecht zur lateralen Richtung einen Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen, metallischen Einzelschichten aufweist oder daraus besteht, – der Mehrschichtaufbau vor dem Schritt D) eine oder mehrere der folgenden Schichtaufbauten aufweist: Au/AuSn, Cr/Ni/Sn/Ti/Au, Ti/Pt/Sn/In, Ti/Pt/Sn/Ti/Au, – der Schritt D) zwei Einzelschritte D1) und D2) umfasst, die in der angegebenen Reihenfolge nacheinander ausgeführt werden, – im Schritt D1) der Halbleiterchip (1) über ein Reibschweißverfahren oder ein Thermokompressionsverfahren temporär auf dem Träger (3) befestigt wird, – im Schritt D2) der Halbleiterchip (1) über ein Lotverfahren dauerhaft auf dem Träger (3) befestigt wird.
  17. Verfahren nach Anspruch 16, wobei der Schritt D1) bei einer Temperatur durchgeführt wird, die unterhalb einer Schmelztemperatur oder Solidustemperatur des Lotmaterials liegt.
  18. Verfahren nach Anspruch 15, wobei – im Schritt C) jeweils eine strukturierte Metallschicht sowohl auf den Träger (3) als auch auf dem Halbleiterchip (1) aufgebracht wird, – die strukturierten Metallschichten vor dem Schritt D) chemomechanisch planarisiert werden, – im Schritt D) die planarisierten Oberflächen der strukturierten Metallschichten direkt aufeinander gelegt werden und über Waferbonden miteinander verbunden werden.
DE102015108545.3A 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements Withdrawn DE102015108545A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102015108545.3A DE102015108545A1 (de) 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
US15/578,240 US10475778B2 (en) 2015-05-29 2016-05-24 Optoelectronic component and method for producing an optoelectronic component
DE112016002417.7T DE112016002417A5 (de) 2015-05-29 2016-05-24 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR1020177036387A KR102575338B1 (ko) 2015-05-29 2016-05-24 광전자 부품 및 광전자 부품을 제조하는 방법
CN201680031107.XA CN107667436A (zh) 2015-05-29 2016-05-24 光电子器件和用于制造光电子器件的方法
KR1020237029800A KR20230130768A (ko) 2015-05-29 2016-05-24 광전자 부품 및 광전자 부품을 제조하는 방법
PCT/EP2016/061709 WO2016193071A1 (de) 2015-05-29 2016-05-24 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
JP2017559495A JP2018516460A (ja) 2015-05-29 2016-05-24 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
TW105116627A TWI601305B (zh) 2015-05-29 2016-05-27 Optoelectronic components and methods of making optoelectronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015108545.3A DE102015108545A1 (de) 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
DE102015108545A1 true DE102015108545A1 (de) 2016-12-01

Family

ID=56072329

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102015108545.3A Withdrawn DE102015108545A1 (de) 2015-05-29 2015-05-29 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112016002417.7T Pending DE112016002417A5 (de) 2015-05-29 2016-05-24 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112016002417.7T Pending DE112016002417A5 (de) 2015-05-29 2016-05-24 Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Country Status (7)

Country Link
US (1) US10475778B2 (de)
JP (1) JP2018516460A (de)
KR (2) KR102575338B1 (de)
CN (1) CN107667436A (de)
DE (2) DE102015108545A1 (de)
TW (1) TWI601305B (de)
WO (1) WO2016193071A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018228891A1 (de) * 2017-06-12 2018-12-20 Osram Opto Semiconductors Gmbh Verfahren zum befestigen eines halbleiterchips auf einem substrat und elektronisches bauelement
WO2019037968A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit pufferschicht und verfahren zur herstellung eines bauteils
WO2019037997A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und bauteil mit pufferschicht sowie verfahren zur herstellung eines bauteils
CN109599409A (zh) * 2017-09-20 2019-04-09 先进科技新加坡有限公司 用于组装发光元件矩阵的多点接合工艺
US10629777B2 (en) 2016-04-13 2020-04-21 Osram Oled Gmbh Optoelectronic semiconductor chip
WO2020164826A1 (de) * 2019-02-14 2020-08-20 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines bauelements und bauelement
DE102021111735A1 (de) 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Pixelstruktur für anzeigen

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE102016100351B4 (de) 2016-01-11 2023-07-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Leuchtvorrichtung und Autoscheinwerfer
DE102016113193A1 (de) 2016-07-18 2018-01-18 Osram Opto Semiconductors Gmbh Bauteil mit geometrisch angepasster Kontaktstruktur und dessen Herstellungsverfahren
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
US10629577B2 (en) * 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
CN109427819B (zh) * 2017-08-31 2021-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
DE102018112586A1 (de) 2018-05-25 2019-11-28 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
FR3082663B1 (fr) * 2018-06-14 2022-01-07 Aledia Dispositif optoelectronique
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
KR102581156B1 (ko) * 2020-05-15 2023-09-21 루미레즈 엘엘씨 방출 강도의 구성가능한 공간 분포를 갖는 발광 디바이스

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010136326A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer halbleiterchip und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen halbleiterchips
WO2014019795A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines leuchtmittels
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526581A (en) * 1975-07-04 1977-01-19 Agency Of Ind Science & Technol Color resoluting apparatus using recognization of light spectrum distr ibution
JP2000174059A (ja) * 1998-12-09 2000-06-23 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2005079298A (ja) * 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
DE102005047152A1 (de) 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
JP4985129B2 (ja) * 2007-06-12 2012-07-25 三菱電機株式会社 接合体および電子モジュールならびに接合方法
TWI419359B (zh) 2008-08-07 2013-12-11 Formosa Epitaxy Inc Structure and fabrication method of AC type flip - chip light emitting diode
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
US8202741B2 (en) * 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
JP5771079B2 (ja) 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
DE102010027679A1 (de) * 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP4778107B1 (ja) 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
TWI490837B (zh) 2012-10-19 2015-07-01 啟耀光電股份有限公司 顯示裝置
DE102012112302A1 (de) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
WO2014105403A1 (en) 2012-12-31 2014-07-03 Invensas Corporation High performance light emitting diode
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
TWM500993U (zh) 2014-11-17 2015-05-11 Turnray Energy Tech Ltd 發光二極體照明裝置
DE102015105666A1 (de) 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Verfahren zur Montage eines ersten Bauteils auf einem zweiten Bauteil und Verfahren zur Herstellung einer elektronischen Vorrichtung mit einem ersten Bauteil und einem zweiten Bauteil
DE102015108532A1 (de) * 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010136326A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer halbleiterchip und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen halbleiterchips
WO2014019795A1 (de) * 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines leuchtmittels
DE102012110775A1 (de) * 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629777B2 (en) 2016-04-13 2020-04-21 Osram Oled Gmbh Optoelectronic semiconductor chip
CN110770894A (zh) * 2017-06-12 2020-02-07 欧司朗Oled股份有限公司 用于将半导体芯片固定在基板上的方法和电子器件
WO2018228891A1 (de) * 2017-06-12 2018-12-20 Osram Opto Semiconductors Gmbh Verfahren zum befestigen eines halbleiterchips auf einem substrat und elektronisches bauelement
US11315898B2 (en) 2017-06-12 2022-04-26 Osram Oled Gmbh Method for fastening a semiconductor chip on a substrate, and electronic component
CN110770894B (zh) * 2017-06-12 2023-11-28 欧司朗Oled股份有限公司 用于将半导体芯片固定在基板上的方法和电子器件
WO2019037968A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit pufferschicht und verfahren zur herstellung eines bauteils
WO2019037997A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und bauteil mit pufferschicht sowie verfahren zur herstellung eines bauteils
US11183621B2 (en) 2017-08-24 2021-11-23 Osram Oled Gmbh Component having a buffer layer and method for producing a component
US11450794B2 (en) 2017-08-24 2022-09-20 Osram Oled Gmbh Carrier and component with a buffer layer, and method for producing a component
CN109599409B (zh) * 2017-09-20 2023-09-26 先进科技新加坡有限公司 用于组装发光元件矩阵的多点接合工艺
CN109599409A (zh) * 2017-09-20 2019-04-09 先进科技新加坡有限公司 用于组装发光元件矩阵的多点接合工艺
WO2020164826A1 (de) * 2019-02-14 2020-08-20 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines bauelements und bauelement
DE102021111735A1 (de) 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Pixelstruktur für anzeigen

Also Published As

Publication number Publication date
TW201705517A (zh) 2017-02-01
DE112016002417A5 (de) 2018-03-08
KR20180013975A (ko) 2018-02-07
US20180151548A1 (en) 2018-05-31
CN107667436A (zh) 2018-02-06
KR20230130768A (ko) 2023-09-12
WO2016193071A1 (de) 2016-12-08
TWI601305B (zh) 2017-10-01
US10475778B2 (en) 2019-11-12
JP2018516460A (ja) 2018-06-21
KR102575338B1 (ko) 2023-09-05

Similar Documents

Publication Publication Date Title
DE102015108545A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE112018000431B4 (de) Halbleiterlaser und Verfahren zur Herstellung eines solchen Halbleiterlasers
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
DE10325951A1 (de) Kontaktschema für großflächige und kleinflächige, Licht emittierende Flip-Chip-Halbleiteranordnungen
WO2012034764A1 (de) Galvanisch beschichtetes optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronisches halbleiterbauteils
WO2017060160A1 (de) Halbleiterlaser und verfahren zur herstellung eines halbleiterlasers
WO2015063034A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112016002190B4 (de) Interposer
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102018125281A1 (de) Optoelektronisches Halbleiterbauteil
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE10303978A1 (de) Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
EP1588409A1 (de) Dünnfilmhalbleiterbauelement und verfahren zu dessen herstel lung
WO2017121725A1 (de) Optoelektronisches bauelement, optoelektronisches modul und verfahren zur herstellung eines optoelektronischen bauelements
WO2013004455A1 (de) Verfahren zur herstellung einer leuchtvorrichtung und leuchtvorrichtung
DE102018118717A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102017126109A1 (de) Licht emittierendes Bauelement und Verfahren zur Herstellung eines Licht emittierenden Bauelements
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel
WO2010040342A1 (de) Optoelektronisches bauteil
WO2022167285A1 (de) Verfahren zur herstellung einer anordnung von halbleiterchips und anordnung von halbleiterchips
WO2023083793A1 (de) Halbleiterchip und halbleiterbauteil
DE102022119151A1 (de) Optoelektronisches modul und verfahren zur herstellung eines optoelektronischen moduls

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023500000

Ipc: H01L0027150000

R163 Identified publications notified
R083 Amendment of/additions to inventor(s)
R118 Application deemed withdrawn due to claim for domestic priority