DE19650599A1 - IGBT mit Trench- Gate- Struktur - Google Patents

IGBT mit Trench- Gate- Struktur

Info

Publication number
DE19650599A1
DE19650599A1 DE1996150599 DE19650599A DE19650599A1 DE 19650599 A1 DE19650599 A1 DE 19650599A1 DE 1996150599 DE1996150599 DE 1996150599 DE 19650599 A DE19650599 A DE 19650599A DE 19650599 A1 DE19650599 A1 DE 19650599A1
Authority
DE
Germany
Prior art keywords
trench
region
conductivity type
structures
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1996150599
Other languages
English (en)
Inventor
Reinhard Dr Herzer
Mario Netzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE1996150599 priority Critical patent/DE19650599A1/de
Priority to DE19705276A priority patent/DE19705276A1/de
Priority to EP97118304A priority patent/EP0847090A3/de
Priority to DE59711755T priority patent/DE59711755D1/de
Priority to EP03006424A priority patent/EP1320133B1/de
Priority to JP9331732A priority patent/JPH10178176A/ja
Priority to US08/985,761 priority patent/US6072214A/en
Publication of DE19650599A1 publication Critical patent/DE19650599A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung beschreibt einen IGBT (Insulated-Gate-Bipolar-Transistors) mit einer Graben- Gate-Struktur (auch Trench-Gate-Struktur genannt) nach den Merkmalen des Oberbegriffes des Anspruches 1.
Nach dem Stand der Technik sind IGBT mit Trench-Gate-Struktur in jüngster Zeit bekannt geworden. Trenchstrukturen an sich werden in großem Umfang für die Herstellung von Speicherzellen für hochintegrierte Speicherschaltkreise verwendet. Bekannt sind auch Leistungshalbleiterbauelemente mit Trenchstrukturen, insbesondere werden sie zur Realisierung des Gatekomplexes seit einiger Zeit eingesetzt. Hier seien beispielhaft vertikale DMOS-Transistoren (doppelt-diffundierte MOS-Transistoren) für den unteren Spannungsbereich (< 100 V) genannt.
Für diese Trench-MOS-Transistoren werden schmale Trenchgräben mit geringen vertikalen Tiefen verwendet, z. B. ca. 1,5 µm Tiefe und ca. 1,5 µm Breite für 50 V-MOSFET. Dabei wird eine hohe Dichte dieser Trenchstrukturen angestrebt, um eine hohe Kanalweite pro Flächeneinheit zur erreichen. Die Herstellung des Trench-Gate-Komplexes für diese Trench- MOS-Transistoren entspricht dem Stand der Technik nach EP 0698 919 A2.
Der fachliche Hintergrund der Trenchtechnologie soll zunächst an einem Beispiel einer Anwendung näher erläutert werden, da Trench-Gate-Strukturen auch bereits für IGBT vorgeschlagen und verwendet wurden (IEDM, Techn. Digest., S. 674-677, 1987).
Fig. 1 zeigt eine derartige Anordnung nach dem Stand der Technik in nicht maßstabsgerech­ tem Querschnitt einer Zelle als Skizze. Zunächst unterscheidet man prinzipiell erstens zwischen einem Nonpunchthrough-IGBT-Aufbau, gekennzeichnet durch ein dickes n⁻-Substrat (1) und einem dünnen, rückseitig implantierten p-Emitter (12) als Kollektor des Gesamtbauelementes, wie das in Fig. 1 dargestellt ist. Eine zweite nicht dargestellte Variante wird gebildet durch einen Punchthrough-IGBT-Aufbau, die durch ein p⁺-Substrat gekennzeichnet ist, auf dem eine erste n-dotierte Zwischenschicht und eine zweite niedrig dotierte epitaktisch abgeschiedene n⁻-Schicht aufgebracht wurden.
Die Zellstruktur an der Waferoberseite ist für beide Typen gleich. Sie besteht aus einem p-Bulkgebiet (2), den n⁺-Sourcegebieten (3) und den p⁺-Bulk-Anschlußgebieten (4), welche durch streifen- oder gitterförmig angeordnete vertikale Ätzgräben oder Trenches (5) unterbrochen werden. Diese Trenchstrukturen (5) sind allseitig zum Silizium hin mit einem Gateisolator (6) versehen, mit Polysilizium (7) verfüllt und nach oben zum Aluminium (9) hin mit einer Passivierungsschicht (8) abgedeckt.
Polysilizium (7), Gateisolator (6) und p-Gebiet (2) bilden einen MOS-Kondensator des internen MOSFET, dessen Kanal (11) zwischen dem n⁺-Sourcegebiet (3) und dem n⁻-Substrat (1) vertikal an der Seitenwand des Trenches entsteht. Die streifen- oder gitterförmig angeordneten Trench-Gate-Strukturen sind untereinander in z-Richtung zu einem gemeinsamen Gateanschluß (15) verbunden.
Die n⁺-Sourcegebiete (3) sowie die p⁺-Anschlußgebiete (4) aller so gebildeten Zellen werden über eine Aluminiummetallisierung (9) miteinander verbunden. Die Metallisierung stellt den Emitteranschluß (14) des IGBT dar. Die gesamte Struktur ist mit Ausnahme der Bondflächen mit einer Passivierungsschicht (10) abgedeckt. Der Kollektor (16) des IGBT wird durch eine weitere Metallisierung (13) an der Waferrückseite gebildet.
Von Mitsubishi (Proc. ISPSD'94, S. 411-416, Davos, 1994) wurden, abgeleitet von den Trench-MOSFET-Strukturen, Trenchgates mit einer Tiefe von ca. 3 µm und einer Breite voll ca. 1 µm für 600 V-IGBT vorgestellt. Der Abstand der streifenförmigen Trenches wurde zwischen 3,5 µm und 14 µm variiert. Für kleine Abstände erhält man für diesen Trench-IGBT (TIGBT) ebenfalls eine hohe Dichte der Trenchstrukturen.
TIGBT dieser Art erreichen gegenüber IGBT mit planarem Gate eine deutlich reduzierte Flußspannung. Diese Verringerung wird insbesondere durch den geringen Kanalwiderstand aufgrund der hohen Kanalweite pro Flächeneinheit erreicht. Nachteilig ist jedoch, daß aufgrund der hohen Kanalweite das Sättigungsstromniveau gegenüber IGBT mit planarem Gate um ein Mehrfaches erhöht ist. Dadurch verkürzt sich die Zeitspanne erheblich, in der das Bauelement einen Kurzschluß ohne Zerstörung überstehen kann.
In jüngster Zeit wurden weitere Verbesserungen und Änderungen des Aufbau des Trench- Gate-Komplexes vorgeschlagen. So bewirkt eine Vertiefung der Trench-Gates, z. B. von 3 µm auf 5 µm oder 9 µm eine weitere Verringerung der Flußspannung. Die Ecken dieser schmalen und tiefen Strukturen werden jedoch bei angelegter Sperrspannung erheblich belastet, was zu einer Verringerung des statischen Sperrvermögens und der Avalanchefestigkeit bei dynamischer Belastung führt.
Ein verbesserter Kompromiß für alle wichtigen Parameter wird jedoch erreicht, wenn der Trench-Gate-Komplex sehr breit ausgeführt wird. Breit ausgeführt bedeutet dabei, daß die Trenchbreite ein Mehrfaches der Trenchtiefe annimmt. Solche Strukturen wurden im Kolloquium "Halbleiterbauelemente und Materialgüte Silizium" Freiburg, 1995 und in ISPSD, von Yokohama 1995, S. 224-229 vorgestellt.
In Fig. 2 ist diese Designvariante dargestellt. Die breiten Trenchstrukturen (5) sind allseitig zum Silizium hin mit einem Gateisolator (6) versehen, vollständig mit Polysilizium (7) verfüllt und nach oben zum Aluminium (9) hin mit einer Passivierungsschicht (8) abgedeckt. Zwischen den streifen- oder gitterförmig angeordneten breiten Trench-Gate-Strukturen sind analog zur Fig. 1 die p-Bulkgebiete (2), die n⁺-Sourcegebiete (3) und die p⁺-Bulk-Anschlußgebiete (4) angeordnet.
Aufgrund der stark vergrößerten Trenchbreite ergeben sich große Zellen und damit eine erheblich verringerte Kanalweite pro Flächeneinheit gegenüber der Struktur in Fig. 1. Obwohl sich damit der Kanalwiderstand des internen MOSFET erhöht, wird bereits mit einer Trenchtiefe, die nur wenig größer als die Eindringtiefe des p-Bulkgebietes ist, eine geringere Flußspannung für das Gesamtbauelement, als mit schmalen und sehr tiefen Strukturen erreicht. Aufgrund der reduzierten Kanalweite verringert sich das Sättigungsstromniveau erheblich und liegt im Bereich der Werte für IGBT mit planarem Gate. Auch die Belastung der Trenchecken ist im Sperrfall im Vergleich zu schmalen und tiefen Trenches erheblich geringer.
Praktische Anwendungen für einen TIGBT mit breitem Trench-Gate-Komplex sind nicht bekannt. Insbesondere die Verfüllung und Planarisierung der Trenches ist mit herkömmlichen reinen Abscheideverfahren nicht so leicht realisierbar, es sind Kombinationen zwischen Abscheideverfahren und mechanisch-chemischen Planarisierungsverfahren notwendig.
Außerdem steigt mit der vergrößerten Gatefläche die sog. Millerkapazität an. Die Kenntnisse über die Wirkungsweise und Eigenschaften von IGBT mit einem solchen Trench-Gate- Komplex werden zum Stand der Technik gerechnet.
Die vorliegende Erfindung hat sich die Aufgabe gestellt, ein Leistungshalbleiterbauelement in der Form eines Trench-Gate-IGBT darzustellen, das neben hohen Sperrspannungen und geringen Durchlaßverlusten auch geringe Schaltverluste und kleine Sättigungsströme aufweist.
Die Aufgabe wird bei Leistungshalbleiterbauelementen mit IGBT-Trench-Gate-Struktur der dargestellten Art durch die Maßnahmen des kennzeichnenden Teiles des Anspruches 1 gelöst, bevorzugte Weiterbildungen werden in den Unteransprüchen dargestellt.
Die Erfindung wird nachfolgend durch die Beschreibung des Trench-Gate-Komplexes dargestellt. Der wesentliche erfinderische Idee besteht, in Verbindung mit weiteren noch zu beschreibenden Maßnahmen darin, die Wirkung des breiten Trench-Gates durch zwei schmale spezifische Trenchstrukturen nachzubilden, die technologisch einfacher zu realisieren sind.
Die erfinderischen Gedanken werden nachfolgend anhand der Fig. 3 bis 9 erläutert.
Fig. 3 zeigt den Querschnitt einer Variante der erfinderischen Struktur in Skizze.
Fig. 4 beschreibt eine weitere Variante in Weiterentwicklung analog zu Fig. 3.
Fig. 5 stellt in analoger Skizze die komplexe Anwendung der erfinderischen Gedanken vor.
Fig. 6 gibt ein Beispiel für eine mögliche äußere Beschaltung nach Fig. 5 an.
Fig. 7 beschreibt die elektrisch Wirkung der Maßnahmen nach Fig. 5.
Fig. 8 erläutert eine weitere Variante einer beispielhaften Schaltungsanordnung nach Fig. 5.
Fig. 9 stellt die Gesamtverluste verschiedener Trench-Gate-Strukturen in Abhängigkeit von der Schaltfrequenz dar.
Fig. 3 zeigt einen zu den Fig. 1 und 2 analogen Ausschnitt einer IGBT-Zellstruktur, die die grundlegende Wiederholstruktur des Gesamtbauelementes darstellt und auf dessen Basis der erfinderische Gehalt beschrieben wird. Der Abstand der beiden schmalen Trenchstrukturen entspricht dabei der günstigsten Breite des Trench-Gate-Komplexes aus Fig. 2. Im Unterschied zum Stand der Technik wird der vertikale MOS-Kanal (11) nur an den jeweiligen Außenseiten der beiden schmalen Trenchstrukturen erzeugt.
Zwischen den beiden Trenchstrukturen (5) befindet sich zunächst Substratmaterial (1). Die Trenchstrukturen (5) sind allseitig zum Silizium hin mit einem Gateisolator (6) versehen, vollständig mit Polysilizium (7) verfüllt und nach oben zum Aluminium (9) hin mit einer Passivierungsschicht (8) abgedeckt. Zwischen den streifen- oder gitterförmig angeordneten Trench-Gate-Strukturen sind im Wechsel auf der einen Seite die p-Bulkgebiete (2), die n⁺-Sourcegebiete (3) und die p⁺-Bulk-Anschlußgebiete (4) und auf der jeweils anderen Seite das Substratgebiet (1) angeordnet.
Mit dieser Struktur werden gleiche Flußspannungen und Sättigungsströme wie mit der Struktur in Fig. 2 erreicht. Vorteilhaft im Vergleich zu der Struktur in Fig. 2 ist die einfachere technologische Realisierbarkeit, speziell das Ätzen und Verfüllen der schmalen Trenches. Allerdings ergibt sich eine inhomogene Ladungsträgerverteilung im n⁻-Gebiet (1) zwischen den Trenchzellen, die sich nachteilig auf die dynamischen Eigenschaften des Bauelementes auswirkt. Eine Verkleinerung der Millerkapazität und damit eine Verringerung der Schalt­ verluste sowie eine Verbesserung der Homogenität der Ladungsträgerverteilung wird durch die Realisierung der nachfolgend dargestellten weiteren erfinderischen Gedanken erreicht.
Eine erste Möglichkeit besteht darin, das n⁻-Substratgebiet (1) zwischen den Trenchstrukturen vertikal teilweise oder auch ganz zu entfernen und durch ein dickes Isolationsgebiet zu ersetzen. Die Dicke des Isolators wird dabei so gewählt, daß die obere Ausdehnung des Isolators entweder unterhalb der ehemaligen Substratoberfläche endet, in der Höhe derselben liegt oder darüber hinaus ragt.
Fig. 4 beschreibt eine Weiterentwicklung analog zu Fig. 3. Es ist wiederum eine IGBT- Zellstruktur dargestellt. In diesem Ausführungsbeispiel liegt die obere Begrenzung des Isolators (17) in Höhe der ehemaligen Substratoberfläche und es erfolgte eine nahezu vollständige Entfernung des Substratgebietes (1) zwischen den Trenchstrukturen. Die Trenchstrukturen (5) sind allseitig zum Silizium hin mit einem Gateisolator (6) versehen, vollständig mit Polysilizium (7) verfüllt und nach oben zum Aluminium (9) hin mit einer Passivierungsschicht (8) abgedeckt.
Zwischen den streifen- oder gitterförmig angeordneten Trench-Gate-Strukturen sind im Wechsel auf der einen Seite die p-Bulkgebiete (2), die n⁺-Sourcegebiete (3) und die p⁺-Bulk- Anschlußgebiete (4) und auf der anderen Seite das Isolatorgebiet (17) angeordnet.
Je dicker das Isolatorgebiet (17) zwischen den Trenches gewählt wird, um so geringer wird die Millerkapazität, die Homogenität der Ladungsträgerverteilung verbessert sich. Die Belastung der Trenchecken auf der Seite des Isolatorgebietes (17) wächst im Sperrfall jedoch an.
Fig. 5 stellt die komplexe Anwendung der erfinderischen Gedanken in einem zu den vorhergehenden Figuren analogen Ausschnitt einer IGBT-Zellstruktur vor. Die Idee besteht darin, anstelle des Isolatorgebietes (17 in Fig. 4) ein p-Gebiet (18) einzufügen. Das p-Gebiet (18) besitzt eine geringere oder gleiche Eindringtiefe in Relation zu dem p-Bulkgebiet (2).
Die Eindringtiefe kann alternativ so gewählt werden, daß die inneren Trenchecken der Struktur umschlossen werden. Die Trenchstrukturen (5) sind wiederum allseitig zum Silizium hin mit einem Gateisolator (6) versehen, vollständig mit Polysilizium (7) verfüllt und nach oben zum Aluminium (9) hin mit einer Passivierungsschicht (8) abgedeckt. Zwischen den in gleicher Weise streifen- oder gitterförmig angeordneten Trench-Gate-Strukturen sind im Wechsel auf der einen Seite die p-Bulkgebiete (2), die n⁺-Sourcegebiete (3) und die p⁺-Bulk- Anschlußgebiete (4) und auf der anderen Seite das p-Gebiet (18) angeordnet.
Im elektrischen Sinne kann das p-Gebiet, der Anschluß (19) und die Metallisierung (20) floatend betrieben werden oder an ein äußeres Potential direkt oder über weitere Elemente angeschlossen werden. Weitere Elemente können beispielhaft ein fester Widerstand, ein gesteuerter Widerstand oder eine externe oder integrierte elektronische Schaltung sein.
Mit der Struktur entsprechend Fig. 5 werden ebenso geringe Flußspannungen erreicht, wie mit den bisher vorgestellten der Fig. 2 bis 4. Hier ist jedoch die Millerkapazität reduziert und es sind damit die Schaltverluste verringert. Weiterhin erfolgt durch das eingefügte p-Gebiet ein Schutz gegen unerwünschte Avalanchegeneration bei Sperrbelastung an den Trenchecken auf der Seite des p-Gebietes (18). Die beste Wirksamkeit ist hier bei Umschließung dieser Ecken durch das zusätzliche p-Gebiet gegeben. Alle nicht mehr beschriebenen Skizzenbereiche sind mit gleicher Numerierung bereits in früheren Figuren dargestellt.
Fig. 6 zeigt ein Beispiel für eine mögliche äußere Beschaltung der Struktur nach Fig. 5. Die prinzipielle Schaltung, wie das p-Gebiet direkt oder über weitere Bauelemente an ein äußeres Potential, wie beispielsweise über den Widerstand (RP) an das Emitterpotential angeschlossen werden kann, wird skizziert. Dargestellt sind weiterhin die Freilaufdiode (DF), die Last, bestehend aus L1 und RL, und eine Streuinduktivität L2. Die Streuinduktivität L2 fast alle parasitären Verdrahtungsinduktivitäten zusammen.
Fig. 7 zeigt die elektrische Wirkung der Beschaltung nach Fig. 6 am Beispiel eines 1200 V- IGBT (Struktur nach Fig. 5, Stromdichte 80 A/cm2, Chipfläche 1 cm2) im Schalterbetrieb. Wie hier ersichtlich ist, verändert sich mit einer Variation des Widerstandes (RP) zwischen p-Gebiet (18) und Emitter (14) in den Grenzen von 0,01 bis 10 Ohm die Größe der drei wesentlichen Verlustanteile, die Einschaltverluste Won, die Ausschaltverluste Woff und die Durchlaßspannung UCE. Damit wird über das p-Gebiet und seine externe Beschaltung Einfluß auf die Verluste des Gesamtbauelements genommen.
Weiterhin kann aus Fig. 7 geschlußfolgert werden, daß durch Anschluß eines gesteuerten Widerstand an das p-Gebiet eine weitere Verbesserung der elektrischen Eigenschaften erreicht wird. So bewirkt ein bestimmter Widerstandswert beim Ausschalten eine Verringerung der Ausschaltverluste und eine gesteigerte Robustheit, ein veränderter Widerstandswert beim Einschalten minimiert die Einschaltverluste und bewirkt eine geringe Flußspannung. Die Steuerung des Widerstandes kann durch eine elektronische Schaltung erfolgen, wie sie nachfolgend in Fig. 8 dargestellt wird.
Fig. 8 erläutert eine weitere Variante einer beispielhaften Schaltungsanordnung nach Fig. 6. Ein variabler Widerstand (RP) wird hier durch die Parallelschaltung eines n- und p-Kanal- MOSFET (T1, T2) zwischen p-Gebiet und Emitter realisiert, deren Ron dem optimalen Werten für das Ein- bzw. Ausschalten entspricht und deren Gates mit dem IGBT-Gate verbunden sind.
Fig. 9 stellt die Gesamtverluste verschiedener Trench-Gate-Strukturen in Abhängigkeit von der Schaltfrequenz dar. Es ist die Abhängigkeit der mittleren Verlustleistung von der Frequenz für die Strukturen in Fig. 2 und 4 sowie die Struktur in Fig. 5 in Abhängigkeit von der Außenbeschaltung zusammenfassend gezeigt. Bei prinzipiell gleichen statischen Durchlaßverlusten (UCE) für alle 4 Varianten, sind die reduzierten Gesamtverluste Ptotal Ausdruck für die gesunkenen Schaltverluste durch die erfinderischen Maßnahmen in den Strukturen aus Fig. 4 und Fig. 5 gegenüber der Ausgangsstrukturen nach dem Stand der Technik (Fig. 2).

Claims (4)

1. Leistungshalbleiterbauelement als Trench-Gate-IGBT (Insulated Gate Bipolar Transistor) mit einem Substratgebiet des ersten Leitungstyps (1), mit einer vertikalen MOS-Struktur, mit streifen-, insel- oder gitterförmig angeordnete Trenchstrukturen (5), die allseitig zum Silizium hin mit einem Gateisolator (6) versehen, mit Polysilizium (7) verfüllt und mit einer Passivierungsschicht (8) abgedeckt sind, dadurch gekennzeichnet, daß die Trenchstrukturen (5) im Wechsel auf der einen vertikalen Flanke von vertikalen MOS- Strukturen, bestehend aus Bulkgebieten (2) des zweiten Leitungstyps, dessen Anschlußgebiete (4) vom zweiten Leitungstyp und den Source- bzw. Emitter-Gebieten (3) vom ersten Leitungstyp, und auf der anderen vertikalen Flanke von Isolatorgebieten (17), Dotierungsgebieten (18) des zweiten Leitungstyps oder von Substratgebieten des ersten Leitungstyps (1) umgeben sind.
2. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Isolatorgebiet (17) aus Siliziumdioxid und/oder Siliziumnitrid besteht.
3. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Trenchstrukturen (5) eine Trenchtiefe von 1 µm bis 15 µm sowie eine Trenchbreite zwischen 1 µm und 4 µm besitzen, und der Abstand der Trenchstrukturen auf der einen Seite, der Seite mit der vertikalen MOS-Struktur, also dem MOS-Transistor-Anschlußgebiet (3) und (4), vom verwendeten Lithographieniveau zur Realisierung des Emitteranschlusses (14) abhängt und der Abstand der Trenchstrukturen auf der anderen Seite, der Seite mit dem sich anschießenden Isolator-(17), Dotierungs-(18) oder Substratgebiet (1), durch die vorgegebene Sperrspannungsklasse des TIGBT und dessen Trenchgeometrie bestimmt wird.
4. Leistungshalbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß für einen 1200 V-TIGBT mit einem p-Bulkgebiet (2) von 3 µm bis 5 µm die Trenchtiefe 4 µm bis 6 µm sowie die Trenchbreite 1 µm bis 2 µm beträgt, der Abstand der Trenchstrukturen auf der einen Seite, der Seite mit der vertikalen MOS-Struktur, also dem MOS-Transistor- Anschlußgebiet (3) und (4) zwischen 4 µm und 10 µm breit ist und der Abstand der Trenchstrukturen auf der anderen Seite, der Seite mit dem sich anschießenden Isolator-(17), Dotierungs-(18) oder Substratgebiet (1) zwischen 15 µm und 25 µm beträgt.
DE1996150599 1996-12-06 1996-12-06 IGBT mit Trench- Gate- Struktur Ceased DE19650599A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE1996150599 DE19650599A1 (de) 1996-12-06 1996-12-06 IGBT mit Trench- Gate- Struktur
DE19705276A DE19705276A1 (de) 1996-12-06 1997-02-12 IGBT mit Trench-Gate-Struktur
EP97118304A EP0847090A3 (de) 1996-12-06 1997-10-22 IGBT mit Trench- Gate- Struktur
DE59711755T DE59711755D1 (de) 1996-12-06 1997-10-22 IGBT mit Trench-Gate-Struktur
EP03006424A EP1320133B1 (de) 1996-12-06 1997-10-22 IGBT mit Trench-Gate-Struktur
JP9331732A JPH10178176A (ja) 1996-12-06 1997-12-02 トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
US08/985,761 US6072214A (en) 1996-12-06 1997-12-05 IGBT with trench gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996150599 DE19650599A1 (de) 1996-12-06 1996-12-06 IGBT mit Trench- Gate- Struktur

Publications (1)

Publication Number Publication Date
DE19650599A1 true DE19650599A1 (de) 1998-06-10

Family

ID=7813801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996150599 Ceased DE19650599A1 (de) 1996-12-06 1996-12-06 IGBT mit Trench- Gate- Struktur

Country Status (1)

Country Link
DE (1) DE19650599A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660A1 (de) * 2000-03-24 2001-10-11 Infineon Technologies Ag Halbleiteranordnung
US6445048B1 (en) * 1999-01-07 2002-09-03 Infineon Technologies Ag Semiconductor configuration having trenches for isolating doped regions
DE102005004354A1 (de) * 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
DE102006031538A1 (de) * 2006-07-07 2008-01-17 Infineon Technologies Ag Integrierte Halbleiteranordnung und Herstellverfahren dafür

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4324481A1 (de) * 1992-07-21 1994-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren
US5329142A (en) * 1991-08-08 1994-07-12 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329142A (en) * 1991-08-08 1994-07-12 Kabushiki Kaisha Toshiba Self turn-off insulated-gate power semiconductor device with injection-enhanced transistor structure
US5448083A (en) * 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
DE4324481A1 (de) * 1992-07-21 1994-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KITAGAWA, Mitsuhiko et.al.: "4500V IEhT having Switching Characteristics Superior to GTO" in "Proceedings of 1995 International Symposium on Power Semiconductor Devices & ICs", Yokohama, 486-490 *
KITAGAWA, Mitsuhiko et.al.: "A 4500 V Injetion Enhanced Gate Bipolar Transistor... in IEDM (1993), 679-682 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445048B1 (en) * 1999-01-07 2002-09-03 Infineon Technologies Ag Semiconductor configuration having trenches for isolating doped regions
DE10014660A1 (de) * 2000-03-24 2001-10-11 Infineon Technologies Ag Halbleiteranordnung
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
DE102005004354A1 (de) * 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
DE102006031538A1 (de) * 2006-07-07 2008-01-17 Infineon Technologies Ag Integrierte Halbleiteranordnung und Herstellverfahren dafür

Similar Documents

Publication Publication Date Title
DE19808348C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE3122768C2 (de)
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102007003812B4 (de) Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102008023519B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE10004548A1 (de) Trench-IGBT
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112011100533T5 (de) Halbleitervorrichtung
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
EP0987766A1 (de) Randstruktur für einen Feldeffekttransistor mit einer Vielzahl von Zellen
EP1097482B1 (de) J-fet-halbleiteranordnung
DE19713980C2 (de) Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
WO1999053549A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE19650599A1 (de) IGBT mit Trench- Gate- Struktur
EP1086495B1 (de) Hochspannungs-halbleiter-bauelement und verfahren zu seiner herstellung sowie verwendung des halbleiter-bauelements
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
AG Has addition no.

Ref country code: DE

Ref document number: 19705276

Format of ref document f/p: P

8131 Rejection