DE1963895A1 - Datenspeichersystem - Google Patents
DatenspeichersystemInfo
- Publication number
- DE1963895A1 DE1963895A1 DE19691963895 DE1963895A DE1963895A1 DE 1963895 A1 DE1963895 A1 DE 1963895A1 DE 19691963895 DE19691963895 DE 19691963895 DE 1963895 A DE1963895 A DE 1963895A DE 1963895 A1 DE1963895 A1 DE 1963895A1
- Authority
- DE
- Germany
- Prior art keywords
- elements
- data storage
- storage system
- directional
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims description 8
- 230000000694 effects Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
LICENTIA
Patent-Verwaltungs-GmbH
Patent-Verwaltungs-GmbH
6000 Frankfurt (Main) 70, Theodor-Stern-Kai 1
Ulm (Donau), 9. December 1969
PT-UL/Fg/mj TO 69/244
"Datenspeichersystem"
Zusatz zu Patentanmeldung P 19 3Ί 524
Die vorliegende Erfindung bezieht eich auf ein Datenspeichersystem,
bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß
Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente
ein Teil derselben unbrauchbar ist, wobei für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente
vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt
ist, wobei die unbrauchbaren Speicherelemente derart verändert werden, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit
des Speicherelementes kenntlich machen, und wo-
- 2 109829/1496
- 2 - UL 69/244
bei beim Einschreiben des Wortes diejenigen Bits, die mittels
eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschoben
werden, nach Patentanmeldung P 19 31 524.3.
In der Hauptanmeldung wird vorgeschlagen, zur Lösung des ins
zugrunde liegenden Problems einer Ausnutzung von Speichern,
bei denen einige Speicherelemente fehlerhaft sind, die fehlerhaften
Speicherelemente durch eine besondere Information innerhalb eines Schieberegisters zu kennzeichnen, beispielsweise
durch das Einschreiben eines Bits der Wertigkeit L an einer dem Speicherelement zugeordneten Stelle eines Schieberegisters.
Um im Laufe der diese fehlerhaften Speicherelemente aussparenden Datenverarbeitungsprozesse diese fehlerhaften Speicherelemente
auffinden zu können, sind Schaltungen vorgeschlagen worden, die innerhalb des Schieberegisters die erste Informationsstelle
mit der Wertigkeit L aufzufinden gestatten (Schaltung "erste L von links = ELL" in Figur 2 der Hauptanmeldung). Die
Ausbildung derartiger Schaltungen ist in Figur 4 der Hauptanmeldung dargestellt.
Die Arbeitsweise dieser Schaltungen beruht darauf, daß eine Kettenschaltung von logischen Verknüpfungsgliedern vorgesehen
ist, die eingangsseitig mit den entsprechenden Stellen eines
109829/U96
- 3 - UL 69/244
Schieberegisters verbunden sind. Der Iahelt der jeweiligen
Elemente des Schieberegisters bestimmt den Pegel am Eingang der Verknüpfungsglieder. Pegelveränderungen (hier durch das
Auftreten einer "L" bewirkt) durchlaufen die gesamte Kettenschaltung
in einer vorgegebenen Richtung, in diesem Pail nach rechts.
Insbesondere dann, wenn die Kettenschaltung sehr lang wird, ergeben sich zeitliche Verzögerungen infolge der Durchlaufseiten
durch die einzelnen Verknüpfungeglieder·
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diese
Durchlaufzeiten stark zu vermindern·
Die Erfindung besteht darin, daß zur Feststellung einer ersten Information innerhalb eines Schieberegisters, insbesondere zur
Feststellung eines ersten Bits der Wertigkeit L von links aus gesehen, eine Kettenschaltung von logischen Verknüpfungsgliedern vorgesehen ist, über die eine Pegelveränderung am Eingang
eines der Verknüpfungsglieder in jeweils nur einer vorgegebex.en
Richtung, vorzugsweise von links nach rechts, weitergeleitet wird, und daß zur Verminderung der Laufzeit der Pegelveränderung
mindestens eine, einige der Verknüpfungsglieder überbrückende, Nebenschleife vorgesehen ist, in die ein eine Eichtwirkung
109829/U96 " 4 "
- 4 - TJL 69/244
aufweisendes Schaltelement in der Weise einbezogen ist, daß die Durchlaufrichtung der Nebenschleife mit der vorgegebenen
Richtung übereinstimmt.
Im folgenden wird die Erfindung anhand einiger Abbildungen näher erläutert.
Wenn angenommen wird, daß die Anzahl der Verknüpfungsglieder
N sei, so läßt sich die gesamte Kettenschaltung symbolisch als Strecke mit einer Gesamtlaufzeit T auftragen (Figur 1).
Wird diese Strecke in drei gleiche Unterabschnitte aufgeteilt, so ergeben sich zwei Teilungepunkte P^ und Pg« Erfindungsgemäß
werden nun diese beiden Teilungspunkte über eine Nebenschleife miteinander verknüpft, wobei in diese Nebenschleife
ein Schaltelement mit einer Richtwirkung einbezogen ist (Ri). Die durch dieses Schaltelement bewirkte Richtung stimmt mit
der Richtung des Signalflusses durch die gesamte Strecke überein (durch Pfeile angedeutet). Als Schaltelement mit Richtcharakteristik
kommen beispielsweise Dioden oder Transistoren in Betracht. Eine andere Möglichkeit der Realisierung wird
weiter unten angegeben. Bei einer Ausführung nach Figur 1 ist die Laufzeit eines Signals, d. h. also hier einer Pegelveränderung,
von ganz links nach ganz rechts nur noch T^ »-#-!„
109829/ U98
- 5 - IJL 69/244
Figur 2 zeigt eine Unterteilung in neun Teilstrecken, wobei der erste mit dem zweiten, der dritte mit dem sechsten,
der vierte mit dem fünften und der siebte mit dem achten Teilungspunkt durch Nebenschleifen verbunden ist. Dabei ist die
Laufzeit eines Signals T2 β /-§) τ· Is* aus bestimmten Gründen,
z. B. denen des Aufwandes, die Anzahl der Schaltelemente mit Richtwirkung Ri wichtig, so daß sie klein gehalten werden soll,
so lassen sich Nebenschleifen entsprechend Figur 3 und Figur einführen, wobei gilt ^ - % ozw. T^ - τ (die Indizes stimmen,
mit der Bezeichnung der zugehörigen Figur überein).
Bei diesen Betrachtungen sei angenommen, daß die Schaltelemente
Ri keine zusätzlichen Verzögerungen mit sich bringen, was in erster Näherung zutrifft und insbesondere dann vorausgesetzt
werden kann, wenn als Schaltelemente die Eingänge schon vorhandener Verknüpfungsglieder mitbenutzt werden, wie
es beispielsweise in Figur 5 der Fall ist, der mit der Figur 4b der Hauptanmeldung bis auf die Nebenschleife NS übereinstimmt,
die von einem passend gewählten Teilungspunkt F aus mit dem Eingang einer ODER-Schaltung verbunden ist, so
daß die ODER-Schaltung die erwünschte Richtwirkung mit sich bringt.
109829/U96 " 6 "
- 6 - UL 69/244
Eine minimale Verzögerungszeit unter den oben geltenden Voraussetzungen
ergibt sich erfindungsgemäß dann, wenn in einer Kette jeder Ausgang einer Verknüpfungsschaltung mit jedem
Eingang der nachfolgenden Verknüpfungsschaltungen verbunden wird. Figur 6 zeigt das Schema, wobei zunächst die Kästchen
die Verknüpfungsschaltungen darstellen sollen* Eine besonders günstige Ausgestaltung der Erfindung ergibt sich aber dann,
wenn man diese Verbindungstechnik nur in einzelnen Segmenten, der Kette durchführt, und dann die Anfangs- und Endpunkte der
Segmente wieder so verbindet als ob sie nur Verknüpfungssohaltungen wären« Die Kästchen in Pig"x 6 können daher auch Segmente
der Kette darstellen.
109829/U96
Claims (4)
1. Datenspeichersystem, bei dem eine sehr große Anzahl von
gleichen Speicherelementen zu einem Speicher derart zusammengefaßt
ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses
der Speicherelemente ein Teil derselben unbrauchbar ist, wobei für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche
Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren
Speicherelemente gewählt ist, wobei die unbrauchbaren Speicherelemente derart verändert werden, daß sie bei der Abfrage
Signale abgeben, die die Unbrauchbarkeit des Speicherelementes kenntlich machen, und Wobei beim Einschreiben des
Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende
brauchbare Speicherelement verschoben werden, nach Patentanmeldung P 19 31 524-,3» dadurch gekennzeichnet, daß zur Feststellung
einer ersten Information innerhalb eines Schieberegisters, insbesondere zur Feststellung eines ersten Bits der
Wertigkeit L von links aus gesehen, eine Kettenschaltung von logischen Verknüpfungsgliedern vorgesehen ist, über die eine
Pegelveränderung am Eingang eines der Verknüpfungsglieder in
109829/ 1498 - 8 -
- 8 - UL 69/244
jeweils nur einer vorgegebenen Richtung, vorzugsweise von
links nach rechts, weitergeleitet wird, und daß zur Verminderung der Laufzeit der Pegelveränderung mindestens eine, einige
der Verknüpfungsglieder überbrückende Nebenschleife vorgesehen ist, in die ein eine Richtwirkung aufweisendes Schaltelement
in der Weise einbezogen ist, daß die Durchlauf richtung der Nebenschleife mit der vorgegebenen Richtung übereinstimmt.
2; Datenspeichersystem nach Anspruch 1, dadurch gekennzeicL-
das
net, daß/eine Richtwirkung aufweisende Schaltelement eine
net, daß/eine Richtwirkung aufweisende Schaltelement eine
Diode oder ein Transistor ist.
3. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet,
daß das eine Richtwirkung aufweisende Schaltelement durch Mehrfachausnutzung schon vorhandener logischer Verknüpfungsglieder realisiert ist.
4. Datenspeichersy'stem nach Anspruch 1, dadurch gekennzeichnet,
daß der Ausgang jedes der Verknüpfungsglieder über Nebenschleifen mit den Eingängen jeder der in Durchiaufrichtung
folgenden Verknüpfungsschaltungen über ein eine Richtwirkung aufweisendes Schaltelement verbunden wird.
109829/1496
- 9 - UL 69/244
5· Datenspeichersystem nach Anspruch. 1, daduroh gekennzeichnet,
daß in aufeinanderfolgenden Segmenten der Kette von logischen Verknüpfungligliedern der Ausgang jedes der Verknüpfungsglieder über Hebenschleifen mit den Eingängen jeder der in
Durchlaufrichtung folgenden Verknüpfungeechaltungen desselben
Segmentes über ein eine Richtwirkung aufweisendes Sohaltelemoat
verbunden wird und daß bezüglich der Anfangs- und Endpunkte der Segmente eine entsprechende Verbindungstechnik; angewandt wird.
109829/U96
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
GB2939270A GB1307418A (en) | 1969-06-21 | 1970-06-17 | Data storage system |
FR7022748A FR2054586A1 (de) | 1969-06-21 | 1970-06-19 | |
US48300A US3693159A (en) | 1969-06-21 | 1970-06-22 | Data storage system with means for eliminating defective storage locations |
JP45054314A JPS4825251B1 (de) | 1969-06-21 | 1970-06-22 | |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
US00193949A US3772652A (en) | 1969-06-21 | 1971-10-29 | Data storage system with means for eliminating defective storage locations |
FR7138955A FR2111957A6 (de) | 1969-06-21 | 1971-10-29 | |
GB5071771A GB1361009A (en) | 1969-06-21 | 1971-11-01 | Data storage system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1963895A1 true DE1963895A1 (de) | 1971-07-15 |
DE1963895B2 DE1963895B2 (de) | 1973-03-22 |
DE1963895C3 DE1963895C3 (de) | 1973-11-29 |
Family
ID=27570489
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963895A Expired DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 Pending DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 Granted DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Family Applications After (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 Pending DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 Granted DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Country Status (4)
Country | Link |
---|---|
US (2) | US3693159A (de) |
DE (6) | DE1963895C3 (de) |
FR (2) | FR2054586A1 (de) |
GB (2) | GB1307418A (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE358755B (de) * | 1972-06-09 | 1973-08-06 | Ericsson Telefon Ab L M | |
US3898443A (en) * | 1973-10-29 | 1975-08-05 | Bell Telephone Labor Inc | Memory fault correction system |
US3872291A (en) * | 1974-03-26 | 1975-03-18 | Honeywell Inf Systems | Field repairable memory subsystem |
US4150428A (en) * | 1974-11-18 | 1979-04-17 | Northern Electric Company Limited | Method for providing a substitute memory in a data processing system |
FR2307332A1 (fr) * | 1975-04-07 | 1976-11-05 | Sperry Rand Corp | Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede |
US4024509A (en) * | 1975-06-30 | 1977-05-17 | Honeywell Information Systems, Inc. | CCD register array addressing system including apparatus for by-passing selected arrays |
US4051354A (en) * | 1975-07-03 | 1977-09-27 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4066880A (en) * | 1976-03-30 | 1978-01-03 | Engineered Systems, Inc. | System for pretesting electronic memory locations and automatically identifying faulty memory sections |
US4198681A (en) * | 1977-01-25 | 1980-04-15 | International Business Machines Corporation | Segmented storage logging and controlling for partial entity selection and condensing |
US4450524A (en) * | 1981-09-23 | 1984-05-22 | Rca Corporation | Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM |
DE3382251D1 (de) * | 1982-03-25 | 1991-05-23 | Toshiba Kawasaki Kk | Halbleiterspeicheranordnung. |
US4493075A (en) * | 1982-05-17 | 1985-01-08 | National Semiconductor Corporation | Self repairing bulk memory |
US4584681A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Memory correction scheme using spare arrays |
US4584682A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Reconfigurable memory using both address permutation and spare memory elements |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
US4744060A (en) * | 1984-10-19 | 1988-05-10 | Fujitsu Limited | Bipolar-transistor type random access memory having redundancy configuration |
US4759020A (en) * | 1985-09-25 | 1988-07-19 | Unisys Corporation | Self-healing bubble memories |
US4928022A (en) * | 1987-07-17 | 1990-05-22 | Trw Inc. | Redundancy interconnection circuitry |
US5268319A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
EP0389203A3 (de) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US5146574A (en) * | 1989-06-27 | 1992-09-08 | Sf2 Corporation | Method and circuit for programmable selecting a variable sequence of element using write-back |
US5315708A (en) * | 1990-02-28 | 1994-05-24 | Micro Technology, Inc. | Method and apparatus for transferring data through a staging memory |
US5134619A (en) * | 1990-04-06 | 1992-07-28 | Sf2 Corporation | Failure-tolerant mass storage system |
US5233618A (en) * | 1990-03-02 | 1993-08-03 | Micro Technology, Inc. | Data correcting applicable to redundant arrays of independent disks |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
US5388243A (en) * | 1990-03-09 | 1995-02-07 | Mti Technology Corporation | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture |
US5325497A (en) * | 1990-03-29 | 1994-06-28 | Micro Technology, Inc. | Method and apparatus for assigning signatures to identify members of a set of mass of storage devices |
US5202856A (en) * | 1990-04-05 | 1993-04-13 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
US5214778A (en) * | 1990-04-06 | 1993-05-25 | Micro Technology, Inc. | Resource management in a multiple resource system |
US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
US5956524A (en) * | 1990-04-06 | 1999-09-21 | Micro Technology Inc. | System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5255227A (en) * | 1991-02-06 | 1993-10-19 | Hewlett-Packard Company | Switched row/column memory redundancy |
US5867640A (en) * | 1993-06-01 | 1999-02-02 | Mti Technology Corp. | Apparatus and method for improving write-throughput in a redundant array of mass storage devices |
US20030088611A1 (en) * | 1994-01-19 | 2003-05-08 | Mti Technology Corporation | Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5841710A (en) * | 1997-02-14 | 1998-11-24 | Micron Electronics, Inc. | Dynamic address remapping decoder |
US6182239B1 (en) * | 1998-02-06 | 2001-01-30 | Stmicroelectronics, Inc. | Fault-tolerant codes for multi-level memories |
US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
US6578157B1 (en) | 2000-03-06 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components |
US7269765B1 (en) | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE620922A (de) * | 1961-08-08 | |||
US3222653A (en) * | 1961-09-18 | 1965-12-07 | Ibm | Memory system for using a memory despite the presence of defective bits therein |
US3245049A (en) * | 1963-12-24 | 1966-04-05 | Ibm | Means for correcting bad memory bits by bit address storage |
US3350690A (en) * | 1964-02-25 | 1967-10-31 | Ibm | Automatic data correction for batchfabricated memories |
US3402399A (en) * | 1964-12-16 | 1968-09-17 | Gen Electric | Word-organized associative cryotron memory |
US3331058A (en) * | 1964-12-24 | 1967-07-11 | Fairchild Camera Instr Co | Error free memory |
US3422402A (en) * | 1965-12-29 | 1969-01-14 | Ibm | Memory systems for using storage devices containing defective bits |
US3444526A (en) * | 1966-06-08 | 1969-05-13 | Ibm | Storage system using a storage device having defective storage locations |
US3434116A (en) * | 1966-06-15 | 1969-03-18 | Ibm | Scheme for circumventing bad memory cells |
US3436734A (en) * | 1966-06-21 | 1969-04-01 | Ibm | Error correcting and repairable data processing storage system |
US3432812A (en) * | 1966-07-15 | 1969-03-11 | Ibm | Memory system |
US3588830A (en) * | 1968-01-17 | 1971-06-28 | Ibm | System for using a memory having irremediable bad bits |
GB1186704A (en) * | 1968-03-01 | 1970-04-02 | Ibm | Selection Circuit |
US3541525A (en) * | 1968-04-19 | 1970-11-17 | Rca Corp | Memory system with defective storage locations |
US3633175A (en) * | 1969-05-15 | 1972-01-04 | Honeywell Inc | Defect-tolerant digital memory system |
US3654610A (en) * | 1970-09-28 | 1972-04-04 | Fairchild Camera Instr Co | Use of faulty storage circuits by position coding |
-
1969
- 1969-12-20 DE DE1963895A patent/DE1963895C3/de not_active Expired
-
1970
- 1970-02-20 DE DE2007787A patent/DE2007787B2/de active Granted
- 1970-02-25 DE DE2008663A patent/DE2008663C3/de not_active Expired
- 1970-06-17 GB GB2939270A patent/GB1307418A/en not_active Expired
- 1970-06-19 FR FR7022748A patent/FR2054586A1/fr not_active Withdrawn
- 1970-06-22 US US48300A patent/US3693159A/en not_active Expired - Lifetime
- 1970-10-30 DE DE19702053260 patent/DE2053260A1/de active Pending
- 1970-11-28 DE DE19702058698 patent/DE2058698A1/de active Pending
- 1970-11-28 DE DE19702058641 patent/DE2058641B2/de active Granted
-
1971
- 1971-10-29 US US00193949A patent/US3772652A/en not_active Expired - Lifetime
- 1971-10-29 FR FR7138955A patent/FR2111957A6/fr not_active Expired
- 1971-11-01 GB GB5071771A patent/GB1361009A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2007050B2 (de) | 1973-02-08 |
FR2054586A1 (de) | 1971-04-23 |
DE1931524A1 (de) | 1971-01-21 |
DE2053260A1 (de) | 1972-05-04 |
DE1963895C3 (de) | 1973-11-29 |
DE2058698A1 (de) | 1972-05-31 |
DE2007050A1 (de) | 1971-09-09 |
DE2058641B2 (de) | 1972-12-14 |
US3772652A (en) | 1973-11-13 |
DE2008663A1 (de) | 1971-09-09 |
US3693159A (en) | 1972-09-19 |
DE2008663B2 (de) | 1973-03-22 |
DE2007787A1 (de) | 1971-11-18 |
GB1361009A (en) | 1974-07-24 |
DE2058641A1 (de) | 1972-05-31 |
DE2008663C3 (de) | 1973-10-31 |
DE2007787B2 (de) | 1974-07-04 |
DE1963895B2 (de) | 1973-03-22 |
DE1931524B2 (de) | 1972-11-16 |
FR2111957A6 (de) | 1972-06-09 |
GB1307418A (en) | 1973-02-21 |
DE2007787C3 (de) | 1975-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1963895A1 (de) | Datenspeichersystem | |
DE4212202C2 (de) | Logikgatter | |
DE3936676C2 (de) | ||
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE2731873C2 (de) | Logische Schaltungsanordnung | |
DE19519794A1 (de) | Halteschaltung | |
DE4107889A1 (de) | Halbleiterspeichereinrichtung mit mehreren ports | |
DE3916784A1 (de) | Dynamische halbleiterspeichereinrichtung | |
DE2259725A1 (de) | Funktionsspeicher aus assoziativen zellen mit mehreren zustaenden | |
DE2925925C2 (de) | Informationsspeicher | |
DE2423265C3 (de) | Optimierende Rechenmaschine | |
DE69122860T2 (de) | Multiplexer | |
DE2545168A1 (de) | Inhaltsadressierbarer speicher | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE69328419T2 (de) | Trommelverschiebevorrichtung. | |
EP0579862A1 (de) | Integrierte Halbleiterspeicheranordnung | |
DE1959374A1 (de) | Einspeicherungs- und Ausspeicherungssystem fuer eine binaere Halbleiter-Speicherzelle | |
DE1449806A1 (de) | Matrixspeicher | |
DE2022256A1 (de) | Permanentspeicher | |
DE69206604T2 (de) | Schnelle Addierkette. | |
DE2112637B2 (de) | Komplexe schaltungsanordnung aus einer vielzahl untereinander verschalteter integrierter schaltkreise | |
DE2233164C3 (de) | Schaltungsanordnung zur Übertragung von aufeinanderfolgenden Bitstellen zwischen zwei Registern | |
DE3842761C2 (de) | ||
DE2946633A1 (de) | Speichervorrichtung mit hochgeschwindigkeits-speicherzellenwaehleinrichtung | |
DE3883929T2 (de) | Nichtflüchtiger Speicher. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |