DE2007050A1 - Datenspeichersystem - Google Patents
DatenspeichersystemInfo
- Publication number
- DE2007050A1 DE2007050A1 DE19702007050 DE2007050A DE2007050A1 DE 2007050 A1 DE2007050 A1 DE 2007050A1 DE 19702007050 DE19702007050 DE 19702007050 DE 2007050 A DE2007050 A DE 2007050A DE 2007050 A1 DE2007050 A1 DE 2007050A1
- Authority
- DE
- Germany
- Prior art keywords
- unusable
- memory
- elements
- storage elements
- storage system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000000284 resting effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 2
- 241001674048 Phthiraptera Species 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Lice nt i a
Fatent-Verwaltungs-GmbH,
6000 Frankfurt s Theodor-Stern-Kai 1
Ulm (Donau), den 9. Februar 1970 PT-UL-Fg/fr UL 70/1
w Datenspeicher system"
Zusatz zu Patentanmeldung P' 19 51 524« 3
Zusatz zu Patentanmeldung P' 19 51 524« 3
Die Erfindung betrifft ein Datenspeichergystem, "bei dem
eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter
mit ,jevreils vorgegebener Bitzahl gespeichert werden,
wobei aufgrund des Hersteliungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist, bei dem
für jjeä-es Wort über die vorgegebene Bitzahl hinaus zusätzliche
Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort au erwartenden unbrauchbaren Speicherelemente gewählt ist, bei ■
dem die unbrauchbaren Speicherelemente der&jrt verändert
werden, daß sie bei der Abfrage Signale abgeben, die die
Unbrauchbarkeit des Speicherelementes kenntlich maohen
und bei dem beim Einschreiben des Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes
109837/1345
- 2 - UL 70/1
gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschoben werden, nach DBP ,.
(Patentanmeldung P 1 931 524.3).
Der Hauptanmeldung liegt die Aufgabe zugrunde, bei Massenspeichern,
die zum Zweck der Raumersparnis als sogenannte integrierte Speicher aufgebaut sind, für die in einem
einzigen Herstellungsprozeß sehr viele Speicherelemente gleich an den Stellen erzeugt worden sind, an denen sie
nachher Verwendung finden sollen, das Problem zu lösen, daß aus technologischen Gründen ein gewisser Anteil der
Speicherelemente unbrauchbar ist. Diese Speicherelemente werden gemäß der Lehre des Hauptpatentes in besonders
günstiger Weise aufgefunden und durch Umgehung unschädlich gemacht.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ausgehend von dem im Hauptpatent vorgeschlagenen Speichersystem
eine besondere einfache Markierung der unbrauchbaren Speicherelemente zu ermöglichen.
Die Erfindung besteht darin, daß bei Verwendung von Speicherelementen, die zwei zueinander komplementäre
109837/1345
- 3 - TJL/70/1
Ausgänge aufweisen, die jeweils gleichartigen Ausgänge
der brauchbaren Speicherelemente gruppenweise mit einer Leselcitung verbunden sind, während die unbrauchbaren
Speicherelemente mit keiner Leseleitung verbunden sind,
Im folgenden wird die Erfindung mrhnnrt von zwei Figuren
in zwei vorteilhaften Ausführungsformen näher erläutert.
Figur 1 zeigt Speicherelemente 1-4·, wobei das Speicherelement
3 als unbrauchbar anzusehen sei.
Alle Speicherelemente sind entsprechend der im Kennzeichen des Hauptanspruchs formulierten Bedingung mit
zwei zueinander komplementären Ausgängen versehen.
Realisiert werden derartige Speicherelemente beispielsweise durch bistabile Kippschaltungen.
Die Speicherelemente werden entsprechend der Schaltung nach Figur 1 zeilenweise durch Wortleitungen abgefragt.
Sie sind im vorliegenden Fall spaltenweise mit Leseleitungen 51, 52 bzw. 531 5^ derart verbunden, daß jede dieser
Leseleitungen jeweils die gleichartigen Ausgänge der Speicherelemente verbindet. Das durch Schraffierung als
109837/1345
UL 7//1
gekennzeichnete Speicherelement 3 ist dagegen mit keiner Leseleitung verbunden, was sohematiseh angedeutet ist.
Entsprechend dem gespeicherten Inhalt ^edes Speicherelementes
erscheint nun auf den Leeeleitungspaaren y\, 52 bzw. 53 f 54- ein Potentialpaar. Bei Abfrage dee unbrauchbaren
Speicherelementes 3 erscheint hingegen auf beiden Leseleitungen das gleiche Potential, nämlich das
Ruhepotential. In vorteilhafter Weiterbildung der Erfindung wird das Ruhepotential so gewählt, daß es mit einem
der beiden Potentiale übereinstimmt, die jeder Ausgang eines brauchbaren Speicherelementes nach dem gespeicherten Inhalt abzugeben vermag. In diesem Sonderfall wird
also nur mit zwei Spannungspegeln gearbeitet, wodurch die Auswerteschaltung einfach wird.
Figur 2 zeigt die Speicherelemente bei bitorientierter Speicherstruktur, d.h. für den Fall, daß die Speicherelemente
deder Spalte in Figur 1 in einer Ebene zusammengefaßt
sind, etwas genauer. Die dargestellten,Jeweils drei Emitter aufweisenden Transistoren, sind für bipolare
Speicher üblich. In Figur 2 sind wieder vier Speicherelemente 11, 12, 13 "und 14 vorgesehen, von denen das
109837/1346
- 5 - Ή* 70/1
Speicherelement 13 als unbrauchbar anzusehen ist. Pie
Leseleitungen sind mit 151, 152, 153 und 154 bezeichnet.
Die in Figur 1 lediglich zeilenweise vorhandenen Abfrageleitungen 61 und 62 sind bier durch spaltenweise
Abfrageleitungen 71 und 72 ergänzt. Die Leseleitu&gen
jeder Spalte sind zu einer Ge-samtleseleitung 8 zusammengefaßt,
wobei dem Auftreten eines bestimmten Potentials auf einer der beiden Einzelleitungen der Gesamtleseleitung
8 die logische Bedeutung L, dem Auftreten das gleichen Potentials auf den anderen Einzelleitungen
die Bedeutung O zugeschrieben wird.
Die Verwendung von Speicherelementen von komplementären Ausgängen und die dadurch bewirkte Komplementarität der
Nutzsignale ermöglicht es$ die Leseleitungen als symmetrische Leitungen auszuführen. Symmetrische Leitungen
lassen sich beispielsweise auf gedruckten Schaltungen in einfacher Weise so herstellen, daß sich günstige
Wellenwiderstände ergeben, die an die Impedanzen der Speicherelemente gut angepaßt sind. Diese gute Anpassung
bewirkt, daß beim Umschalten keine übermäßig langen Ausgleichvorgange in Erscheinung treten; damit wiederum
ist der Lesevorgang schnell durchführbar.
109837/1345
- 6 - UL 70/1
Eine weitere vorteilhafte erfindungsgemäße
Anordnung liegt darin, daß die Kenntlichmaehung fehlerhafter
Speicherelemente durch das Anliegen gleichen Potentials auf zwei Leseleitungen "bewerkstelligt ist.
Diese Kenntliohmachung ist besonders einfach am Ausgang
der Leseleitungen durch digitale Schaltungen auswertbar. Damit werden dort Schwellenschaltungen entbehrlich.
Am Ort jedes Speicherelementes wiederum brauchen ersichtlich auch keine besonderen Abfrageschaltungen
eingeführt zu werden.
109837/1345
Claims (2)
1. Datenspeicher syst em, bei dem eine sehr große Anzahl
von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener
Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar
ist, bei dom für jedes Wort über die vorgegebene
Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der
für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, bei dem die unbrauchbaren Speicherelemente
derart verändert werden, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit des
Speicherelementes kenntlich machen und bei dem beim Einschreiben des Wortes diejenigen Bits, die mittels eines
unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschoben
werden, nach DBP . ... ... (Patentanmeldung P 19 31 524.3), dadurch gekennzeichnet, daß bei Verwendung
von Speicherelementen, die zwei zueinander komplementäre Ausgänge aufweisen, die jeweils gleichartigen
109837/1345
- 8 - UL 70/1
Ausgänge der "brauchbaren Speicherelemente gruppenweise
mit einer Leseleiirung verbunden sind, während die unbrauchbaren Speicherelemente mit keiner Leseleitung
verbunden sind.
2. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet,
daß eines der beiden Signale, die ijeder Ausgang eines brauchbaren Speicherelementes abgeben kann,
mit dem auf der Leseleitung vorhandenen Ruhepotential übereinstimmt.
109837/1345
Leerseite
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
GB2939270A GB1307418A (en) | 1969-06-21 | 1970-06-17 | Data storage system |
FR7022748A FR2054586A1 (de) | 1969-06-21 | 1970-06-19 | |
US48300A US3693159A (en) | 1969-06-21 | 1970-06-22 | Data storage system with means for eliminating defective storage locations |
JP45054314A JPS4825251B1 (de) | 1969-06-21 | 1970-06-22 | |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
US00193949A US3772652A (en) | 1969-06-21 | 1971-10-29 | Data storage system with means for eliminating defective storage locations |
FR7138955A FR2111957A6 (de) | 1969-06-21 | 1971-10-29 | |
GB5071771A GB1361009A (en) | 1969-06-21 | 1971-11-01 | Data storage system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2007050A1 true DE2007050A1 (de) | 1971-09-09 |
DE2007050B2 DE2007050B2 (de) | 1973-02-08 |
DE2007050C DE2007050C (de) | 1973-09-06 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE2007050B2 (de) | 1973-02-08 |
DE1963895A1 (de) | 1971-07-15 |
FR2054586A1 (de) | 1971-04-23 |
DE1931524A1 (de) | 1971-01-21 |
DE2053260A1 (de) | 1972-05-04 |
DE1963895C3 (de) | 1973-11-29 |
DE2058698A1 (de) | 1972-05-31 |
DE2058641B2 (de) | 1972-12-14 |
US3772652A (en) | 1973-11-13 |
DE2008663A1 (de) | 1971-09-09 |
US3693159A (en) | 1972-09-19 |
DE2008663B2 (de) | 1973-03-22 |
DE2007787A1 (de) | 1971-11-18 |
GB1361009A (en) | 1974-07-24 |
DE2058641A1 (de) | 1972-05-31 |
DE2008663C3 (de) | 1973-10-31 |
DE2007787B2 (de) | 1974-07-04 |
DE1963895B2 (de) | 1973-03-22 |
DE1931524B2 (de) | 1972-11-16 |
FR2111957A6 (de) | 1972-06-09 |
GB1307418A (en) | 1973-02-21 |
DE2007787C3 (de) | 1975-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2008663C3 (de) | Datenspeicher- und Datenspeicheransteuerschaltung | |
DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
EP0825613A3 (de) | Matrix-Speicher in Virtual-ground-Architektur | |
DE3306334A1 (de) | Quantisierer fuer dpcm-codierer | |
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE1959870C3 (de) | Kapazitive Speicherschaltung | |
DE1185659B (de) | Magnetisches Speicherwerk | |
DE2131443A1 (de) | Speichersystem mit veraenderlichem Aufbau | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE2807857C2 (de) | ||
DE2022256A1 (de) | Permanentspeicher | |
DE1299326B (de) | Speicherverfahren fuer einen aus einer Verzoegerungsleitung aufgebauten dynamischen Speicher und Anordnung zur Durchfuehrung des Verfahrens | |
DE1964345C3 (de) | Aufbau eines Digital-Festwertspelchers zur Verminderung der Anzahl der Treiberstufen | |
DE2313016C2 (de) | Strichsignal-Erzeugungsvorrichtung für ein Zeichenanzeigegerät | |
DE2007050C (de) | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE1268677B (de) | Einrichtung zur Abfuehlung eines Festwertspeichers | |
DE1261168B (de) | Speichermatrix mit Kondensatoren | |
DE2627617A1 (de) | Festwertspeicher | |
DE1549063B2 (de) | Schaltungsanordnung zum ausgleich der durch magische steue rung hervorgerufenen beeinflussung der spaltfeder benach barter schreibkoepfe einer mehrspur magnetkopfanordnung | |
DE2442842A1 (de) | Integriertes speichersystem | |
DE2622874C3 (de) | Speicherzelle | |
AT222919B (de) | Verfahren und Schaltungsanordnung zur Überprüfung und Korrektur von aus codierten Zeichen bestehenden Worten und Informationsblöcken | |
DE1499744A1 (de) | Elektronisches Speicherelement | |
DE1574759B2 (de) | Magnetkernspeicher mit gemeinsamer Schreib- und Leseleitung | |
DE1574759C (de) | Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |