DE2058641B2 - Datenspeicher - Google Patents
DatenspeicherInfo
- Publication number
- DE2058641B2 DE2058641B2 DE19702058641 DE2058641A DE2058641B2 DE 2058641 B2 DE2058641 B2 DE 2058641B2 DE 19702058641 DE19702058641 DE 19702058641 DE 2058641 A DE2058641 A DE 2058641A DE 2058641 B2 DE2058641 B2 DE 2058641B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- unusable
- elements
- word
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title 1
- 230000015654 memory Effects 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft einen Datenspeicher, bei dem eine sehr große Anzahl von gleichen Speicherelementen
zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert
werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist. bei
dem für j^des Wort über die vorgegebene Bitzah! hinaus
zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden
unbrauchbaren Speicherelemente gewählt ist, bei dem Maßnahmen getroffen sind, unbrauchbare
Speicherelemente von der Benutzung als Speicherplatz für Daten auszuschließen.
Gemäß einem älteren Vorschlag (Patentanmeldung P 19 31 524.3) ist vorgesehen, bei dem eingangs erwähnten
Datenspeicher beim Einschreiben eines Worts in den Datenspeicher diejenigen Bits, die mittels eines unbrauchbaren
Speicherelements gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement
zu verschieben.
Es war Aufgabe der Erfindung, einen anderen Weg anzugeben, durch den die unbrauchbaren Speicherelemente
von der Benutzung ausgeschlossen werden.
Diese Aufgabe wird dadurch gelöst, daß die Speicherelemente so aufgebaut und die unbrauchbaren
Speicherelemente so verändert sind, daß aufgrund von elektrischen Ausgangsgrößen der Speicherelemente
mindestens beim Lesevorgang die Unbrauchbarkeit feststellbar ist, und daß Schaltmittel vorgesehen sind, die
so eingerichtet sind, daß sie die unbrauchbaren Speicherelemente eines angesteuerten Wortes erkennen und
beim Einschreiben oder Lesen derjenigen Information, die jeweils dem y-ten(v=l ...η; η bedeutet Anzahl der
zusätzlichen Speicherelemente im Wort) unbrauchbaren Speicherelemente zugeordnet ist jeweils das v-te zusätzliche
Speicherelement ansteuern. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen
beschrieben.
Die Erfindung wird im folgenden in Ausführungsbeispielen anhand der Zeichnungen erläutert. Es zeigt
Fig. 1 ein Übersichtsschaltbild einer erfindungsgemäßen
Anordnung,
Fig. 2 eine Detailschaltung aus Fig. 1, die dann
brauchbar ist, wenn für jedes Speicherwort ein einziges zusätzliches Speicherelement vorgesehen ist,
Fig. 3 eine weitere Detailschaltung,
Fig. 4 eine Detailschaltung, die dann brauchbar ist,
wenn für jedes Speicherwort drei zusätzliche Speicherelemente vorgesehen sind,
Fig. 5 eine Detailschaltung aus Fig. 4,
Fig. 6 zeigt eine Weiterbildung der erfindungsgemäßen
Anordnung.
Fig. 1 zeigt einen Speicher, der N Worte mit je sie-
ben Bit Länge speichern kann. Zur Vereinfachung der
Zeichnung sind hiervon jedoch nur zwei Worte zeichnerisch dargestellt, es handelt sich hierbei um die
Speicherelemente £11 bis £17 und £21 bis £27. Die einzelnen
Worte sind durch eine Decodier und Ansteuerschaltung D ansteuerbar, zum Auslesen sind die Ausgänge
der Speicherelemente £11, £21,... £"M miteinander verbunden, in gleicher Weise die die Ausgänge der
Speicherelemente £12, £22.. £"£2 usw. Im geschilderten
Beispiel hat jedes Speicherelement zwei Ausgänge, die gemeinsamen Ausgangsleitungen der jeweils in
einer Spalte angeordneten Speicherelemente sind mit al, al, a2, Sl usw. bezeichnet. Für jedes Wort des Speichers
sind Reservespeicherelemente vorgesehen. Gemäß einer ersten Ausführungsform der Erfindung ist
es zulässig, daß in jedem Speicherwort ein Speicherelement unbrauchbar ist, dann ist für jedes Wort jeweils ein
zusätzliches Speicherelement vorgesehen, das in der Fig. 1 mit Z£l 1 bzw. ZE21 bezeichnet ist F i g. 1 zeigt
außerdem weitere zusätzliche Speicherelemente ZEi2, ZElZ und Z£22, Z£23. Diese zusätzlichen Speicherelemente
sind dann vorzusehen, wenn es zulässig sein soll, daß in jedem Speicherwon drei unbrauchbare Speicherelemente
vorkommen.
Die Ausgangsleitungen al, al usw. führen zu einer Schalteinrichtung S, ebenfalls führen die Ausgangsleitungen
der jeweils spaltenweise ausgangsseitig miteinander verbundenen zusätzlichen Speicherelemente zur
Schalteinrichtung. Die Ausgangsleitungen bl bis Ul der
Schalteinrichtung führen zu sieben Registerzellen Al bis RJ eines Einspeicher- und Ausspeicherregisters ti
Im folgenden wird ein Ausführungsbeispiel der Erfindung erläutert, bei dem es zulässig ist, daß in jedem
Speicherwort maximal eine unbrauchbare Speicherzelle vorliegt In diesem Falle sind also die in Fig. 1 dargestellten
zusätzlichen Speicherelemente Z£12, Z£11. Z£22, Z£23 usw. nicht erforderlich. Der Speicher ist so
ausgebildet, daß beim Auslesen feststellbar ist, ob die ausgelesene Information von einem zuverlässigen
Speicherelement stammt, oder ob das Speicherelement unbrauchbar ist. Diese Unterscheidung kann z. B. auf die
folgenden verschiedenen Weisen erfolgen
Es ist möglich, daß die einer gespeicherten 0 entsprechende Information beim Auslesen auf der einen Ausleseleitung
(z. B. al) ein der logischen 0 entsprechendes Potential und auf der anderen Ausleseleitung (al) ein der
logischen 1 ertsprechendes Potential hervorruft; beim
Auslesen einer gespeicherten 1 sind die oben geschilderten, auf den Leseleitungen erscheinenden Potentiale
umgekehrt. Ein unbrauchbares Speicherelement macht sich dadurch bemerkbar, daß auf den beiden Aüsleseleitungen
ein von den obengenannten Werten abweichendes Potential, z. B. ein der logischen 1 entsprechendes
Potential auf beiden Ausleseleitungen, erscheint. Die soeben geschilderte Möglichkeit wird bei der weiteren
Erläuterung der Erfindung zugrundegslegt.
Weitere Möglichkeiten zur Feststellung, ob ein fehlerhaftes Speicherelement vorliegt, wären z. B., die
Speicherelemente so zu verändern, daß auf einer einzigen Leitung ein von 0 und 1 verschiedenes Potential erscheint
(in diesem Falle wäre nur eine einzige Ausleseleilung erforderlich) oder aber, daß das Speicherelement
auf einer zusätzlichen Leitung dann ein bestimmtes Signal abgibt, wenn das Speicherelement fehlerhaft ist.
Die Schalteinrichtung S ist nun erfindungsgemäß so ausgebildet, daß sie beim Auslesen anhand der an den
Ausleseleitungen erscheinenden Signale erkennt, ob und welches Speicherelement des gerade ausgelesenen
Wortes fehlerhaft isf, und daß sie anstelle der diesem
. fehlerhaften Element zugeordneten Ißformation die m
dem zusätzlichen Speicherelement Z£ll (falls das Wort
£11 bis £17 ausgelesen wurde) gespeicherte Information
dem Ausleseregister R zuführt, das heißt also, daß z. B.
dann, wenn beim Auslesen des ersten Wortes sich das Speicherelement £13 als fehlerhaft erweist, die Informationen
der Speicherelemente £11, £12 direkt zu den Registerzellen Al, RZ durchgeschallet werden, und dk:
ίο Information der Speicherelemente £14 bis £17 direkt zu
den Registerzellen RA bis R7 durchgeschaltet werden,
und daß die im zusätzlichen Speicherelement Z£ll enthaltene
Information zur Registerzelle RZ durchgeschaltet wird.
Das zeitlich vorherliegende Einspeichern eines Wortss
in den Speicher erfolgt in analoger Weise so, daß dann, wenn wieder angenommen wird, daß das Speicherelement
£13 unbrauchbar ist, die Einspeicherung der in den Registerzellen Rl1 R2 und A4 bis RI enthaltenen Information
unmittelbar in die diesen Speicherzellen zugeordneten Speicherelemente £11, £12 und £14 bis £17
erfolgt, und daß die in der Registerzelle RZ enthaltene Information dem zusätzlichen Speicherelement Z£ll
zugeführt wird.
Um das Einspeichern fehlerfrei vornehmen zu können, ist es in diesem Falle erforderlich, daß vor oder
noch während des Einspeicherns die Schalteinrichtung erkennt, welches der Speicherelemente unbrauchbar ist
F i g. 2 zeigt eine Anordnung, die es gestattet, unter der
Annahme, daß höchstens ein unbrauchbares Speicherelement
je Wort vorliegt, das Auslesen einer gespeicherten Information in der obengeschilderten Weise vorzunehmen.
Die Anordnung in Fig. 2 enthält eine erste Gruppe von UND-Gattern Ul bis UJ, eine zweite
Gruppe von UND-Gattern Ul' bis UJ', eine dritte Gruppe von UND-Gattern Ul" bis UJ", eine Gruppe
von ODER-Gattern Ol bis OJ, ferner ein ODER-Gatter OR mit sieben Eingängen und ein weiteres UND-Gatter
UR. Die beiden Eingänge des UND-Gatters L ί sind mi.
den beiden Ausgangsleitungen al und Sl der ersten Spalte des Speichers verbunden. In analoger Weise sind
die Eingänge der anderen UND-Gatter der ersten Gruppe an den Speicher angeschaltet. Die Ausleseleitung
al führt außerdem zu einem Eingang des UND-Gatters UV, dessen anderer (negierter) Eingang
mit dem Ausgang des UND-Gatters Ul verbunden ist. Der Ausgang des UND-Gatters LJY führt auf einen
Eingang des ODF.R-Gatters Öl. dessen anderer Eingang mit dem Ausgang des UND-Gatters Ul" verbunden ist.
Ein Eingang des UND-Gatters Ul" ist mit dem Ausgang des UND-Gdüers U\ verbunden, der zweite Eingang
des UND-Gatters Ul" ist mit dem Ausgang des UND-Gatters UR verbunden. Der Ausgang des UND-Gatters
Ul ist ferner mit einem Eingang des ODER-Gatters OR
5ά verbunden, dessen Ausgang mit einem Eingang des
UND-Gatters UR verbunden ist, während der zweite Eingang des Gatters UR mit der Ausleseleitung rl der
zusätzlichen Speicherelemente ZEl 1. Z/:21 usw. verbunden ist. Die Verschaltung der übrigen UND-Gatter Ul
bis UJ, U2' bis UJ', Ul" bis UJ" ist in analoger Weise
vorgenommen.
Die oben beschriebene Schaltung funktioniert in der folgenden Weise: Hierfür sei angenommen, daß das
dritte Speicherelement des gerade ausgelesenen Wortes unbrauchbar sei, das heißt also, daß an den Leitungen a3
und <i3 ein Potential mit dem Wert 1 erscheint, während
an sämtlichen anderen Ausleselcitungspaaren jeweils unterschiedliche Werte anliegen, während der Wert, der
an der Leseleitung ή erscheint, je nach der in dem angesteuerten
zusätzlichen Speicherelement enthaltenen Information 0 oder 1 ist. Infolge der Ansteuerung über
die Leitungen a3 und a 3 abliefert das UND-Gatter LB an seinem Ausgang eine logische 1, während alle anderen
UND-Gatter der ersten Gruppe in ihren Ausgängen eine logische 0 liefern. Die logische 1 am Ausgang des
UND-Gatters L3 wird dem ODER-Gatter OR zugeführt, das das UND-Gatter UR ansteuert, und somit gestattet,
daß eine etwa an der Ausleseleitung ή erscheinende 1 durchgeschaltet wird, Die logische 1 am Ausgang
des UND-Gatters Lß sperrt über den negierten Eingang des UND-Gatters LQ' die direkte Durchschaltung
der ausgelesenen Information zum ODER-Gatter O3 und dadurch zur Leitung tß. Statt dessen wird die
von dem zusätzlichen Speicherelement kommende Information, die am Ausgang des UND-Gatters UR erscheint,
über das UND-Gatter U3" dem ODER-Gatter 03 zugeführt. Bei sämtlichen anderen angesteuerten
Speicherelementen des Speichers sind die diesen zugeordneten UND-Gatter der ersten Gruppe jeweils gesperrt,
die der zweiten Gruppe jeweils leitend, und die der dritten Gruppe jeweils gesperrt, so daß die Information
dieser brauchbaren Speicherelemente direkt zu den Ausgangsleitungen bX, bl und M bis £>7 durchgeschaltet
wird,
Fig. 3 zeigt (nur für eine Stelle dargestellt) eine Schaltung, wie sie zum Einspeichern von Informationen
in den oben geschilderten Speicher brauchbar ist. Es sind hier wieder die UND-Schaltungen der ersten Gruppe
vorgesehen, aus Vereinfachungsgründen ist nur das UND-Gatter U\ dargestellt. Es ist eine vierte Gruppe
von UND-Gattern UX (4) bis Ul (4) vorgesehen, von denen nur das UND-Gatter UX (4) dargestellt ist. Der
Ausgang des UND-Gatters UX führt auf einen Eingang des UND-Gatters UX (4), der zweite Eingang des UND-Gatters
UX (4) ist mit dem Ausgang der ersten Registerzelle RX verbunden. Das Register R enthält in diesem
Falle diejenige Information, die in den Speicher eingespeichert werden soll. Das Einspeichern erfolgt in der
Weise, daß die im Register enthaltene Information über Sperrschaltungen (UND-Gatter) SpI und Sp2, deren
negierter Eingang mit dem Ausgang des UND-Gatters UX verbunden ist, und die Leitungen al, al usw. den
Speicherelementen des angesteuerten Speicherworts zugeführt wird. Das UND-Gatter i/1 ist genau wie in der
Anordnung nach F i g. 2 mit den beiden Leitungen al und al verbunden. Die Gatter für die übrigen Stellen
sind in gleicher Weise miteinander verbunden, die Ausgänge der UND-Gatter 171(4) und O2(4) usw. sind mit je
einem Eingang einer ODER-Schaltung O verbunden, deren Ausgang mit den zusätzlichen Speicherelementen
ZEIl, ZElX usw. verbunden ist
Erfolgte vor dem Einspeichern ein Auslesen, so zeigt bei einem unbrauchbaren Speicherelement der Ausgang
des entsprechenden UND-Gatters der ersten Gruppe eine logische 1. Dieser Wert wird so lange gehalten, wie
der Wortauswahlimpuls anliegt Er muß also so lange bemessen werden, daß, wenn z. B. das erste Speicherelement
des angesteuerten Wortes unbrauchbar ist und daher beim Auslesen das UND-Gatter UX ausgangsseitig
eine 1 liefert, falls die Registerzelle Al eine 1 enthält,
diese Information über das UND-Gatter (71(4) und das
ODER-Gatter Odem zusätzlichen Speicherelement des angesteuerten Worts zugeführt wird. War in der
Speicherzelle RX eine 0 enthalten, so erfolgt keine Durchschaltung des UND-Gatters UXW, es muß daher
sichergestellt sein, daß entweder vcr Beginn des Einschreibens die zusätzlichen Speicherelemente alle auf 0
gesetzt sind, oder daß stets dann, wenn das ODER-Gatter O beim Schreiben eine 0 abgibt, das entsprechende
zusätzliche Speicherelement auf 0 gestellt wird.
Es ist möglich, die Feststellung, ob ein Speicherelement des angesteuerten Worts unbrauchbar ist, auch
während der Einspeicherung ins Speicherwort vorzunehmen. Diese Feststellung ergibt sich aus der Tatsache,
daß beim Anliegen eines Wortabfrageimpulses, wenn
ίο nur der Schreibimpuls ein wenig verzögert wird, die unbrauchbare
Speicherzelle an beiden Ausgangsleitungen den Wert 1 liefert und hierdurch die den Schreibverstärkern
vorgeschalteten Gatter sperrt. Zugleich wird das entsprechende UND-Gatter UX(A) durchgeschaltet und
die in der entsprechenden Regisierzelle enthaltene Information kann dem zusätzlichen Speicherelement zugeführt
werden. Auch nach beendetem Schreibvorgang ist die Feststellung eines unbrauchbaren Elements möglich.
Liegt die im Register R enthaltene Information lange genug an, so kann auch nachträglich die nicht gespeicherte
Information in die zusätzliche Zelle übertragen werden.
Im folgenden wird ein Ausführungsbeispiel der Erfindung erläutert, in dem es zulässig ist, daß in einem Speicherwort
maximal drei Speicherelemente unbrauchbar sind; bei der Betrachtung der Fig. 1 ist nun also davon
auszugehen, daß auch die dort gezeigten zusätzlichen Speicherelemente ZEX2, ZEXi, ZE22, ZE23 usw. vorzusehen
sind.
Fig. 4 zeigt eine Anordnung, die zum Auslesen aus einem derartig ausgebildeten Speicher brauchbar ist.
Die Anordnung nach Fig. 4 ist der Anordnung nach Fig. 2 sehr ähnlich, sie unterscheidet sich lediglich
darin, daß die Ausgänge der UND-Gatter der ersten Gruppe nicht zu einem gemeinsamen ODER-Gatter OR
geführt sind, sondern zu den Eingängen eines Netzwerks N führen; diejenigen Eingänge der UND-Gatter der
dritten Gruppe, die nicht jeweils mit dem Ausgang des entsprechenden UND-Gatters der ersten Gruppe verbunden
sind, sind hier nicht untereinander verbunden, sondern einzeln zu je einem Ausgang des Netzwerkes N
geführt. Das Netzwerk N hat drei weitere Eingänge, deren erster mit der Ausleseleitung ή der zusätzlichen
Speicherelemente der ersten Spalte verbunden sind, deren zweiter dementsprechend mit der gemeinsamen
Leseleitung fl der zusätzlichen Speicherelemente, die in
der zweiten Spalte angeordnet sind, verbunden ist, und deren dritter mit der gemeinsamen Ausgangsleitung r3
der restlichen zusätzlichen Speicherelemente verbunden ist.
Zur Erläuterung sei angenommen, daß das zweite, viertelnd fünfte Speicherelement des gerade angesteuerten
Worts unbrauchbar ist, die zeitlich davorliegende Einspeicherung soll so vorgenommen worden sein, daß
die für das zweite Speicherelement bestimmte Information dem ersten zusätzlichen Speicherelement, die fürs
vierte Speicherelement bestimmte Information dem zweiten zusätzlichen Speicherelement, und die fürs
fünfte Speicherelement bestimmte Information dem dritten zusätzlichen Speicherelement zugeführt wurde.
Beim Auslesen wird nun ähnlich, wie anhand der Fig. 2 bereits geschildert wurde, festgestellt, welche Speicherelemente
unbrauchbar sind. Das Netzwerk N ist so ausgebildet daß es den einzelnen UND-Gattern der
dritten Gruppe, die den entsprechenden unbrauchbaren Speicherelementen zugeordnet sind, jeweils diejenige
der an den Ausgangsleitungen rl bis r3 erscheinenden Information zuführt, die dem betreffenden unbrauchba-
ren Speicherelementen zugeordnet ist. Die Zuordnung beim Einspeichern und Auslesen durch das Netzwerk N
kann zweckmäßigerweise in der Weise erfolgen, daß das erste zusätzliche Speicherelement demjenigen unbrauchbaren
Speicherelement zugeordnet wird, das am weitesten links steht, daß das zweite zusätzliche
Speicherelement dem nächsten sich rechts anschließenden unbrauchbaren Speicherelement zugeordnet ist;
analoges gilt für die Zuordnung des dritten zusätzlichen Speicherelements.
Fig. 5 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung,
die dann brauchbar ist, wenn in einem Speicherwort vier Bits gespeichert werden sollen, wobei
pro Wort insgesamt höchstens drei defekte Speicherelemente zulässig sind, Die Schaltungsanordnung enthält
eine zweite Gruppe von ODER-Gattern Öl, eine dritte Gruppe von ODER-Gattern CS, eine vierte Gruppe von
ODER-Gaiiem O*. Außerdem sind in der Schaltungsanordnung zahlreiche UND-Gatter vorgesehen, deren
Verbindung untereinander und mit den ODER-Gattern aus der Zeichnung hervorgeht Die einzelnen Gruppen
von ODER-Gattern bilden zusammen mit den nachgeschalteten UND-Gattern jeweils eine Erste-1-von-Links-Schaltung.
Der Ersten-1-von-Links-Schaltung (ODER-Gruppe OZ) werden über die Leitungen Λ bis /7
die Signale zugeführt, die ausdrücken, daß eines der angesteuerten
Speicherelemente fehlerhaft ist. In Fig. 5 sind drei Eingangsleitungen fl bis Π mit einer logischen
L versehen, was andeutet, daß die entsprechenden Speicherelemente unbrauchbar sind. Die Verknüpfung
der einzelnen Erste-1-von-Links-Schaltungen ist nun so
getroffen, daß an der zweiten Erste-1-von-Links-Schaltung
(ODER-Gruppe 03) die erste 1 von links, die der ODER-Gattergruppe Ol zugeführt wurde, nicht mehr
wirksam ist, und daß bei der dritten Erste- 1-von-Links-Schaltung (ODER-Gruppe Ot) sowohl die erste als auch
die zweite 1 von links der der ersten ODER-Gruppe zugeführten 1-Signale nicht mehr wirksam ist Wie sich
leicht feststellen läßt, bewirkt die Schaltungsanordnung nach Fig. 5 ein Durchschalten der an der Leitung f\ anliegenden,
vom ersten zusätzlichen Speicherelement stammenden Information zu derjenigen Ausgangsleitung,
die dem ersten fehlerhaften Speicherelement von links zugeordnet ist, während die an der Eingangsleitung
.•2 liegende Information, die vom zweiten zusätzlichen
Speicherelement stammt, zu der Ausgangsleitung geführt wird, die dem zweiten unbrauchbaren Speicherelement
zugeordnet ist; analoges gilt für die Durchschaltung der von der Leitung /3 erscheinenden Information.
Schalteinrichtungen £ die das Auftreten von z. B. drei
unbrauchbaren Speicherelementen in einem Wort zulassen tygL Fi g. 5J1 sind sehr viel aufwendiger als eine
Schalteinrichtung, qie nur das Auftreten eines einzigen unbrauchbaren Speicherelements zuläßt (vgl. Fig. 2).
Außerdem sind bei der letztgenannten Schalteinrichtung die Signaldurchlaufzeiten geringer. Es ist daher unter
Umständen vorteilhaft, dann, wenn mit dem Auftreten mehrerer unbrauchbarer Speicherelemente in den einzelnen
Worten des Speichers gerechnet wird, die Worte in gleicher Weise in eine derartige Anzahl von Unterworten
zu unterteilen, daß in jedem Unterwort nur mehr mit einer bestimmten kleinen Anzahl von unbrauchbaren
Speicherelementen, insbesondere z. B. mit einem derartigen Element, gerechnet werden muß. Für diesen
letztgenannten Fall ist für jedes Unterwort eine zusätzliche Speicherzelle vorzusehen; die Unterworte sind
entsprechend ihrer Stellung im Wort zu Gruppen zusammengefaßt, und für jede derartige Gruppe ist eine
Schalteinrichtung vorgesehen, die bewirkt, daß ein unbrauchbares Speicherelement des gerade angesteuerten
Untefworts nicht benutzt wird,
Fig. 6 zeigt eine derartige Anordnung, zur Vereinfachung
ist nur ein einziges Wort zeichnerisch dargestellt Es besteht aus zwei Unterworten £1 bis El mit
dem zusätzlichen Speicherelement ZE\ und £8 bis £14 mit dem zusätzlichen Speicherelement ZEl. ZEi kann
mit Hilfe der Schalteinrichtung 51 ein im ersten Unterwort enthaltenes unbrauchbares Speicherelement ersetzen,
gleiches gilt für das zusätzliche Speicherelement ZEl bezüglich des zweiten Unterworts, hier dient die
Schalteinrichtung S2 zur Feststellung eines etwa vorhandenen
unbrauchbaren Speicherelements und zur Vornahme der dadurch erforderlichen Durchschaltungen.
Die Ein-/Ausgänge 61 bis W von 51 sind zu Registerzellen
Al bis R7, die Ein-/Ausgänge £8 bis b\4 zu
Registerzellen Λ8 bis Ä14 eines Ein-/Ausgaberegisters
R geführt.
In den Zeichnungen wurden die Speicher mit wortweiser Ansteuerung mittels einer einzigen Decodierund
Ansteuerschaltung D dargestellt. Man wird jedoch besonders bei Großspeichern in integrierter Technik bevorzugt
die Aufteilung des Speichers in monolithische Bitebenen vornehmen, wobei dazu aus Kontaktierungsgründen
und wegen größerer Fehlersicherheit vorteilhafterweise jeder Bitebene eine eigene Decodier- und
Ansteuerschaltung zugeordnet wird.
Bei der Aufteilung des Speichers in Bitebenen ist es auch möglich, die Schalteinrichtung in der Weise auf die
einzelnen Bitebenen verteilt unterzubringen, daß einzelne Schaltelemente der Schalteinrichtung auf diejenigen
Bitebenen aufgebracht sind, denen sie funktionell zugeordnet sind. In diesem Sinn können z. B. die Gatter
in, Ui', Ui" und Ol der Anordnung nach Fig. 2 auf
derjenigen Bitebene untergebracht werden, die die Speicherelemente für das erste Bit der Speicherworte
trägt
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Datenspeicher, bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher
derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei
aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist, bei dem für
jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren
Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt
ist, bei dem Maßnahmen getroffen sind, unbrauchbare Speicherelemente von der Benutzung als
Speicherplatz für Daten auszuschließen, dadurch gekennzeichnet , daß die Speicherelemente so
aufgebaut und die unbrauchbaren Speicherelemente so verändert sind, daß aufgrund von elektrischen
Ausgangsgrößen der Speicherelemente mindestens beim Lesevorgang die Unbrauchbarkeit feststellbar
ist, und daß Schaltmittel vorgesehen sind, die so eingerichtet sind, daß sie die unbrauchbaren Speicherelemente
eines angesteuerten Wortes erkennen und beim Einschreiben oder Lesen derjenigen Information,
die jeweils dem v-ten(v= 1.. .π; η bedeutet Anzahl der zusätzlichen Speicherelemente im Wort) unbrauchbaren
Speicherelemente zugeordnet ist, jeweils das v-te zusätzliche Speicherelement ansteuern.
2. Datenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die FehlerhäuFigkeit der zusätzlichen
Speicherelemente kleiner als die der Speicherelemente ist.
3. Datenspeicher nach einem oder mehreren der vorhergehenden Ansprüche mit höchstens einem
unbrauchbaren Speicherelement in jedem Wort, dadurch gekennzeichnet, daß gemeinsam dem ersten
Speicherelement aller Worte, gemeinsam dem zweiten Speicherelement aller Worte usw., jeweils eine
Erkennungsschaltung zum Erkennen eines unbrauchbaren Speicherelements des gerade angesteuerten
Worts, eine erste und eine zweite Durchschalteeinrichtung zugeordnet sind, wobei in Abhängigkeit
davon, ob ein unbrauchbares Speicherelement festgestellt wurde oder nicht, die erste Durchschalteeinrichtung
die Verbindung zwischen dem Speicherelement und einem Zugang und/oder Ausgang
des Speichers unterbricht bzw. herstellt, und die zweite Durchschalteeinrichtung die Verbindung zwischen
dem Eingang und/oder Ausgang und dem zusätzlichen Speicherelement des gerade angesteuerten
Worts herstellt bzw. unterbricht
4. Datenspeicher nach einem oder mehreren der vorhergehenden Ansprüche zum Einschreiben, dadurch
gekennzeichnet, daß für jede Bitstelle eine Einrichtung zur Feststellung der Unbrauchbarkeit
vorgesehen ist, daß in Abhängigkeit von einem Ausgangssignal dieser Einrichtung die Zuführung von
Schreibsignalen zur Bitstelle sperrbar ist und statt dessen die Schreibsignale zur zusätzlichen Speicherzelle
leitbar sind, und daß die Zuführung von Schreibsignalen gegenüber dem Wortauswahlimpuls
so verzögert ist, daß bei Vorliegen eines unbrauchbaren Speicherelements durch die genannte Sperrung
der Schreibsignale das Einschreiben in die unbrauchbare
Speicherzelle verhindert werden kann.
5. Datenspeicher nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß mindestens ein Teil der Wörter des Speichers in untereinander gleicher Weise so in Unterwörter
aufgeteilt ist, daß die Anzahl der pro Unterwort m erwartenden
unbrauchbaren Speicherelemente eine bestimmte Zahl, insbesondere 1, nicht überschreitet,
daß für jedes Unterwort eine der Anzahl der zu erwartenden unbrauchbaren Speicherzellen entsprechende
Anzahl von zusätzlichen Speicherzellen vorgesehen ist
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
GB2939270A GB1307418A (en) | 1969-06-21 | 1970-06-17 | Data storage system |
FR7022748A FR2054586A1 (de) | 1969-06-21 | 1970-06-19 | |
US48300A US3693159A (en) | 1969-06-21 | 1970-06-22 | Data storage system with means for eliminating defective storage locations |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
IT3009671A IT969043B (it) | 1970-10-30 | 1971-10-20 | Sistema di immagazzinaggio di dati |
US00193949A US3772652A (en) | 1969-06-21 | 1971-10-29 | Data storage system with means for eliminating defective storage locations |
FR7138955A FR2111957A6 (de) | 1969-06-21 | 1971-10-29 | |
GB5071771A GB1361009A (en) | 1969-06-21 | 1971-11-01 | Data storage system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2058641A1 DE2058641A1 (de) | 1972-05-31 |
DE2058641B2 true DE2058641B2 (de) | 1972-12-14 |
Family
ID=27570489
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963895A Expired DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 Pending DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 Granted DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963895A Expired DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 Pending DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
Country Status (4)
Country | Link |
---|---|
US (2) | US3693159A (de) |
DE (6) | DE1963895C3 (de) |
FR (2) | FR2054586A1 (de) |
GB (2) | GB1307418A (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE358755B (de) * | 1972-06-09 | 1973-08-06 | Ericsson Telefon Ab L M | |
US3898443A (en) * | 1973-10-29 | 1975-08-05 | Bell Telephone Labor Inc | Memory fault correction system |
US3872291A (en) * | 1974-03-26 | 1975-03-18 | Honeywell Inf Systems | Field repairable memory subsystem |
US4150428A (en) * | 1974-11-18 | 1979-04-17 | Northern Electric Company Limited | Method for providing a substitute memory in a data processing system |
FR2307332A1 (fr) * | 1975-04-07 | 1976-11-05 | Sperry Rand Corp | Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede |
US4024509A (en) * | 1975-06-30 | 1977-05-17 | Honeywell Information Systems, Inc. | CCD register array addressing system including apparatus for by-passing selected arrays |
US4051354A (en) * | 1975-07-03 | 1977-09-27 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4066880A (en) * | 1976-03-30 | 1978-01-03 | Engineered Systems, Inc. | System for pretesting electronic memory locations and automatically identifying faulty memory sections |
US4198681A (en) * | 1977-01-25 | 1980-04-15 | International Business Machines Corporation | Segmented storage logging and controlling for partial entity selection and condensing |
US4450524A (en) * | 1981-09-23 | 1984-05-22 | Rca Corporation | Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM |
DE3382251D1 (de) * | 1982-03-25 | 1991-05-23 | Toshiba Kawasaki Kk | Halbleiterspeicheranordnung. |
US4493075A (en) * | 1982-05-17 | 1985-01-08 | National Semiconductor Corporation | Self repairing bulk memory |
US4584681A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Memory correction scheme using spare arrays |
US4584682A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Reconfigurable memory using both address permutation and spare memory elements |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
US4744060A (en) * | 1984-10-19 | 1988-05-10 | Fujitsu Limited | Bipolar-transistor type random access memory having redundancy configuration |
US4759020A (en) * | 1985-09-25 | 1988-07-19 | Unisys Corporation | Self-healing bubble memories |
US4928022A (en) * | 1987-07-17 | 1990-05-22 | Trw Inc. | Redundancy interconnection circuitry |
US5268319A (en) | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
EP0389203A3 (de) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
US5146574A (en) * | 1989-06-27 | 1992-09-08 | Sf2 Corporation | Method and circuit for programmable selecting a variable sequence of element using write-back |
US5315708A (en) * | 1990-02-28 | 1994-05-24 | Micro Technology, Inc. | Method and apparatus for transferring data through a staging memory |
US5134619A (en) * | 1990-04-06 | 1992-07-28 | Sf2 Corporation | Failure-tolerant mass storage system |
US5233618A (en) * | 1990-03-02 | 1993-08-03 | Micro Technology, Inc. | Data correcting applicable to redundant arrays of independent disks |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
US5388243A (en) * | 1990-03-09 | 1995-02-07 | Mti Technology Corporation | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture |
US5325497A (en) * | 1990-03-29 | 1994-06-28 | Micro Technology, Inc. | Method and apparatus for assigning signatures to identify members of a set of mass of storage devices |
US5202856A (en) * | 1990-04-05 | 1993-04-13 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
US5214778A (en) * | 1990-04-06 | 1993-05-25 | Micro Technology, Inc. | Resource management in a multiple resource system |
US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
US5956524A (en) * | 1990-04-06 | 1999-09-21 | Micro Technology Inc. | System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5255227A (en) * | 1991-02-06 | 1993-10-19 | Hewlett-Packard Company | Switched row/column memory redundancy |
US5867640A (en) * | 1993-06-01 | 1999-02-02 | Mti Technology Corp. | Apparatus and method for improving write-throughput in a redundant array of mass storage devices |
US20030088611A1 (en) * | 1994-01-19 | 2003-05-08 | Mti Technology Corporation | Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5841710A (en) * | 1997-02-14 | 1998-11-24 | Micron Electronics, Inc. | Dynamic address remapping decoder |
US6182239B1 (en) * | 1998-02-06 | 2001-01-30 | Stmicroelectronics, Inc. | Fault-tolerant codes for multi-level memories |
US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
US6578157B1 (en) | 2000-03-06 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components |
US7269765B1 (en) | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE620922A (de) * | 1961-08-08 | |||
US3222653A (en) * | 1961-09-18 | 1965-12-07 | Ibm | Memory system for using a memory despite the presence of defective bits therein |
US3245049A (en) * | 1963-12-24 | 1966-04-05 | Ibm | Means for correcting bad memory bits by bit address storage |
US3350690A (en) * | 1964-02-25 | 1967-10-31 | Ibm | Automatic data correction for batchfabricated memories |
US3402399A (en) * | 1964-12-16 | 1968-09-17 | Gen Electric | Word-organized associative cryotron memory |
US3331058A (en) * | 1964-12-24 | 1967-07-11 | Fairchild Camera Instr Co | Error free memory |
US3422402A (en) * | 1965-12-29 | 1969-01-14 | Ibm | Memory systems for using storage devices containing defective bits |
US3444526A (en) * | 1966-06-08 | 1969-05-13 | Ibm | Storage system using a storage device having defective storage locations |
US3434116A (en) * | 1966-06-15 | 1969-03-18 | Ibm | Scheme for circumventing bad memory cells |
US3436734A (en) * | 1966-06-21 | 1969-04-01 | Ibm | Error correcting and repairable data processing storage system |
US3432812A (en) * | 1966-07-15 | 1969-03-11 | Ibm | Memory system |
US3588830A (en) * | 1968-01-17 | 1971-06-28 | Ibm | System for using a memory having irremediable bad bits |
GB1186704A (en) * | 1968-03-01 | 1970-04-02 | Ibm | Selection Circuit |
US3541525A (en) * | 1968-04-19 | 1970-11-17 | Rca Corp | Memory system with defective storage locations |
US3633175A (en) * | 1969-05-15 | 1972-01-04 | Honeywell Inc | Defect-tolerant digital memory system |
US3654610A (en) * | 1970-09-28 | 1972-04-04 | Fairchild Camera Instr Co | Use of faulty storage circuits by position coding |
-
1969
- 1969-12-20 DE DE1963895A patent/DE1963895C3/de not_active Expired
-
1970
- 1970-02-20 DE DE2007787A patent/DE2007787B2/de active Granted
- 1970-02-25 DE DE2008663A patent/DE2008663C3/de not_active Expired
- 1970-06-17 GB GB2939270A patent/GB1307418A/en not_active Expired
- 1970-06-19 FR FR7022748A patent/FR2054586A1/fr not_active Withdrawn
- 1970-06-22 US US48300A patent/US3693159A/en not_active Expired - Lifetime
- 1970-10-30 DE DE19702053260 patent/DE2053260A1/de active Pending
- 1970-11-28 DE DE19702058698 patent/DE2058698A1/de active Pending
- 1970-11-28 DE DE19702058641 patent/DE2058641B2/de active Granted
-
1971
- 1971-10-29 US US00193949A patent/US3772652A/en not_active Expired - Lifetime
- 1971-10-29 FR FR7138955A patent/FR2111957A6/fr not_active Expired
- 1971-11-01 GB GB5071771A patent/GB1361009A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2007050B2 (de) | 1973-02-08 |
DE1963895A1 (de) | 1971-07-15 |
FR2054586A1 (de) | 1971-04-23 |
DE1931524A1 (de) | 1971-01-21 |
DE2053260A1 (de) | 1972-05-04 |
DE1963895C3 (de) | 1973-11-29 |
DE2058698A1 (de) | 1972-05-31 |
DE2007050A1 (de) | 1971-09-09 |
US3772652A (en) | 1973-11-13 |
DE2008663A1 (de) | 1971-09-09 |
US3693159A (en) | 1972-09-19 |
DE2008663B2 (de) | 1973-03-22 |
DE2007787A1 (de) | 1971-11-18 |
GB1361009A (en) | 1974-07-24 |
DE2058641A1 (de) | 1972-05-31 |
DE2008663C3 (de) | 1973-10-31 |
DE2007787B2 (de) | 1974-07-04 |
DE1963895B2 (de) | 1973-03-22 |
DE1931524B2 (de) | 1972-11-16 |
FR2111957A6 (de) | 1972-06-09 |
GB1307418A (en) | 1973-02-21 |
DE2007787C3 (de) | 1975-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2058641B2 (de) | Datenspeicher | |
DE69520665T2 (de) | Anordnung von nichtflüchtigen EEPROM,insbesondere Flash-EEPROM | |
DE68928112T2 (de) | Masken-rom mit Ersatzspeicherzellen | |
DE3687018T2 (de) | Halbleiterspeicher, faehig eine logische operation auszufuehren. | |
EP0012796B1 (de) | Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information | |
DE60032644T2 (de) | Halbleiter-speicherbaustein | |
DE2142634B2 (de) | Assoziativspeicher | |
DE1524788C3 (de) | Schaltungsanordnung zum Erkennen und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern | |
DE2450468C2 (de) | Fehlerkorrekturanordnung für einen Speicher | |
EP0282976A1 (de) | Verfahren und Schaltungsanordnung zum parallelen Einschreiben von Daten in einen Halbleiterspeicher | |
DE69500009T2 (de) | Nichtflüchtiger programmierbarer Flip-Flop mit Verminderung von parasitären Effekten beim Lesen für Speicherredundanzschaltung | |
DE2821110A1 (de) | Datenspeichereinrichtung | |
DE1260532B (de) | Speicher mit Kenn-Wert-Aufruf | |
DE69326154T2 (de) | Integrierte Schaltung für die Programmierung einer Speicherzelle eines nicht flüchtigen Speicherregisters | |
DE1295656B (de) | Assoziativer Speicher | |
EP1085523B1 (de) | Integrierter Speicher mit Speicherzellen und Referenzzellen | |
DE2235883A1 (de) | Datenverarbeitungseinrichtung | |
DE2153116C3 (de) | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher | |
DE4223532A1 (de) | Schaltungsanordnung zum Prüfen der Adressierung wenigstens einer Matrix | |
DE69700381T2 (de) | Vorrichtung zum Schützen eines elektrisch programmierbaren Speichers nach dem seitenweisen Beschreiben | |
DE19507312C1 (de) | Halbleiterspeicher, dessen Speicherzellen zu einzeln adressierbaren Einheiten zusammengefaßt sind und Verfahren zum Betrieb solcher Speicher | |
DE3028778C2 (de) | Decodiereinrichtung | |
DE2946633A1 (de) | Speichervorrichtung mit hochgeschwindigkeits-speicherzellenwaehleinrichtung | |
DE2934599C3 (de) | Schaltungsanordnung zur Bildung von Prüfbits in einer Fehlerkorrektureinrichtung | |
DE1474380A1 (de) | Matrixspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |