DE4403916A1 - Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle - Google Patents

Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle

Info

Publication number
DE4403916A1
DE4403916A1 DE4403916A DE4403916A DE4403916A1 DE 4403916 A1 DE4403916 A1 DE 4403916A1 DE 4403916 A DE4403916 A DE 4403916A DE 4403916 A DE4403916 A DE 4403916A DE 4403916 A1 DE4403916 A1 DE 4403916A1
Authority
DE
Germany
Prior art keywords
photoresist
pattern
semiconductor chip
semiconductor
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4403916A
Other languages
English (en)
Other versions
DE4403916C2 (de
Inventor
Chung Geun Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4403916A1 publication Critical patent/DE4403916A1/de
Application granted granted Critical
Publication of DE4403916C2 publication Critical patent/DE4403916C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer Halbleiterchip-Kontaktstelle zur Montage bei hoher Packungsdichte und insbesondere ein Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle, bei der eine Photoresist­ schicht ausgebildet wird durch mehrmalige photolithographische Prozesse in einem Bereich einer Halbleiterchip-Kontaktstelle, der notwendig ist, um interne Anschlüsse in einem automati­ sierten Bond-Streifen-Gehäuse (TAB-Gehäuse) zu verbinden, um eine Halbleiterchip-Kontaktstelle einer gewünschten Gestalt zu erhalten, und um die Zuverlässigkeit während des Bond-Vorgan­ ges der internen Anschlüsse des Anschlußrahmens in dem TAB- Verfahren zu verbessern.
Bei TAB-Gehäusen sind ein als Anschlußrahmen dienendes metal­ lenes Muster und ein Draht üblicherweise auf einem isolie­ renden Film angeordnet. Das TAB, durchaus unterschiedlich gegenüber Gehäuseherstellungsverfahren mit einem Bonddraht, ist eine Art der Oberflächenmontage-Gehäusetechnik zum Verbin­ den des metallischen Musters, das auf dem isolierenden Film ausgebildet ist mit einem Anschlußflecken eines Halbleiter­ chips mit Hilfe einer Kontaktstelle, die aus einem leitenden Material gebildet ist und die weit verbreitet bei kleinen Ta­ schenrechnern, Flüssigkristallanzeigen (LCDs), Computern etc. verwendet wird.
Das TAB-Gehäuse wurde als ein schlankes TAB oder schmales TAB-Gehäuse zur Miniaturisierung von Verflachung entwickelt.
Fig. 1 ist eine Draufsicht, die ein Beispiel eines TAB-Gehäu­ ses zeigt, das einen allgemeinen Bandträger verwendet.
In Fig. 1 ist ein Bandträger 10 gezeigt, der an dem TAB-Gehäu­ se so angeformt ist, daß eine metallische Schicht auf einem Trägerfilm 12 angeordnet ist, die aus Polyimid, Polyester, Polyestersulfon etc. gebildet ist, wobei die metallische Schicht einem photolithographischem Prozeß unterworfen wird, um innere Anschlüsse 13 und äußere Anschlüsse 14 zu bilden, und die inneren Anschlüsse 13 tragen einen Halbleiterchip 11.
Die Mitte des Trägerfilms 12 wird durch einen Ausstandsvorgang bearbeitet, um eine Bauteilöffnung 15 zu bilden, um so die Enden der inneren Anschlüsse 13 freizulegen. Ein Schlitz 16 wird gebildet, um eine der Seiten der externen Anschlüsse 14 freizulegen, um elektrisch mit externen Anschlußbeinchen ver­ bunden zu werden.
Eine (nicht gezeigte) Kontaktstelle wird an dem unteren Ende der inneren Anschlüsse 13 durch ein Thermokompressionsverfah­ ren ausgebildet, um elektrisch mit dem Anschlußbeinchen des Halbleiterchips 11 verbunden zu sein. In dem TAB-Gehäuse sind die internen Anschlüsse 13, die Kontaktstelle und die obere Oberfläche des Halbleiterchips 11 mit Hilfe eines (nicht gezeigten) Gießharzes vergossen, um abgeschirmt zu sein.
Zusammen mit dem Erzielen einer hohen Packungsdichte in dem Halbleiterbauteil geht der Trend zu feineren Rasterabständen in dem TAB-Gehäuse dazu, daß die Anzahl der Anschlüsse erhöht wird, um den Abstand zwischen den Anschlüssen sowie den Anschlußstellen zu verringern.
Eine derartige Halbleiterchip-Kontaktstelle, die an dem TAB-Gehäuse angebracht ist, wird durch Elektroplattierung oder stromlose Plattierung erzielt, unter Verwendung eines Photo­ resistmusters auf einem Anschlußflecken des Halbleiterchips, wobei das Herstellungsverfahren für die Halbleiterchip- Kontaktstelle nachstehend im Detail erläutert ist.
Fig. 2A und 2B sind schematische Schnittdarstellungen, die ein Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle gemäß einer herkömmlichen Technik erläutern.
Zunächst wird (s. Fig. 2A) eine metallische Leitung als gedruckte Schaltungsleitung auf einem Halbleitersubstrat 21 durch einen Verdrahtungsmusterbildungsvorgang ausgeformt, um als Bond-Fleck zu dienen, und ein Photoresistmuster 22 wird mit einer Dicke von annähernd 20 im ausgebildet, um eine Grenzmetallschicht 26 auf dem Bond-Fleck freizulegen.
Der Bond-Fleck wird nacheinander mit einer isolierenden Schicht 23, einer Metalleitung 24 und einer Passivierungs­ schicht 25 auf dem Halbleitersubstrat 21 versehen, und ein vorstehender Abschnitt der Metalleitung 24 in dem Bond-Fleck wird freigelegt, um eine Grenzmetallschicht 26 auf der Metall­ leitung 24 und der Passivierungsschicht 25 zu bilden.
Andererseits wird ein allgemeiner photolithographischer Vor­ gang zur Ausbildung des Photoresistmusters wie folgt durchge­ führt. Eine Photoresistlösung bestehend aus photosensitivem Material, Harz etc., das in einem Lösungsmittel aufgelöst sind, wird durchgehend auf einem Halbleitersubstrat mit Hilfe von Rotationsbeschichtung aufgebracht, und ein leichtes Tem­ perieren wird bei einer niedrigen Temperatur ausgeführt. Dann wird Licht wahlweise durch eine Mustermaske hindurchgestrahlt und eine Entwicklung ausgeführt, um ein Photoresistmuster mit einer vorbestimmten Gestalt zu bilden. Zu diesem Zeitpunkt wird ein belichteter oder ein unbelichteter Abschnitt der Mustermaske wahlweise in dem Entwicklungsvorgang entfernt, wobei ein schwacher alkalischer Entwickler in aufgelöstem Zustand verwendet wird, der Tetramethylammoniumhydroxid (TMAH) als Hauptbestandteil verwendet, um so das Photoresistmuster zu bilden.
Das Photoresistmuster 22 (s. Fig. 2B) einer vorbestimmten Gestalt, das auf dem Halbleitersubstrat 21 ausgebildet ist, bildet eine Kontaktstelle 27 mit einer vorbestimmten Höhe auf einer Grenzmetallschicht 26, die durch das Photoresistmuster 22 freigelegt ist, und dann wird das Photoresistmuster 22 ent­ fernt.
Die Kontaktstelle 27 muß eine vorbestimmte Höhe haben, z. B. höher als 20 µm, um einen Kontakt zwischen dem Halbleitersub­ strat 21 und internen Anschlüssen während des Bond-Vorgangs der internen Anschlüsse des TAB-Gehäuses zu verhindern.
Allerdings sollte bei dem Verfahren zur Herstellung der Halb­ leiterchip-Kontaktstelle gemäß dem herkömmlichen Verfahren eine Kontaktstelle mit einer gewünschten Höhe gebildet werden, wobei ein Photoresistmuster verwendet wird, das durch einen photolithographischen Vorgang einmal als eine Mustermaske erzeugt wird. Zu diesem Zweck, nur wegen des einmaligen photolithographischen Vorgangs, kann die Dicke der Photo­ resistschicht nicht höher sein als 20 µm, welches ein Abstand ist, der es ermöglicht, daß das Licht eine Erhöhung eines Ansichtsverhältnisses (ein Verhältnis von Höhe zu Durchmesser) über ein bestimmtes Maß verhindert.
Wenn die Halbleiterchip-Anschlußstelle erhöht wird, wächst der Unterschied zwischen den oberen und unteren Durchmessern des Photoresistmusters in Verbindung mit den Eigenschaften des photolithographischen Vorgangs.
Somit wird der untere Durchmesser der Kontaktstelle kleiner als ihr oberer Durchmesser, um eine Kraft auf den Anschluß­ flecken während des Bond-Vorgangs der Kontaktstelle mit dem inneren Anschluß zu bündeln, wodurch ein Riß in dem Bond-Fleck entsteht.
Des weiteren verringert das Erzielen einer hohen Packungsdich­ te in dem Halbleiterbauteil den Abstand zwischen den Kontakt­ stellen, aber der obere Durchmesser der Kontaktstelle ist groß, so daß er bei dem feinen Abstand der internen Anschlüsse störend ist, und der obere Abschnitt der Kontaktstelle wird während des Bond-Vorganges des internen Anschlusses mit der Kontaktstelle gedehnt, um einen Berührungskontakt mit einer Nachbarkontaktstelle herzustellen.
Da das Photoresistmuster des unteren Abschnitts der Kontakt­ stelle bei dem Entfernen des Photoresistmusters nicht voll­ ständig entfernt wird, insbesondere an einem ausgesparten Abschnitt des unteren Abschnittes, muß ein Verfahrensschritt zur Entfernung des verbleibenden Photoresistmusters folgen.
Des weiteren, falls der Umfang der oberen Oberfläche in der Kontaktstelle größer ist als an deren mittlerem Abschnitt, tritt ein Kontaktfehler mit dem internen Anschluß auf. Um dies zu verhindern, kann eine pilzförmige Kontaktstelle ausgebildet werden, die jedoch eine Kontaktstelle hat, die höher ist als das Photoresistmuster. Daher kann der Kontaktfehler mit dem internen Anschluß verhindert werden, aber der Riß in dem Bond-Fleck oder ein Kontakt mit anderen Kontaktstellen kann nach wie vor auftreten.
Ausgehend hiervon ist es ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiterchip-Kontakt stelle bereitzustellen, das in der Lage ist, einen Riß in einem Bond-Flecken, Kontakte zwischen aneinander angrenzenden Kontaktstellen und unvollständige Entfernung eines Photo­ resistmusters während des Bond-Vorganges von internen An­ schlüssen zu verhindern, indem die Gestalt der Kontaktstelle und einem Blickwinkelverhältnis wahlweise justiert wird.
Ein weiteres Ziel der Erfindung ist es, ein Verfahren zur Her­ stellung einer Halbleiterchip-Kontaktstelle bereitzustellen, mit dem es möglich ist, einen sehr feinen Rasterabstand zu er­ zielen.
Um das vorstehend genannte Ziel der vorliegenden Erfindung zu erreichen, wird ein Verfahren zur Herstellung einer Halblei­ terchip-Kontaktstelle einer vorbestimmten Gestalt bereit­ gestellt, bei dem ein Photoresistmuster einer vorbestimmten Art ausgebildet wird, um eine Grenzmetallschicht auf einem Bond-Flecken eines Halbleitersubstrates freizulegen, wobei eine Mustermaske verwendet wird und das Verfahren folgende Schritte aufweist:
Aufbringen erster und zweiter Positiv-Photoresistlösungen auf die gesamte Oberfläche des Halbleitersubstrates, um einen Kon­ taktstellenbildungsbereich auf dem Bond-Flecken des Halblei­ tersubstrates zu definieren;
wenigstens zweimaliges Belichten der ersten und zweiten Posi­ tiv-Photoresistschichten mit einer vorbestimmten Energie;
Ausbilden des Photoresistmusters durch Entwickeln der ersten und zweiten belichteten Photoresistschicht, um die Grenzme­ tallschicht freizulegen;
Ausbilden der Halbleiterchip-Kontaktstelle mit einer vorbe­ stimmten Gestalt auf dem Kontaktstellenbildungsbereich, der durch das Photoresistmuster definiert ist durch ein Elektro­ plattierungs- oder ein stromloses Plattierverfahren; und
Entfernen des Photoresistmusters nach dem Ausbilden der Halb­ leiterchip-Kontaktstelle.
Um ein weiteres Ziel der vorliegenden Erfindung zu erreichen, wird ein Verfahren mit folgenden Merkmalen bereitgestellt:
Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle einer vorbestimmten Gestalt durch Ausbilden eines Photoresistmusters eines vorbestimmten Typs, um eine Grenz­ metallschicht auf einem Bond-Flecken eines Halbleitersubstrats unter Verwendung einer Mustermaske zu belichten, mit den folgenden Schritten:
Aufbringen einer ersten Positiv-Photoresistlösung auf der gesamten Oberfläche des Halbleitersubstrates zum Definieren eines Kontaktstellenbildungsbereiches auf dem Bond-Flecken des Halbleitersubstrates durch ein Rotationsbeschichtungsverfahren und Bestrahlen einer ersten Mustermaske mit Licht, um mit einer vorbestimmten Energie zu belichten;
Aufbringen einer zweiten Negativ-Photoresistlösung auf dem oberen Abschnitt der belichteten ersten Positiv-Photoresist­ schicht durch ein Rotationsbeschichtungsverfahren und Belich­ ten der zweiten Photoresistschicht mit einer vorbestimmten Energie durch Bestrahlen einer zweiten Mustermaske mit einer zu der ersten Mustermaske entgegengesetzten Gestalt mit Licht;
Ausbilden eines Photoresistmusters durch Entwickeln der be­ lichteten ersten Positiv-Photoresistlösung, um die Grenzme­ tallschicht und die zweite Negativ-Photoresistschicht frei zu­ legen;
Ausbilden der Halbleiterchip-Kontaktstelle mit einer vorbe­ stimmten Gestalt auf dem Kontaktstellenbildungsbereich, der durch das Photoresistmuster definiert ist durch ein Elektro­ plattier- oder ein stromloses Plattierverfahren; und
Entfernen des Photoresistmusters nach der Ausbildung der Halbleiterchip-Kontaktstelle.
Um ein weiteres Ziel der vorliegenden Erfindung zu erreichen, wird ein Verfahren bereitgestellt, das folgende Merkmale aufweist:
Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle einer vorbestimmten Gestalt durch einen photolithogra­ phischen Vorgang durch Ausbilden eines Photoresistmusters eines vorbestimmten Typs, um eine Grenzmetallschicht auf einem Bond-Flecken eines Halbleitersubstrates unter Verwendung einer Mustermaske zu belichten, mit den folgenden Schritten:
Aufbringen erster und zweiter Positiv-Photoresistlösungen auf der gesamten Oberfläche des Halbleitersubstrats zum Definieren eines Kontaktstellenbildungsbereiches auf dem Bond-Flecken des Halbleitersubstrates durch ein Rotationsbeschichtungsver­ fahren;
Bestrahlen der ersten und zweiten Mustermasken, die die gleiche Gestalt haben, mit Licht, um die Photoresistschichten mit einer vorbestimmten Energie zu belichten;
Ausbilden eines Photoresistmusters, das an dem oberen Ab­ schnitt davon vorsteht, durch Entwickeln der belichteten ersten und zweiten Positiv-Photoresistschichten, um die Grenzmetallschicht freizulegen;
Ausbilden der Halbleiterchip-Kontaktstelle mit einer vorbe­ stimmten Gestalt auf dem Kontaktstellenbildungsbereich, die durch ein Photoresistmuster mittels eines Elektroplattier- oder stromloses Plattierverfahrens definiert wird; und
Entfernen des Photoresistmusters nach dem Ausbilden der Halbleiterchip-Kontaktstelle.
Die vorstehenden und andere Vorteile der vorliegenden Erfin­ dung werden aus der detaillierten Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Zeich­ nungen deutlicher, in denen:
Fig. 1 eine Draufsicht auf ein Beispiel eines TAB-Gehäuses zeigt, das einen herkömmlichen Bandträger verwendet;
Fig. 2A und 2B sind schematische Schnittansichten, die ein Verfahren zur Herstellung einer Halbleiterchip-Kon­ taktstelle gemäß einer herkömmlichen Technik zeigen;
Fig. 3A bis 3D sind Schnittansichten, die eine Ausführungsform eines Verfahrens zur Herstellung einer Halbleiterchip- Kontaktstelle gemäß der vorliegenden Erfindung im Detail zeigen;
Fig. 4A bis 4D sind Schnittansichten, die eine weitere Ausfüh­ rungsform des erfindungsgemäßen Verfahrens zur Her­ stellung der Halbleiterchip-Kontaktstelle im Detail zeigen;
Fig. 5 ist eine Schnittansicht, die schematisch eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung der Halbleiterchip-Kontaktstelle zeigt; und
Fig. 6 ist eine Schnittansicht, die die Halbleiterchip-Kon­ taktstelle zeigt, die gemäß dem in Fig. 5 gezeigten Verfahren hergestellt ist.
Der wesentliche Punkt des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleiterchip-Kontaktstelle, wie es in einer Ausführungsform in den Fig. 3A bis 3D veranschaulicht ist, besteht darin, ein Photoresistmuster durch einen zwei­ fachen photolithographischen Prozeß herzustellen.
Wie in Fig. 3A gezeigt, wird eine erste positive Photoresist­ schicht 32 durch ein Rotationsbeschichtungsverfahren auf die gesamte Oberfläche eines Bond-Fleckens eines Halbleitersub­ strates 31 aufgebracht, um einen Bereich mit einer Halb­ leiterchip-Kontaktstelle zu definieren, die daraufauszubilden ist, wodurch eine erste Photoresistschicht auf der gesamten Anordnung dem Licht ausgesetzt wird.
Der Bond-Flecken hat eine Struktur eines gestapelten Aufbaus mit einer Isolierschicht 33, einer Metalleitung 34 und einer Passivierungsschicht 35 auf dem Halbleitersubstrat 31 und weist des weiteren eine Grenzmetallschicht 36 auf, die auf der Metalleitung 34 ausgebildet ist, die durch die Passivierungs­ schicht 35 freiliegt.
Wie in Fig. 3B gezeigt, wird eine zweite Positiv-Photoresist­ lösung auf der ersten Photoresistschicht 32 in einer vorbe­ stimmten Dicke durch das Rotationsbeschichtungsverfahren aufgebracht um eine zweite Photoresistschicht 30 zu bilden, und dann werden die erste belichtete Photoresistschicht 32 und die zweite Photoresistschicht 37 auf der Grenzmetallschicht mit einer Energie mit einem vorbestimmten Maß unter Verwendung einer Mustermaske 38 belichtet.
Wie in Fig. 3C gezeigt ist, werden die ersten und zweiten Photoresistschichten 32 und 37 in einem Entwicklungsvorgang entwickelt, um als eine Photoresistschicht 39 gebildet zu werden, wodurch ermöglicht wird, daß die Grenzmetallschicht 36 belichtet wird.
Zu diesem Zeitpunkt ist die Gesamthöhe des Photoresistmusters 39 genauso hoch oder geringfügig höher als die Höhe einer Kontaktstelle, die herzustellen ist, z. B. 10 µm und mehr. Da die erste Photoresistschicht 32 zweimal belichtet wird, wird sie zusätzlich zu der Höhe schneller als die erste Photore­ sistschicht in dem Entwicklungsprozeß entfernt, die nur einmal belichtet worden ist, um die Bodenseite der Photoresistschicht 39 weiter zu öffnen als ihre Oberseite.
Wie in Fig. 3D gezeigt, wird das Halbleitersubstrat 31 mit der vorstehend beschriebenen Struktur einem Elektroplattier- oder einem stromlosen Plattierverfahren unterworfen um eine Kontakt­ stelle 40 auf der Grenzmetallschicht 36 durch ein Elektro­ plattierverfahren herzustellen, und die Photoresistschicht 39 wird entfernt. Daher ist zu bemerken, daß die Kontaktstelle 40 gemäß der ersten Ausführungsform topfförmig gestaltet ist, wobei sie eine erweiterte Unterseite aufweist.
Fig. 4A bis 4D sind Schnittansichten, die eine weitere Ausfüh­ rungsform des erfindungsgemäßen Verfahrens zur Herstellung der Halbleiterchip-Kontaktstelle veranschaulichen, in der die gleichen wie die in Fig. 3A bis 3D gezeigten Bereiche mit den gleichen Bezugszeichen versehen sind.
Wie in Fig. 4A gezeigt, ist eine erste Photoresistlösung auf der gesamten Oberfläche eines Bond-Fleckens eines Halblei­ tersubstrates 31 aufgebracht, um einen Bereich zu definieren, auf dem eine Halbleiterchip-Kontaktstelle auszubilden ist, durch ein Rotationsbeschichtungsverfahren, wodurch eine erste Photoresistschicht 41 auf einer Grenzmetallschicht 36 gebildet wird, und die erste Photoresistschicht 41 wird durch Licht­ bestrahlung mit einer vorbestimmten Energie von 100 bis 2000 mJ/cm2 mit Hilfe einer ersten Mustermaske 42 von einer vor­ bestimmten Gestalt belichtet.
Wie in Fig. 4B gezeigt, wird eine zweite Negativ-Photoresist­ lösung auf die erste Photoresistschicht mit Hilfe des Rota­ tionsbeschichtungsverfahrens aufgebracht, um eine zweite Photoresistschicht 43 mit einer vorbestimmten Dicke zu bilden,
und dann erfolgt eine zweite Belichtung mit einer vorbe­ stimmten Energie von z. B. 100 bis 2000 mJ/cm2 mit Hilfe einer zweiten Mustermaske 44, wobei deren Muster entgegengesetzt zu der ersten Mustermaske 42 ist. Zu diesem Zeitpunkt wird der erste belichtete Abschnitt der ersten Photoresistschicht 41 abgedeckt. Hierbei unterstützt die höhere Empfindlichkeit der zweiten Negativ-Photoresistschicht 43 die Wirkung.
Wie in Fig. 4C gezeigt, werden die ersten und zweiten Photore­ sistschichten 41, 43, die auf dem Bond-Fleck des Halbleiter­ substrates 31 ausgebildet sind, entwickelt und dann entfernt, um ein Photoresistmuster 45 zu bilden. Zu diesem Zeitpunkt ist die Höhe des Photoresistmusters 45 höher als 10 µm.
Wie in Fig. 4D gezeigt, bildet das vorstehend beschriebene Halbleitersubstrat 31 eine Kontaktstelle 46 auf der Grenz­ metallschicht 36 durch ein Elektroplattier- oder ein stromloses Plattierverfahren, und die Photoresistschicht 45 wird entfernt. Die Höhe der Kontaktstelle 46 ist die gleiche oder geringer als die des Photoresistmusters 45, und die Halbleiterchip-Kontaktstelle 46 gemäß der zweiten Ausführungs­ form ist als Pfosten ausgebildet.
Fig. 5 zeigt schematisch eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung der Halbleiter­ chip-Kontaktstelle, wobei übereinstimmende Teile weggelassen sind, um die dritte Ausführungsform schematisch zu zeigen, da der Herstellungsvorgang der gleiche ist wie bei dem vorstehend beschriebenen Verfahren.
Bei der Ausführungsform gemäß Fig. 5 sind abweichend von den vorstehend beschriebenen Verfahren die ersten und beiden Photoresistlösungen 47 und 48 positiv. Des weiteren ist die erste Mustermaske 49 mit einem Abschnitt zum Ausbilden der Kontaktstelle durch erste und zweite Belichtungsvorgänge um mehr als 10% des Blickwinkelverhältnisses einer zweiten Maske 50 in der Weise weit geöffnet, daß erste und zweite Belich­ tungsmasken hinsichtlich ihrer Form so festgelegt sind, daß sie eine Öffnung der ersten Photoresistschicht bilden, die im Blickwinkelverhältnis um 10%-90% kleiner ist als die der zweiten Photoresistschicht.
Die den Kontaktstellen entsprechenden Maskenbereiche werden ausgebildet um das Licht durchzulassen oder abzuschirmen, je nach dem, ob sie positiv oder negativ sind.
Fig. 6 ist eine Schnittansicht, die die Halbleiterchip-Kon­ taktstelle zeigt, die gemäß dem in Verbindung mit Fig. 5 beschriebenen Verfahren hergestellt ist.
In Fig. 6 ist eine Halbleiterchip-Kontaktstelle 51, die auf der Grenzmetallschicht 36 des Halbleitersubstrates 31 ausge­ bildet ist, als ein Pilz gestaltet. Die Kontaktstelle 51 ist höher als das Photoresistmuster gestaltet, indem mehrere photolithographische Vorgänge ausgeführt werden, in denen die Kontaktstelle 51, verglichen mit den herkömmlichen Kontakt­ stellen, höher ist, und der obere Abschnitt der Kontaktstelle 51 ist verbreitert, um einen Kontaktfehler während der Verbin­ dung mit dem internen Anschluß zu verhindern.
Der photolithographische Prozeß wird zweimal ausgeführt, aber kann auch öfters ausgeführt werden, um das Photoresistmuster zu bilden, und die Gestalt der Kontaktstelle kann wahlweise eingestellt werden, indem die Dicken der Photoresistlösungen und Mustermasken entsprechend angepaßt werden.
Gemäß der vorliegenden Erfindung, wie sie vorstehend beschrie­ ben ist, wird ein Photoresistmuster zum Definieren eines Be­ reiches zur Ausbildung einer Kontaktstelle durch mehrmalige photolithographische Vorgänge gebildet, wobei jeweilige Photoresistlösungen wahlweise verwendet werden, indem positive und negative Lösungen kombiniert werden, und es kann eine dafür geeignete Mustermaske verwendet werden.
Als Ergebnis hiervon hat der obere Abschnitt der Kontaktstelle einen kleineren oder den gleichen Durchmesser als ihr unterer Abschnitt, um zu verhindern, daß die Kontaktstellen einander berühren, auch wenn der obere Abschnitt der Kontaktstelle aufgrund des Drucks während des Bond-Vorganges des internen Anschlusses in dem TAB-Gehäuse gedehnt wird.
Des weiteren wird das Photoresistmuster zur Bildung der Kon­ taktstelle durch mehrfache photolithographische Vorgänge definiert, um die Bildung einer Kontaktstelle mit einem hohen Blickwinkelverhältnis zu ermöglichen, wodurch verhindert wird, daß der interne Anschluß die Oberfläche des Halbleiterchips berührt. Das Photoresistmuster wird auf einfache Weise nach der Ausbildung der Kontaktstelle entfernt, um den Gesamtprozeß zu vereinfachen.
Während die vorliegende Erfindung insbesondere unter Bezugnah­ me auf die besonderen Ausführungsformen gezeigt und beschrie­ ben worden ist, bei denen die Halbleiterchip-Kontaktstelle durch das Photoresistmuster durch mehrmalige photolithogra­ phische Vorgänge gebildet wird und die Gestalt der Kontakt­ stelle wahlweise durch entsprechendes Anpassen der Dicken der Photoresistlösungen und der Mustermasken angepaßt werden kann, ist für Fachleute ohne weiteres ersichtlich, daß unterschied­ liche Abwandlungen in der Gestalt und in Einzelheiten ausge­ führt werden können, ohne daß dadurch der Schutzbereich der Erfindung verlassen wird, wie er durch die beigefügten An­ sprüche definiert ist.

Claims (8)

1. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle mit einer vorbestimmten Gestalt auf einem Bond-Fleck eines Halbleitersubstrats zu belichten, mit folgenden Schritten:
Aufbringen erster und zweiter Photoresistlösungen auf der gesamten Oberfläche des Halbleitersubstrates zum Definieren eines Kontaktstellenbildungsbereiches auf dem Bond-Fleck des Halbleitersubstrats;
Belichten der ersten und zweiten durch die Resistlösungen gebildeten Schichten wenigstens zweimal mit einer vorbe­ stimmten Energie;
Ausbilden des Photoresistmusters durch Entwickeln der ersten und zweiten belichteten Photoresistschichten;
Ausbilden der Halbleiterchip-Kontaktschicht mit einer vorbestimmten Gestalt auf dem Kontaktstellenbildungsbereich, der durch das Photoresistmuster definiert ist; und
Entfernen des Photoresistmusters nach dem Ausbilden der Halbleiterchip-Kontaktstelle.
2. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle nach Anspruch 1, bei dem die Dicke des Photoresistmu­ sters mehr als 10 µm beträgt.
3. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle nach Anspruch 1, bei der der obere Durchmesser der Halbleiterchip-Kontaktstelle gleich groß oder kleiner ist als deren unterer Durchmesser.
4. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle nach Anspruch 1, wobei die erste Photoresistschicht einer Gesamtbelichtung ausgesetzt ist und die zweite Photo­ resistschicht unter Verwendung einer Mustermaske belichtet wird, die ein vorbestimmtes Muster aufweist an der Stelle, wo die Halbleiterchip-Kontaktstelle gebildet wird.
5. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle nach Anspruch 4, dadurch gekennzeichnet, daß die erste und die zweite Photoresistschicht aus Positiv-Photoresist­ lösungen gebildet wird.
6. Verfahren zur Herstellung einer Halbleiterchip-Kontakt - stelle einer vorbestimmten Gestalt auf einem Bond-Fleck eines Halbleitersubstrats mit folgenden Schritten:
Aufbringen einer ersten Positiv-Photoresistlösung auf der gesamten Oberfläche des Halbleitersubstrates, um eine erste Photoresistschicht zu bilden, um einen Kontaktstellenbildungs­ bereich auf dem Bond-Fleck des Halbleitersubstrates zu definieren und Bestrahlen einer ersten Mustermaske mit Licht, um mit einer vorbestimmten Energie zu belichten;
Aufbringen einer zweiten Negativ-Photoresistlösung auf dem oberen Abschnitt der belichteten ersten Positiv-Photoresistlö­ sung, um eine zweite Photoresistschicht zu bilden und Belich­ ten der zweiten Photoresistschicht mit einer vorbestimmten Energie durch Bestrahlen einer zweiten Mustermaske mit einer zu der ersten Mustermaske entgegengesetzten Gestalt mit Licht;
Ausbilden eines Photoresistmusters durch Entwickeln der belichteten ersten Positiv-Photoresistlösung, um die Grenzme­ tallschicht, und die zweite Negativ-Photoresistschicht freizu­ legen;
Ausbilden der Halbleiterchip-Kontaktstelle mit einer vorbestimmten Gestalt auf dem Kontaktstellenbildungsbereich, der durch das Photoresistmuster definiert ist; und
Entfernen des Photoresistmusters nach der Ausbildung der Halbleiterchip-Kontaktstelle.
7. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle einer vorbestimmten Gestalt auf einem Bond-Fleck eines Halbleitersubstrates, mit folgenden Schritten:
Aufbringen erster und zweiter Positiv-Photoresistlösungen auf der gesamten Oberfläche des Halbleitersubstrats zum Defi­ nieren eines Kontaktstellenbildungsbereiches auf dem Bond- Flecken des Halbleitersubstrates;
Bestrahlen der ersten und zweiten Mustermasken mit Licht, um die Photoresistschichten mit einer vorbestimmten Energie zu belichten;
Ausbilden eines Photoresistmusters, das an dem oberen Abschnitt davon vorsteht, durch Entwickeln der belichteten ersten und zweiten Positiv-Photoresistschichten;
Ausbilden der Halbleiterchip-Kontaktstelle mit einer vorbestimmten Gestalt auf dem Kontaktstellenbildungsbereich, die durch das Photoresistmuster definiert wird; und
Entfernen des Photoresistmusters nach dem Ausbilden der Halbleiterchip-Kontaktstelle.
8. Verfahren zur Herstellung einer Halbleiterchip-Kontakt­ stelle nach Anspruch 7, bei dem der erste Belichtungsschritt zum Bilden der ersten Photoresistschicht mit Hilfe der ersten Mustermaske ausgeführt wird, die eine vorbestimmte Gestalt hat, um auf der oberen Oberfläche der Grenzmetallschicht belichtet zu werden zur Bildung der Halbleiterschicht-Kontakt­ stelle; und bei der der zweite Belichtungsschritt zur Ausbildung der zweiten Photoresistschicht mit Hilfe der zweiten Mustermaske zur Belichtung einer Fläche ausgeführt wird, die kleiner oder größer ist als die erste Mustermaske.
DE4403916A 1993-02-08 1994-02-08 Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle Expired - Lifetime DE4403916C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930001663A KR960016007B1 (ko) 1993-02-08 1993-02-08 반도체 칩 범프의 제조방법

Publications (2)

Publication Number Publication Date
DE4403916A1 true DE4403916A1 (de) 1994-09-01
DE4403916C2 DE4403916C2 (de) 2002-05-29

Family

ID=19350516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4403916A Expired - Lifetime DE4403916C2 (de) 1993-02-08 1994-02-08 Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle

Country Status (5)

Country Link
US (1) US5496770A (de)
JP (1) JP2803987B2 (de)
KR (1) KR960016007B1 (de)
CN (1) CN1061470C (de)
DE (1) DE4403916C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017746A1 (de) * 2000-04-10 2001-10-18 Infineon Technologies Ag Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
US6555849B1 (en) 1998-05-12 2003-04-29 Infineon Technologies Ag Deactivatable thyristor

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0504614B1 (de) * 1991-02-22 2003-10-15 Canon Kabushiki Kaisha Elektrischer Verbindungskörper und Herstellungsverfahren dafür
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
JP3258740B2 (ja) * 1993-01-29 2002-02-18 三菱電機株式会社 突起電極を有する半導体装置の製造方法
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
US5620131A (en) * 1995-06-15 1997-04-15 Lucent Technologies Inc. Method of solder bonding
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
US6025649A (en) 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6249044B1 (en) * 1999-06-17 2001-06-19 National Semiconductor Corp. Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6649507B1 (en) * 2001-06-18 2003-11-18 Taiwan Semiconductor Manufacturing Company Dual layer photoresist method for fabricating a mushroom bumping plating structure
US6602775B1 (en) * 2001-08-16 2003-08-05 Taiwan Semiconductor Manufacturing Company Method to improve reliability for flip-chip device for limiting pad design
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
TWI243439B (en) * 2001-12-31 2005-11-11 Advanced Semiconductor Eng Bumping process
KR100450242B1 (ko) * 2002-04-09 2004-09-24 아남반도체 주식회사 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법
KR100541396B1 (ko) 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
US7892903B2 (en) * 2004-02-23 2011-02-22 Asml Netherlands B.V. Device manufacturing method and substrate comprising multiple resist layers
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
CN102022511B (zh) * 2009-09-09 2014-07-30 吴志强 一种复合型双泵轮液力变矩器
US8598030B2 (en) * 2010-08-12 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making conductive post with footing profile
US10453811B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect and fabrication method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821785A (en) * 1972-03-27 1974-06-28 Signetics Corp Semiconductor structure with bumps
NL165316C (nl) * 1973-10-01 1981-03-16 Mca Disco Vision Werkwijze voor de vervaardiging van een schrijfvormige video-afdrukmatrijs uitgaande van een moederschijf.
US4293637A (en) * 1977-05-31 1981-10-06 Matsushita Electric Industrial Co., Ltd. Method of making metal electrode of semiconductor device
US4205099A (en) * 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
US5310699A (en) * 1984-08-28 1994-05-10 Sharp Kabushiki Kaisha Method of manufacturing a bump electrode
JPH0760817B2 (ja) * 1986-10-30 1995-06-28 富士通株式会社 半導体装置におけるバンプ形成方法
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH01293635A (ja) * 1988-05-23 1989-11-27 Seiko Instr Inc バンプめっき用レジストパターンの形成方法
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
KR940010510B1 (ko) * 1988-11-21 1994-10-24 세이꼬 엡슨 가부시끼가이샤 반도체 장치 제조 방법
JPH02246218A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
GB8910961D0 (en) * 1989-05-12 1989-06-28 Am Int Method of forming a pattern on a surface
JPH03119550A (ja) * 1989-10-02 1991-05-21 Toshiba Corp 磁気記録再生装置
JPH0432235A (ja) * 1990-05-28 1992-02-04 Fujitsu Ltd バンプ電極の形成方法
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 1-293635 A. In: Pat.Abstr. of JP, E-889 *
JP 2-304929 A. In: Pat.Abstr. of JP, E-1040 *
JP 61-58258 A. In: Pat.Abstr. of JP, E-424 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555849B1 (en) 1998-05-12 2003-04-29 Infineon Technologies Ag Deactivatable thyristor
DE10017746A1 (de) * 2000-04-10 2001-10-18 Infineon Technologies Ag Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
US6946725B2 (en) 2000-04-10 2005-09-20 Infineon Technologies Ag Electronic device having microscopically small contact areas and methods for producing the electronic device
DE10017746B4 (de) * 2000-04-10 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen

Also Published As

Publication number Publication date
DE4403916C2 (de) 2002-05-29
CN1061470C (zh) 2001-01-31
KR960016007B1 (ko) 1996-11-25
KR940020508A (ko) 1994-09-16
CN1094850A (zh) 1994-11-09
US5496770A (en) 1996-03-05
JPH06252151A (ja) 1994-09-09
JP2803987B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
DE4403916C2 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE69105625T2 (de) Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
DE69106225T2 (de) Integrierte Schaltungseinheit mit flexiblem Substrat.
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE4113954A1 (de) Matrix-verbindungsglied
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4424962A1 (de) Verfahren zur Herstellung eines Chip-Anschlusses
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE69006252T2 (de) Elektrischer Steckerstift und Verfahren zu seiner Herstellung.
DE69620273T2 (de) Verfahren zur Herstellung von Abstandshaltern auf einer elektrischen Leiterplatte
DE112021003770T5 (de) Verfahren zur Herstellung eines Verpackungssubstrats
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right