DE19621545C1 - Verfahren zum Herstellen einer Leiterplatte - Google Patents
Verfahren zum Herstellen einer LeiterplatteInfo
- Publication number
- DE19621545C1 DE19621545C1 DE1996121545 DE19621545A DE19621545C1 DE 19621545 C1 DE19621545 C1 DE 19621545C1 DE 1996121545 DE1996121545 DE 1996121545 DE 19621545 A DE19621545 A DE 19621545A DE 19621545 C1 DE19621545 C1 DE 19621545C1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- carrier layer
- circuit board
- conductor structure
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft
ein Verfahren zur Herstel
lung einer Leiterplatte.
Bei bekannten Verfahren zum Herstellen von Leiterplatten für
elektrische Schaltungen, auch endlos hergestellten Leiter
platten, wird eine Trägerschicht z. B. gestanzt, gefräst, ge
bohrt oder per Laser bearbeitet, um Durchbrüche bzw. Fenster
für das Einsetzen elektrischer Bauteile sowie Perforierungen
bzw. Transportlöcher auszubilden, wobei mechanische Defor
mierungen der Trägerschicht auftreten können. Auf die Trä
gerschicht wird eine Leiterschicht, z. B. eine Kupferfolie,
laminiert, wobei beide als Abschnitt oder als Endlosmaterial
vorliegen und weiterverarbeitet werden. Neben den üblichen
Vor- und Zwischenbehandlungsschritten wird dann eine struk
turierbare lichtempfindliche Schicht, wie Fotolack bzw. Fo
toresist oder ein Trockenfilm, auf die Kupferschicht aufge
bracht. Diese lichtempfindliche Schicht wird in einem nach
folgenden Schritt mit einer Leiterstruktur durch Verwendung
einer Maske belichtet und entwickelt. Durch das Belichten
und Entwickeln wird gezielt die lichtempfindliche Schicht an
Stellen auf der Kupferschicht bestimmt, an denen später die
Kupferschicht weggeätzt werden oder verbleiben soll, um in
Bereichen vorbestimmte Leiterplatten und Anschlüsse aus zu
bilden. Danach wird in einem sogenannten Strippvorgang die
licht empfindliche Schicht entfernt und die Oberfläche der
verbliebenen Leiterschicht gegebenenfalls veredelt. Im Be
reich der Durchbrüche bzw. Fenster in der Trägerschicht soll
die so behandelte Kupferschicht insbesondere Leiter und An
schlüsse in einer definierten Ausrichtung bzw. an definier
ten Positionen aufweisen, damit die elektrischen Bauteile an
den vorgesehenen Stellen in die Durchbrüche bzw. Fenster
eingesetzt und an die veredelten Kupferleiter angeschlossen
werden können.
Aus der DE 32 00 703 C2, der DE 36 30 995 A1 und der DE
41 29 439 A1 sind bereits dünne Folien aus lichtempfindlichem
fotostrukturierbarem Material bekannt, die als flexible
Schutz- und Isolierschichten z. B. bei photolithographischen
Prozessen (Coverlay) oder beim Löten Verwendung finden.
Diese bekannten Verfahren zum Herstellen von Leiterplatten
weisen den Nachteil auf, daß die Trägerschicht für die Lei
terstruktur mechanisch (z. B. durch Bohren, Fräsen, Stanzen)
oder durch Laser bearbeitet werden muß, um die entsprechen
den Durchbrüche bzw. Fenster zu erzeugen. Eine derartige Be
arbeitung ist aufwendig, und es können Materialausbrüche
bzw. Deformierungen in der Trägerschicht, wie Aufwerfungen
am Rand der Öffnungen, auftreten. Die Genauigkeit der Anord
nung wird durch den Bearbeitungsprozeß begrenzt.
Die nachveröffentlichte DE 195 05 555 A1 beschreibt ein
Basismaterial für die Herstellung von Leiterplatten,
bestehend aus einem Kunststoffträger und einer mindestens
auf einer Seite des Kunststoffträgers aufgebrachten
Metallschicht. Der Kunststoffträger besteht aus einem
lichtempfindlichen Kunststoffmaterial. Bei einem
bevorzugten Verfahren zur Herstellung von Leiterplatten
werden die folgenden Verfahrensschritte beschrieben: Es
wird die Metallschicht mit einer licht- bzw.
photoempfindlichen Schicht beschichtet. Dann wird die
photoempfindliche Schicht mit Hilfe einer Lochmaske
belichtet, wobei die Löcher der Lochmaske einen
Durchmesser aufweisen, der kleiner/gleich 150 µm ist, das
belichtete Lochbild wird mit Hilfe eines Entwicklungs
mediums entwickelt und die freigelegten Metall
schichtbereiche werden chemisch bis auf den
Kunststoffträger weggeätzt. Daraufhin wird das freigelegte
Lochbild des Kunststoffträgers belichtet und mit Hilfe
eines Entwicklungsmediums derart entwickelt, daß eine
Durchgangsöffnung oder ein Sackloch entsteht.
Die DE 43 01 737 A1 beschreibt ein Verfahren zur
Herstellung von flexiblen Schaltungen. Das Verfahren
umfaßt folgende Stufen: Laminieren des Resists auf einen
polymeren Film, musterfähige Belichtung des Resists,
Entwicklung des Resists mit einer verdünnten wäßrigen
Lösung bis zum Erhalt des gewünschten Bilds, Ätzen von
nicht mit dem vernetzten Resist bedeckten Bereichen des
polymeren Films mit einer konzentrierten Base bei einer
Temperatur von 50 bis 120°C und anschließendes Entfernen
des Resists vom polymeren Film.
Die DE 41 30 637 A1 beschreibt ein Verfahren zur
Herstellung eines Verbindungselements für eine Verwendung
in Leistungshalbleitermodulen. Die Verbindungselemente
bestehen aus metallkaschierten Folien und es sind
Öffnungen in der Kunststoffolie vorgesehen. Die Öffnungen
werden durch Photo-Ablation unter Verwendung einer UV-Lampe
hergestellt und die so freigelegten Metallflächen
mit Lot oder einem Leitkleber beschichtet.
Der Erfindung liegt die Aufgabe zugrunde,
ein kostengünstiges Verfahren zur Herstellung von
Leiterplatten zur Verfügung zu stellen, wobei sehr flexible als auch starre,
dünne Leiterplatten erzeugt werden können, eine hohe Genau
igkeit bei der Zuordnung der Durchbrüche durch die Träger
schicht zu der Leiterstruktur erreicht wird, Material ge
spart wird und die Zeit für den Herstellungsprozeß verkürzt
wird.
Die Aufgabe wird mit den Merkmalen der Patentansprüche ge
löst.
Bei der Lösung geht die Erfindung von dem Grundgedanken aus,
als Trägerschicht für die Leiterstruktur ein lichtempfindli
ches Material zu verwenden, das in einem Belichtungs- und
Entwicklungsprozeß strukturierbar ist. Dabei werden die Öff
nungen bzw. Durchbrüche von der Rückseite der Trägerschicht
zur Leiterstruktur, um z. B. elektrische Bauteile aufzuneh
men, und/oder Perforierungen zum Transport des Trägermateri
als durch Belichten und Entwickeln der Trägerschicht selbst
ausgebildet. Die Trägerschicht ist elektrisch nicht-leitend,
dielektrisch oder von einer Leiterstruktur elektrisch iso
liert.
Vorteilhafterweise wird durch die Entwicklung der Träger
schicht eine Beschichtung mit lichtempfindlichem Material
oder mechanische Bearbeitung eingespart, und es können hö
here Genauigkeiten bei der Zuordnung der Öffnungen der Trä
gerschicht zur Leiterstruktur als bei einer mechanischen Be
arbeitung der Trägerschicht erzielt werden. Außerdem ermög
licht die Anwendung des photolithographischen Prozesses die
Verwendung sehr dünner Trägerschichten, die einer Miniaturi
sierung der Schaltungen bei kleinen Geräten, z. B. Armbanduh
ren, Herzschrittmachern, Hörgeräten und Inkjets, entgegen
kommen.
Im folgenden wird die Erfindung anhand der Zeichnung näher
erläutert. Es zeigt:
Fig. 1 einen Prozeßablauf einer Ausführungsform des erfin
dungsgemäßen Verfahrens.
Gemäß Fig. 1a wird eine erfindungsgemäße Trägerschicht 1 zur
Verfügung gestellt.
Auf die Trägerschicht 1 wird eine Schicht aus elektrisch
leitfähigem Material 2, bevorzugt eine Kupferschicht 2, auf
gebracht (Fig. 1b).
Auf die Kupferschicht 2 wird eine lichtempfindliche Schicht
3, wie ein Trockenfilm oder eine Fotolackschicht, aufge
bracht (Fig. 1c). Dieses bildet zusammen mit der Träger
schicht 1 einen Leiterplattenrohling.
Oberhalb der lichtempfindlichen Schicht 3 wird eine Foto
maske 4a für die Leiterstruktur angeordnet, und die licht
empfindliche Schicht 3 wird belichtet (Fig. 1d).
Danach erfolgt ein Entwicklungsprozeß der lichtempfindlichen
Schicht 3, wobei nur oberhalb der für die Leiterstruktur be
stimmten Stellen der lichtempfindlichen Schicht 3a stehen
bleibt (Fig. 1e). Diese Stellen sind bevorzugt die durch die
Fotomaske belichteten Abschnitte.
Dann wird die Kupferschicht 2 bis auf die Trägerschicht 1
unter Verwendung der restlichen lichtempfindlichen Schicht
3a als Maske geätzt und die Leiterstruktur 2a ausgebildet
(Fig. 1f).
Im weiteren wird auf der Rückseite der Trägerschicht 1 eine
Fotomaske 4b für gewünschte Öffnungen 5 in der Trägerschicht
1 unterhalb der Leiterstruktur 2a angeordnet, und die Trä
gerschicht 12 wird durch die Maske 4b belichtet (Fig. 1g).
Bevorzugt wird dieser Schritt gleichzeitig mit dem Belichten
zum Ausbilden der Leiterstruktur durchgeführt. Dabei sind
die Masken 4a, b beidseitig vom Leiterplattenrohling ausge
richtet angeordnet. Der Leiterplattenrohling wird dann zwi
schen die Masken 4a, b gebracht, die sich dann darauf sen
ken. Es folgt darauf der Belichtungsschritt. Im bevorzugten
Fall von Endlosmaterial wird dieses schrittweise durch die
so gebildete Belichtungsstation transportiert. Wenn erfor
derlich, wird der Leiterplattenrohling von beiden Seiten mit
unterschiedlicher Belichtungsintensität und/oder unter
schiedlicher Belichtungsdauer belichtet. Die lichtundurch
lässige Schicht des elektrisch leitfähigen Materials 2 ver
meidet eine gegenseitige Beeinflussung.
Danach wird die Trägerschicht 1 entwickelt, so daß die Öff
nungen 5 zur Rückseite der Leiterstruktur 2a ausgebildet
werden, und die Leiterstruktur 2a an diesen Stellen frei
liegt (Fig. 1h). Optional erfolgt ein geeignetes Polymeri
sieren der Trägerschicht 1, z. B. mit Infrarot- und/oder UV-Licht.
Dann wird die restliche lichtempfindliche Schicht 3a auf der
Leiterstruktur 2a entfernt (Fig. 1i). Dies kann ebenfalls
sofort nach dem Ätzen gemäß Fig. 1f geschehen.
Abschließend wird die freiliegende Oberfläche des Kupfers
der Leiterstruktur 2a vorzugsweise durch einen Metallüberzug 6
veredelt (Fig. 1j). Die Veredelung der freien Kupferoberflä
che der Leiterstruktur 2a kann durch eine galvanische Be
handlung mit Ni/AU oder Sn/Pb oder durch eine chemische Be
handlung mit Ni/Au, Au oder Sn oder anderen geeigneten Ver
fahren und Mitteln erfolgen.
Vorzugsweise werden die Öffnungen 5 an die Form von elektri
schen Bauelementen angepaßt, die darin eingesetzt werden und
mit der Leiterstruktur 2a, wie z. B. Anschlüssen, in elektri
schem Kontakt stehen.
Weiter bevorzugt besteht die lichtempfindliche fotostruk
turierbare Trägerschicht 1 aus einem Material auf der Basis
von Acryl, Urethan und Imid, welches bislang nur als soge
nanntes Coverlay Verwendung fand und z. B. unter den einge
tragenen Marken Pyralux® PC 1000, Vacrel® oder Conformask®
vertrieben wird. Vorzugsweise weist es eine Dicke im Bereich
von 10 µm bis 100 µm auf.
Claims (9)
1. Verfahren zum Herstellen einer Leiterplatte
mit den Schritten:
- (a) Aufbringen einer ersten Schicht (2) aus elektrisch leitfähigem Material auf einer ersten Seite einer lichtempfindlichen Trägerschicht (1),
- (b) Ausbilden einer Leiterstruktur (2a) nach dem an sich bekannten Foto-/Ätzverfahren,
- (c) Belichten der Trägerschicht (1) auf einer der ersten Seite gegenüberliegenden zweiten Seite über eine Maske (4b)
- (d) Entwickeln der Trägerschicht (1), wobei mindestens eine Öffnung (5) erzeugt wird, und
- (e) Entfernen der restlichen in Schritt b) aufgebrachten fotoempfindlichen Schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
nach Schritt d) die Trägerschicht (1) gehärtet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß der Schritt (e) gleich nach dem
Schritt (b) durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1, 2 oder 3, dadurch
gekennzeichnet, daß für die erste Schicht (2) Kupfer
verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet, daß anschließend an Schritt (e) die freie
Oberfläche der Leiterstruktur (2a) mittels einer galva
nischen Behandlung mit Ni/Au oder Sn oder Pb oder ande
ren geeigneten Mitteln bedeckt wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet, daß anschließend an Schritt (e) die freie
Oberfläche der Leiterstruktur (2a) mittels einer chemi
schen Behandlung mit Ni/Au, Au oder Sn oder anderen ge
eigneten Mitteln bedeckt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch ge
kennzeichnet, daß für die fotoempfindliche Trägerschicht
(1) Pyralux® PC 1000, Vacrel® und/oder Conformask® als
Trägerschicht verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch ge
kennzeichnet, daß die Öffnung/en (5) an die Form elek
trischer Bauelemente angepaßt wird/werden und/oder als
Hilfsmittel zum Transport der Leiterplatte ausgebildet
wird/werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß im Schritt b) das an sich bekannte
Belichten einer lichtempfindlichen Schicht (3) gleich
zeitig mit Schritt c) durchgeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996121545 DE19621545C1 (de) | 1996-05-29 | 1996-05-29 | Verfahren zum Herstellen einer Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996121545 DE19621545C1 (de) | 1996-05-29 | 1996-05-29 | Verfahren zum Herstellen einer Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19621545C1 true DE19621545C1 (de) | 1998-02-05 |
Family
ID=7795592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1996121545 Expired - Fee Related DE19621545C1 (de) | 1996-05-29 | 1996-05-29 | Verfahren zum Herstellen einer Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19621545C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004038471A1 (en) * | 2002-10-28 | 2004-05-06 | Terahertz Photonics Ltd | An optical board with electrical and optical wiring layers and a method of its production |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3630995A1 (de) * | 1986-09-11 | 1988-03-17 | Siemens Ag | Verfahren zur herstellung waermebestaendiger strukturierter schichten |
DE4130637A1 (de) * | 1990-10-11 | 1992-04-16 | Abb Patent Gmbh | Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen |
DE4129439A1 (de) * | 1991-09-04 | 1993-03-11 | Siemens Ag | Verfahren zur herstellung strukturierter schichten |
DE4301737A1 (de) * | 1992-01-23 | 1993-07-29 | Minnesota Mining & Mfg | |
DE3200703C2 (de) * | 1981-01-16 | 1995-01-05 | Grace W R & Co | Urethanpolymeres, Verfahren zu seiner Herstellung und seine Verwendung |
DE19505555A1 (de) * | 1995-02-18 | 1996-08-22 | Korsten & Goossens Gue | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials |
-
1996
- 1996-05-29 DE DE1996121545 patent/DE19621545C1/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3200703C2 (de) * | 1981-01-16 | 1995-01-05 | Grace W R & Co | Urethanpolymeres, Verfahren zu seiner Herstellung und seine Verwendung |
DE3630995A1 (de) * | 1986-09-11 | 1988-03-17 | Siemens Ag | Verfahren zur herstellung waermebestaendiger strukturierter schichten |
DE4130637A1 (de) * | 1990-10-11 | 1992-04-16 | Abb Patent Gmbh | Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen |
DE4129439A1 (de) * | 1991-09-04 | 1993-03-11 | Siemens Ag | Verfahren zur herstellung strukturierter schichten |
DE4301737A1 (de) * | 1992-01-23 | 1993-07-29 | Minnesota Mining & Mfg | |
DE19505555A1 (de) * | 1995-02-18 | 1996-08-22 | Korsten & Goossens Gue | Basismaterial für die Herstellung von Leiterplatten und Verfahren zur Herstellung von Leiterplatten unter Verwendung des Basismaterials |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004038471A1 (en) * | 2002-10-28 | 2004-05-06 | Terahertz Photonics Ltd | An optical board with electrical and optical wiring layers and a method of its production |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4417245A1 (de) | Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten | |
AT389793B (de) | Leiterplatte fuer gedruckte schaltungen und verfahren zur herstellung solcher leiterplatten | |
WO1995002312A1 (de) | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung | |
DE2926336A1 (de) | Schaltungstraegerplatte und verfahren zu ihrer herstellung | |
DE2514176A1 (de) | Gekruemmte starre schaltungsplatte und verfahren zum herstellen derselben | |
EP0620702A2 (de) | Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung | |
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE2415487B2 (de) | Verfahren zur herstellung von leiterplatten nach dem photoaetzverfahren | |
AT514564B1 (de) | Verfahren zum Ankontaktieren und Umverdrahten | |
EP0639043A1 (de) | Verfahren zur Herstellung von durchkontaktierten Leiterplatten mit sehr kleinen Lötaugen | |
US5595858A (en) | Manufacturing method for double-sided wiring board | |
DE19621545C1 (de) | Verfahren zum Herstellen einer Leiterplatte | |
DE19929179A1 (de) | Flexible Leiterplatte mit beidseitigem Zugriff | |
DE1123723B (de) | Verfahren zum Herstellen gedruckter Schaltungen | |
DE69922271T2 (de) | Leiterplattenherstellungsmethode | |
DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
DE3914727A1 (de) | Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung | |
EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
DE4326424A1 (de) | Verfahren zum Herstellen von TAB-Filmträgern | |
EP3275295B1 (de) | Verfahren zur herstellung einer schaltung einer hörhilfe | |
DE19508835C1 (de) | Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern | |
DE3324117A1 (de) | Verfahren und herstellung gedruckter schaltungen und photolack zur durchfuehrung dieses verfahrens | |
DE4017863C1 (de) | ||
JPH03251395A (ja) | 孔明け用金型の製造方法 | |
DE2445803B2 (de) | Verfahren zum Herstellen von Leiterplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |