DE19508835C1 - Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern - Google Patents
Verfahren zur Herstellung von Leiterplatten mit leitfähigen SacklöchernInfo
- Publication number
- DE19508835C1 DE19508835C1 DE19508835A DE19508835A DE19508835C1 DE 19508835 C1 DE19508835 C1 DE 19508835C1 DE 19508835 A DE19508835 A DE 19508835A DE 19508835 A DE19508835 A DE 19508835A DE 19508835 C1 DE19508835 C1 DE 19508835C1
- Authority
- DE
- Germany
- Prior art keywords
- copper foil
- base material
- adhesive
- holes
- blind holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterplatten mit
leitfähigen Sacklöchern, wo bei die Leiterplatten aus einem Dielektrikum
bestehen, welches beidseitig mit leitfähigem Material, insbesondere Kupfer,
versehen ist.
Elektrische Verbindungen zwischen den Schaltungslagen einer zweiseitigen Lei
terplatte oder einer Mehrlagen-Leiterplatte, die sogenannten Durchkontaktierungen, werden in der Regel durch metallisierte Bohrungen hergestellt. Der An
melderin ist ein Verfahren insbesondere zur Herstellung von dünnen, flexiblen
Basismaterialien oder -laminaten mit Sacklöchern bekannt, wobei zunächst so
wohl die Leiterplatte als auch die darauf vorhandenen Sacklöcher vollständig
ausgebildet werden. Beim Drucken der Leitpaste für die Bauelemente wird
gleichzeitig Lötpaste in die Sacklöcher gedrückt. Beim Aufschmelzen der Leit
paste kommt es zu einer Lötverbindung der Anschlußfläche am Boden eines je
den Sackloches mit der jeweiligen Anschlußfläche um den Bohrlochrand.
DE 41 30 637 A1 beschreibt ein Verfahren zur Herstellung eines für elektrische
Verbindungen in einem Leistungs-Halbleitermodul geeigneten Verbindungs
elements, das aus einer flexiblen, elektrisch isolierenden Folie
besteht, welche auf der Oberseite mit einer Metallschicht versehen ist, die zu
Leiterbahnen strukturiert sein kann. Die Folie weist an mindestens einer Stelle
unter der Metallschicht eine Öffnung auf, welche durch Photo-Ablation
hergestellt wird. Die Metallschicht wird dann auf ihrer Unterseite in den durch
die Öffnungen in der Folie freigelegten Bereichen durch Aufbringen von Lot, z. B.
im Siebdruckverfahren oder durch Wellenlöten, vorbelotet. Alternativ hierzu wird
ein elektrisch leitfähiger Kleber auf die freigelegte Metallschicht im Siebdruck
verfahren aufgetragen.
US 3 352 730 beschreibt ein Verfahren zur Herstellung einer vielschichtigen
Leiterplatte, bei welchem ein vorgelochter Isolierträger mit einer Metallfolie
verbunden wird und dann elektrisch leitfähiges Material auf diesen Isolierträger
vollflächig aufgetragen wird, wobei dessen Lochungen vollständig gefüllt
werden, so daß die Metallfolie elektrischen Kontakt mit dem aufgebrachten
elektrisch leitfähigen Material hat. Es folgt das Ätzen der Leiterbahnen auf der
elektrisch leitfähigen Beschichtungsfläche. Das Verfahren bietet den Vorteil, in
einem Arbeitsschritt eine elektrische Verbindung von einer Leiterbahnebene zur
anderen herzustellen. Ferner ist es damit entbehrlich geworden, die Bohrungen
durch die Leiterplatte nachträglich herstellen zu müssen und dabei eine
Bohrtiefen-Kontrolle vorzusehen.
WO 83/03944 A1 offenbart ein Verfahren zur Herstellung von Durch
kontaktierungen, bei welchem Bohrungen im Isolatormaterial der Leiterplatte mit
elektrisch leitfähigem Material gefüllt werden, welches sich bis zu der
aufgebrachten Kupferfolie erstreckt und mit deren Unterseite im Bereich der
Bohrungen verbunden ist. Diese Bohrungen werden in dem Isolatormaterial
hergestellt durch chemisches Ätzen oder durch Laser-Abtrag. Ein Metallresist,
z. B. Gold oder Nickel, wird dann auf die von den Bohrungen abgewandte Fläche
der Kupferfolie aufgetragen. Anschließend wird ein ähnliches Resistmaterial
durch die Bohrungen hindurch auf die durch diese freigelegten Kupferflächen
aufgebracht. Es folgt das vollständige Füllen der Bohrungen mit elektrisch
leitfähigem Material, z. B. Kupfer. Über die Bohrungen aus der Isolatorfläche
herausragendes Material kann abgetragen werden. Auf die Füllungen der
Bohrungen wird weiteres Metallresistmaterial aufgetragen. Danach wird die der
Kupferfolie abgewandte Fläche des Isolatormaterials mit einer Metallfolie
beschichtet, welche ebenfalls aus Kupfer bestehen kann. Das auf der
erstgenannten Kupferfolie aufgetragene Metallresist wird anschließend entfernt
und beide Kupferfolien-Flächen mit einem Photoresist-Muster entsprechend der
gewünschten Leiterbahnen versehen. Ein Ätzmaterial, welches das
Metallresistmaterial nicht, das Kupfer jedoch vollständig abzulösen in der Lage
ist, ätzt die entsprechenden Leiterbahnen aus. Das Metallresist schützt die
plattierten Löcher während des Ätzens.
Die Herstellung der Sacklöcher ist aufwendig, da ein Ausstanzen oder Bohren
von Leiterplatten-Stapeln dabei nicht möglich ist. Jede Leiterplatte muß entwe
der einzeln gebohrt werden, wobei auf eine kontrollierte Bohrtiefe geachtet wer
den muß, oder die Sacklöcher müssen mit Hilfe von Laser-Abtrag oder Plasma
ätzung hergestellt werden. Letztere Verfahren sind sehr teuer durchzuführen
und bergen die Gefahr in sich, daß die Anschlußfläche am Boden des Sacklo
ches entweder nicht vollständig von Dielektrikum freigelegt oder beschädigt und
durchstoßen wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren
anzugeben, welches weniger kompliziert und in weniger Arbeitsschritten als im
Stand der Technik durchgeführt werden kann. Eine Bohrtiefen-Kontrolle soll
auch bei dünnen Basismaterialien entbehrlich und dennoch exakt gleiche
Bohrtiefen aller Sacklöcher herstellbar sein. Ferner soll es möglich sein, mehrere
Leiterplatten mit gleicher Konfiguration der Sacklöcher aus Mehrfachstapeln von
einseitig mit je einer Kupferfolie beschichteten Basismaterialien gleichzeitig
herzustellen.
Die Lösung der Aufgabe besteht in einem Verfahren gemäß dem ersten Patent
anspruch, vorteilhafte Ausgestaltungen tragen die Kennzeichen der jeweiligen
Unteransprüche.
Das Verfahren geht von einem Basismaterial aus, welches aus einem einseitig
mit einer ersten Kupferfolie beschichteten Dielektrikum besteht. Die andere, freie
Seite des Dielektrikums hat klebende Eigenschaften, wobei diese durch einen
auf dieser Fläche vorhandenen Kleber verursacht werden, welcher durch Ener
gieeinwirkung aushärtbar ist. Der Kleber auf dem Dielektrikum darf keine merkli
che Fließfähigkeit besitzen.
Dieses Basismaterial wird, einschließlich der ersten Kupferfolie, an den für die
Sacklöcher vorbestimmten Stellen durchgelocht. Das kann z. B. durch Stanzen,
Bohren oder Laserablation erfolgen.
Eine zweite Kupferfolie wird nunmehr auf die klebefähige Fläche des Basismate
rials aufgebracht und der Kleber anschließend durch Einwirken der hierzu erfor
derlichen Energie ausgehärtet. Diese Energie wird in Form von Wärme- oder an
derer energiereicher Strahlungen zugeführt.
Die nicht als Leiterbahnen vorgesehenen Kupferflächen auf beiden Seiten des
Basismaterials werden weggeätzt und dann eine Lötstoppmaske auf die erste
Kupferfolie aufgedruckt. Dabei läßt man die elektrischen Anschlußflächen und
die Öffnungen der Sacklöcher frei. Diese werden mit Lötpaste gefüllt. Es folgt
das Aufschmelzen der Lochöffnungen mittels Wärmeenergie in einem Reflow-
Ofen, wobei die Sacklöcher zu metallisierten Durchkontaktierungen ausgebildet
werden.
Das Erzielen einer Klebefähigkeit der mit der zweiten Kupferfolie zu beschichten
den Fläche des Basismaterials kann durch eine höchstens 25 µm dicke Kleber
schicht erfolgen, welche nach dem Aufbringen auf die Fläche durch Trocknen in
einen nicht mehr fließfähigen Zustand gebracht wird, wobei jedoch die Klebefä
higkeit bestehen bleibt. Der Kleber darf also nicht voll ausgehärtet sein. Es
eignen sich hierfür z. B. das getrocknete, unter Druck und Hitze klebefähige
Harzsystem, wie es in DE 41 02 473 C2 beschrieben ist.
Es besteht aus der 50%igen, wäßrigen Dispersion eines thermisch vernetzbaren
Copolymerisats mit einer Glasübergangstemperatur von +33°C aus Acryl
säureestern und Styrol und aus der 60%igen, wäßrigen, Methylolgruppen ent
haltenden Lösung eines Amino- oder Phenoplast-Vorkondensats. Roter Phosphor
und Ammoniumpolyphosphat können zur Verbesserung der Flammfestigkeit ein
gearbeitet sein. Das Verhältnis (trocken) der wäßrigen Dispersion zu der Lösung
des Vorkondensats beträgt 1 : 0,8 bis 10 : 2,0.
Das getrocknete und mit Kupferfolie beschichtete Basismaterial besitzt latent
klebende Eigenschaften, so daß auch die zweite Kupferfolie unter Druck und
Wärme, bei gleichzeitiger vollständiger Aushärtung des Harzes, mit dem Vlies
stoff- oder Papiersubstrat haftend verbunden werden kann.
Ebenso verwendbar sind handelsübliche Acrylkleber, welche nach dem Auftra
gen eine klebefähige, später aushärtbare Schicht bilden.
In einer vorteilhaften Variante des Verfahrens benötigt man keine eigene Kleber
schicht, sondern nutzt die Klebefähigkeit eines Vliesstoff-Prepregs, wie es
ebenfalls in DE 41 02 473 C2 beschrieben ist. Es handelt sich dabei um einen
imprägnierten Vliesstoff- oder Papierträger, der mit einer ersten Kupferfolie
beschichtet ist. Die Imprägnierung besteht wieder aus dem oben bereits als
Beschichtung beschriebenen, getrockneten Harzsystem aus Copolymerisat,
Vorkondensat und gewünschtenfalls Flammschutzmitteln. Die Eintragsmenge
(trocken) der Imprägnierung beträgt 30 bis 60 g/m².
Dieses Prepreg zeichnet sich durch seine hohe Dimensionsstabilität, Haft
festigkeit zu Kupfer und No-Flow-Charakteristik aus. Darauf wird eine erste
Kupferfolie aufkaschiert, und das so erzeugte einseitige Basismaterial
getrocknet, ohne daß das Prepreg voll aushärten gelassen wird. Dann werden
Durchgangslöcher für die späteren Durchkontaktierungen hergestellt, entweder
durch Bohren im Mehrfachstapel oder durch Stanzen des Einzelnutzens.
Das einseitige Basismaterial kann unter Druck und Hitze direkt mit der zweiten
Kupferfolie ganzflächig verklebt werden; eines zusätzlichen Klebers bedarf es
hierbei nicht. Von Vorteil ist weiter, daß die Imprägnierung schon bei Raum
temperatur innerhalb von 10 Minuten trocknet und wochenlang lagerfähig ist,
ohne die klebende Eigenschaft zu verlieren. Das Basismaterial hält allen Anfor
derungen der weiteren Verarbeitung zu flexiblen gedruckten Schaltungen stand.
Wie die klebefähige Fläche auch ausgebildet ist, so ist es in jedem Fall von Vor
teil, diese vor der Beschichtung mit der zweiten Kupferfolie mit einer ablösbaren
Schutzfolie abzudecken, um ein Verschmutzen und gegebenenfalls einen unge
wollten Verlust der Klebefähigkeit an einzelnen Flächenzonen zu vermeiden.
Oft wird man mehrere Leiterplatten mit gleicher Konfiguration der Sacklöcher
herstellen wollen. Mit dem erfindungsgemäßen Verfahren ist es nunmehr mög
lich, Mehrfachstapel des einseitig mit der ersten Kupferfolie beschichteten Ba
sismaterials gleichzeitig durch Bohren mit den entsprechenden Lochungen zu
versehen.
Vorteilhafterweise wird auf die zweite Kupferfolie vor deren Aufpressen auf das
Bandmaterial eine Druckausgleichsfolie aus Polypropylen oder aus PVC gelegt.
Diese Maßnahme bewirkt, daß unter Preßdruck die zweite Kupferfolie über jeder
Bohrung eine Ausbeulung in Richtung der Bohrungsmitte erfährt. Dieser Verfah
rensweise liegt die Erkenntnis zugrunde, daß das Durchlötverfahren um so
leichter und sicherer gestaltet werden kann, je näher die Anschlußfläche am
Sacklochboden zum Anschlußring um die Sacklochöffnung liegt. Auch bei Ba
sismaterialien über 100 µm Dicke kann man somit den Sacklochboden näher zur
Sacklochöffnung liegend gestalten.
In jedem Falle ist mit dem erfindungsgemäßen Verfahren gewährleistet, daß alle
Sacklöcher zuverlässig und ohne aufwendige Maßnahmen die gleiche Tiefe auf
weisen.
Das erfindungsgemäße Verfahren wird beispielhaft in den Figuren dargelegt. Es
zeigen
Fig. 1 die Aufbaufolge einer zweiseitigen Leiterplatte
Fig. 2 bis 4 die Verformung eines Sacklochbodens zur Verbesserung der
Durchlöteigenschaften (Fig. 3 mit gedruckter Lötpaste und Fig. 4 mit Sackloch
verbindung nach dem Aufschmelzen der Lötpaste).
Es sei Fig. 1 betrachtet: Die freie Fläche des Basismaterials 2 mit erster Kupfer
folie 1 wird mit einer Kleberschicht 4 versehen, worauf das gesamte Basismat
erial gelocht wird (Querschnittsdarstellungen a, b und c). Auf die Kleberschicht
4 wird die zweite Kupferfolie 3 aufgebracht (Fig. b).
Fig. 1e zeigt das Bauteil nach der Ätzung: Die Lötstoppmaske 5 läßt die Sack
löcher 11 auf der Seite der Anschlußflächen 12, sowie die Anschlußflächen 13
und 23 für die Bauteile auf beiden Seiten der Leiterplatte, frei. Sie bedeckt die
Anschlußfläche 22 für die Durchkontaktierung am Sacklochboden. Die ober- und
unterseitigen Leiterbahnen sind dabei bereits geätzt.
Fig. 1f zeigt die Leiterplatte mit der Lotverbindung 15 über und in dem Sack
loch sowie auf einer oberen Anschlußfläche der ersten Leiterplatte.
Fig. 2 zeigt den Bereich der Ausbeulung der zweiten Kupferfolie 3 nach dem Ät
zen der Leiterbahnen in die Mitte des Sacklochs 11 hinein. Das Sackloch wird
gemäß Fig. 3 mit Lötpaste 14 ausgefüllt. Die fertige Lotverbindung 15 im Be
reich der Anschlußfläche für die Durchkontaktierung um den Sacklochrand 12
ist in Fig. 4 dargestellt.
Claims (6)
1. Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern
durch die folgenden Verfahrensschritte:
- - Bereitstellen eines einseitig kupferkaschierten Basismaterials, dessen kupferfreie Seite ganzflächig mit einem teilgehärteten, nicht fließenden Kleber beschichtet ist,
- - Lochen des Basismaterials an den für die Sacklöcher vorbestimmten Stellen,
- - Aufpressen einer zweiten Kupferfolie auf die kleberbeschichtete Fläche des Basismaterials und anschließendes Aushärten des Klebers durch Energiezufuhr,
- - Ausbilden der Leiterstrukturen mittels an sich bekannter Photo-/ Ätzverfahren, wobei die Löcher/Bohrungen durch die zweite Kupferfolie bedeckt bleiben,
- - Aufbringen einer Lötstoppmaske auf die erste Kupferfolie unter Freilassung der elektrischen Anschlußflächen und der Öffnungen der Sacklöcher,
- - Füllen der Sacklöcher mit Lötpaste und Auf-/Umschmelzen der Paste in einem Reflow-Ofen zur Herstellung von metallisierten Durchkontaktierungen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des
teilgehärteten Klebers maximal 25 µm beträgt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man als Ba
sismaterial einen mit Copolymeren enthaltendem, trockenem,
aushärtbarem Harz imprägnierten Vliesstoff- oder Papierträger gemäß
DE 41 02 473 C2 verwendet, welcher einseitig mit einer ersten
Kupferfolie beschichtet ist, und daß man nach dem Vorgang des Lochens
auf dessen unbeschichtete Fläche die zweite Kupferfolie direkt unter
Hitzeeinwirkung aufpreßt.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß man die
klebefähige Fläche des Basismaterials bis zum Auflegen der zweiten
Kupferfolie mit einer ablösbaren Schutzfolie abdeckt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekenn
zeichnet, daß man das Lochen durch gleichzeitiges Bohren von Mehrfach
stapeln des Basismaterials vornimmt.
6. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß man auf
die zweite Kupferfolie eine Druckausgleichsfolie legt und auf diese beiden
Folien beim Aufpressen auf das Basismaterial einen derartigen Druck aus
übt, daß die zweite Kupferfolie eine bleibende Ausbeulung in Richtung der
Mitte der Bohrungen erfährt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19508835A DE19508835C1 (de) | 1995-03-11 | 1995-03-11 | Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19508835A DE19508835C1 (de) | 1995-03-11 | 1995-03-11 | Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19508835C1 true DE19508835C1 (de) | 1996-04-25 |
Family
ID=7756420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19508835A Expired - Fee Related DE19508835C1 (de) | 1995-03-11 | 1995-03-11 | Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19508835C1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19942631A1 (de) * | 1999-09-07 | 2001-03-08 | Endress Hauser Gmbh Co | Verfahren zum Bestücken einer Leiterplatte |
WO2012084291A1 (en) * | 2010-12-21 | 2012-06-28 | Microconnections Sas | Method of manufacturing a surface mounted device and corresponding surface mounted device |
CN114599170A (zh) * | 2022-01-25 | 2022-06-07 | 金禄电子科技股份有限公司 | 超厚铜多层板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
WO1983003944A1 (en) * | 1982-05-05 | 1983-11-10 | Hughes Aircraft Company | High density printed wiring board |
DE4130637A1 (de) * | 1990-10-11 | 1992-04-16 | Abb Patent Gmbh | Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen |
DE4102473C2 (de) * | 1990-08-21 | 1992-07-16 | Fa. Carl Freudenberg, 6940 Weinheim, De |
-
1995
- 1995-03-11 DE DE19508835A patent/DE19508835C1/de not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
WO1983003944A1 (en) * | 1982-05-05 | 1983-11-10 | Hughes Aircraft Company | High density printed wiring board |
DE4102473C2 (de) * | 1990-08-21 | 1992-07-16 | Fa. Carl Freudenberg, 6940 Weinheim, De | |
DE4130637A1 (de) * | 1990-10-11 | 1992-04-16 | Abb Patent Gmbh | Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19942631A1 (de) * | 1999-09-07 | 2001-03-08 | Endress Hauser Gmbh Co | Verfahren zum Bestücken einer Leiterplatte |
WO2012084291A1 (en) * | 2010-12-21 | 2012-06-28 | Microconnections Sas | Method of manufacturing a surface mounted device and corresponding surface mounted device |
CN114599170A (zh) * | 2022-01-25 | 2022-06-07 | 金禄电子科技股份有限公司 | 超厚铜多层板及其制作方法 |
CN114599170B (zh) * | 2022-01-25 | 2023-07-21 | 金禄电子科技股份有限公司 | 超厚铜多层板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10361087B4 (de) | Gedruckte Schaltplatte mit eingebetteten Kondensatoren und Verfahren zur Herstellung derselben | |
DE60030743T2 (de) | Verfahren zum Herstellen einer Leiterplatte | |
DE3125518C2 (de) | Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung | |
EP2259311B1 (de) | Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement | |
DE1815202A1 (de) | Verfahren zur Herstellung mehrschichtiger Schaltungskarten | |
DE10309188A1 (de) | Steif-flexible Leiterplatte und Verfahren zu deren Herstellung | |
DE60032067T2 (de) | Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung | |
EP0610360B1 (de) | Verfahren zur herstellung einer gedruckten schaltung sowie gedruckte schaltung | |
DE60116744T2 (de) | Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement | |
DE19508835C1 (de) | Verfahren zur Herstellung von Leiterplatten mit leitfähigen Sacklöchern | |
EP2421339A1 (de) | Verfahren zum Einbetten von elektrischen Komponenten | |
WO2009065543A1 (de) | Flexibles schaltungssubstrat für elektrische schaltungen und verfahren zur herstellung desselben | |
DE102005027276B3 (de) | Verfahren zur Herstellung einer Stapelanordnung | |
DE19945794A1 (de) | Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte | |
EP1703781A1 (de) | Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement | |
DE60130108T2 (de) | Verfahren zur herstellung elektrischer verbindungselemente und verbindungselement | |
DE3914727A1 (de) | Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung | |
EP0183936A1 (de) | Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen | |
DE19830628C1 (de) | Verfahren zum Verpressen von Mehrlagenleiterplatten (Multilayer) | |
DE3639443C2 (de) | ||
DE102016219732A1 (de) | Verfahren zur Herstellung einer mehrlagigen Leiterplatte | |
DE4232666C1 (de) | Verfahren zum Herstellen von Leiterplatten | |
DE3843528C1 (de) | ||
DE1540512C3 (de) | Verfahren zur Herstellung einer Mehrschicht-Letterplatte | |
DE19742072A1 (de) | Verfahren zur Herstellung druckdichter Durchkontaktierungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |