DE19547811C2

DE19547811C2 - Verfahren zur Herstellung von Speicherelektroden für Kondensatoren von Halbleitervorrichtungen

Info

Publication number: DE19547811C2
Application number: DE19547811A
Authority: DE
Inventors: Ha Poong Jeong
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-12-31
Filing date: 1995-12-20
Publication date: 2001-02-08
Anticipated expiration: 2015-12-21
Also published as: KR960026870A; GB2296821B; US5658817A; GB2296821A; DE19547811A1; GB9526722D0; TW280029B

Description

Feld der Erfindung

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung, und besonders auf ein Verfahren zur Herstellung von Kondensatoren mit einer vergrößerten Speicherelektrodenoberfläche, um die Herstellung hochintegrierter Halbleitervorrichtungen zu ermöglichen.

Beschreibung des Stands der Technik

Der kürzlich festzustellende Trend zur Hochintegration von Halbleiterspeichervorrichtungen bringt eine Verringerung der Zellendimensionen mit sich. Jedoch ergibt sich aus solch einer Verringerung in den Zellendimensionen eine Schwierigkeit, Kondensatoren mit einer ausreichenden Kapazität zu bilden. Das kommt daher, dass die Kapazität proportional zur Oberfläche des Kondensators ist. Im Fall einer dynamischen Speichervorrichtung mit wahlfreiem Zugriff (DRAM), die aus einem Metall-Oxid-Halbleiter-(MOS-)Transistor und einem Kondensator besteht, ist es für die Hochintegration der DRAM-Vorrichtung besonders wichtig, die von dem Kondensator eingenommene Fläche zu verringern und trotzdem eine hohe Kapazität des Kondensators zu erhalten.

Zur Vergrößerung der Kapazität Wurden verschiedene Forschungen unternommen. Z. B. wurde die Benutzung eines dielektrischen Materials mit hoher Dielektrizitätskonstante, das Bilden eines dünnen dielektrischen Films und das Bilden von Kondensatoren mit vergrößerter Oberfläche bekannt, wobei die Tatsache in Betracht gezogen wurde, dass die Kapazität des Kondensators proportional zur Oberfläche des Kondensators und umgekehrt proportional zur Dicke des den Kondensator bildenden dielektrischen Films ist.

Jedoch haben alle diese Verfahren ihre eigenen Probleme. Obgleich verschiedene Materialien, wie etwa Ta2O5, TiO2 oder SrTiO3 als eine hohe dielektrische Konstante aufweisende Materialien vorgeschlagen wurden, sind ihre Zuverlässigkeit und ihre Dünnfilmkennwerte nicht bestätigt worden. Aus diesem Grund ist es schwierig, solche dielektrischen Materialien in praktischen Situationen für Halbleitervorrichtungen zu benutzen. Die Verringerung der Dicke des dielektrischen Films ergibt eine Beschädigung des dielektrischen Films, die die Zuverlässigkeit des Kondensators ernstlich beeinträchtigt.

Um die Oberfläche des Kondensators zu vergrößern, wurden auch verschiedene Kondensatorstrukturen vorgeschlagen. Sie schließen ein: eine Struktur, die sich ganz durch eine Vielschichtpolysiliziumstruktur hindurch erstreckt, um die Schichten miteinander zu verbinden, eine Labyrinthstruktur mit einer zylindrischen oder rechtwinkeligen Gestalt, und eine Struktur mit halbkugelförmigen Siliziumkörnern auf der Oberfläche der Speicherelektrode. In diesen Kondensatorstrukturen ist die Kapazität jedoch immer noch unbefriedigend, weil die Oberfläche des Kondensators wegen ihrer durch die Hochintegration des DRAM bewirkten Verkleinerung immer noch klein ist.

Nun wird ein Kondensator in Verbindung mit Fig. 1A bis 1C beschrieben, die die sequentiellen Schritte eines konventionellen Verfahrens zur Herstellung einer Halbleitervorrichtung veranschaulichen.

Nach diesem Verfahren wird ein Halbleitersubstrat 31 vorbereitet, und dann werden Metall-Oxid-Halbleiter-(MOS-)Transistorstrukturen auf dem Halbleitersubstrat 31 gebildet, wie in Fig. 1A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen elementisolierenden Oxidfilm 32, einen Gate-Oxidfilm 33, eine Gate-Elektrode 34 und einen mit Verunreinigungen diffundierten Bereich 35. Danach wird ein isolierender Zwischenschichtfilm 36 und eine Bit-Leitung 37 gebildet. Über der sich ergebenden Struktur wird dann eine untere isolierende Schicht 38 gebildet. Die Bit-Leitung 37 kann nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der unteren isolierenden Schicht 38 wird dann unter Benutzung einer (nicht gezeigten) Kontaktmaske geätzt, wodurch ein Kontaktloch 39 gebildet wird. Über der sich ergebenden Struktur wird ein erster Polysiliziumfilm 40 und ein Oxidfilm 41 nach einander gebildet.

Der Oxidfilm 41 wird auch Opferschicht genannt, weil er nach dem Bilden einer (nicht gezeigten) Speicherelektrode entfernt wird. Der erste Polysiliziumfilm 40 ist eine Leiterschicht, die aus Polycide oder Ähnlichem hergestellt wird.

Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des Oxidfilms 41, der sich im Kontaktloch befindet, anisotrop geätzt, so dass der erste Polysiliziumfilm 40 an seinen gewünschten Stellen freigelegt wird, wie in Fig. 1B gezeigt. Über der sich ergebenden Struktur wird dann ein zweiter Polysiliziumfilm 42 bis zu einer gewünschten Dicke gebildet.

Der zweite Polysiliziumfilm 42 ist eine Leiterschicht, die aus Polycide oder Ähnlichem hergestellt wird.

Anschließend werden der zweite Polysiliziumfilm 42, der Oxidfilm 41 und der erste Polysiliziumfilm 40 teilweise unter Benutzung einer (nicht gezeigten)

Speicherelektrodenmaske in einer sequentiellen Weise geätzt, wie in Fig. 1C gezeigt. In diesem Ätzschritt unter Benutzung einer Speicherelektrodenmaske wird die untere isolierende Schicht 38 als eine Ätzbarriereschicht genutzt. Der Oxidfilm 41 wird dann vollständig nach einem nassen Ätzverfahren unter Benutzung des Unterschieds im Ätzselektivitätsverhältnis der ersten und zweiten Polysiliziumfilme 40 und 42 entfernt, wodurch eine Speicherelektrode gebildet wird.

Obgleich diese nach dem oben beschriebenen Verfahren hergestellte Speicherelektrode eine Verbesserung in der Topologie im Vergleich zu Kondensatoren anderer Typen aufweist, zeigt dieses Verfahren eine Schwierigkeit bei der Absicherung einer befriedigenden Kapazität für hochintegrierte Halbleitervorrichtungen.

Weiterhin beschreibt das US-Patent US 5108943 eine pilzartige doppelt gestapelte Kondensatoranordnung, die aus einer Polysiliziumstruktur hergestellt wird, die einen sich pilzförmig erstreckenden Querschnitt hat. Die Speicherknotenplatte des Kondensators wird von Polysilizium überlagert, wobei ein Dielektrikum dazwischen eingelagert ist und mittels eines eingegrabenen Kontaktes mit einer aktiven Schicht einer Zugriffsvorrichtung verbunden ist. Die Platte erstreckt sich zu einem benachbarte Speicherknoten, ist allerdings von dem benachbarten Knoten weniger als die kritische Auflösungsdimension eines gegebenen Lithografieverfahrens isoliert.

Zudem beschreibt DE 42 13 945 A1 ein Herstellungsverfahren für einen dreidimensionalen Stapelkondensator mit "I"-förmigem Querschnitt, der auch als SIC- Zelle bezeichnet wird. Der SiC definiert eine Komensatorspeicherzelle, die bei einem DRAM-Prozess zur Verwendung kommt. Der SIC ist aus Polysiliziumspeicherknotenstruktur mit "I"-förmigem oberen Querschnittsbereich gebildet, wobei sich ein unterer Bereich nach unten erstreckt und über einen vergrabenen Kontakt einen Kontakt zu einem aktiven Bereich herstellt. Die Polysiliziumspeicherknotenstruktur ist unter Zwischenschaltung eines Dielektrikums von Silizium überlagert, um dadurch einen fertigen SIC-Kondensator zu bilden.

Zusammenfassung der Erfindung

Es ist die Aufgabe der Erfindung, ein Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung vorzusehen, das in der Lage ist, eine Kondensatorstruktur mit einer höheren Kapazität als konventionelle Strukturen zu bilden, wobei weiterhin die konventionell für das Bilden von Mustern benutzten Masken verwendet werden.

Nach der vorliegenden Erfindung wird dieses Ziel durch ein Verfahren nach Anspruch 1 gelöst. Bevorzugte Ausführungsformen sind Gegenstand von Unteransprüchen.

Kurze Beschreibung der Zeichnungen

Andere Ziele und Aspekte der Erfindung werden in der folgenden Beschreibung der Ausführungsformen mit Bezug auf die beigefügten Zeichnungen verdeutlicht, in denen:

Fig. 1A bis 1C Schnittdarstellungen sind, die jeweils ein konventionelles Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung veranschaulichen; und

Fig. 2A bis 2E Schnittdarstellungen sind, die jeweils ein Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung nach der vorliegenden Erfindung veranschaulichen.

Genaue Beschreibung der bevorzugten Ausführungsformen

Fig. 2A bis 2E veranschaulichen ein Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleiterspeichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung.

Nach dem Verfahren der vorliegenden Erfindung wird eine Halbleitersubstrat 11 vorbereitet, und dann werden die MOS-Transistorstrukturen auf dem Halbleitersubstrat 11 gebildet, wie in Fig. 2A gezeigt. Jede MOS-Transistorstruktur schließt ein: einen elementisolierenden Oxidfilm 12, einen Gate-Oxidfilm 13, eine Gate-Elektrode 14 und einen mit Verunreinigungen diffundierten Bereich 15. Danach wird ein isolierender Zwischenschichtfilm 16 und eine Bit-Leitung 17 gebildet. Über der sich ergebenden Struktur wird dann eine untere isolierende Schicht 18 gebildet. Die Bit-Leitung 17 kann nach Bilden des Kondensators gebildet werden. Ein gewünschter Abschnitt der unteren isolierenden Schicht 18 wird dann unter Benutzung einer (nicht gezeigten) Kontaktmaske geätzt, wodurch ein Kontaktloch 19 gebildet wird. Über der sich ergebenden Struktur wird dann ein erster Polysiliziumfilm 20 gebildet, der mit allen Oberflächen des Kontaktlochs in Kontakt steht. Der erste Polysiliziumfilm 20 ist eine Leiterschicht, die aus Polycide oder Ähnlichem gemacht ist.

Wie in Fig. 2B gezeigt, werden der erste Polysiliziumfilm 20 und die untere isolierende Schicht 18 in einem gewünschten Bereich bis zu einer gewünschten Tiefe unter Benutzung einer (nicht gezeigten) Speicherelektrodenmaske geätzt. Als Ergebnis wird eine Rille 23 in der unteren isolierenden Schicht 18 gebildet. Das Bilden der Rille 23 wird derart ausgeführt, dass die unteren Schichten, die vor dem Bilden der unteren isolierenden Schicht 18 gebildet wurden, nicht durch die Rille 23 freigelegt werden. Über der sich ergebenden Struktur wird dann ein zweiter Polysiliziumfilm 21 gebildet, wie in Fig. 2C gezeigt. Der zweite Polysiliziumfilm 21 ist eine Leiterschicht, die aus Polycide oder Ähnlichem gemacht ist. Ein Oxidfilm 22 wird dann über der sich ergebenden Struktur gebildet. Der Oxidfilm 22 wird auch eine Opferschicht genannt, weil er nach dem Bilden einer (nicht gezeigten) Speicherelektrode entfernt wird. Unter Benutzung einer (nicht gezeigten) Kontaktmaske wird dann der Abschnitt des Oxidfilms 22, der im oberen Abschnitt des Kontaktlochs 19 liegt, anisotrop geätzt, so dass der zweite Polysiliziumfilm 21 an dem Abschnitt teilweise freigelegt wird, der auf dem oberen Abschnitt des Kontaktlochs 19 liegt, wie in Fig. 2D gezeigt. Über der sich ergebenden Struktur wird dann ein dritter Polysiliziumfilm 24 derart gebildet, dass er in Kontakt mit dem freigelegten Abschnitt des zweiten Polysiliziumfilms 21 ist. Anschließend werden der dritte Polysiliziumfilm 24, der Oxidfilm 22 und der zweite Polysiliziumfilm 21 in einer sequentiellen Weise unter Benutzung einer (nicht gezeigten) Speicherelektrodenmaske anisotrop geätzt, wie in Fig. 2E gezeigt. Im Ergebnis werden in den Seitenwänden der Rille 23 Abstandsstücke gebildet. Die Abstandsstücke werden durch die an den Seitenwänden der Rille 23 verbleibenden Abschnitte des zweiten Polysiliziumfilms 21 vorgesehen. Der zwischen dem dritten Polysiliziumfilm 24 und dem zweiten Polysiliziumfilm 21 gelegene Oxidfilm 22 wird dann mit einem nassen Ätzverfahren, das den Unterschied im Ätzselektivitätsverhältnis zwischen den ersten bis dritten Polysiliziumfilmen 20, 21 und 24 benutzt, vollständig entfernt. So wird eine Speicherelektrode erhalten, die eine im Vergleich zu der konventionellen Struktur vergrößerte Oberfläche hat, ohne die Topologie zu vergrößern.

Schließlich wird über der sich ergebenden Struktur ein (nicht gezeigter) dielektrischer Film und eine (nicht gezeigte) Plattenelektrode in sequentieller Weise gebildet. So wird ein Kondensator erhalten, der eine genügend große Kapazität hat, um die Hochintegration von Halbleitervorrichtungen zu ermöglichen. Der dielektrische Film hat eine Verbundschichtstruktur einer Nitridschicht und einer Oxidschicht oder einer Oxidschicht, einer Nitridschicht und einer anderen Oxidschicht. Andererseits ist die Plattenelektrode aus Polysilizium, Polycide oder aus einem dazu ähnlichen, leitfähigen Material gemacht.

Wie aus der obigen Beschreibung ersichtlich ist, sieht die vorliegende Erfindung ein Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung vor, durch Bilden einer Rille zwischen benachbarten Speicherelektrodenbereichen entsprechend einem eine Speicherelektrodenmaske benutzenden Ätzprozeß, durch Bilden von Abstandsstücken an den Seitenwänden der Rille durch eine Leiterschicht, die eine überlegene Stufenabdeckung aufweist, und durch Entfernen eines isolierenden Films, der nach Durchführung des Ätzprozesses freigelegt ist, und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche. Nach diesem Verfahren ist es möglich, Kondensatoren mit einer genügend großen Kapazität zu bilden, um die Hochintegration von Halbleiterspeichervorrichtungen zu ermöglichen. Dementsprechend kann das Verfahren der vorliegenden Erfindung Halbleitervorrichtungen mit einem hohen Integrationsgrad und verbesserter Zuverlässigkeit herstellen.

Claims

1. Verfahren zur Herstellung von Speicherelektroden für Kondensatoren einer Halbleitervorrichtung, die folgenden Schritte enthaltend:
Bilden einer unteren isolierenden Schicht (18) über einem Halbleitersubstrat (11);
Bilden eines Kontaktlochs (19) in der unteren isolierenden Schicht (18) unter Benutzung einer Kontaktmaske;
Bilden einer ersten Leiterschicht (20) über der sich ergebenden Struktur, die nach Bilden des Kontaktlochs (19) erhalten wurde;
Ätzen der ersten Leiterschicht (20) und der unteren isolierenden Schicht (18) in einem bestimmten Bereich bis zu einer bestimmten Tiefe der unteren isolierenden Schicht (18) unter Benutzung einer Speicherelektrodenmaske, wodurch eine Rille (23) gebildet wird;
sequentielles Bilden einer zweiten Leiterschicht (21) und einer Opferschicht (22) über der sich ergebenden Struktur, die nach dem Ätzen erhalten wurde;
anisotropes Ätzen der Opferschicht (22) unter Benutzung der Kontaktmaske;
Bilden einer dritten Leiterschicht (24) über der sich ergebenden Struktur, die nach dem anisotropen Ätzen erhalten wurde;
anisotropes Ätzen der dritten Leiterschicht (24), der Opferschicht (22) und der zweiten Leiterschicht (21) unter Nutzung der Speicherelektrodenmaske in einem Bereich, wo sie die Rille (23) füllen;
Bilden von Abstandsstücken aus einer Leiterschicht auf den jeweiligen Seitenwänden der Rille (23); und Entfernen der Opferschicht (22), und dadurch Bilden von Speicherelektroden mit einer vergrößerten Oberfläche.

2. Verfahren nach Anspruch 1, wobei die erste bis dritte Leiterschicht (20,24) jeweils Polysilizium enthält.

3. Verfahren nach Anspruch 1, wobei eine untere Schichtstruktur (13-17) zwischen dem Halbleitersubstrat (11) und der unteren isolierenden Schicht (18) gebildet wird und die Rille (23) so gebildet wird, dass ihr Boden einen Abstand senkrecht von der unteren Schichtstruktur (13-17) hat, die unter der unteren isolierenden Schicht (18) gebildet ist.

4. Verfahren nach Anspruch 1, wobei die Opferschicht (22) einen Oxidfilm enthält.

5. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens der Opferschicht das Ätzen eines Abschnitts der Opferschicht (22) enthält, die in dem Kontaktloch liegt.

5. Verfahren nach Anspruch 1, wobei die Leiterschicht, die jedes der Abstandsstücke darstellt, einen Abschnitt der zweiten Leiterschicht (21) enthält, der an jeder Seitenwand der Rille (23) nach Ausführen des Ätzens der dritten Leiterschicht (24), der Opferschicht (22) und der zweiten Leiterschicht (21) zurückgeblieben ist.