DE102014223863A1 - Leistungshalbleitereinrichtung - Google Patents

Leistungshalbleitereinrichtung Download PDF

Info

Publication number
DE102014223863A1
DE102014223863A1 DE102014223863.3A DE102014223863A DE102014223863A1 DE 102014223863 A1 DE102014223863 A1 DE 102014223863A1 DE 102014223863 A DE102014223863 A DE 102014223863A DE 102014223863 A1 DE102014223863 A1 DE 102014223863A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor device
connection portion
inner conductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014223863.3A
Other languages
English (en)
Other versions
DE102014223863B4 (de
Inventor
c/o MITSUBISHI ELECTRIC CORPORA Fukase Tatsuya
c/o MITSUBISHI ELECTRIC CORPORAT Kato Masaki
c/o MITSUBISHI ELECTRIC CORPOR Nishina Tomohiro
c/o MITSUBISHI ELECTRIC CORPOR Kajihara Takanobu
c/o Mitsubishi Electric Corp. Fujita Masahiko
c/o Mitsubishi Electric Corporation Nakajima Dai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014223863A1 publication Critical patent/DE102014223863A1/de
Application granted granted Critical
Publication of DE102014223863B4 publication Critical patent/DE102014223863B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Eine Leistungshalbleitereinrichtung weist auf: einen Leistungshalbleiterchip (2), der eine untere Fläche aufweist, die an der anderen Endseite eines Leiters (1a) verbunden ist, und einen Innenleiter (4), der seinerseits aufweist: einen ersten Verbindungsabschnitt (4a), der mit einer Oberflächenelektrode (2a) des Leistungshalbleiterchips (2) verbunden ist, wobei ein leitfähiges Element (3b) dazwischen angeordnet ist, einen zweiten Verbindungsabschnitt (4b), der mit der anderen Endseite eines Leiters (1b) verbunden ist, wobei ein leitfähiges Element (3c) dazwischen angeordnet ist, und einen Körperabschnitt (4c), der diese Abschnitte verbindet. Da der erste Verbindungsabschnitt (4a) dicker als der Körperabschnitt (4c) ausgebildet ist, ist ein unteres Ende des ersten Verbindungsabschnitts (4a) weiter unten als ein unteres Ende des Körperabschnitts (4c) angeordnet.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine Leistungshalbleitereinrichtung eines verguss-versiegelten Typs, bei der eine Elektrode an einer oberen Fläche eines Leistungshalbleiterchips und ein Leiter mit einem Innenleiter verbunden sind.
  • Beschreibung des Stands der Technik
  • Eine Leistungshalbleitereinrichtung für Leistungswandlung ist in verschiedensten Produkten, wie Transporteinrichtungen und einigen Haushalts-Elektrogeräten, verbaut. Aufgrund des Bedarfs zur weiteren Energieeinsparung und Effizienzsteigerung werden Leistungshalbleitereinrichtungen mehr und mehr in Produkten eingebaut, die vormals nicht mit einer Leistungshalbleitereinrichtung ausgestattet waren. Von derartigen Produkten wird verlangt, dass diese zunehmend kompakter werden, und eine höhere Dauerhaltbarkeit aufweisen, womit auch an die in derartigen Produkten verbaute Leistungshalbleitereinrichtung die Anforderungen gestellt werden, kompakter ausgeführt werden zu können und eine hohe Dauerhaltbarkeit aufzuweisen. Gemeinhin ist eine Leistungshalbleitereinrichtung derart ausgelegt, dass ein Leistungshalbleiterchip auf einem Substrat befestigt ist, das ein Verdrahtungsmuster oder einen Leiter (einen Leiterrahmen) mit einem leitfähigen Element aufweist, und dass eine Elektrode auf einer oberen Fläche des Leistungshalbleiterchips und ein anderer Leiter (Anschluss) mit einem Verdrahtungselement, wie einer Drahtverbindung oder einem Innenleiter verbunden sind, der durch Ausformen einer Kupferplatte ausgebildet ist.
  • Bei Leistungshalbleitereinrichtungs-Komponenten ist einer der Faktoren, der die Größe oder die Lebensdauer der Leistungshalbleitereinrichtung beeinflusst, die Form des Verdrahtungselements, das mit einer Elektrode auf dem Leistungshalbleiterchip verbunden ist. Der Leistungshalbleiterchip ist aus einem Halbleitermaterial, wie Si oder SiC ausgebildet, das einen geringen linearen Expansionskoeffizienten aufweist, und auf deren Oberfläche ist häufig eine Baugruppen-Struktur ausgebildet. Das Verdrahtungselement des Leistungshalbleiterchips ist gemeinhin aus einem Metallmaterial mit einer hohen elektrischen Leitfähigkeit ausgebildet, und dessen linearer Expansionskoeffizient ist größer als der des Halbleitermaterials. Wenn sich deshalb eine Temperatur der Leistungshalbleitereinrichtung ändert, wird an einem Verbindungsabschnitt zwischen dem Leistungshalbleiterchip und dem Verdrahtungselement durch den Unterschied der linearen Expansionskoeffizienten deshalb mechanische Spannung erzeugt. Um eine Miniaturisierung und hohe Dauerhaltbarkeit der Leistungshalbleitereinrichtung zu erlangen, ist es notwendig zu gewährleisten, dass die mechanische Spannung an dem Verbindungabschnitt innerhalb eines tolerierbaren Bereichs liegt und ferner wird ein Verdrahtungselement geringer Größe benötigt. Angesichts dessen wurden bereits verschiedenste Formen für ein Verdrahtungselement für eine Leistungshalbleitereinrichtung vorgeschlagen, um die oben beschriebenen Probleme zu lösen.
  • Beispielsweise beschreibt das japanische Patent mit der Nummer 3240292 eine Halbleitereinrichtung (ein Halbleiterpaket). Diese Halbleitereinrichtung verwendet eine gebogene Kupferplatte als Verdrahtungselement, die eine Oberflächenelektrode eines Leistungshalbleiterchips und einen Leiter (Anschluss) verbindet. Die Halbleitereinrichtung, welche in dem japanischen Patent mit der Nummer 3240292 beschrieben ist, kann einen Fehler im Schaltkreis, welcher durch unbeabsichtigten Kontakt des Verdrahtungselements mit einem anderen Abschnitt hervorgerufen ist, verhindern und kann ferner den elektrischen Widerstand oder die Induktivität des Verdrahtungselements in stärkerem Maße reduzieren als bei einer Ausgestaltung, bei welcher der Leistungshalbleiterchip und ein Leiter mit einer Drahtverbindung verbunden sind.
  • Gemäß der in dem japanischen Patent mit der Nummer 3240292 beschriebenen Technik weist das durch Biegen einer Kupferplatte ausgebildete Verdrahtungselement an dem gebogenen Abschnitt eine Rundheit auf. Wenn Lötmaterial als Verbindungselement zum Verbinden der Oberflächenelektrode des Leistungshalbleiterchips und des Verdrahtungselements verwendet wird, kann bei einer derartigen Ausgestaltung beim Schmelzen des Lötmaterials während eines Herstellungsprozesses Lötmaterial entlang der Rundheit des Verdrahtungselements (der Kupferplatte) nach oben kriechen. In einem derartigen Fall kann zwischen dem Leistungshalbleiterchip und dem Verdrahtungselement eine Positionsabweichung auftreten, oder ein Lötmaterial-Steg, welcher die Querschnittsform einer Lötmaterialendlage aufweist, kann sich in einer Form verfestigen, durch die mechanische Spannungen leicht auf der oberen Fläche des Leistungshalbleiterchips konzentriert werden. Dadurch zieht dies ein Problem dahingehend nach sich, dass ein Temperaturänderungsvermögen und eine Gewährleistungsperiode der Leistungshalbleitereinrichtung begrenzt sind.
  • DARSTELLUNG DER ERFINDUNG
  • Angesichts der oben beschriebenen Probleme, zielt die vorliegende Erfindung darauf ab, eine Technik zu schaffen, mit der verhindert werden kann, dass ein Lötmaterial während eines Herstellungsprozesses hochkriechen kann.
  • Die vorliegende Erfindung stellt eine Leistungshalbleitereinrichtung mit ersten und zweiten Leitern, die eine (erste) Endseiten aufweisen, welche als externe Anschlüsse dienen, einem Leistungshalbleiterchip, einem Innenleiter und einem Vergussharz bereit. Der Leistungshalbleiterchip weist eine Oberflächenelektrode auf, die an einer oberen Fläche ausgebildet ist, und eine untere Fläche des Leistungshalbleiterchips ist mit der anderen (zweiten) Endseite des ersten Leiters verbunden. Der Innenleiter weist auf: einen Verbindungsabschnitt, der mit der Oberflächenelektrode verbunden ist, wobei ein erstes leitfähiges Element dazwischen angeordnet ist, einen zweiten Verbindungsabschnitt, der mit der anderen (zweiten) Endseite des zweiten Leiters verbunden ist, wobei ein zweites leitfähiges Element dazwischen angeordnet ist, und einen Körperabschnitt, der den ersten Verbindungsabschnitt und den zweiten Verbindungsabschnitt verbindet. Das Vergussharz bedeckt die anderen (zweiten) Endseiten der ersten und zweiten Leiter, den Leistungshalbleiterchip und den Innenleiter. Da der erste Verbindungsabschnitt dicker als der Körperabschnitt ausgebildet ist, ist ein unteres Ende des ersten Verbindungsabschnitts weiter unten als ein unteres Ende des Körperabschnitts angeordnet.
  • Da der erste Verbindungsabschnitt dicker als der Körperabschnitt ausgebildet ist, ist das untere Ende des ersten Verbindungsabschnitts weiter unten angeordnet, als das untere Ende des Körperabschnitts. „Unten“ bezieht sich dabei auf die in den Zeichnungen dargestellte Anordnung, wobei die damit bezeichnete Richtung der oben-unten Richtung des Leistungshalbleiterchips entspricht (die Oberflächenelektrode befindet sich „oben“). Mit dieser Ausgestaltung kann eine Rundheit an einem Ende der unteren Fläche des ersten Verbindungsabschnitts reduziert werden, was Lötmaterial davon abhalten kann, während eines Herstellungsprozesses nach oben zu kriechen.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung besser ersichtlich werden, wenn diese in Zusammenschau mit den begleitenden Zeichnungen betrachtet wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht, die eine Ausgestaltung einer Leistungshalbleitereinrichtung gemäß einer ersten bevorzugten Ausführungsform schematisch darstellt.
  • 2 ist eine Draufsicht, welche die Ausgestaltung der Leistungshalbleitereinrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt.
  • 3 ist eine Querschnittsansicht, die eine Ausgestaltung einer artverwandten Leistungshalbleitereinrichtung schematisch darstellt.
  • 4 ist eine vergrößerte Querschnittsansicht, welche die Ausgestaltung der artverwandten Leistungshalbleitereinrichtung schematisch darstellt.
  • 5 ist eine vergrößerte Querschnittsansicht, welche die Ausgestaltung der Leistungshalbleitereinrichtung gemäß der ersten bevorzugten Ausführungsform schematisch darstellt.
  • 6 ist eine auseinandergezogene perspektivische Ansicht, die eine Ausgestaltung einer Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform schematisch darstellt.
  • 7A und 7B sind Draufsichten, welche die Ausgestaltung der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform schematisch darstellen.
  • 8 ist eine Querschnittsansicht, die ein Beispiel eines Kehlungswinkels darstellt.
  • 9A und 9B sind auseinandergezogene Draufsichten, welche die Ausgestaltung der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform schematisch darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Erste bevorzugte Ausführungsform
  • 1 ist eine Querschnittsansicht, die eine Ausgestaltung einer Leistungshalbleitereinrichtung gemäß einer ersten bevorzugten Ausführungsform der Erfindung schematisch darstellt, und 2 ist eine Draufsicht, welche die Ausgestaltung der Leistungshalbleitereinrichtung schematisch darstellt.
  • Die Leistungshalbleitereinrichtung weist mehrere Leiter 1 (Leiter 1a, 1b, 1c), einen Leistungshalbleiterchip 2, leitfähige Element 3a, 3b und 3c, einen Innenleiter 4, einen Draht 5 (5a, 5b) und ein Vergussharz 6 auf, welches diese Komponenten im Wesentlichen bedeckt. Wie in 2 dargestellt, weist der Leistungshalbleiterchip 2 eine Oberflächenelektrode 2a (im Sinne von „Elektrode der oberen Fläche“ oder „Elektrode an der oberen Fläche“), die auf einer oberen Fläche davon ausgebildet ist, und eine nicht-dargestellte Elektrode an der unteren Fläche auf, die an einer unteren Fläche des Leistungshalbleiterchips ausgebildet ist.
  • <Leiter>
  • Jeweils eine Endseiten (im Sinne von „erste Endseiten“) des Leiters 1a (erster Leiter), des Leiters 1b (zweiter Leiter), und des Leiters 1c (dritter Leiter) dienen als externe Anschlüsse, welche von dem Vergussharz 6 freigelegt sind, und die anderen Endseiten (im Sinne von „zweiten Endseiten“) dienen jeweils als interne Anschlüsse, welche von dem Vergussharz 6 bedeckt sind.
  • Der Leiter 1a ist mit der Elektrode der unteren Fläche an dem Leistungshalbleiterchip 2 elektrisch verbunden, wobei das leitfähige Element 3a dazwischen angeordnet ist. Der Leiter 1b ist mit der Oberflächenelektrode 2a des Leistungshalbleiterchips 2 über die leitfähigen Elemente 3b und 3c und den Innenleiter 4 elektrisch verbunden. Der Leiter 1c wird später beschrieben.
  • Die Leiter 1a, 1b und 1c (hernach als "Leiter 1" bezeichnet, sofern sie nicht unterschieden werden) sind aus Metall ausgebildet. Beispielsweise sind sie aus einer Legierung ausgebildet, welche Kupfer oder Aluminium als ein Grundmaterial aufweist. Das Grundmetall kann auf der Oberfläche des Leiters 1 freigelegt sein, oder es kann zumindest ein Teil der Oberfläche beschichtet sein.
  • Der Leiter 1 wird durch selektives Zuschneiden eines einzelnen Leiterrahmens ausgebildet, der durch Ausformen eines plattenförmigen Elements in ein Verdrahtungsmuster, etwa durch einen Ätzprozess oder einen Press-prozess, ausgebildet ist. Insbesondere werden der Leistungshalbleiterchip 2, der Innenleiter 4, die leitfähigen Elemente 3a, 3b und 3c und der Draht 5 auf einer Oberfläche des Leiterrahmens verteilt sowie auf dieser angebracht und sie werden durch das Vergussharz 6 umschlossen und versiegelt – ausschließlich der externen Anschlüsse. Darauf folgend wird ein zum elektrischen Verdrahten nicht benötigter Abschnitt des Leiterrahmens entfernt, wodurch ein Schaltkreis auf der Leistungshalbleitereinrichtung ausgebildet ist.
  • <Leistungshalbleiterchip, Draht>
  • Wie oben beschrieben, weist der Leistungshalbleiterchip 2 die Oberflächenelektrode 2a, die auf der in 2 dargestellten oberen Fläche ausgebildet ist, und die nicht dargestellte Elektrode der unteren Fläche auf, die auf der unteren Fläche ausgebildet ist. Wie in 1 dargestellt, ist die untere Fläche (die Elektrode der unteren Fläche) des Leistungshalterchips 2 mit dem Innenanschluss (der anderen Endseite) des Leiters 1a verbunden, wobei das leitfähige Element 3a dazwischen angeordnet ist, wodurch es mechanisch und elektrisch mit dem Leiter 1a verbunden ist. Die Oberflächenelektrode 2a des Leistungshalbleiterchips 2 ist mit einem unteren Abschnitt des Innenleiters 4 verbunden, wobei das leitfähige Element 3b dazwischen angeordnet ist, wodurch sie mechanisch und elektrisch mit dem Innenleiter 4 verbunden ist.
  • Wenn er eingeschaltet ist, gibt der Leistungshalbleiterchip 2 elektrische Ströme in seiner Dickenrichtung weiter, und unterbricht den Strom, wenn er abgeschaltet ist. Beispielsweise können nicht nur Si, sondern auch SiC, SiN, GaN, oder GaAs für das Material des Leitungshalbleiterchips 2 verwendet werden. Eine Schicht auf der ein Verlöten ausgeführt werden kann, wie eine Ni-Beschichtungs-Schicht kann auf der Fläche der Oberflächenelektrode 2a des Leistungshalbleiterchips 2 ausgebildet sein.
  • In der ersten bevorzugten Ausführungsform ist der Leistungshalbleiterchip 2 ein Metalloxid-Halbleiter-Feldeffekt-Transistor (MOSFET) und weist ferner eine Gate-Elektrode 2b auf, die, wie in 2 dargestellt, gesondert von der Oberflächenelektrode 2a auf der oberen Fläche ausgebildet ist. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt. Anstelle des MOSFETs kann der Leistungshalbleiterchip 2 auch ein Bipolar-Transistor mit isoliertem Gate (IGBT) sein.
  • In der ersten bevorzugten Ausführungsform weist der Leistungshalbleiterchip 2 eine nicht dargestellte Temperaturerfassungsdiode auf, die auf der oberen Fläche eine Temperatur erfasst. Demgemäß weist der Leistungshalbleiterchip 2 ferner eine Elektrode 2c auf (hernach als "Temperaturerfassungs-Diodenelektrode 2c" bezeichnet), die, wie in 2 dargestellt, gesondert von der Oberflächenelektrode 2a und der Gate-Elektrode 2b auf der oberen Fläche ausgebildet ist.
  • Wenn die Gate-Elektrode 2b und die Temperaturerfassungs-Diodenelektrode 2c wie in der ersten bevorzugten Ausführungsform auf dem Leistungshalbleiterchip 2 angebracht sind, sind der Leiter 1c (Leiter 1c1 in 2) für den Gate-Anschluss und der Leiter 1c (Leiter 1c2 in 2) für den Temperaturerfassungs-Diodenanschluss an der Leistungshalbleitereinrichtung angeordnet. Die Gate-Elektrode 2b und der Leiter 1c1 sind durch den Draht 5 (Draht 5a in 2) durch Verbinden (bonding) verbunden, während die Temperaturerfassungs-Diodenelektrode 2c und der Leiter 1c2 durch den Draht 5 (Draht 5b in 2) durch Verbinden (bonding) verbunden sind.
  • In der ersten bevorzugten Ausführungsform weist die Leistungshalbleitereinrichtung nur den Leistungshalbleiterchip 2 auf. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt. Die Leistungshalbleitereinrichtung kann mehrere Leistungshalbleiterchips 2 aufweisen. Beispielweise können durch Kombinieren mehrerer (z.B. sechs) Leistungshalbleiterchips 2 in einer Leistungshalbleitereinrichtung die Schaltkreise eines Inverters, eines Konverters, oder eines Gleichrichters ausgebildet werden. Alternativ können die Schaltkreise eines Inverters, eines Konverters oder eines Gleichrichters durch Kombinieren von Leistungshalbleiterchips 2 in mehreren Leistungshalbleitereinrichtungen ausgebildet werden. Eine Chipkomponente, wie eine Kapazität oder ein Shunt-Widerstand, oder ein Steuerungsschaltkreis (Control IC) können in der Leistungshalbleitereinrichtung angebracht sein.
  • <Leitfähiges Element>
  • Wie in 1 dargestellt, ist das leitfähige Element 3b zwischen der Oberflächenelektrode 2a des Leistungshalbleiterchips 2 und einem Ende des Innenleiters 4 angeordnet. Für das leitfähige Element 3b wird beispielsweise ein Lötmaterial verwendet. Wenn der Leistungshalbleiterchip 2 ein MOSFET oder ein IGBT ist, ist die Oberflächenelektrode 2a, welche eine komplizierte Mikrostruktur aufweist, insbesondere derart ausgebildet, dass sie dem Leistungshalbleiterchip 2 gestattet, eine notwendige Funktionalität aufzuweisen. Die Mikrostruktur ist anfällig gegenüber mechanischen Spannungen, die durch externe Kräfte oder Deformationen hervorgerufen werden. Wenn durch die mechanische Spannung ein Defekt wie ein Riss in der Mikrostruktur auftritt, geht die oben beschrieben Funktionalität in den meisten Fällen verloren. Deshalb ist es notwendig, dass die Härte des Lötmaterials nach dem Aushärten und die Ausrundungsform, die eine Querschnittsform des Ausbreitungsendes des Lötmaterials nach dem Aushärten darstellt, eine Härte und eine Form aufweisen, welche die Entstehung von mechanischen Spannungen an der Oberflächenelektrode 2a soweit wie möglich verhindert.
  • Das leitfähige Element 3a ist zwischen dem internen Anschluss des Leiters 1a auf der Elektrode der unteren Fläche des Leistungshalbleiterchips 2 angeordnet. Das leitfähige Element 3c ist zwischen dem internen Anschluss des Leiters 1b und dem anderen Ende des Innenleiters 4 angeordnet. Als die leitfähigen Elemente 3a und 3c wird beispielsweise ein Lötmaterial oder eine Ag(Silber)-Paste verwendet. Wenn das Lötmaterial, welches für die leitfähigen Elemente 3c und 3a verwendet wird, das gleiche ist, das für das leitfähige Element 3b verwendet wird, können alle leitfähigen Elemente 3a, 3b und 3c während des Verbindungsvorgangs gleichzeitig verbunden werden, wodurch die Effizienz während des Herstellens gesteigert werden kann. Selbstverständlich kann auch ein Lötmaterial für die leitfähigen Elemente 3a und 3c verwendet werden, das verglichen mit der Zusammensetzung des Lötmaterials des leitfähigen Elements 3b eine unterschiedliche Zusammensetzung aufweist. In diesem Fall können die Schmelztemperaturen der Lötmaterialien unterschiedlich ausgelegt werden. Deshalb kann eines der leitfähigen Elemente geschmolzen werden, bevor das andere geschmolzen wird, wodurch ein Freiheitsgrad während des Herstellens vergrößert wird. Eine Ag-Paste kann für die leitfähigen Elemente 3a und 3c verwendet werden. In diesem Fall kann eine ähnliche Wirkung erlangt werden, wie falls das für die leitfähigen Elemente 3a und 3c verwendete Lötmaterial eine unterschiedliche Zusammensetzung als das Lötmaterial für das leitfähige Element 3b aufweist.
  • <Vergussharz>
  • Das Vergussharz 6 bedeckt die internen Anschlüsse (die anderen Endseiten) der Leiter 1a, 1b und 1c, den Leistungshalbleiterchip 2 und den Innenleiter 4.
  • <Innenleiter>
  • Der Innenleiter 4 weist einen ersten Verbindungsabschnitt 4a, einen zweiten Verbindungsabschnitt 4b und einen Körperabschnitt 4c auf. Der erste Verbindungsabschnitt 4a ist mit der Oberflächenelektrode 2a verbunden, wobei das leitfähige Element (das erste leitfähige Element) 3b dazwischen angeordnet ist. Der zweite Verbindungsabschnitt 4b ist mit dem internen Anschluss (der anderen Endseite) des Leiters 1b verbunden, wobei das leitfähige Element 3c dazwischen angeordnet ist. Der Körperabschnitt 4c verbindet den ersten Verbindungsabschnitt 4a und den zweiten Verbindungsabschnitt 4b.
  • Da der erste Verbindungsabschnitt 4a dicker als der Körperabschnitt 4c ausgebildet ist, ist ein unteres Ende des ersten Verbindungsabschnitts 4a weiter unten als ein unteres Ende des Körperabschnitts 4c angeordnet. Da der zweite Verbindungsabschnitt 4b dicker als der Körperabschnitt 4c ausgebildet ist, ist ein unteres Ende des zweiten Verbindungsabschnitts 4b gleichermaßen unter dem unteren Ende des Körperabschnitts 4c angeordnet. Insbesondere ist der Körperabschnitt 4c in höherem Maße von dem Leiter 1a beabstandet, als der erste Verbindungsabschnitt 4a und der zweite Verbindungsabschnitt 4b. Diese Ausgestaltung verhindert einen Kurzschluss zwischen dem Leiter 1a und dem Innenleiter 4. Der Innenleiter 4 wird durch einen Prozess, wie einen Schneidbearbeitungsprozess, einen Extrusionsprozess, einen Ziehprozess, einen Gießprozess, einen Schmiedeprozess, einen Stauchungsprozess (crushing process) oder durch Bearbeitung mit einem elektrischen Funken (electric spark machining) ausgebildet.
  • Eine Querschnittsfläche des Körperabschnitts 4c wird durch einen Betrag eines fließenden Stroms bestimmt. Was die erste bevorzugte Ausführungsform angeht, wird von einer Leistungshalbleitereinrichtung ausgegangen, durch die ein Strom von einigen Ampere bis Hunderten Ampere, einschließlich Momentanströme strömt, und es ist bevorzugt, dass die Querschnittsfläche auf 1 mm2 oder mehr festgelegt ist. Eingedenk dieser Situation ist die Querschnittsfläche des Körperabschnitts 4c in der ersten bevorzugten Ausführungsform auf ungefähr 1,5 mm2 festgelegt und die Dicke ist auf ungefähr 0,5 mm festgelegt.
  • In der ersten bevorzugten Ausführungsform ist der Abschnitt des Innenleiters 4, mit Ausnahme des Abschnitts, der mittels der leitfähigen Elemente 3b und 3c verbunden ist, durch das Vergussharz 6 derart umschlossen, dass er mit dem Vergussharz 6 in Kontakt ist. Deshalb wird der Innenleiter 4 auf dem Leistungshalbleiterchip 2 und dem Leiter 1b angebracht, ohne während des Herstellens extern abgestützt zu werden.
  • <Artverwandte Leistungshalbleitereinrichtung>
  • 3 ist eine Querschnittsansicht, welche ähnlich wie 1 eine Ausgestaltung einer Leistungshalbleitereinrichtung (hernach als artverwandte Leistungshalbleitereinrichtung bezeichnet) darstellt, die zur Leistungshalbleitereinrichtung gemäß der ersten bevorzugten Ausführungsform artverwandt ist. 4 ist eine Querschnittsansicht, in welcher ein Abschnitt vergrößert dargestellt ist, der in 3 durch ein Rechteck aus einer Einpunkt-Kettenlinie umschlossen ist. In 4 ist die Darstellung des Vergussharzes 6 aus Gründen der besseren Zugänglichkeit weggelassen.
  • Bei der artverwandten Leistungshalbleitereinrichtung werden die Komponenten, welche den oben beschriebenen entsprechen, durch die gleichen Bezugszeichen bezeichnet, und die Komponenten der artverwandten Leistungshalbleitereinrichtung, die sich von den oben beschriebenen unterscheiden und die damit assoziierten Probleme werden nachstehend beschrieben.
  • Wie in 3 gezeigt, weist die artverwandte Leistungshalbleitereinrichtung einen Innenleiter 41 auf, welcher dem Innenleiter 4 entspricht. Der Innenleiter 41 weist eine Form auf, die durch Biegen einer einzelnen Platte ausgebildet wurde. Wie in 4 dargestellt, wird ein Ende 41a des Innenleiters 41 an der Verbindungsfläche (untere Fläche), die mit der Oberflächenelektrode 2a verbunden ist, zu einem gebogenen Abschnitt, der in einer Querschnittsansicht eine gewisse Rundheit aufweist. Der Radius dieser Rundheit wird im Allgemeinen ungefähr gleich der Dicke des Innenleiters 41 sein, was von den prinzipiellen Gegebenheiten eines Biegevorgangs herrührt.
  • Wenn das Ende 41a die oben beschriebene Rundheit aufweist, läuft das Lötmaterial beim Schmelzen des Lötmaterials des leitfähigen Elements 3b während eines Herstellungsprozesses das Ende 41a hoch und kriecht hin zu einer unteren Fläche 41b eines Körperabschnitts des Innenleiters 41, wodurch ein Ausläufer 3b1 des Lötmaterials in einer Form verfestigt werden kann, die leicht dazu führt, dass sich mechanische Spannungen an der oberen Fläche des Leistungshalbleiterchips 2 konzentrieren können. Insbesondere kann eine im Wesentlichen lineare Form des Ausläufers 3b1 in einer keilförmigen Form erstarren (wenn die obere Fläche des Leistungshalbleiterchips 2 im Querschnitt betrachtet wird).
  • Wenn sich der Leiter 1a unter dem Leistungshalbleiterchip 2 in diesem Zustand infolge von Transportschäden oder einer Temperaturänderung krümmt, kann mechanische Spannung erzeugt werden, wenn die an das Vorderende des Keils angrenzende obere Fläche des Leistungshalbleiterchips 2 über den Ausläufer 3b1 in einer Richtung des Abschälens des Innenleiters 41 drückt. In diesem Fall ist als Gegenkraft mechanische Spannung an der oberen Fläche des Leistungshalbleiterchips 2 konzentriert, was die Mikrostruktur der Oberflächenelektrode 2a, die auf der oberen Fläche des Leistungshalbleiterchips 2 ausgebildet ist, brechen kann. Um einen durch die mechanische Spannung hervorgerufenen Defekt zu verhindern, ist die artverwandte Leistungshalbleitereinrichtung Limitationen hinsichtlich des Transports, Temperaturänderungen und eines Gewährleistungszeitraums unterworfen. Wenn das Lötmaterial nach oben kriecht, wird die Oberflächenspannung des Lötmaterials während eines Schmelzprozesses des Lötmaterials ferner derart unausgewogen, dass zwischen dem Leistungshalbleiterchip 2 und dem Innenleiter 41 eine Positionsabweichung hervorgerufen werden kann.
  • Bei Leistungshalbleitereinrichtungen liegt die Tendenz vor, dass der Innenleiters 41 mit einem Anstieg des Stroms, der durch die Leistungshalbleitereinrichtung fließt, dicker ausgelegt wird. Deshalb nimmt der Radius der Rundheit an dem Ende 41a des Innenleiters 41 zu, sodass das Lötmaterial einfacher nach oben kriecht. Wenn die Dicke ansteigt, ist ferner die Genauigkeit in dem Biegevorgang grundsätzlich verschlechtert. Damit nimmt eine Varianz in der Form des Innenleiters 41 zu, wodurch Bearbeitungskosten in der Herstellung ansteigen. Wenn der Innenleiter 41 durch einen Biegeprozess hergestellt wird, muss ein Ausgangspunkt des gebogenen Abschnitts (Ende 41a) im Hinblick auf Restriktionen in dem Vorgang linear angeordnet sein, was dazu führt, dass die Form der Fläche, die mit der Oberflächenelektrode 2a verbunden ist, und des Leiters 1b eingeschränkt sind. Im Ergebnis ist die Dauerhaltbarkeit an der oberen Fläche des Leistungshalbleiterchips 2 verschlechtert, was eine Einschränkung in der Funktion hervorruft. Um den Temperaturanstieg des Leistungshalbleiterchips 2 zu verhindern, ist es zusätzlich bevorzugt, dass ein Element mit der Funktion einer thermischen Masse (Element mit großer Wärmemenge) so nahe wie möglich an dem Leistungshalbleiterchip 2 angeordnet ist. Gemäß der Struktur von 2 ist es aufgrund der oben erwähnten Beschränkungen oder der anzustrebenden Größe der Leistungshalbleitereinrichtung allerdings schwierig, die Dicke des Innenleiters 41 zu vergrößern, wodurch es schwierig wird, ein Element geeignet bereitzustellen, das die Funktion einer thermischen Masse aufweist.
  • <Wirkung der Leistungshalbleitereinrichtung gemäß der ersten bevorzugten Ausführungsform>
  • Einerseits weist der Innenleiter 4 in der ersten bevorzugten Ausführungsform, die in 1 dargestellt ist, eine Stufe an der unteren Fläche auf, ohne dass dieser einem Biegeprozess unterzogen wird. Insbesondere ist der erste Verbindungsabschnitt 4a bei dem Innenleiter 4 dicker als der Körperabschnitt 4c ausgebildet, wodurch das untere Ende des ersten Verbindungsabschnitts 4a weiter unten als das untere Ende des Körperabschnitts 4c angeordnet ist. Gemäß dieser Ausgestaltung kann eine Rundheit an dem Ende der mit der Oberflächenelektrode 2a verbundenen Verbindungsfläche des Innenleiters 4 kleiner als die des Endes 41a des Innenleiters 41 ausgebildet werden, welcher durch den in 3 dargestellten Biegevorgang ausgebildet ist. Beispielsweise ist der Radius der Rundheit an dem Ende des Innenleiters 41, welcher in 3 dargestellt ist, ungefähr gleich der Dicke des Innenleiters 41, während der Radius der Rundheit an dem Ende des Innenleiters 4 gemäß der ersten bevorzugten Ausführungsform auf 20% oder weniger der Dicke des Körperabschnitts 4c eingestellt werden kann.
  • Entsprechend kann bei der Leistungshalbleitereinrichtung gemäß der ersten bevorzugten Ausführungsform verhindert werden, dass das Lötmaterial den Innenleiter 4 hochkriecht, wenn das Lötmaterial des leitfähigen Elements 3b während des Herstellungsvorgangs geschmolzen wird. Deshalb kann eine nachteilhafte Beeinträchtigung durch die Form der Kehle (des Ausläufers) des Lötmaterials verhindert werden. Demgemäß kann die Konzentration von mechanischer Spannung an der oberen Fläche des Leistungshalbleiterchips 2 verhindert werden, wobei die Konzentration von mechanischer Spannung durch die Verkrümmung des Leiters 1a durch eine Temperaturänderung oder dergleichen hervorgerufen werden kann. Da das Hochkriechen des Lötmaterials verhindert werden kann, kann die Oberflächenspannung des Lötmaterials während des Schmelzvorgangs des Lötmaterials ausgeglichen werden, wodurch die Positionsabweichung zwischen dem Leistungshalbleiterchip 2 und dem Innenleiter 4 reduziert werden kann. Folglich kann eine Verschlechterung der Dauerhaltbarkeit verhindert werden, wodurch Einschränkungen in der Funktion der Leistungshalbleitereinrichtung vermieden werden können.
  • Da der erste Verbindungsabschnitt 4a in dem Innenleiter 4 dicker als der Körperabschnitt 4c ausgebildet ist, kann dem ersten Verbindungsabschnitt 4a in der ersten bevorzugten Ausführungsform ferner die Funktion einer thermisch wirksamen Masse zugestanden werden. Damit wird die für den Temperaturanstieg des Leistungshalbleiterchips 2 nötige Wärmemenge groß, sodass der Temperaturanstieg des Leistungshalbleiterchips 2 bei gleicher Wärmemenge vermindert werden kann. Folglich kann der Temperaturanstieg des Leistungshalbleiterchips 2, der beispielsweise aufgrund eines augenblicklich durch den Leistungshalbleiterchip 2 fließenden großen Stroms hervorgerufen wird, vermindert werden. Damit kann der Leistungshalbleiterchip 2 verkleinert werden und ebenso können ein Energetisierungs-Widerstand und Kosten für die Leistungshalbleitereinrichtung reduziert werden.
  • In der ersten bevorzugten Ausführungsform ist der Innenleiter 4 durch das Vergussharz 6 umschlossen. Wenn das Vergussharz 6 ausgeformt wird, wird damit lediglich der Leiter 1 mit einem Formwerkzeug in Kontakt gebracht. Diese Ausgestaltung kann verhindern, dass während des Formverschlusses externe Kräfte direkt auf den Innenleiter 4 übertragen werden. Ferner kann diese Ausgestaltung auch die Konzentration mechanischer Spannung auf dem leitfähigen Element 3b oder dergleichen verhindern, die den Innenleiter 4 und den Leistungshalbleiterchip 2 verbinden, wodurch ermöglicht wird, Defekte zu vermeiden, die durch die mechanische Spannung hervorgerufen würden. Im Ergebnis kann eine Ausbeute in dem Herstellungsprozess erhöht werden.
  • <Weitere Punkte>
  • Die anderen Ausgestaltungen und Wirkungen gemäß der ersten bevorzugten Ausführungsform werden nachstehend beschrieben.
  • In der ersten bevorzugten Ausführungsform sind die Leiter 1a und 1b auf einer einzelnen Ebene angeordnet. Mit dieser Ausgestaltung besteht keine Notwendigkeit, eine Stufe, eine Form mit unterschiedlicher Dicke, bei der die Dicke teilweise unterschiedlich ausgebildet ist, oder eine vorstehende Form der Leiter 1a und 1b vorzusehen, wodurch ein Kostenanstieg der Leiter 1a und 1b vermieden werden kann. Wenn das Harz während des Ausformungsvorgangs des Vergussharzes 6 in das Formwerkzeug strömt, kann diese Ausgestaltung auch eine Verschlechterung der Fließfähigkeit des Harzes verhindern. Falls die Leiter 1a und 1b auf unterschiedlichen Ebenen angeordnet sind, wird während des Ausformungsvorgangs durch den Druck beim Formverschluss oder durch den Druck, der von der Fließfähigkeit des Harzes herrührt, an dem Innenleiter 4, der die Leiter 1b und 1a verbindet, oder an den leitfähigen Elemente 3b und 3c, die den Innenleiter 4 und die Leiter 1a und 1b verbinden, mechanische Spannung erzeugt. Da die Leiter 1a und 1b in der ersten bevorzugten Ausführungsform andererseits auf einer einzelnen Ebene angeordnet sind, kann diese mechanische Spannung vermieden werden. Es ist ferner bevorzugt, dass der Leiter 1c in gleichermaßen auf der gleichen Ebene angeordnet ist, in der die Leiter 1a und 1b gemäß dem oben erwähnten Aspekt angeordnet sind.
  • In der ersten bevorzugten Ausführungsform wird der Innenleiter 4 durch einen Stauchungsvorgang (crushing process) ausgebildet, der an einem leitfähigen Plattenelement von einer Seite in der Längsrichtung (Querschnittsrichtung) ausgeführt wird. Damit kann der Körperabschnitt 4c mit einer gewünschten Querschnittsfläche oder -dicke (d.h. der minimal notwenigen Querschnittsfläche oder -dicke gemäß dem durch die Leistungshalbleitereinrichtung fließenden Strom) einfach hergestellt werden und ebenso kann der erste Verbindungsabschnitt 4a mit einer gewünschten Querschnittsfläche (d.h. einer Querschnittsfläche, durch die der Vorteil der thermisch wirksamen Masse vollständig zum Tragen gebracht werden kann) einfach realisiert werden. Zusätzlich kann die Erlangung einer Leistungshalbleitereinrichtung erwartet werden, die dünner als die artverwandte Leistungshalbleitereinrichtung ist, an welcher der Innenleiter 41 montiert ist, der durch den Biegevorgang ausgebildet ist. Das Ausbildungsverfahren ist nicht auf den Stauchungsprozess beschränkt. Wie oben beschrieben, kann der Innenleiter 4 durch einen Schneidprozess, einen Extrusionsprozess, einen Ziehprozess, einen Gießprozess, einen Schmiedeprozess, und durch Elektroerosion ausgebildet werden. Eine Kupferlegierung oder eine Aluminiumlegierung können beispielsweise als das Material für den Innenleiter 4 verwendet werden.
  • In der ersten bevorzugten Ausführungsform ist die obere Fläche des Innenleiters 4, die an der keine Verbindung angeordnet ist (die Fläche gegenüber der einen Fläche, an der der Stanzvorgang ausgeführt wird) plan ausgebildet (abgeflacht). Damit kann der Innenleiter 4 beim Anbringen der Komponenten während des Herstellungsvorgangs ebenso wie der Leistungshalbleiterchip 2 und andere Chips auch mit einem Saugkontakt (vacuum contact) gehandhabt werden. Damit kann der Innenleiter 4 an dem Leistungshalbleiterchip 2 und dem Leiter 1b durch einen Mounter angebracht werden. Dadurch können bestehende Vorgänge auch für den Vorgang des Anbringens des Innenleiters 4 verwendet werden, wodurch die Herstellungskosten reduziert werden können. Zusätzlich ist es nicht notwendig, eine neue Maschine zum Anbringen des Innenleiters 4 in die Herstellungslinie aufzunehmen, wodurch ein Kostenanstieg für die Anschaffung einer entsprechenden Maschine bzw. ein Anstieg der Betriebsfläche vermieden werden können.
  • Da der erste Verbindungsabschnitt 4a dicker als der Körperabschnitt 4c ausgebildet ist, ist das untere Ende des ersten Verbindungsabschnitts 4a in der ersten Ausführungsform weiter unten als das untere Ende des Körperabschnitts 4c angeordnet, und da der zweite Verbindungsabschnitt 4b dicker als der erste Verbindungsabschnitt 4a ausgeführt ist, ist das untere Ende des zweiten Verbindungsabschnitts 4b ferner weiter unten als das untere Ende des ersten Verbindungsabschnitts 4a angeordnet. Diese Ausgestaltung kann einen Kurzschluss zwischen der Oberflächenelektrode 2a und dem Leiter 1a über den Innenleiter 4 verhindern. Ferner kann diese Ausgestaltung den Kontakt zwischen dem Innenleiter 4 und einem nicht-dargestellten Schutzringabschnitt verhindern, der um einen Außenumfang des Leistungshalbleiterchips 2 angeordnet ist, und eine Funktion dahingehend aufweist ein Überspannungsschutz der Einrichtung zu gewährleisten, um Durchbruchspannungs-Versagen zu verhindern.
  • In der ersten bevorzugten Ausführungsform ist die Summe der Dicken des leitfähigen Elements 3a, des Leistungshalbleiterchips 2, des leitfähigen Elements 3b und des ersten Verbindungsabschnitts 4a ungefähr gleich der Summe der Dicken des leitfähigen Elements 3c und des zweiten Verbindungsabschnitts 4b. Damit sind die oberen Flächen des Innenleiters 4 und die einzelne Ebene, auf der die Leiter 1a und 1b angeordnet sind, im Wesentlichen parallel zueinander angeordnet. Wenn beispielsweise der Unterschied zwischen den Summen der Dicken in einem Bereich von weniger als 500 μm fällt, kann eine Verschlechterung der Fließfähigkeit des Harzes während des Ausformungsvorgangs des Vergussharzes 6 vermieden werden. Ferner kann der Innenleiter 4 beim Anbringen des Innenleiters 4 auf eine Weise in der Anbringposition angeordnet werden, wonach der Innenleiter 4 durch den Mounter aufgenommen wird und dann der Innenleiter 4 in die Anbringposition gefördert wird, wobei die obere Fläche des Innenleiters 4 parallel zur Horizontalrichtung ist. Entsprechend kann die Positionsabweichung des Innenleiters 4 reduziert werden.
  • 5 ist eine Querschnittsansicht, in der ein Abschnitt vergrößert dargestellt ist, der in 1 durch ein Rechteck aus einer Einpunkt-Kettenlinie umschlossen ist. Aus Gründen der Einfachheit ist das Vergussharz 6 in der Darstellung von 5 weggelassen.
  • Wenn ein Ergänzungswinkel eines Winkels, der durch eine Seitenfläche des ersten Verbindungsabschnitts 4a an einer Seite des Körperabschnitts 4c und der unteren Fläche des ersten Verbindungsabschnitts 4a wie in 5 dargestellt als θ definiert ist, wird in der ersten bevorzugten Ausführungsform eine Beziehung von 60° ≤ θ ≤ 90° erfüllt. Diese Ausgestaltung kann das Lötmaterial davon abhalten, rasch nach oben zu kriechen. Selbst wenn der Abstand zwischen der unteren Fläche des ersten Verbindungsabschnitts 4a und der unteren Fläche des Körperabschnitts 4c aufgrund der geringen Dickendifferenz zwischen dem ersten Verbindungsabschnitt 4a und dem Körperabschnitt 4c gering ist (z.B. wenn der Abstand 200 μm beträgt), kann beispielsweise das Hochkriechen des Lötmaterials durch Einstellen des Winkels θ auf ungefähr 90° vermieden werden.
  • Wie in 1 und 2 dargestellt, sind in der ersten bevorzugten Ausführungsform die Gate-Elektrode 2b und der Leiter 1c1 durch Verbinden des Drahts 5a verbunden. Falls der Leistungshalbleiterchip 2 mehrere verlötete Abschnitte aufweist, wird beim Schmelzen des Lötmaterials an mehreren Abschnitten eine Zugkraft erzeugt, was eine Positionsabweichung hervorruft. Andererseits wird in der ersten Ausführungsform die Gate-Elektrode 2b nicht unter Verwendung eines Lötmaterials sondern durch Verwendung einer Drahtverbindung verbunden. Damit kann die Anzahl der verlöteten Abschnitte reduziert werden, wodurch eine Positionsabweichung vermieden werden kann. Gleichermaßen sind gemäß der ersten Ausführungsform die Temperaturerfassungs-Diodenelektrode 2c und der Leiter 1c2 durch Verbinden des Drahtes 5b verbunden. Damit kann die oben beschrieben Wirkung gleichermaßen erzielt werden.
  • Wie in 2 gezeigt, ist in der ersten bevorzugten Ausführungsform an dem ersten Verbindungsabschnitt 4a ein Durchgangsloch 4a1 ausgebildet, das in der Draufsicht einen Mittelabschnitt des ersten Verbindungsabschnitts 4a durchdringt. Das Durchgangsloch 4a1 ist in der Dickenrichtung ausgebildet (d.h. in 1 in der Vertikalrichtung). In dem wie oben beschrieben ausgebildeten Durchgangsloch 4a1 kann das Lötmaterial (das leitfähige Element 3b), das während des Herstellungsprozesses gegenwärtig geschmolzen wird, nach Bedarf entsprechend aufgenommen werden. Selbst wenn der Innenleiter 4 auf einer großen Menge Lötmaterial angeordnet wird, das momentan geschmolzen wird, kann das überschüssige Lötmaterial daher von dem Durchgangsloch 4a1 aufgenommen werden, was das überschüssige Lötmaterial davon abhalten kann, hin zum Ende der unteren Fläche des ersten Verbindungsabschnitts 4a zu wandern. Damit kann das Hochkriechen des Lötmaterials weiter unterbunden werden. Wenn die Menge Lötmaterial derart eingestellt wird, dass das Durchgangsloch 4a1 nicht vollständig mit dem Lötmaterial gefüllt wird, kann das Vergussharz 6 in den verbleibenden Teil des Durchgangslochs 4a1 eingefüllt werden. Damit können die haftenden Eigenschaften zwischen dem Innenleiter 4 und dem Vergussharz 6 weiter verbessert werden. Im Ergebnis sind der Innenleiter 4 und die Komponenten um den Innenleiter 4 fest in dem Vergussharz 6 angebracht, wodurch die Dauerhaltbarkeit gegenüber extremen Temperaturen bei Einsatz unter Umgebungsbedingungen oder gegenüber hohen Strömen, die durch die Einrichtung fließen, weiter verbessert werden kann.
  • In der ersten bevorzugten Ausführungsform sind die Form des ersten Verbindungsabschnitts 4a und die Form des zweiten Verbindungsabschnitts 4b in Abhängigkeit der Gegenwart des in 2 dargestellten Durchgangslochs 4a1 in der Draufsicht unterschiedlich voneinander. Während des Herstellungsvorgangs der Leistungshalbleitereinrichtung kann damit beim Anbringen des Innenleiters 4 das Anordnen des Innenleiters 4 in der falschen Richtung verhindert werden. Folglich kann die Ausbeute in der Herstellung verbessert werden.
  • <Zweite bevorzugte Ausführungsform>
  • 6 ist eine auseinandergezogene, perspektivische Ansicht, die eine Ausgestaltung eins Teils einer Leistungshalbleitereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung schematisch darstellt. In der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform sind Komponenten, welche den oben beschriebenen gleichen oder ähneln, durch die gleichen Bezugszeichen bezeichnet und nur der sich unterscheidende Teil wird nachstehend im Detail beschrieben.
  • 6 ist eine Ansicht, die auf einen Leistungshalbleiterchip 2 und einen Innenleiter 4 in der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform gerichtet sind.
  • Der Leistungshalbleiterchip 2 weist ferner einen Elektrodenschutzfilm 2d auf, der mit einer kreisförmigen Öffnung 2d1 an einer Oberflächenelektrode 2a versehen ist. Ein leitfähiges Element 3b ist in der Öffnung 2d1 angeordnet. Da der Elektrodenschutzfilm 2d die kreisförmige Öffnung 2d1 aufweist, ist der Bereich der Oberflächenelektrode 2a, der verlötet werden kann, bei dieser Ausgestaltung kreisförmig.
  • Eine Außenform einer unteren Fläche des ersten Verbindungsabschnitts 4a des Innenleiters 4 ist ein Kreis mit einem Durchmesser, der kleiner als ein Durchmesser der Öffnung 2d1 an dem Elektrodenschutzfilm 2d ist. Der erste Verbindungsabschnitt 4a ist mit der Oberflächenelektrode 2a verbunden, und zwar, in einer Draufsicht, innerhalb eines Außenumfangs der Öffnung 2d1, wobei das leitfähige Element 3b in der Öffnung 2d1 dazwischen angeordnet ist.
  • 7A ist eine Draufsicht, welche eine Ausgestaltung einer Leistungshalbleitereinrichtung schematisch darstellt, die mit der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform artverwandt ist (hernach als "artverwandte Leistungshalbleitereinrichtung" bezeichnet). 7B ist eine Draufsicht, die eine Ausgestaltung der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform schematisch darstellt. 7A ist eine Ansicht, die im Wesentlichen auf einen Leistungshalbleiterchip 2 (durchgezogene Linie) und einen ersten Verbindungsabschnitt 4a (Zweipunkt-Kettenlinie) der artverwandten Leistungshalbleitereinrichtung gerichtet ist, und 7B ist eine Ansicht, die auf den Leistungshalbleiterchip 2 (durchgezogene Linie) und den ersten Verbindungsabschnitt 4a (Zweipunkt-Kettenlinie) der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform gerichtet ist.
  • Die Wirkung der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform wird nachstehend in Bezugnahme auf 7A und 7B beschrieben.
  • Wie in 7A gezeigt, sind in der artverwandten Leistungshalbleitereinrichtung sowohl die Außenform der Öffnung 2d1 an dem Elektrodenschutzfilm 2d als auch die Außenform der unteren Fläche (Verbindungsfläche) des ersten Verbindungsabschnitts 4a rechteckig. Wenn in dieser Ausgestaltung der erste Verbindungsabschnitt 4a derart versetzt ist, dass das Ende des ersten Verbindungsabschnitts 4a aus irgendwelchen Gründen mit dem Ende der Öffnung 2d1 überlappt, ist der Kehlungswinkel (fillet angle) α des Überlappungsabschnitts, der durch eine unterbrochen dargestellte Linie eingeschlossen ist, vergrößert. 8 stellt ein Beispiel des Kehlungswinkels α dar. Wenn der Kehlungswinkel α größer wird, wird die mechanische Spannung, die auf der Elektrode 2a der oberen Fläche durch die Temperaturänderung der Leistungshalbleitereinrichtung erzeugt wird, größer.
  • Überlappen eine Seite des Endes der Öffnung 2d1 und eine Seite des Endes des Verbindungsabschnitts 4a einander, nimmt der Kehlungswinkel α in einem relativ großen Bereich zu. Wenn, wie in 7A dargestellt, zwei Seiten an den Enden überlappen, nimmt der Kehlungswinkel α in einem größeren Bereich zu. Im Ergebnis nimmt die Wahrscheinlichkeit eines in der Leistungshalbleitereinrichtung erzeugten Fehlers geringfügig zu.
  • Selbst wenn sich die Enden der Öffnung 2d1 und des ersten Verbindungsabschnitts 4a überlappen, überlappen sich diese in der Leistungshalbleitereinrichtung gemäß der zweiten bevorzugten Ausführungsform, wie dies in 7B dargestellt ist, nur an einem Abschnitt, an dem der Kreis des ersten Verbindungsabschnitts 4a in Kontakt mit dem Kreis der Öffnung 2d1 ist. Deshalb kann der Bereich, in dem sich die Enden der Öffnung 2d1 und des ersten Verbindungsabschnitts 4a überlappen, eingeschränkt werden. Folglich kann der Bereich, in dem der Kehlungswinkel α ansteigt, auf einen bestimmten Bereich beschränkt werden, wodurch die Zuverlässigkeit verbessert werden kann. Da die untere Fläche des ersten Verbindungsabschnitts 4a kreisförmig ist, wird ein Eckenabschnitt aus der Außenform des Bereichs entfernt, der verlötet werden kann. Diese Ausgestaltung kann die Konzentration von mechanischen Spannungen vermeiden, die durch die Temperaturänderung der Leistungshalbleitereinrichtung an dem Lötmaterial (an dem leitfähigen Element 3b) hervorgerufen werden.
  • Im Folgenden wird angenommen, dass der Durchmesser der kreisförmigen Öffnung 2d1 als ds definiert ist, und der Durchmesser der kreisförmigen unteren Fläche des ersten Verbindungselements 4a als dl definiert ist, wie dies in 9A und 9B dargestellt ist. In diesem Fall sind in der zweiten bevorzugten Ausführungsform die Beziehungen 0,7 × ds < dl und 0,05 mm < (ds – dl) erfüllt.
  • Falls dl kleiner als 0,7 × ds wird, weist die Elektrode 2a der oberen Fläche einen Abschnitt auf, der nicht von dem Lötmaterial (dem leitfähigen Element 3b) bedeckt ist. Dieser Abschnitt wird mit dem Vergussharz 6 in direkten Kontakt gebracht. In diesem Fall kann die Mikrostruktur der Oberflächenelektrode 2a durch das Vergussharz 6 derart beschädigt werden, dass die Zuverlässigkeit beeinträchtigt werden kann, und die Funktionalität des Produkts eingeschränkt ist. Wenn andererseits (ds – dl) nicht mehr als 0,05 mm ist, nehmen der Kehlungswinkel α und damit die mechanische Spannung zu, die auf der Oberflächenelektrode 2a durch die Temperaturänderung der Leistungshalbleitereinrichtung erzeugt wird.
  • Andererseits sind in der zweiten bevorzugten Ausführungsform die Beziehungen 0,7 × ds < dl und 0,05 mm < (ds – dl) erfüllt. Damit kann der Abschnitt der Oberflächenelektrode 2a reduziert werden, der mit dem Vergussharz 6 in direkten Kontakt gebracht wird, und ein Anstieg des Kehlungswinkels α kann vermieden werden.
  • Da die untere Fläche des ersten Verbindungsabschnitts 4a kreisförmig ist, ist die Form des Innenleiters 4 in der zweiten bevorzugten Ausführungsform bevorzugt durch einen Schneidprozess, einen Gießprozess, einen Schmiedeprozess, einen Stanzprozess oder Elektroerosion ausgebildet. Wenn die Leistungshalbleitereinrichtung in Massen produziert wird, ist insbesondere der Stanzprozess zu bevorzugen, welcher eine exzellente Produktionseffizienz aufweist.
  • In der obigen Beschreibung ist der Leistungshalbleiterchip 2 ein vertikaler Halbleiterchip, durch den Strom in der Dickenrichtung fließt, wenn dieser eingeschaltet wird. Allerdings ist die vorliegende Erfindung nicht hierauf beschränkt. Der Leistungshalbleiterchip 2 kann ein lateraler Halbleiterchip sein, durch den Strom in der Horizontalrichtung fließt, wenn dieser eingeschaltet wird.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Belangen lediglich illustrativ und nicht beschränkend. Es sei deshalb verstanden, dass zahlreiche Modifikationen und Abwandlungen erdacht werden können, ohne vom Rahmen der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 3240292 [0004, 0004, 0005]

Claims (13)

  1. Leistungshalbleitereinrichtung mit: ersten und zweiten Leitern (1a, 1b), die jeweils eine Endseite aufweisen, die als externe Anschlüsse dienen; einem Leistungshalbleiterchip (2), der eine Oberflächenelektrode (2a) aufweist, die auf einer oberen Fläche ausgebildet ist, und ferner eine untere Fläche aufweist, die mit der anderen Endseite des ersten Leiters verbunden ist; einem Innenleiter (4) mit einem ersten Verbindungsabschnitt (4a), der mit der Oberflächenelektrode verbunden ist, wobei ein erstes leitfähiges Element (3b) dazwischen angeordnet ist, einem zweiten Verbindungsabschnitt (4b), der mit der anderen Endseite des zweiten Leiters verbunden ist, wobei ein zweites leitfähiges Element (3c) dazwischen angeordnet ist, und einem Körperabschnitt (4c), der den ersten Verbindungsabschnitt und den zweiten Verbindungsabschnitt verbindet; und einem Vergussharz (6), das die anderen Endseiten jeweils des ersten und des zweiten Leiters, den Leistungshalbleiterchip und den Innenleiter bedeckt, wobei der erste Verbindungsabschnitt, derart dicker als der Körperabschnitt ausgebildet ist, dass ermöglicht wird, dass ein unteres Ende des ersten Verbindungsabschnitts weiter unten als ein unteres Ende des Körperabschnitts angeordnet ist.
  2. Leistungshalbleitereinrichtung nach Anspruch 1, bei der die ersten und zweiten Leiter auf einer einzigen Ebene angeordnet sind.
  3. Leistungshalbleitereinrichtung nach Anspruch 1 oder 2, bei der der Innenleiter ausgebildet ist durch: Ausführen eines Stauchungsprozesses an einer einzigen leitfähigen Platte.
  4. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei der eine obere Fläche des Innenleiters, welche nicht verbunden ist, abgeflacht ist.
  5. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei welcher der zweite Verbindungsabschnitt derart dicker als der erste Verbindungsabschnitt ausgebildet ist, dass ermöglicht wird, dass ein unteres Ende des zweiten Verbindungsabschnitts weiter unten als das untere Ende des ersten Verbindungsabschnitts angeordnet ist.
  6. Leistungshalbleitereinrichtung nach Anspruch 4, bei der die obere Fläche des Innenleiters und eine einzelne Ebene, auf der erste und zweite Leiter angeordnet sind, derart angeordnet sind, dass diese im Wesentlichen parallel zueinander sind.
  7. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei der eine Beziehung von 60° ≤ θ ≤ 90° erfüllt ist, wenn ein Ergänzungswinkel eines Winkels, der zwischen einer Seitenfläche des ersten Verbindungsabschnitts auf einer Seite des Körperabschnitts und der unteren Fläche des ersten Verbindungsabschnitts ausgebildet ist, als θ definiert ist.
  8. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, ferner mit: einem dritten Leiter (1c), der eine Endseite aufweist, die als ein externer Anschluss dient, wobei der Leistungshalbleiterchip ein Metalloxid-Halbleiter-Feldeffekt-Transistor (MOSFET) oder ein isolierter Gate-Bipolar-Transistor (IGBT) ist und ferner eine Gate-Elektrode (2b) aufweist, die gesondert von der Oberflächenelektrode auf der oberen Fläche angeordnet ist, und die Gate-Elektrode und der dritte Leiter durch Verbindung mit einem Draht (5) verbunden sind.
  9. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, ferner mit: einem dritten Leiter (1c), der eine Endseite aufweist, die als ein externer Anschluss dient, wobei der Leistungshalbleiterchip ferner eine Temperatur-Erfassungsdiode aufweist, die eine Temperatur an der oberen Fläche erfasst, wobei eine Elektrode (2c) der Temperaturerfassungsdiode und der dritte Leiter durch Verbindung eines Drahts (5) verbunden sind.
  10. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei der an dem ersten Verbindungsabschnitt ein Durchgangsloch (4a1) ausgebildet ist, das in einer Draufsicht einen Mittelabschnitt des ersten Verbindungsabschnitts durchdringt.
  11. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei der eine Form des ersten Verbindungsabschnitts und eine Form des zweiten Verbindungsabschnitts in einer Draufsicht unterschiedlich sind.
  12. Leistungshalbleitereinrichtung nach einem der vorhergehenden Ansprüche, bei welcher der Leistungshalbleiterchip ferner einen Elektrodenschutzfilm (2d) aufweist, der mit einer kreisförmigen Öffnung (2d1) auf der Oberflächenelektrode angeordnet ist, eine Außenform einer unteren Fläche des ersten Verbindungsabschnitts ein Kreis mit einem Durchmesser ist, der kleiner als ein Durchmesser der Öffnung ist, und der erste Verbindungsabschnitt mit der Oberflächenelektrode in einer Draufsicht innerhalb eines Außenumfangs der Öffnung verbunden ist, wobei das erste leitfähige Element in der Öffnung dazwischen angeordnet ist.
  13. Leistungshalbleitereinrichtung nach Anspruch 12, bei der Beziehungen 0,7 × ds < dl und 0,05 mm < (ds – dl) erfüllt sind, wenn ein Durchmesser der kreisförmigen Öffnung als ds definiert ist, und ein Durchmesser der kreisförmigen unteren Fläche des ersten Verbindungsabschnitts als dl definiert ist.
DE102014223863.3A 2014-04-22 2014-11-24 Leistungshalbleitereinrichtungen Active DE102014223863B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014087856A JP5714157B1 (ja) 2014-04-22 2014-04-22 パワー半導体装置
JP2014-087856 2014-04-22

Publications (2)

Publication Number Publication Date
DE102014223863A1 true DE102014223863A1 (de) 2015-10-22
DE102014223863B4 DE102014223863B4 (de) 2022-10-13

Family

ID=53277290

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014223863.3A Active DE102014223863B4 (de) 2014-04-22 2014-11-24 Leistungshalbleitereinrichtungen

Country Status (2)

Country Link
JP (1) JP5714157B1 (de)
DE (1) DE102014223863B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3425666A1 (de) * 2017-07-06 2019-01-09 Toyota Jidosha Kabushiki Kaisha Halbleitermodul

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3703121B1 (de) * 2017-10-26 2022-08-10 Shindengen Electric Manufacturing Co., Ltd. Halbleiterbauelement und verfahren zur herstellung des halbleiterbauelements
JP6992913B2 (ja) 2018-11-05 2022-01-13 富士電機株式会社 リードフレーム配線構造及び半導体モジュール
US11929307B2 (en) 2019-02-13 2024-03-12 Hitachi Astemo, Ltd. Plurality of lead frames for cooling a power device
US20230352376A1 (en) * 2020-07-20 2023-11-02 Rohm Co., Ltd. Semiconductor device
WO2024070884A1 (ja) * 2022-09-28 2024-04-04 ニデック株式会社 半導体モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240292A (ja) 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP4710131B2 (ja) * 2000-12-21 2011-06-29 株式会社豊田自動織機 半導体装置
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
US7880280B2 (en) 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
JP2010050286A (ja) * 2008-08-21 2010-03-04 Toshiba Corp 半導体装置
JP5540857B2 (ja) * 2010-04-16 2014-07-02 日立金属株式会社 リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP5270614B2 (ja) * 2010-05-24 2013-08-21 三菱電機株式会社 半導体装置
JP2013251500A (ja) * 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240292A (ja) 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3425666A1 (de) * 2017-07-06 2019-01-09 Toyota Jidosha Kabushiki Kaisha Halbleitermodul
RU2686443C1 (ru) * 2017-07-06 2019-04-25 Тойота Дзидося Кабусики Кайся Полупроводниковый модуль

Also Published As

Publication number Publication date
JP2015207675A (ja) 2015-11-19
JP5714157B1 (ja) 2015-05-07
DE102014223863B4 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE102011084803B4 (de) Leistungshalbleitervorrichtung
DE102014223863B4 (de) Leistungshalbleitereinrichtungen
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE112019005155B4 (de) Halbleitervorrichtung
DE102015100129A1 (de) Miniaturisiertes SMD-Diodenpaket und Herstellungsverfahren dafür
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE112016004980T5 (de) Leistungs-halbleitereinrichtung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
EP2757586A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102010043839B4 (de) Halbleitervorrichtung mit einem Isoliersubstrat
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102015216779B4 (de) Leistungshalbleitervorrichtung
DE102017207727A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final