DE19505947A1 - Halbleitervorrichtung - Google Patents
HalbleitervorrichtungInfo
- Publication number
- DE19505947A1 DE19505947A1 DE19505947A DE19505947A DE19505947A1 DE 19505947 A1 DE19505947 A1 DE 19505947A1 DE 19505947 A DE19505947 A DE 19505947A DE 19505947 A DE19505947 A DE 19505947A DE 19505947 A1 DE19505947 A1 DE 19505947A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- film
- tisin
- barrier metal
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 230000004888 barrier function Effects 0.000 title claims description 171
- 229910052751 metal Inorganic materials 0.000 title claims description 153
- 239000002184 metal Substances 0.000 title claims description 152
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 51
- 239000003870 refractory metal Substances 0.000 claims abstract description 51
- 150000001875 compounds Chemical class 0.000 claims abstract description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims abstract description 34
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 34
- 239000013081 microcrystal Substances 0.000 claims abstract description 26
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 18
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract description 12
- 229910052758 niobium Inorganic materials 0.000 claims abstract description 8
- 229910052720 vanadium Inorganic materials 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 77
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 54
- 229910021332 silicide Inorganic materials 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 42
- 229910052719 titanium Inorganic materials 0.000 claims description 42
- 229910045601 alloy Inorganic materials 0.000 claims description 34
- 239000000956 alloy Substances 0.000 claims description 34
- 150000002739 metals Chemical class 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- 229910004613 CdTe Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 4
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 claims description 4
- 239000010408 film Substances 0.000 description 617
- 239000010410 layer Substances 0.000 description 389
- 229910008482 TiSiN Inorganic materials 0.000 description 141
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 140
- 239000010936 titanium Substances 0.000 description 96
- 239000011135 tin Substances 0.000 description 74
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 62
- 229920005591 polysilicon Polymers 0.000 description 62
- 238000004544 sputter deposition Methods 0.000 description 51
- 238000000034 method Methods 0.000 description 45
- 239000000377 silicon dioxide Substances 0.000 description 35
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 34
- 229910052681 coesite Inorganic materials 0.000 description 34
- 229910052906 cristobalite Inorganic materials 0.000 description 34
- 235000012239 silicon dioxide Nutrition 0.000 description 34
- 229910052682 stishovite Inorganic materials 0.000 description 34
- 229910052905 tridymite Inorganic materials 0.000 description 34
- 239000007789 gas Substances 0.000 description 31
- 230000003647 oxidation Effects 0.000 description 31
- 238000007254 oxidation reaction Methods 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 29
- 239000012298 atmosphere Substances 0.000 description 27
- 229910007991 Si-N Inorganic materials 0.000 description 25
- 229910006294 Si—N Inorganic materials 0.000 description 25
- 239000013078 crystal Substances 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000000203 mixture Substances 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 16
- 229910008484 TiSi Inorganic materials 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 239000012535 impurity Substances 0.000 description 14
- 239000000126 substance Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 12
- 238000010304 firing Methods 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 229910052786 argon Inorganic materials 0.000 description 10
- 239000005380 borophosphosilicate glass Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000012071 phase Substances 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000004627 transmission electron microscopy Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 238000000992 sputter etching Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 7
- 229910001882 dioxygen Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 6
- 229910017770 Cu—Ag Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910019213 POCl3 Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910008479 TiSi2 Inorganic materials 0.000 description 4
- 229910008807 WSiN Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 4
- -1 ZnSe Chemical class 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 235000019592 roughness Nutrition 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000010301 surface-oxidation reaction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910017706 MgZn Inorganic materials 0.000 description 2
- 229910005805 NiNb Inorganic materials 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910010062 TiCl3 Inorganic materials 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000005300 metallic glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- YONPGGFAJWQGJC-UHFFFAOYSA-K titanium(iii) chloride Chemical compound Cl[Ti](Cl)Cl YONPGGFAJWQGJC-UHFFFAOYSA-K 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 206010024796 Logorrhoea Diseases 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910003074 TiCl4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910009052 W5Si3 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung
und insbesondere eine Halbleitervorrichtung, die eine
verbesserte Barrierenmetallschicht aufweist, die in eine
Elektrode oder Verdrahtungsschicht inkorporiert ist. Sie
betrifft auch eine Halbleitervorrichtung, die Elektroden oder
Verdrahtungsschichten mit einer Polyzid-Struktur aufweist,
welche jeweils eine Polysiliziumschicht und einen auf der
Polysiliziumschicht abgeschiedenen feuerfesten
Metallsilizidfilm enthalten.
Bisher wurde eine Barrierenmetallschicht zwischen einer
Verdrahtungsschicht und einer zweiten Verdrahtungsschicht
oder einer Halbleitervorrichtung vorgesehen, wenn die eine
Verdrahtungsschicht mit der anderen Verdrahtungsschicht oder
dem Halbleiterelement elektrisch in Kontakt ist. Die
Barrierenmetallschicht verhindert eine Reaktion der
Verdrahtungsschicht mit dem Halbleiterelement oder der
zweiten Verdrahtungsschicht und verhindert die Diffusion des
Metallelements zwischen der Verdrahtungsschicht und dem
Halbleiterelement oder der zweiten Verdrahtungsschicht durch
die Grenzfläche zwischen den zwei Komponenten. Somit erzielt
die Barrierenmetallschicht nicht nur einen guten und
verläßlichen Kontakt zwischen den zwei Komponenten. Sie wird
auch zwischen einem isolierenden Film und einer
Verdrahtungsschicht oder einer Elektrode vorgesehen, wenn die
Verdrahtungsschicht oder die Elektrode auf dem isolierenden
Film ausgebildet wird.
Gegenwärtig werden TiN, TiW und dgl. als Materialien für
Barrierenmetallschichten verwendet. Filme aus diesen
Materialien werden durch Sputtern oder dgl. ausgebildet. Die
so gebildeten Filme sind polykristallin und bestehen aus
säulenartigen Kristallen mit Kristallkorngrenzen, die sich im
rechten Winkel zur Oberfläche des darunterliegenden Films
erstrecken. Die Kristallkorngrenzen sind wahrscheinlich dafür
verantwortlich, daß das Metall in genau der Richtung
diffundiert, in der es nicht diffundieren sollte.
Offensichtlich haben die Filme eine Struktur, die es
unmöglich macht, daß sie als Barriere gegen die Diffusion des
Metalls wirken. Die Verdrahtungsschicht sollte möglichst
einen niedrigen Widerstand haben, damit das Halbleiterelement
mit hoher Effizienz arbeiten kann. Zu diesem Zweck muß die
Barrierenmetallschicht dünn genug sein, um einen hinreichend
niedrigen Widerstand zu haben. Dabei entsteht ein Problem.
Eine dünne Barrierenmetallschicht wirkt weniger effektiv als
Barriere als eine dicke. Die herkömmlichen
Barrierenmetallschichten scheinen als Barriere daher nicht
gut zu funktionieren. Es wäre statt dessen die Verwendung
einen dünnen Einkristallfilms erforderlich, da dieser Film
effektiv als Barriere wirken kann. Mit den gegenwärtig zur
Verfügung stehenden Methoden ist es jedoch äußerst schwierig,
einen fehlerfreien dünnen Einkristallfilm auszubilden.
Polysilizium wird als Material für Gate-Elektroden verwendet.
Da Polysilizium einen hohen Widerstand hat, hat ein
Halbleiterelement mit einer Gate-Elektrode aus Polysilizium
einen hohen parasitären Widerstand. Der hohe parasitäre
Widerstand verschlechtert die Charakteristiken des
Halbleiterelements. Aus diesem Grund wird vorgeschlagen, daß
ein Metall oder Metallsilizid mit niedrigem Widerstand als
Material für Gate-Elektroden verwendet werden soll. Wenn ein
Metallfilm auf einem Gate-Isolierfilm nach einer
herkömmlichen Sputtertechnik ausgebildet wird, wird er jedoch
polykristallin und hat verschiedene Kristallflächen.
Verschiedene Kristallflächen haben unterschiedliche
Austrittsarbeiten, was zu einem instabilen Unterschied in den
Austrittsarbeiten zwischen dem Metall und dem Halbleiter
unter dem Gate-Isolierfilm führt. Der Unterschied in den
Austrittsarbeiten beeinträchtigt den Halbleiter unterhalb des
Gate-Isolierfilms. Infolgedessen hat das Halbleiterelement
nur eine instabile Schwellenspannung und kann in der Praxis
überhaupt nicht verwendet werden.
Angenommen sei, daß ein Wolfram-(W)-Film als Gate-Elektrode
eines Transistors verwendet wird. Der Wolframfilm weist
Austrittsarbeiten von 5,25 eV, 4,63 eV und 4,47 eV in den
Kristallachsen (110), (100) bzw. (111) auf. Erforderlich ist,
daß die Kristalle an der Unterseite des Wolframfilms in
derselben Achse orientiert sind, der einen Gate-Isolierfilm
kontaktiert. Sonst könnte man die Schwellenspannung des
Transistors nicht vernünftig kontrollieren.
Seit kurzem wird eine sogenannte "Polyzid-Struktur" allgemein
als Gate-Struktur verwendet. Sie umfaßt eine
Polysiliziumschicht und eine auf der Polysiliziumschicht
abgeschiedene Schicht aus einem feuerfesten Metallsilizid.
Die Metallsilizidschicht besteht aus MoSix, WSix oder dgl.,
welche einen niedrigeren elektrischen Widerstand als
Polysilizium und eine relativ hohe Hitzebeständigkeit haben.
Ein feuerfestes Metallsilizid ist aus dem folgenden Grund ein
exzellentes Material: es kann nämlich nach demselben
Verfahren bearbeitet werden, nach dem auch Polysilizium
bearbeitet wird. Das Verfahren muß nicht sehr modifiziert
werden, selbst wenn eine Polyzid-Struktur eingesetzt wird.
Wenn eine Polysiliziumschicht in die Form einer Gate-
Elektrode gebracht und oxidiert wird, wird der Randteil der
Polysiliziumschicht in einer großen Dicke oxidiert. Ein
Transistor mit einer so gebildeten Gate-Elektrode hat eine
hohe Gate-Durchschlagsspannung und arbeitet, wie im Stand der
Technik bekannt ist, lange Zeit verläßlich. Selbst wenn ein
feuerfester Metallsilizidfilm ebenfalls an seiner Oberfläche
zur gleichen Zeit oxidiert wird wie die Oberfläche der
Polysiliziumschicht, wird kein Metalloxid gebildet, sondern
es wird lediglich SiO₂ auf dem Metallsilizidfilm gebildet,
wenn der Metallsilizidfilm eine überstöchiometrische
Zusammensetzung an Silizium hat.
Wenn der Metallsilizidfilm mehr Silizium als eine
stöchiometrische Menge enthält, wird das Silizium im
Metallsilizid bei der Oxidation verbraucht. Im Ergebnis wird
der Metallgehalt im Film größer. Diese Änderung der
Zusammensetzung verläuft umgekehrt proportional zur Breite
der Polyzid-Struktur. SiO₂-Filme mit einer Dicke von jeweils
85 nm wurden auf WSix-Filmen von zwei Typen ausgebildet, die
dieselbe Dicke von jeweils 300 nm und unterschiedliche
Anfangszusammensetzungen von WSi2,50 bzw. WSi2,65 hatten, und
so Streifen mit einer Polyzid-Struktur ausgebildet. Die
mittlere Zusammensetzung der WSix-Filme beider Typen wurde
gegen die Breite der Streifen aufgetragen. Die Ergebnisse
werden in Fig. 1 dargestellt.
Wie aus Fig. 1 hervorgeht, näherte sich, als der Streifen
beider Polyzidstrukturen eine Breite von 0,8 nm oder weniger
hatte, die Zusammensetzung beider Wolfram-Silizide (WSix) der
stöchiometrischen Zusammensetzung, d. h. WSi₂, und der
Wolfram-Gehalt wurde größer. Dies kommt daher, daß je
schmaler der Streifen mit der Polyzid-Struktur ist, desto
höher das Verhältnis von Oberfläche (d. h. die Summe der
oberen und der seitenoberflächen) pro Volumeneinheit des
Streifens und daher desto größer die Menge des bei der
Oxidation verbrauchten Siliziums ist.
Wenn Silizium im Überschuß oxidiert wird, wird Silizium aus
der Polysiliziumschicht (d. h. der unteren Schicht) in den
Wolfram-Silizidfilm (d. h. die obere Schicht) nachgeliefert,
um die stöchiometrische Zusammensetzung des
Wolframsilizidfilms zu erhalten. Wolframsilizid (d. h. ein
feuerfestes Metallsilizid) beißt sich unvermeidlich in die
Polysiliziumschicht, was die Gate-Durchschlagsspannung des
Transistors sehr stark verändert, wie in Fig. 2 gezeigt
wird. Genauer gesagt, verschiebt sich nach der thermischen
Oxidation der Polysiliziumschicht unter Ausbildung eines
SiO₂-Films die Gate-Strom/Gate-Spannungs-Charakteristik des
Transistors stark von dem normalen Verhältnis, das durch die
gestrichelte Kurve dargestellt wird, zu einem, das durch die
durchgezogene Kurve dargestellt wird.
Wie oben beschrieben wurde, kann in einer herkömmlichen
Halbleitervorrichtung die in eine Elektrode oder
Verdrahtungsschicht eines Halbleiterelements inkorporierte
herkömmliche Barrierenmetallschicht nicht als effektive
Barriere wirken. Infolgedessen werden die Charakteristiken
des Halbleiterelements und die Zuverlässigkeit der
Verdrahtungsschicht verschlechtert. Außerdem kann die
Metallschicht kaum als Gate-Elektrode verwendet werden, da
die Austrittsarbeit der Metallelektrode am Gate-isolierenden
Film nicht kontrolliert werden kann.
In der in einem Halbleiterelement verwendeten Polyzid-
Struktur wird Silizium aus der Polysiliziumschicht in den auf
der Polysiliziumschicht ausgebildeten feuerfesten
Metallsilizidfilm nachgeliefert, wenn Silizium im
Metallsilizidfilm in einer zu großen Menge oxidiert wird. Das
in den Metallsilizidfilm nachgelieferte Silizium
verschlechtert die Gate-Durchschlagsspannung des
Halbleiterelements. Dieses Phänomen wird vorherrschend, wenn
die Polyzid-Struktur so schmal ist, daß wesentlich mehr
Silizium an den Seitenrändern der Struktur verbraucht wird
als in anderen Teilen. Die Verschlechterung der
Durchschlagsspannung findet nicht in der gesamten Gate-
Elektrode (d. h. der Polyzid-Struktur) statt. Sie wird dem
lokal in die Polysiliziumschicht eingewanderten Metallsilizid
zugeschrieben. Mit anderen Worten wird die Gate-
Durchschlagsspannung des Elements aufgrund des nicht
gleichmäßigen feuerfesten Metallsilizids und der schnellen
Diffusion von Silizium durch die Kristallkorngrenzen
verschlechtert.
Ein Ziel der vorliegenden Erfindung ist die Bereitstellung
einer Halbleitervorrichtung mit einer Elektrode oder einer
Verdrahtungsschicht, die eine verbesserte
Barrierenmetallschicht enthält, welche als effektive Barriere
fungieren kann, so daß die Charakteristik der Vorrichtung und
die Zuverlässigkeit der Verdrahtungsschicht erhöht wird.
Ein weiteres Ziel der Erfindung ist die Bereitstellung einer
Halbleitervorrichtung mit einem Gate-isolierenden Film und
einer auf dem Gate-isolierenden Film ausgebildeten Gate-
Elektrode, bei der die Gate-Elektrode eine
Barrierenmetallschicht mit verbesserten Sperreigenschaften
einschließt, wobei die Vorrichtung eine gute Charakteristik
hat und ihre Verdrahtungsschicht sehr zuverlässig ist.
Noch ein weiteres Ziel der Erfindung ist die Bereitstellung
einer Halbleitervorrichtung, die mindestens eine Elektrode
oder Verdrahtungsschicht umfaßt, mit Polyzid-Struktur, in der
eine Polysiliziumschicht und ein Metallsilizidfilm an einer
Reaktion miteinander selbst dann gehindert werden, wenn die
Elektrode oder die Verdrahtungsschicht an ihrer Oberfläche
oxidiert wird, und in der kein Metallsilizid lokal in die
Polysiliziumschicht einwandert, so daß die Zuverlässigkeit
der Vorrichtung erhöht wird.
Erfindungsgemäß wird eine Halbleitervorrichtung zur Verfügung
gestellt, welche eine leitende Schicht, die sowohl eine
Elektrodenschicht als auch eine Verdrahtungsschicht sein
kann, und eine amorphe Legierungsschicht umfaßt, welche an
der Unterseite der leitenden Schicht gebildet wird und aus
einer Matrixphase und Mikrokristallkörnern besteht, wobei die
Matrixphase eine amorphe Legierung als Hauptkomponente
enthält und die erwähnten Mikrokristallkörner in der
Matrixphase dispergiert sind und nicht kontinuierlich in der
Richtung der Dicke der amorphen Legierungsschicht angeordnet
sind.
Erfindungsgemäß wird eine Halbleitervorrichtung
bereitgestellt, die eine leitende Schicht, welche sowohl eine
Elektrodenschicht als auch eine Verdrahtungsschicht sein
kann, und eine Barrierenmetallschicht, die auf der Unterseite
der leitenden Schicht ausgebildet ist und Ti, Si und N
enthält, umfaßt.
Erfindungsgemäß wird eine Halbleitervorrichtung zur Verfügung
gestellt, welche eine leitende Schicht, die sowohl eine
Elektrodenschicht als auch eine Verdrahtungsschicht sein
kann, und eine Barrierenmetallschicht umfaßt, welche auf der
Unterseite der leitenden Schicht ausgebildet ist und ein
feuerfestes Metall, Si und N enthält, wobei das
Atomverhältnis von Si zum feuerfesten Metall 0,7 oder mehr
beträgt.
Erfindungsgemäß wird eine Halbleitervorrichtung zur Verfügung
gestellt, welche eine dreischichtige Struktur umfaßt, die
sowohl als Elektrode als auch als Verdrahtungsschicht wirken
kann, und im wesentlichen aus einer Siliziumschicht, einer
feuerfesten Metallsilizidschicht, die auf der Siliziumschicht
angebracht ist, und einer Barrierenmetallschicht, die
zwischen der Siliziumschicht und der feuerfesten
Metallsilizidschicht vorgesehen ist, besteht und Si, N und
ein feuerfestes Metall, das gleich oder verschieden vom
feuerfesten Metall der feuerfesten Metallsilizidschicht ist,
enthält.
Weitere Ziele und Vorteile der Erfindungen werden in der
folgenden Beschreibung dargelegt oder gehen aus dieser zum
Teil hervor oder können durch Ausführung der Erfindung
ermittelt werden. Die Ziele und Vorteile der Erfindung können
mittels der Instrumentarien und Kombinationen, die
insbesondere in den anhängenden Ansprüchen ausgeführt sind,
realisiert und erzielt werden.
Die anhängenden Zeichnungen, die zur Beschreibung gehören und
einen Teil derselben darstellen, erläutern gegenwärtig
bevorzugte Ausführungsformen der Erfindung und dienen
zusammen mit der oben angegebenen allgemeinen Beschreibung
und der nachstehend gegebenen ausführlichen Beschreibung
bevorzugter Ausführungsformen zur Erläuterung der Prinzipien
dieser Erfindung.
Fig. 1 ist ein Graph, der erläutert, wie das
Atomverhältnis x von WSix sich mit den Breiten von
herkömmlichen verdrahtungsschichten aus WSi2,65 und WSi2,50
verändert, nachdem die verdrahtungsschichten thermisch
oxidiert wurden;
Fig. 2 ist ein Graph, der die Ig-Vg-Charakteristik
einer Gate-Elektrode, die nach einer herkömmlichen Methode
gebildet wurde, darstellt;
Fig. 3A bis 3E sind Schnitte und erläutern die
Schritte der Ausbildung einer vergrabenen Verdrahtungsschicht
in einer Halbleitervorrichtung nach einem ersten Beispiel
dieser Erfindung;
Fig. 4 ist ein Diagramm, das erläutert, wie sich die
Druckspannung eines TiSiN-Films mit dem Si/Ti-Atomverhältnis
verändert;
Fig. 5A bis 5D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach einem zweiten Beispiel dieser
Erfindung erläutern;
Fig. 6A bis 6D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach einem dritten Beispiel dieser
Erfindung darstellen;
Fig. 7A ist ein Schnitt, der ein herkömmliches
Verfahren der Abscheidung einer Barrierenmetallschicht auf
einem BPSG-Film erläutert;
Fig. 7B ist ein Schnitt, der das Verfahren der
Abscheidung einer Barrierenmetallschicht auf einem BPSG-Film
in einer Halbleitervorrichtung nach dem vierten Beispiel
dieser Erfindung erläutert;
Fig. 8A und 8B sind Schnitte, die zwei alternative
Methoden der Ausbildung einer Cu-Schicht im vierten Beispiel
dieser Erfindung erläutern;
Fig. 9 ist ein Graph, der darstellt, wie die
diffundierte Menge Cu und der Kontaktwiderstand zwischen
einer oberen Schicht und einer unteren Schicht von der Dicke
des zwischen der Oberschicht und der TiN-Schicht
ausgebildeten TiO₂-Films abhängen;
Fig. 10 ist ein Graph, der zeigt, wie die normalen
freien Bildungsenergien verschiedenen Nitride von der
Temperatur abhängen;
Fig. 11A, 11B und 11C sind Graphen, die zeigen, wie
der Widerstand von TiSiN mit dem Partialdruck von N₂
variiert;
Fig. 12 ist ein Graph, der erläutert, wie die
Druckspannung (compression stress) eines TiSiN-Films sich mit
dem Si/Ti-Atomverhältnis des TiSiN-Films verändert;
Fig. 13A bis 13D sind Schnitte, die die Schritte der
Ausbildung einer Verdrahtungsschicht in einer
Halbleitervorrichtung nach dem sechsten Beispiel der
vorliegenden Erfindung erläutern;
Fig. 14A bis 14D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach dem siebten Beispiel dieser
Erfindung erläutern;
Fig. 15A bis 15C sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach dem achten Beispiel dieser
Erfindung erläutern;
Fig. 16 ist ein schematischer Schnitt, der eine
Halbleitervorrichtung nach dem neunten Beispiel der
vorliegenden Erfindung zeigt;
Fig. 17A bis 17J sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem neunten
Beispiel dieser Erfindung erläutern;
Fig. 18 ist ein Graph, der die Tg-Vg-Charakteristik
einer Gate-Elektrode darstellt, die nach einem
erfindungsgemäßen Verfahren ausgebildet wurde;
Fig. 19A bis 19J sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem zehnten
Beispiel dieser Erfindung erläutern;
Fig. 20A bis 20L sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem elften
Beispiel dieser Erfindung erläutern;
Fig. 21A bis 21L sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem zwölften
Beispiel dieser Erfindung erläutern;
Fig. 22A und 22B sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem dreizehnten
Beispiel dieser Erfindung erläutern;
Fig. 23A bis 23E sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem vierzehnten
Beispiel dieser Erfindung erläutern;
Fig. 24A und 24B sind mikroskopische Photographien
von TiSiN-Filmen;
Fig. 25A und 25B sind Diagramme, die eine amorphe
Schicht, die Mikrokristallkörner enthält, darstellen;
Fig. 26A bis 26D sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem fünfzehnten
Beispiel dieser Erfindung erläutern;
Fig. 27 ist ein Schnitt einer modifizierten
Halbleitervorrichtung gemäß dieser Erfindung;
Fig. 28 ist eine TEM-Photographie, die einen
Querschnitt einer Cu/TiSiN/Si-Struktur zeigt;
Fig. 29A bis 29D sind Graphen, die jeweils das XPS-
Spektrum eines TiSiN-Films zeigen; und
Fig. 30A bis 30C sind Graphen, die jeweils die XPS-
Spektren eines TiN-Films und eines TiSiN-Films zu
Vergleichszwecken zeigen.
Eine erfindungsgemäße Halbleitervorrichtung umfaßt eine
leitende Schicht und eine amorphe Legierungsschicht, die an
der Unterseite der leitenden Schicht ausgebildet wird. Die
leitende Schicht ist entweder eine Elektrodenschicht oder
eine Verdrahtungsschicht (wiring layer). Die amorphe
Legierungsschicht besteht aus einer Matrixphase und
Mikrokristallkörnern. Die Matrixphase besteht hauptsächlich
aus einer amorphen Legierung. Die mikrokristallinen Körner
sind in der Matrixphase dispergiert und nicht kontinuierlich
in der Richtung der Dicke der amorphen Legierungsschicht
angeordnet. Die amorphe Legierungsschicht wirkt als
Sperrschicht.
Wie oben erwähnt, besteht die Barriereschicht aus einer
amorphen Legierung und die Mikrokristallkörner sind darin
dispergiert, ohne kontinuierlich in der Richtung der Dicke
der Barriereschicht angeordnet zu sein. Metallelemente
diffundieren durch die Kristallkorngrenzen, anders als im
Fall, daß die Barriereschicht aus TiN besteht, nicht. Daher
kann die Barriereschicht verbesserte Barriereeigenschaften
aufweisen.
Die amorphe Legierung kann ein feuerfestes Metall, einen
Halbleiter und Stickstoff enthalten. Das feuerfeste Metall
kann aus Ti, Zr, Hf, V, Nb, Ta, Cr, W und Mo ausgewählt
werden. Der Halbleiter kann ausgewählt werden aus Elementen
der Gruppe IV wie z. B. Si, Ge und C, binären Halbleiter-
Verbindungen wie GaAs, InP, InSb, BN, GaP, ZnSe, ZnS, CdS und
CdTe und ternären Halbleiter-Verbindungen wie z. B. II-IV-VI-
Verbindungs-Halbleitern, II-IV-V-Verbindungs-Halbleitern,
III-IV-VI-Verbindungs-Halbleitern, I-III-VI-Verbindungs-
Halbleitern und II-V-VII-Verbindungs-Halbleitern.
Die mikrokristallinen Körner können aus einem feuerfesten
Metallsilizid bestehen. In diesem Fall haben sie vorzugsweise
eine Korngröße von 2 nm oder weniger.
Besonders bevorzugt besteht die amorphe Legierungsschicht aus
Ti-Si-N und die Mikrokristallkörner sind TiN-Körner.
Ebenfalls vorteilhaft ist es, wenn die amorphe
Legierungsschicht aus W-Si-N besteht und die
Mikrokristallkörner W- oder WxNy-Körner sind.
Wenn die amorphe Legierungsschicht aus feuerfestem Metall, Si
und N besteht, kann die Filmspannung durch Einstellung des
Atomverhältnisses von Si zum feuerfesten Metall auf 0,7 oder
mehr verringert werden. Die Verringerung der Filmspannung ist
ein wirksames Mittel zur Verbesserung der Charakteristika
beliebiger Elemente, die in die Halbleitervorrichtung
eingebaut werden.
Wenn Ti als das feuerfeste Metall verwendet wird, wird die
Barrierenmetallschicht, d. h. die amorphe Legierungsschicht,
fest an der unteren Schicht oder dem Substrat anhaften, da Ti
einen Oxidfilm (einen natürlichen Oxidfilm auf der unteren
Schicht oder dem Substrat) gut reduziert. Daher erzeugt die
Barrierenmetallschicht einen guten Kontakt mit der darunter
liegenden Schicht oder dem Substrat. Außerdem wird die
Zusammensetzung der Barrierenmetallschicht stabilisiert, da
sich Ti stark an N bindet.
Wenn Ti, Zr oder Hf als feuerfestes Metall verwendet werden,
bleibt die Barrierenmetallschicht bei Erwärmung stabil. Dies
kommt daher, daß die Nitride von Ti, Zr und Hf eine negative
Standardbildungsenergie haben, die größer ist als die eines
Nitrids von Ta. Als Ergebnis hat die Barrierenmetallschicht
bessere Barriereeigenschaften.
Es wurde entdeckt, daß die Barrierenmetallschicht an den
isolierenden Film fest anhaftet. Darüber hinaus wurde ein
geringer Kontaktwiderstand zwischen der
Barrierenmetallschicht und der unteren Elektrode und
ebenfalls zwischen der Barrierenmetallschicht und der oberen
Elektrode nachgewiesen.
Wenn eine Metalloxidschicht auf der Oberfläche der
Barrierenmetallschicht ausgebildet wird, kann die so
gebildete Metalloxidschicht die Diffusion von Metall oder
Silizium durch die Kristallkorngrenzen unterdrücken. Wenn
außerdem der Metalloxidfilm in einer Dicke von 2 nm oder
weniger ausgebildet wird, kann der Kontaktwiderstand zwischen
den oberen und unteren verdrahtungsschichten ausreichend
verringert werden. Damit ist es mit der vorliegenden
Erfindung möglich, die Barriereeigenschaften der
Barrierenmetallschicht zu verbessern, die Diffusion von
Metall oder Verunreinigungen durch die Barrierenmetallschicht
zu unterdrücken und die Zuverlässigkeit der Verdrahtung zu
verbessern.
Eine erfindungsgemäße Polyzid-Struktur umfaßt einen
feuerfesten Metallsilizidfilm, einen Polysiliziumfilm und
eine Reaktions-inhibierende Schicht. Die Reaktions-
inhibierende Schicht wird an der Grenzfläche zwischen der
feuerfesten Metallsilizidschicht und dem Polysiliziumfilm
ausgebildet. Sie besteht aus einem ternären System wie
Metall-Si-Stickstoff oder einem quaternären System wie
Metall-Si-Stickstoff-Sauerstoff. Selbst nach Ausführung eines
Erhitzungsschritts bleibt die Polyzid-Struktur stabil und
verschlechtert die Gate-Durchschlagsspannung der
Halbleitervorrichtung nicht.
Die Barrierenmetallschicht ist eine amorphe Legierung, die
mikrokristalline Körner enthält, wie in den Fig. 25A oder
25B erläutert wird. Die Mikrokristallkörner haben eine
geringere Größe als die Dicke der amorphen Legierungsschicht.
Daher diffundieren Metalle oder Verunreinigungen, anders als
im Fall, in dem die Barrierenmetallschicht aus TiN besteht,
nicht, und die Barriereeigenschaften der
Barrierenmetallschicht können verbessert werden. Wenn die
amorphe Legierungsschicht, die in den Fig. 25A oder 25B
gezeigt ist, auf einem Gate-Isolierfilm ausgebildet wird,
kann die Austrittsarbeit der Barrierenmetallschicht bei einem
einzigen Wert kontrolliert werden, was es ermöglicht, die
Zuverlässigkeit und Leistung der Halbleitervorrichtung, die
diese Barrierenmetallschicht enthält, zu erhöhen.
Bevorzugte Ausführungsformen nach einem Aspekt der
vorliegenden Erfindung haben die folgenden Merkmale:
- (1) eine Elektrode oder Verdrahtungsschicht wird in einer in einem isolierenden Film erzeugten Einkerbung vergraben und eine Barrierenmetallschicht unterhalb und an den Seiten der Elektrode oder Verdrahtungsschicht angebracht.
- (2) Das feuerfeste Metall, eine Komponente der Barrierenmetallschicht, ist ausgewählt aus Ti, Zr, Hf, Mo und W.
- (3) Die Barrierenmetallschicht besteht aus einer Legierung, die keine Kristallkorngrenzen hat.
- (4) Die Elektrode oder Verdrahtungsschicht besteht aus Al, Cu, Ag oder W oder einer Legierung aus mindestens zwei dieser Metalle.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft eine
Halbleitervorrichtung, die eine Elektrode oder eine
Verdrahtungsschicht, eine unterhalb der Elektrode oder
Verdrahtungsschicht angebrachte Barrierenmetallschicht und
eine zwischen der Elektrode oder Verdrahtungsschicht und der
Barrierenmetallschicht angebrachte Oxidschicht umfaßt. Die
Oxidschicht besteht aus einem Oxid des Metalls, das eine
Komponente der Barrierenmetallschicht ist.
Eine bevorzugte Ausführungsform nach einem weiteren Aspekt
der vorliegenden Erfindung hat die folgenden Merkmale:
- (1) Die Barrierenmetallschicht besteht aus TiN und die Oxidschicht ist ein TiO₂-Film.
- (2) Der TiO₂-Film hat eine Dicke von 2 nm oder weniger.
- (3) Eine TiN-Schicht wird als die Diffusionssperrschicht für die Verdrahtungsschicht verwendet und das Atomverhältnis von Ti zu N reicht von 0,95 : 1,05 bis 1,05 : 0,95.
- (4) Eine TiN-Schicht wird als Diffusionssperrschicht für die Verdrahtungsschicht verwendet und ihre Oberfläche wird bei einer niedrigen Temperatur von 450°C oder weniger mittels entweder einer Sauerstoff-Plasmabehandlung oder Ozonbehandlung oxidiert.
- (5) Die Oberfläche des Substrats, auf dem die Barrierenmetallschicht ausgebildet werden soll, wird vor der Ausbildung der Barrierenschicht geglättet.
- (6) Die geglättete Oberfläche des Substrat hat eine mittlere Rauhigkeit von 1 nm oder weniger.
Andere Ausführungsformen der vorliegenden Erfindung sind wie
folgt gekennzeichnet:
- (1) Wenn eine Elektrode vorgesehen wird, wird eine Barrierenmetallschicht unterhalb und an den Seiten der Elektrode ausgebildet. Wenn eine Verdrahtungsschicht vorgesehen wird, wird eine Barrierenmetallschicht unterhalb, an den Seiten und auf der Verdrahtungsschicht ausgebildet.
- (2) Die Barrierenmetallschicht enthält einen Halbleiter, ausgewählt aus einem IV-Metall wie Si, Ge, C oder dgl., einer III-V-halbleitenden Verbindung wie GaAs, InP, InSb, BN, GaP oder dgl., einer II-VI-halbleitenden Verbindung wie ZnSe, ZnS, CdS, CdTe oder dgl., einer ternären Halbleiter- Verbindung wie II-IV-V, III-IV-VI, I-III-VI, II-V-VII oder dgl.
- (3) Die Barrierenmetallschicht enthält ein feuerfestes Metall und der Halbleiter hat ein Atomverhältnis von 0,7 oder mehr bezüglich des feuerfesten Metalls.
- (4) Das feuerfeste Metall hat mindestens eine Hauptkomponente, ausgewählt aus Mo, W, V, Nb, Ta, Ti und Co.
- (5) Eine feuerfestes Metallsilizidschicht mit einer Polyzid-Struktur enthält mindestens ein Metall aus Mo, W, V, Nb, Ta, Ti und Co.
Darüber hinaus stellt die vorliegende Erfindung ein Verfahren
zur Herstellung einer Halbleitervorrichtung mit einer
Elektrode oder Verdrahtungsschicht mit Polyzid-Struktur zur
Verfügung, wobei das Verfahren die folgenden Schritte umfaßt:
Ausbildung einer Stickstoff-haltigen feuerfesten
Metallsilizidschicht auf einer Polysiliziumschicht;
Ausführung einer Hitzebehandlung mit der resultierenden Struktur, Bildung einer Schicht mit einer höheren Stickstoff- Konzentration als in der Metallsilizidschicht an der Grenzfläche zwischen der Polysiliziumschicht und der Metallsilizidschicht.
Ausführung einer Hitzebehandlung mit der resultierenden Struktur, Bildung einer Schicht mit einer höheren Stickstoff- Konzentration als in der Metallsilizidschicht an der Grenzfläche zwischen der Polysiliziumschicht und der Metallsilizidschicht.
Es ist möglich, als feuerfestes Metall eine Legierung aus
mindestens zwei Elementen, ausgewählt aus Ti, Zr, Hf, W und
Mo, zu verwenden.
Verschiedene Beispiele der vorliegenden Erfindung werden im
Detail beschrieben.
Fig. 3A bis 3E sind Schnitte, die erläutern, wie eine
vergrabene Verdrahtungsschicht in einer Halbleitervorrichtung
nach dem Beispiel 1 dieser Erfindung gebildet wird.
Zunächst wird, wie in Fig. 3A gezeigt ist, ein SiO₂-Film 12,
der als Isolierfilm verwendet wird, auf einem Halbleiter-
Substrat 11 gebildet. Dann wird in der Oberfläche des SiO₂-
Films 12 durch reaktives Ionenätzen oder dgl. eine Rille
erzeugt. Der Isolierfilm 12 kann aus Polyimid und nicht aus
SiO₂ sein. Wünschenswerterweise wird die Innenfläche der
Rille 13 beispielsweise durch CDE (chemical dry etching -
chemisches Trockenätzen) oder dgl. geglättet - vorzugsweise
auf Oberflächenrauhigkeiten von 1 nm oder weniger.
Danach wird, wie in Fig. 3B gezeigt wird, ein TiSiN-Film 14,
d. h., ein Diffusionsbarrierefilm oder eine Bindungsschicht
aus einer ternären Verbindung von Ti, Si und N auf der
resultierenden Struktur mit einer Dicke von 25 nm
abgeschieden. Genauer gesagt wird der TiSiN-Film 14 durch
chemisches oder reaktives Sputtern mittels eines
Gleichstrommagnetron-Sputterapparats unter Verwendung eines
Ti-Silizid-Targets gebildet, wobei Argon mit einer
Durchflußgeschwindigkeit von 10 bis 20 sccm und Stickstoff
mit einer Durchflußgeschwindigkeit von 30 bis 100 sccm bei
einem Druck von 0,3 Pa und einer elektrischen Leistung von
etwa 1 kW zugeführt wird. Der so gebildete Film 14 ist
amorph, wie durch Untersuchung eines tatsächlich gebildeten
TiSiN-Films mittels XRD (Röntgendiffraktometrie) bewiesen
wurde.
Das Verfahren zur Ausbildung des TiSiN-Films 14 und die
Bedingungen, die bei diesem Verfahren angewandt werden, sind
nicht auf die oben angegebenen beschränkt. Sie können je nach
der Spezifikation für den Film 14 verändert werden.
Beispielsweise kann das Sputtern unter Verwendung von Ti-
Targets und Si-Targets, die in einem mosaikartigen Muster
angeordnet sind, ausgeführt werden. Ein beliebiges Verfahren
kann eingesetzt werden, vorausgesetzt daß der resultierende
Film aus einer ternären Verbindung von Ti, Si und N besteht.
Die Spannung (stress) des TiSiN-Films 14 hängt stark vom
Atomverhältnis von Si zu Ti ab. TiSiN-Filme mit verschiedenen
Si/Ti-Atomverhältnissen X wurden gebildet und ihre
Druckspannungen gemessen. Die Ergebnisse waren wie in Fig. 4
gezeigt. Wie aus Fig. 4 ersehen werden kann, nimmt die
Druckspannung scharf ab, wenn das Si/Ti-Atomverhältnis X 1
oder mehr beträgt. Wenn die Druckspannung am TiSiN-Film 14
hoch ist, werden die Vorrichtungscharakteristiken (d. h.
Betriebsgeschwindigkeit, elektrische Zuverlässigkeit und
dgl.) der Halbleitervorrichtung mit dem TiSiN-Film 14
verschlechtert und der TiSiN-Film 14 wird vom SiO₂-Film 12
abblättern. Daher sollte das Si/Ti-Atomverhältnis X besser 1
oder mehr betragen.
Je niedriger das Si/Ti-Atomverhältnis ist, desto niedriger
ist der elektrische Widerstand des TiSiN-Films 14. Selbst
wenn der TiSiN-Film 14 einen relativ hohen Widerstand hat,
wird der Widerstand der gebildeten Verdrahtungsschicht nicht
beeinträchtigt, vorausgesetzt, daß der TiSiN-Film 14
hinreichend dünn ausgebildet wird. Außerdem werden keine
Probleme entstehen, selbst wenn der TiSiN-Film 14
siliziumreich erzeugt wird, wie oben erwähnt wurde. Darüber
hinaus kann ein dünner Film aus Ti oder dgl. auf dem SiO₂-
Film 12 vorab ausgebildet werden, so daß der TiSiN-Film 14 am
SiO₂-Film 12 stärker als ansonsten haften kann.
Wie bereits erläutert wurde, ist die ternäre Verbindung aus
Ti, Si und N amorph. Die Spannung (stress) des TiSiN-Films 14
ist daher niedrig (z. B. 1,7 × 10⁹ dyn/cm²), wodurch es
unwahrscheinlich wird, daß die Charakteristiken der
Halbleitervorrichtung verschlechtert werden. Darüber hinaus
hat der TiSiN-Film 14 keine Kristallkorngrenzen, da TiSiN
amorph wie Glas ist. Keine Verunreinigungen können durch die
Kristallkorngrenzen des TiSiN-Films 14 in beliebige
Nachbarschichten oder Filme diffundieren, wohingegen
Verunreinigungen durch einen polykristallinen dünnen Film aus
TiN oder TiW, der konventionell verwendet wurde und
Kristallgrenzen hat, diffundieren können. Somit besitzt der
TiSiN-Film 14 ideale Barriereeigenschaften.
Die nachstehend angegebene Tabelle 1 zeigt die Eigenschaften
von TiSiN mit verschiedenen Si/Ti-Atomverhältnissen
Danach wird, wie in Fig. 3C gezeigt wird, ein Cu-Film 15,
der zur Hauptleitungsschicht verarbeitet wird, auf dem TiSiN-
Film 14 durch Sputtern auf eine Dicke von 400 nm ausgebildet.
Der TiSiN-Film 14 und der Cu-Film 15 können kontinuierlich
gebildet werden, ohne die Struktur an die Atmosphäre zu
bringen. Während oder nach dem Sputtern wird die Struktur bei
200 bis 700°C gebrannt, wodurch Cu in die Rille 13
zurückfließt, wie in Fig. 3D gezeigt wird. Die obere Fläche
des Cu-Films 15 wird dadurch flach gemacht. Es ist möglich,
den Anteil der oxidierenden Gase (z. B. Sauerstoff oder
Wasserdampf) in der Brennatmosphäre zu verringern (auf 1 ppm
oder weniger) oder ein reduzierendes Gas (z. B. Wasserstoff)
zur Brennatmosphäre zuzugeben.
Danach wird die Struktur von Fig. 3D an ihrer Oberfläche
geätzt, wodurch der TiSiN-Film 14 und der Cu-Film 15 entfernt
werden, außer an den Stellen, die sich in der Rille 13
befinden, wie in Fig. 3E erläutert ist. Eine vergrabene
Verdrahtungsschicht aus Cu wird dadurch in der Oberfläche des
SiO₂-Films 12 gebildet. Der Ätzprozeß kann ein RIE-Verfahren
(reaktives Ionenätzen) oder Ionenabtragung (ion milling) sein
oder kann durch Polieren ersetzt werden. Der so erhaltene Cu-
Leiter hat eine hohe Verläßlichkeit.
Der TiSiN-Film 14, der als Barrierenmetallschicht in Beispiel
1 verwendet wird, bleibt selbst bei hohen Temperatur amorph.
Das kommt daher, daß das Si/Ti-Atomverhältnis hoch ist - d. h.
daß der Film 14 aus der ternären Verbindung (TiSiN) silizium-
(Si)-reich ist. Die Experimente, die von den Erfindern
ausgeführt wurden, zeigten, daß die ternäre Verbindung aus
Ti, Si und N thermisch stabil war und nicht kristallisierte,
sondern amorph blieb, selbst nachdem die Struktur von Fig.
3C bei 750°C 30 min gebrannt wurde. Da er amorph ist, erlaubt
es der TiSiN-Film 14 nicht, daß Verunreinigungen
durchdiffundieren, anders als ein TiN-Film, der
polykristallin ist und Kristallkorngrenzen hat. Der TiSiN-
Film 14 kann daher als effektive Barriere fungieren. Außerdem
ist, da die ternäre Verbindung (d. h. das Material des Films
14) siliziumreich ist, die Spannung (stress) des TiSiN-Films
14 niedrig genug, um die Charakteristiken der
Halbleitervorrichtung zu verbessern.
Fig. 5A bis 5D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach dem zweiten Beispiel der Erfindung
erläutern.
Zunächst wird, wie in Fig. 5A gezeigt ist, ein SiO₂-Film 32,
der als isolierender Film verwendet wird, auf einem
Halbleitersubstrat 31 ausgebildet. Ein TiSiN-Film 34, d. h.
eine Barrierenmetallschicht oder eine Bindungsschicht aus
einer ternären Verbindung, wird auf dem SiO₂-Film 32 auf eine
Dicke von 10 bis 25 nm durch Sputtern abgeschieden. Dann wird
ein Cu-Film 35, der zur Hauptleitungsschicht verarbeitet
werden soll, auf dem TiSiN-Film 34 in einer Dicke von 400 nm
gebildet. Wie in Beispiel 1 hat der TiSiN-Film 34 ein hohes
Si/Ti-Atomverhältnis - d. h. der Film 34 ist reich an
Silizium.
Dann wird, wie in Fig. 5B gezeigt ist, ein Resist-Muster 36
auf dem Cu-Film 35 durch Photolithographie ausgebildet. Wie
in Fig. 5C gezeigt ist, werden der Cu-Film 35 und TiSiN-Film
34 einer selektiven Ätzung unterworfen, wobei das Resist-
Muster 36 als Maske verwendet wird, und zwar durch reaktives
Ionenätzen unter Verwendung von einem Gas auf Chlorbasis,
Ionenabtragung (ion milling) oder Naßätzen unter Verwendung
einer Säure.
Wie in Fig. 5D gezeigt ist, wird das Resist-Muster 36 durch
Ätzen mit einem organischen Lösungsmittel oder
Gasphasenoxidation (down-flow-ashing) unter Verwendung einer
Mischung von Sauerstoffgas und einem Gas auf Fluorbasis oder
durch reaktives Ionenätzen unter Verwendung von Sauerstoffgas
entfernt. Als Ergebnis werden der TiSiN-Film 34 und der Cu-
Film 35 zu Verdrahtungsschichten mit jeweils einer TiSiN-
Filmschicht, die als Barrierenmetallschicht fungiert,
ausgebildet.
Auch in Beispiel 2 bestehen die Barrierenmetallschichten aus
einer ternären Verbindung aus Ti, Si und N. Daher erzielt
Beispiel 2 dieselben Vorteile wie Beispiel 1.
Fig. 6A bis 6D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschicht in einer
Halbleitervorrichtung gemäß dem dritten Beispiel dieser
Erfindung erläutern.
Wie in Fig. 6A gezeigt ist, wird ein SiO₂-Film 42, der als
Isolierfilm verwendet wird, auf einem Halbleiter-Substrat 41
ausgebildet. Ein TiSiN-Film 44, d. h. eine
Barrierenmetallschicht oder eine Bindungsschicht aus einer
ternären Verbindung, wird auf dem SiO₂-Film 42 auf eine Dicke
von 10 bis 25 nm durch Sputtern abgeschieden. Dann wird ein
Cu-Film 45, der zur Hauptleitungsschicht ausgebildet wird,
auf dem TiSiN-Film 44 in einer Dicke von 40 nm ausgebildet.
Bis dahin ist das Verfahren des Herstellungsbeispiels 3 exakt
dasselbe wie das Verfahren des Herstellungsbeispiels 2.
Dann wird ein TiSiN-Film 47, ein Film aus einer ternären
Verbindung aus Ti, Si und N, durch Sputtern auf dem Cu-Film
45 in einer Dicke von 10 bis 25 nm ausgebildet. Ein
Kohlenstoff-Film 48 wird auf dem TiSiN-Film 47 in einer Dicke
von 10 nm ausgebildet. Außerdem wird auf dem Kohlenstoff-Film
48 eine Resist-Muster 46 mittels Photolithographie
ausgebildet.
Dann wird, wie in Fig. 6B gezeigt wird, der Kohlenstoff-Film
48 durch reaktives Ionenätzen unter Verwendung von
Sauerstoffgas unter Verwendung des Resist-Musters 46 als
Maske mit einem Muster versehen. Die dreischichtige Struktur
unter dem Kohlenstoff-Film 48 wird einer selektiven Ätzung
unterworfen, wobei das Resist-Muster 46 und der mit einem
Muster versehene Kohlenstoff-Film 48 als Maske verwendet
werden, und zwar durch reaktives Ionenätzen unter Verwendung
eines Gases auf Chlorbasis, Ionenabtragung oder Naßätzen
unter Verwendung einer Säure. Als Ergebnis werden auf dem
SiO₂-Film mit dem Bezugszeichen 42 Streifen gebildet, die
jeweils aus einem Teil des TiSiN-Films 44, einem Teil des Cu-
Films 45, einem Teil des TiSiN-Films 47, einem Teil des
Kohlenstoff-Films 48 und einem Teil des Resist-Musters 46
bestehen.
Dann wird, wie in Fig. 6C gezeigt ist, das Resist-Muster 46
durch Gasphasenoxidation unter Verwendung einer Mischung aus
Sauerstoffgas und einem Gas auf Fluorbasis entfernt. Danach
wird ein Film 49 aus einer ternären Verbindung mit Ti, Si und
N durch Sputtern auf der gesamten Oberfläche der
resultierenden Struktur mit einer Dicke von 10 bis 30 nm
ausgebildet.
Wie in Fig. 6D gezeigt ist, wird der TiSiN-Film 49 durch das
RIE-Verfahren oder Ionenabtragung geätzt, was den TiSiN-Film
49 nur auf den Seiten jedes Streifens, der aus dem TiSiN-Film
44, dem Cu-Film 45 und dem TiSiN-Film 47 besteht, hinterläßt.
Schließlich wird der Kohlenstoff-Film 48 durch Ätzen mit
einer Lösungsmischung aus Wasserstoffperoxid und
Schwefelsäure oder durch Veraschung (oxidative Verbrennung)
unter Verwendung von Sauerstoffplasma oder durch reaktives
Ionenätzen unter Verwendung von Sauerstoffgas entfernt. Als
Ergebnis werden Verdrahtungsschichten ausgebildet, die
jeweils eine Hauptleitungsschicht (Cu) 45 und
Barrierenmetallschichten (TiSiN) 44, 47 und 49, die die
Hauptleitungsschicht 45 vollständig bedecken und umgeben,
aufweisen.
Es erübrigt sich festzustellen, daß Beispiel 3 dieselben
Vorteile wie Beispiel 2 erzielt. Es hat darüber hinaus einen
weiteren Vorteil: Durch die gründliche Bedeckung mit den
Barrierenmetallschichten 44, 47 und 49 sind die
Verdrahtungsschichten verläßlicher als die von Beispiel 2.
In den Beispielen 1, 2 und 3 werden die Verdrahtungsschichten
aus Cu gebildet. Alternativ können die Verdrahtungsschichten
auch aus anderen Metallen wie Al, Ag oder Au ausgebildet
werden. Darüber hinaus können sie aus einer Legierung auf Cu-
Ag-Basis hergestellt werden, was bevorzugt ist, da diese
einen niedrigen Widerstand hat und bei niedrigen Temperaturen
wieder verfließen kann, da ihr Schmelzpunkt niedrig ist
(770°C). Außerdem können sie jeweils eine Cu-Schicht und eine
Ag-Schicht, die eine über der anderen sein, oder können aus
einer Cu-Ag-Legierung bestehen. In jedem Fall werden die
Verdrahtungsschichten durch Sputtern ausgebildet,
beispielsweise direkt auf dem TiSiN-Film 44. Die nachstehend
angegebene Tabelle 2 zeigt die physikalischen Eigenschaften
verschiedener Cu-Ag-Legierungen mit unterschiedlicher
Zusammensetzung.
Die Härte eines Metalls ist eine wichtige physikalische
Eigenschaft, wenn die Oberfläche der Metallschicht einer
chemomechanischen Polierung unterworfen wird, um selektiv die
Metallschicht in Rillen oder Kontaktlöchern zu hinterlassen.
Die Experimente der Erfinder mit verschiedenen Legierungen
auf Cu-Ag-Basis ergaben, daß eine Cu-Ag-P-Legierung, die aus
88% Cu, 5% Ag und 7% P besteht, einen Schmelzpunkt von
640°C und einen Fließpunkt von 720°C hat. Das bedeutet, daß
wenn Ag und P zu Cu zugegeben werden, die so gebildete
Legierung leicht so ausgebildet werden kann, daß sie in
Rillen fließt.
Das feuerfeste Metall, eine Komponente der
Barrierenmetallschicht, ist nicht auf Ti beschränkt.
Statt dessen können Zr, Hf, Mo, W oder dgl. ausgewählt und
erforderlichenfalls verwendet werden. Auch wenn eines dieser
feuerfesten von Ti verschiedenen Metalle als Komponente der
Barrierenmetallschicht verwendet wird, wird die Spannung in
der Schicht (d. h. die aus der ternären Verbindung besteht)
klein sein, vorausgesetzt daß die Schicht siliziumreich ist,
wie in den Beispielen 1, 2 und 3.
In den Beispielen 1, 2 und 3 werden die Verdrahtungsschichten
auf einem Isolierfilm ausgebildet. Nichtsdestotrotz kann die
Erfindung bei beliebigen anderen Typen von
Verdrahtungsschichten und elektrischen Kontakten angewendet
werden. Darüber hinaus ist die vorliegende Erfindung nicht
auf die Ausbildung von Verdrahtungsschichten beschränkt. Sie
kann vielmehr ebenso bei der Bildung von Elektroden angewandt
werden.
Eine Halbleitervorrichtung nach dem vierten Beispiel dieser
Erfindung wird nun beschrieben. Beispiel 4 ist dadurch
gekennzeichnet, daß eine Hauptoberfläche einer Schicht durch
CDE (chemisches Trockenätzen - Chemical Dry Etching),
Polieren oder dgl. geglättet wird, bevor eine
Barrierenmetallschicht darauf ausgebildet wird. Es ist
erwünscht, daß die Oberfläche der Schicht auf eine mittlere
Rauhigkeit von 1 nm oder weniger geglättet wird.
Ein nach einem CVD-Verfahren gebildeter BPSG-Film hat
beispielsweise eine Oberflächenrauhigkeit mit einer mittleren
Tiefe von 5 nm und einer größten Tiefe von 50 nm. Wenn die
Oberfläche des BPSG-Films poliert wird, wird seine Rauhigkeit
auf 0,6 nm im Durchschnitt und 13 nm maximal reduziert. Wenn
TiN oder dgl. auf der geglätteten BPSG-Film-Oberfläche
abgeschieden wird, wird eine Barrierenmetallschicht
ausgebildet werden, die eine hinreichend gleichmäßige Dicke
hat und keine exzessiv dünnen Teile aufweist. Die so
gebildete Barrierenmetallschicht kann als wirksame Barriere
dienen.
Wenn BPSG nach einem CVD-Verfahren als Film 52 auf einem
Halbleiter-Substrat 51 abgeschieden wird, wird ein BPSG-Film 52,
der als Isolierfilm verwendet wird, auf dem Substrat 51
ausgebildet, wie in Fig. 7A gezeigt ist. Der Film 52 ist
etwas uneben. D.h. er hat eine rauhe Oberfläche. Wenn eine
Barrierenmetallschicht 54 aus TiN durch Sputtern auf der
rauhen Oberfläche des BPSG-Films 52 abgeschieden wird, wird
er dünne Teile aufweisen, die an den Seiten der Zähne
aufgrund des Schatteneffekts ausgebildet werden, wie in Fig.
7A gezeigt ist. Diese Teile sind zu dünn, um effektiv als
Barrieren zu wirken. Die Metallschicht 54 kann insgesamt als
Barriere nicht funktionieren.
In Beispiel 4 wird, wie in Fig. 7B gezeigt ist, die obere
Oberfläche eines BPSG-Films 52 geglättet und eine
Barrierenmetallschicht 54 durch Sputtern auf der geglätteten
Oberfläche des BPSG-Films 52 ausgebildet. Die Schicht 54 hat
daher eine gleichmäßige Dicke und kann als effektive Barriere
dienen. Eine Barrierenmetallschicht, die nach diesem
Verfahren gebildet wird, kann von gleichmäßiger Dicke sein,
selbst wenn sie vergleichsweise dünn ausgebildet wird, so
daß, wie in Zukunft verlangt werden wird,
Verdrahtungsschichten zur Verfügung gestellt werden, die
einen niedrigen Widerstand haben. Im Hinblick darauf wird das
Verfahren zur Ausbildung einer Barrierenmetallschicht, das in
Beispiel 4 angewandt wurde, als vorteilhaft angesehen.
Das Verfahren der Ausbildung von Verdrahtungsschichten auf
der geglätteten Oberfläche des Isolierfilms wird in größerer
Ausführlichkeit nun beschrieben. Zunächst wird TiN, das ein
Atomverhältnis von Ti zu N im Bereich von 0,95 : 1,05 bis
1,05 : 0,95 hat, auf der geglätteten Oberfläche des
isolierenden Films abgeschieden. Genauer gesagt, wird der
TiN-Film durch Sputtern mittels eines Gleichstrommagnetron-
Sputter-Apparats unter Verwendung eines TiN-Targets, dessen
Ti zu N-Atomverhältnis in den oben erwähnten Bereich fällt,
ausgebildet, wobei Argon mit einer Zuflußgeschwindigkeit von
40 sccm bei einem Druck von 0,3 Pa und einer elektrischen
Leistung von etwa 1 kW zugeführt wird. Der so gebildete TiN-
Film kann ein stabiles Ti zu N-Atomverhältnis haben.
Der TiN-Film kann durch chemisches Sputtern unter Verwendung
eines Ti-Targets und eines N-haltigen Gases ausgebildet
werden. In diesem Fall muß das Verhältnis der
Durchflußgeschwindigkeiten zwischen Argon und Stickstoff je
nach dem Material des Substrats, auf dem der TiN-Film
ausgebildet wird, eingestellt werden. Beispielsweise muß, um
einen TiN-Film mit einem Ti zu N-Atomverhältnis von 1 : 1 durch
chemisches Sputtern auf einem Si-Substrat auszubilden, das
Verhältnis der Durchflußraten zwischen Argon und Stickstoff
auf 1 : 1 festgelegt werden. Zur Ausbildung eines TiN-Films mit
einem Ti zu N-Atomverhältnis von 1 : 1 durch chemisches
Sputtern auf einem SiO₂-Substrat muß das Verhältnis der
Durchflußraten zwischen Argon und Stickstoff auf 1,5 : 1
eingestellt werden. Somit kann nur, wenn das Verhältnis der
Durchflußraten zwischen Argon und Stickstoff auf Grundlage
des Substratmaterials eingestellt wird, ein TiN-Film gebildet
werden, der ein Atomverhältnis von Ti zu N im Bereich von
0,95 : 1,05 bis 1,05 : 0,95 hat. Mit einem stabilen Ti zu N-
Atomverhältnis hat der TiN-Film eine verbesserte
Kristallinität und daher ausgezeichnete
Barriereeigenschaften.
Danach wird der als Barrierenmetallschicht verwendete TiN-
Film mit einem Sauerstoffplasma bearbeitet, so daß dessen
Oberfläche erzwungenermaßen oxidiert wird. Genauer gesagt,
wird die Oberfläche des TiN-Films in einem Sauerstoffplasma-
Bearbeitungsgerät mit einer Sauerstoffzuflußrate von 500 sccm
bei einer Hochfrequenzleistung von 800 W bei einem Druck von
1 Torr bei Raumtemperatur 10 min lang oxidiert. Alternativ
kann die Oberfläche des TiN-Films mit Ozon oxidiert werden.
So oberflächenoxidiert hat der TiN-Film stark verbesserte
Barrierenmetallschichten.
Der Grund, warum der TiN-Film verbesserte
Barriereeigenschaften hat, wird unter Bezugnahme auf die
Fig. 8A, 8B und 9 erläutert. In den Fig. 8A und 8B
werden ein Halbleiter-Substrat 61, ein SiO₂-Film 62, der als
Isolierfilm dient, ein TiN-Film 64, der als
Barrierenmetallschicht verwendet wird, ein Cu-Film 65, der
als Hauptleitungsschicht verwendet wird, TiN-Korngrenzen 67
und ein Film 69 aus einem Oxid (TiO₂) der Metallkomponente
(Ti) der Barrierenmetallschicht gezeigt.
Wenn der Cu-Film 65 auf dem TiN-Film 64 durch kontinuierliche
Cu-Abscheidung ausgebildet worden wäre, würde sich an der
Grenzfläche zwischen dem TiN-Film 64 und dem Cu-Film 65 kein
TiO₂-Film bilden, wie in Fig. 8A erläutert ist. Dann würde
Cu leicht in den TiN-Film 64 durch die TiN-Korngrenzen 67
eindiffundieren. In Beispiel 4 hat der TiN-Film 64 eine
Oberfläche, die erzwungen bei niedrigen Temperaturen oxidiert
wurde, wodurch ein TiO₂-Film 69 gebildet wird, wie in Fig.
8B gezeigt ist. Der TiO₂-Film 69 bedeckt die gesamte
Oberfläche des TiN-Films 64 und füllt die TiN-Korngrenzen.
Dies erhöht die Sperreigenschaften des TiN-Films 64. Wie oben
angegeben wurde, kann der TiO₂-Film 69 bei niedrigen
Temperaturen gebildet werden. Die erzwungene
Oberflächenoxidation kann daher eingesetzt werden, um eine
weitere Verdrahtungsschicht auf der Verdrahtungsschicht
auszubilden, die den TiN-Film 64 und den Cu-Film 65 umfaßt.
Fig. 9 ist ein Graph, der darstellt, wie die diffundierte
Cu-Menge und der Kontaktwiderstand zwischen einem Cu-Film
(obere Schicht) und einem W-Film (untere Schicht) von der
Dicke eines zwischen dem Cu-Film und einem TiN-Film
ausgebildeten TiO₂-Films abhängt. Wie Fig. 9 nahelegt, kann
die Diffusion von Cu kontrolliert werden, wenn TiO₂ überhaupt
zwischen der Cu-Schicht und dem TiN-Film ausgebildet wird.
Dies bedeutet, daß das TiO₂ Sperreigenschaften besitzt und
mit dem TiN-Film zur Verhinderung einer Diffusion des Cu in
den W-Film zusammenwirken kann.
Wie aus Fig. 9 offensichtlich hervorgeht, erhöht sich der
Kontaktwiderstand stark, wenn die Dicke des TiO₂-Films etwa
2 nm übersteigt, was den Widerstand der aus dem Cu und dem W-
Film gebildeten Verdrahtungsschicht erhöht. Dies kommt daher,
weil TiO₂ einen hohen Widerstand aufweist. Je dicker der
TiO₂-Film ist, desto größer ist der Kontaktwiderstand
zwischen dem Cu-Film und dem W-Film. Die Verdrahtungsschicht
aus dem W-Film, dem TiN-Film, dem TiO₂-Film und dem Cu-Film
hat unvermeidlich einen hohen Widerstand. Als Konsequenz
verschlechtert diese Verdrahtungsschicht die Charakteristiken
der Halbleitervorrichtung, in die sie eingebaut wird. Daher
hat der TiO₂-Film vorzugsweise eine Dicke von 2 nm oder
weniger.
Beispiel 4 setzt drei Techniken in Kombination ein: die
Oberflächenglättung des TiN-Films, die Begrenzung des Ti/N-
Atomverhältnisses und die erzwungene Oberflächenoxidation des
TiN-Films. Dennoch können nur eine dieser Techniken oder
beliebige zwei davon eingesetzt werden, vorausgesetzt daß die
resultierenden Verdrahtungsschichten der
Halbleitervorrichtung gute Charakteristiken verleihen.
In Beispiel 4 wird ein Cu-Film als Hauptleitungsschicht
verwendet. Alternativ kann die Hauptleitungsschicht aus einem
anderen Metall wie Al, Ag, Au oder dgl. oder aus einer
Legierung auf Cu-Ag-Basis ausgebildet werden. Darüber hinaus
ist das feuerfeste Metall, d. h. die Komponente der
Barrierenmetallschicht, nicht auf Ti beschränkt; statt dessen
können Zr, Hf, Mo, W oder dgl. ausgewählt und
erforderlichenfalls verwendet werden. Darüber hinaus kann die
Verdrahtungsschicht auf einer weiteren Verdrahtungsschicht
oder einer Halbleitervorrichtung ausgebildet werden, so daß
ein Kontakt damit gebildet wird, und nicht auf einem
Isolierfilm wie in Beispiel 4. Ferner kann Beispiel 4 nicht
nur bei der Bildung einer Verdrahtungsschicht Anwendung
finden, sondern auch bei der Bildung einer Elektrode.
Das fünfte Beispiel (Beispiel 5) der vorliegenden Erfindung
wird nun beschrieben. Beispiel 5 betrifft die Bildung von
vergrabenen Verdrahtungsschichten und ist dem Grundsatz nach
dasselbe wie Beispiel 1.
Zunächst wird, wie in Fig. 3A gezeigt wird, ein SiO₂-Film 12
auf einem Halbleiter-Substrat 11 mittels eines CVD-Verfahrens
oder dgl. ausgebildet. Der SiO₂-Film 12, der als isolierender
Film verwendet wird, kann durch entweder einen Polyimid-Film
oder einen fluordotierten SiO₂-Film ersetzt werden. Danach
wird eine Rille 13 durch reaktives Ionenätzen oder dgl. in
der Oberfläche des SiO₂-Films 12 erzeugt. Danach wird, wie in
Fig. 3B gezeigt ist, ein TiSiN-Film 14, d. h. ein Film aus
einer ternären Verbindung, auf dem SiO₂-Film 12 zu einer
Dicke von 25 nm ausgebildet. Dieser Film 14 dient als
Diffunsionssperrschicht oder Bindungsschicht. Ti wird als
Komponente des Films 14 aus dem folgenden Grund verwendet:
Amorphes Ta₃₆Si₁₄N₅₀ ist als Material für
Barrierenmetallschichten bekannt (E. Kolawa et al., Sputtered
Ta-Si-N Diffusion Barriers in Cu Metallizations for Si, EDL.
Band 12, Nr. 6, Juni 1991, Seiten 321-323). Mit Ta als
einer Komponente ist diese Legierung bei hohen Temperaturen
relativ stabil. Wie aus Fig. 10 ersichtlich ist, ist die
freie Standardbildungsenergie eines Nitrids bei einer
beliebigen Temperatur bei Verwendung von Ti, Zr oder dgl. im
Absolutwert größer als die freie Standardbildungsenergie
eines Nitrids bei einer beliebigen Temperatur unter
Verwendung von Ta. Es folgt, daß die Bindung zwischen Ti, Zr
oder dgl. und N stabiler ist als die Bindung zwischen Ta und
N. Die nachstehend angegebene Tabelle 3 zeigt die
Standardbildungsenthalpien (-ΔHf) (kcal/Metall, Atom)
verschiedener Silizide. Wie sich aus Tabelle 3 versteht, ist,
je größer die Enthalpie ist, um so stabiler die Bindung
zwischen dem Metall und Silizium. Offensichtlich ist die
Standardbildungsenthalpie eines Silizids von Ti, Zr, Hf oder
dgl. im Absolutwert größer als die Standardbildungsenthalpie
eines Silizids von Ta. Somit sollte man besser Ti, Zr, Hf
oder dgl. und nicht Ta mit Stickstoff oder einem Halbleiter
zur Ausbildung einer stabilen und effektiven
Barrierenmetallschicht kombinieren.
Die in den Halbleitervorrichtungen verwendeten
Barrierenmetallschichten müssen so dünn wie möglich
ausgebildet werden, damit die Verdrahtungsschichten, die
jeweils eine Barrierenmetallschicht aufweisen, einen
hinreichend niedrigen Widerstand haben. Daher wird gefordert,
daß Barrierenmetallschichten zur Verfügung gestellt werden,
die unter strengen Bedingungen funktionieren können.
Ta-Si-N und Ti-Si-N wurden bezüglich ihrer Sperreigenschaften
gegen Al verglichen. Im Fall einer Sperrschicht aus Ta-Si-N
mit einer Dicke von 30 nm reagierte Ta mit Al am Schmelzpunkt
des Al (ungefähr 660°C) unter Bildung einer Verbindung von Ta
und Al. Die Ta-Si-N-Barriereschicht war als Barriere gegen Al
nicht wirksam. Andererseits reagierte das Ti der Ti-Si-N-
Sperrschicht mit derselben Dicke (d. h. 30 nm) mit Al
überhaupt nicht. Die Ti-Si-N-Barriereschicht blieb stabil und
erwies sich besser als die Ta-Si-N-Barriereschicht. In
anderen Worten ist Ti als Sperrmetall stabiler als Ta. Daher
wird der TiSiN-Film als Barrierenmetallschicht in Beispiel 5
verwendet.
Genauer gesagt wird der TiSiN-Film 14 durch Sputtern mittels
eines Gleichstrommagnetron-Sputterapparats unter Verwendung
eines Ti-Silizidtargets und unter Zufuhr von Argon mit einer
Zuflußrate von 0 bis 39 sccm und Stickstoff mit einer
Durchflußrate von 40 bis 1 sccm bei einem Druck von 0,3 Pa
und einer elektrischen Leistung von etwa 1 kW ausgebildet.
Der so gebildete Film 14 ist amorph, wie durch Überprüfung
eines tatsächlich gebildeten TiSiN-Films mittels XRD-Analyse
bewiesen wurde. Außerdem blieb der Film 14 selbst dann
amorph, wenn er auf 750°C erhitzt wurde. Sein Atomverhältnis
war selbst nach dem Brennen stabil. Ternäre Verbindungen aus
Ti, Si und N mit verschiedenen Atomverhältnissen wurden bei
600°C 30 min gebrannt und bezüglich Veränderungen in ihren
Atomverhältnissen untersucht. Die Ergebnisse waren wie in der
folgenden Tabelle 4 gezeigt.
Vor dem Brennen | |||
Nach dem Brennen | |||
TiSi2,2N3,4 | |||
TiSi2,1N2,9 | |||
TiSi2,2N3,2 | TiSi2,4N2,8 @ | TiSi2,1N2,9 | TiSi2,4N3,1 |
Das Verfahren zur Ausbildung der TiSiN-Barriereschicht ist
nicht auf das oben beschriebene beschränkt. Beispielsweise
kann das Sputtern unter Verwendung von Ti-Targets und Si-
Targets, die in einem mosaikartigen Muster angeordnet sind,
ausgeführt werden. Alternativ kann das Sputtern unter
Verwendung eines Kollimators ausgeführt werden. Darüber
hinaus kann die TiSiN-Barriere durch ein CVD-Verfahren unter
Verwendung von TiCl₃-Gas, NH₃-Gas und SiH₄-Gas gebildet
werden. Darüber hinaus kann sie durch ein CVD-Verfahren unter
Verwendung einer Mischgasatmosphäre aus einer organischen
Gasquelle wie TMAT (Tetrakis-dimethyl-aminotitan) und SiH₄-
Gas, SiCl₄-Gas oder SiHxCly-Gas bei der Temperatur von 350°C
und einem Druck von 0,5 Torr gebildet werden. Das CVD-
Verfahren kann unter Verwendung von Plasma oder angeregten
Spezies ausgeführt werden. Ein beliebiges Verfahren kann
eingesetzt werden, vorausgesetzt daß der resultierende Film
aus einer ternären Verbindung von Ti, Si und N besteht. Im
allgemeinen ist ein CVD-Verfahren zur Ausbildung eines TiSiN-
Films, der Rillen und Löcher mit einem hohen Seitenverhältnis
ausfüllt, vorteilhaft, da dieses Verfahren eine konforme
Abscheidung erzielen kann.
Der Widerstand von TiSiN hängt von der TiSiN-Zusammensetzung
ab. Genauer gesagt ist, je kleiner das Atomverhältnis von N
ist, desto geringer der Widerstand. Auch gibt es den Trend,
daß der Widerstand umgekehrt proportional zum Partialdruck
von N₂ während des Sputterns ist, wie aus Fig. 11A ersehen
werden kann. Darüber hinaus ist, wie in den Fig. 11B und
11C gezeigt wird, je größer die Leistung ist, desto niedriger
der Widerstand. Ein beliebiger TiSiN-Film ist amorph, wenn er
durch Sputtern gebildet wird. Wenn der TiSiN-Film eine extrem
niedrige N₂-Konzentration hat, wird er beim Brennen (bei etwa
600°C) kristallisieren und seine Barriereeigenschaften werden
abnehmen.
Der TiSiN-Film mit einem relativ hohen Widerstand wird jedoch
nicht den Widerstand der im TiSiN-Film inkorporierten
Verdrahtungsschicht beeinflussen, vorausgesetzt daß er dünn
ist. Somit braucht, so lange der TiSiN-Film dünn genug ist,
um als Barriereschicht zu wirken, die TiSiN-Zusammensetzung
nicht eingeschränkt zu sein. Nichtsdestotrotz ist, wenn der
TiSiN-Film in eine Lsi-Verdrahtungsschicht integriert werden
soll, es günstig, daß sein Widerstand so niedrig wie möglich
ist, um den Kontaktwiderstand der LSI-Verdrahtungsschicht zu
minimieren.
TiSiN-Filme mit verschiedenen Si/Ti-Atomverhältnissen X
wurden gebildet, und die Druckspannungen bei ihnen wurden
gemessen. Die Ergebnisse waren wie in Fig. 12 dargestellt.
Der Graph von Fig. 12 ist sehr ähnlich zum Graphen von Fig.
4, ist aber dadurch verschieden, daß die Spannung (Stress) an
mehreren Probenpunkten gemessen wurde. Wie aus Fig. 12
hervorgeht, ist es wünschenswert, daß das Atomverhältnis von
Si zu Ti 0,7 oder mehr oder vorzugsweise 1 oder mehr beträgt,
um die Druckspannung des TiSiN-Films (d. h. die Belastung des
Halbleiterelements, das den TiSiN-Film beinhaltet) zu
verringern. Wenn der TiSiN-Film auf eine Weise eingesetzt
wird, daß die von der Druckspannung herrührende Belastung
kein Problem verursacht, ist das Si/Ti Atomverhältnis X in
keiner Weise beschränkt.
Um den TiSiN-Film haftfähiger zu machen, kann ein dünner Ti-
Film auf dem TiSiN-Film gebildet werden. TiSiN hat eine
wesentlich größere Haftfähigkeit als TiN und TiN/Ti. Wenn
eine Struktur, die eine SiO₂- oder Si₃N₄-Schicht und einen
TiN-Film und einen TiSiN-Film, die beide auf dieser
Grundschicht abgeschieden werden, umfaßt, durch ein CMP-
Verfahren (chemomechanisches Polieren) geätzt wird, wobei ein
Druck von 400 g/cm² an die Struktur angelegt und Silica als
Polierkörner verwendet wird, blättert der TiN-Film von der
Grundschicht ab, der TiSiN-Film jedoch nicht. TiSiN ist
stabiler und leichter zu verarbeiten als TiN.
Wie oben angegeben ist die ternäre Verbindung aus Ti, Si und
N amorph. Die Spannung (Stress) bei einem TiSiN-Film ist
relativ gering (z. B. 1,7 × 10⁹ dyn/cm²) und geringer als die
Spannung bei einem kristallinen Film. Daher wird ein TiSiN-
Film, der in eine Halbleiter-Vorrichtung eingebaut ist,
weniger leicht negative Einflüsse auf die Halbleiter
vorrichtung ausüben. Wie der Begriff "amorph" andeutet, hat
der TiSiN-Film keine Kristallkorngrenzen (ähnlich wie eine
Glasschicht). Dadurch, daß er keine Kristallgrenzen hat, kann
der TiSiN-Film eine ideale Barriere für Verunreinigungen
bilden, anders als die bisher verwendeten polykristallinen
Filme (z. B. TiN-Filme und TiW-Filme) die Kristallgrenzen
haben.
Von den amorphen Legierungen enthalten einige keinen
Stickstoff. Diese sind NiNb, MgZn, CuZr und dgl. Diese
amorphen Legierungen wurden durch instabile Verarbeitung wie
beispielsweise Abschreckung gebildet. Unvermeidlicherweise
sind sie thermisch instabil und können bei hohen Temperaturen
leicht kristallisieren. Schlimmer noch können sie leicht mit
dem Metall einer Verdrahtungsschicht unter Bildung einer
intermetallischen Verbindung reagieren, die den Widerstand
der Verdrahtungsschicht erhöhen würde. NiNb, MgZn, CuZr und
dgl. sind als Material für Barriereschichten nicht geeignet.
Das bestmögliche Material für Barriereschichten ist eine
Verbindung aus einem feuerfesten Metall, einem Halbleiter und
Stickstoff.
Nachdem der TiSiN-Film 14 auf dem SiO₂-Film 12, wie in Fig.
3B gezeigt ist, ausgebildet wurde, wird ein Cu-Film 15, der
zur Hauptverdrahtungsschicht weiterverarbeitet wird, auf eine
Dicke von 400 nm durch Sputtern oder dgl. auf dem TiSiN-Film
14 abgeschieden, wie in Fig. 3C erläutert ist. Da der TiSiN-
Film 14 und der Cu-Film 15 nacheinander abgeschieden werden,
ohne der Luftatmosphäre ausgesetzt zu werden, ist der TiSiN-
Film 14 wesentlich haftfähiger zum Cu-Film 15 als ein Film
aus TiN oder dgl. Da es an den Cu-Film 15 fest anhaftet, wird
TiSiN nicht abgestoßen oder koaguliert im nachfolgenden
Brennschritt trotz der Oberflächenspannung von Cu nicht.
Daher kann TiSiN ohne weiteres Rillen oder Löcher, die in der
Oberfläche des SiO₂-Films 12 erzeugt wurden, ausfüllen.
Dann wird, wie in Fig. 3D gezeigt ist, die Struktur von
Fig. 3C bei 200 bis 700°C während oder nach dem Sputten
gebrannt, wodurch Cu in die Rille 13 zurückfließt. Die
Oberfläche des Cu-Films 15 wird dadurch eingeebnet. Dann wird
die resultierende Struktur (Fig. 3D) an ihrer Oberfläche
geätzt, wodurch der TiSiN-Film 14 und der Cu-Film 15 entfernt
werden, mit Ausnahme von den Teilen, die in der Rille 13
liegen, wie in Fig. 3E erläutert ist. Eine vergrabene
Verdrahtungsschicht aus Cu wird dadurch in der Oberfläche des
SiO₂-Films 12 ausgebildet. Dieses Ätzverfahren kann reaktives
Ionenätzen (RIE-Methode) oder Ionenabtragung sein oder kann
durch CMP oder Polieren ersetzt werden. Die so erhaltene Cu-
Verdrahtung hat eine hohe Verläßlichkeit.
Um zu bestimmen, ob der TiSiN-Film als Barriere gegen Cu
wirksam ist oder nicht, wurde die Struktur von Fig. 3E
tatsächlich gebildet, und einem Verbindungs-Leck-Test
(junction-leak-Test) unterworfen. In dem Test wurde die
Kontaktfläche zwischen dem TiSiN-Film und dem Cu-Film auf 300
× 80 µm² festgesetzt und die Struktur bei 600°C 30 min
gebrannt. Selbst nach dem Brennen im Bildungsgas erhöhte sich
der Leckstrom bei umgekehrter Vorspannung nicht. Somit wies
der TiSiN-Film gute Barriereeigenschaften auf. Die Struktur
wurde ferner durch Atom-Absorptionsanalyse bezüglich der Cu-
Diffusion in das Silizium-Substrat untersucht. Selbst nach
dem Brennen im Bildungsgas war die Cu-Konzentration im
Silizium-Substrat gleich oder kleiner als die Nachweisgrenze
(d. h. 2 × 10¹²/cm³). Das bedeutet, daß der TiSiN-Film gute
Barriereeigenschaften hatte. Es ergab sich auch, daß ein
TiSiN-Film effektiv als Barriere diente, selbst wenn seine
Dicke 5 nm betrug.
Daher kann der TiSiN-Film 14 als ausgezeichnete
Barrierenmetallschicht angesehen werden, da er ein
Durchdiffundieren von Cu verhindert, fest an den SiO₂-Film 12
(die Unterschicht) anhaftet und einen niedrigen
Kontaktwiderstand zu dem Cu-Film (der oberen Schicht) und dem
SiO₂-Film 12 hat. Darüber hinaus hat der TiSiN-Film 14
ausreichende Barriereeigenschaften, selbst wenn er dünn
ausgebildet wird. Da der TiSiN-Film 14 und der Cu-Film 15
nacheinander durch Sputtern ausgebildet werden, kann das
Verfahren der Bildung der Verdrahtungsschicht vereinfacht
werden.
Die Verdrahtungsschicht von Beispiel 5 ist vergraben. Statt
dessen kann aber auch eine Verdrahtungsschicht auf dem SiO₂-
Film 12 ausgebildet werden, die sich nicht in einer Rille 13,
die in der Oberfläche des Films 12 erzeugt wird, befindet,
indem die Barrierenmetallschicht aus einer ternären
Verbindung eines Metalls (Ti, Zr oder Hf), einem Halbleiter
(z. B. Silizium) und Stickstoff und der Cu-Film, der auf der
Barrierenmetallschicht ausgebildet wird, mit einem Muster
versehen werden. Außerdem kann das als Halbleiter verwendete
Si ersetzt werden durch ein beliebiges anderes Element der
Gruppe IV oder eine Halbleiter-Verbindung wie III-V, II-VI,
II-IV-VI, II-IV-V, III-IV-VI, I-III-VI oder II-V-VII. Der als
Hauptverdrahtungsschicht verwendete Cu-Film kann durch einen
Film aus Al, Au, Ag oder W oder einen Film aus einer
Legierung von zwei oder mehreren dieser Metalle ersetzt
werden.
Fig. 13A bis 13D sind Schnitte, die die Schritte der
Ausbildung einer Verdrahtungsschicht in einer Halbleiter-
Vorrichtung des Beispiels 6 der vorliegenden Erfindung
erläutern.
Zunächst wird, wie in Fig. 13A gezeigt ist, ein SiO₂- oder
ONO (SiO₂/Si₃N₄/SiO₂)-Film 72, der als Gate-isolierender Film
verwendet wird, auf einem Si-Substrat 71 in einer Dicke von
60 nm ausgebildet. Dann wird, wie in Fig. 13B gezeigt ist,
ein amorpher Legierungsfilm 73 aus Ti, Si und N auf dem Film
72 ausgebildet. Im allgemeinen hat ein amorpher Film relativ
glatte Oberflächen und erzeugt in der Regel keine
Oberflächenzustände. Anders als ein polykristalliner Film hat
ein amorpher Film aufgrund des Fehlens von Kristallachsen
eine gleichmäßige Austrittsarbeit. Er hat daher eine stabile
Durchbruchsspannung und verleiht der Halbleitervorrichtung,
in die er eingebaut wird, stabile Charakteristiken.
Danach wird, wie in Fig. 13C gezeigt ist, ein W-Film 74 auf
dem Legierungsfilm 73 in einer Dicke von 100 bis 150 nm
ausgebildet. Da er amorph ist, wirkt der Legierungsfilm 73
aus Ti, Si und N als effektive Barriere gegen Wolfram (W) und
verhindert die Diffusion von Wolfram aus dem W-Film 74 in den
Gate-Isolierfilm 72. Danach werden, wie in Fig. 13D gezeigt
ist, der Gate-Isolierfilm 72, der Legierungsfilm 73 und der
W-Film 74 durch Photolithographie und reaktives Ionenätzen
verarbeitet, wodurch eine Gate-Elektrodenstruktur ausgebildet
wird.
MOSFETs vom n-Channel- und p-Channel-Typ jeweils mit einer
Gate-Elektrodenstruktur dieses Typs wurden hergestellt und
getestet. Man fand, daß ihre Schwellenspannung mit 0,6 eV
sehr niedrig war, und sie wurden als geeignet zum
Niederspannungsbetrieb angesehen. Wenn eine
Polysiliziumschicht anstelle des amorphen Legierungsfilms 73
auf dem Gate-Isolierfilm 72 ausgebildet würde, sollte diese
Schicht zu einer n⁺-Typ oder p⁺-Typ Polysiliziumschicht
verarbeitet werden, um eine solch niedrige Schwellenspannung
dem n-Kanal oder p-Kanal MOSFET zu verleihen. Im Hinblick
darauf hilft die Gate-Elektrode von Beispiel 6, die Zahl der
Herstellungsschritte für das MOSFET stark zu verringern.
In Beispiel 6 wird die Legierung aus Ti, Si und N, die amorph
ist, als amorphes Metall verwendet. Statt dessen kann auch
ein beliebiges anderes amorphes Metall verwendet werden.
Außerdem kann Wolfram (W), das als Material für die Gate-
Elektrode verwendet wird, durch Al, Ag, Au oder Cu oder eine
Legierung aus beliebigen dieser Metalle ersetzt werden.
Fig. 14A bis 14D sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung nach dem Beispiel 7 der Erfindung
erläutern.
Zunächst wird, wie in Fig. 14A gezeigt ist, ein SiO₂-Film 82
auf dem Halbleiter-Substrat 81 ausgebildet. Dann wird ein
TiSiN-Film 83, d. h. ein Diffusionsbarrierefilm oder eine
Bindungsschicht aus einer ternären Verbindung auf dem SiO₂-
Film 82 durch Sputtern auf eine Dicke von 10 nm gebildet. Ein
Al-Cu- oder Al-Si-Cu-Legierungsfilm 84, der als
Hauptverdrahtungsschicht verwendet wird, wird auf den TiSiN-
Film 83 auf eine Dicke von 400 nm ausgebildet. Außerdem wird
ein Film 85 aus einer ternären Verbindung von Ti, Si und N
auf dem Legierungsfilm 84 durch Sputtern in einer Dicke von
10 nm gebildet. Der Film 85 hat einen niedrigere Reflexion
als Al und Cu, die hinreichend gering bei allen Wellenlängen
des Lichts, das zur Belichtung in der Photolithographie
eingesetzt wird, ist. Daher ist der Film bei der Kontrolle
der Reflexion des Belichtungslichts, das in der
Photolithographie appliziert wird, wirksam.
Als nächstes wird ein Photoresistfilm auf dem Film 85
ausgebildet. Wie in Fig. 14B gezeigt ist, wird der
Photoresistfilm zu einem Resistmuster 86 mittels
Photolithographie ausgebildet. Anders als TiN ist die ternäre
Verbindung aus Ti, Si und N beständig gegen SH (Mischung aus
Wasserstoffperoxid und Schwefelsäure). Daher kann das
Resistmuster 86 leicht von der oberen Barrierenmetallschicht
85 abgelöst werden, falls erforderlich, wie z. B. im Fall, daß
die Photolithographie wiederholt werden muß.
Dann werden, wie in Fig. 14C gezeigt ist, die
Hauptverdrahtungsschicht 84 und Barrierenmetallschichten 83
und 85 durch reaktives Ionenätzen unter Verwendung eines
Gases auf Chlorbasis, durch Ionenabtragung oder durch
Naßätzen unter Verwendung einer Säure oder durch ein
ähnliches Verfahren verarbeitet. Da die ternäre Verbindung
mit verdünnter Flußsäure geätzt werden kann, ist verdünnte
Flußsäure ein effektives Naßätzmittel für die
Barrierenmetallschichten 83 und 85.
Als nächstes wird, wie in Fig. 14D gezeigt ist, das
Resistmuster 86 durch Naßätzen unter Verwendung eines
organischen Lösungsmittels oder Gasphasenätzen unter
Verwendung einer Mischung von Sauerstoffgas und einem Gas auf
Fluorbasis, durch reaktives Ionenätzen unter Verwendung von
Sauerstoffgas oder durch Plasmaoxidation entfernt, wobei das
Muster 86 dem Sauerstoffplasma ausgesetzt wird. Als Ergebnis
werden Verdrahtungsschichten ausgebildet, die jeweils zwei
Filme 83 und 85 haben, die aus einer ternären Verbindung von
Ti, Si und N bestehen und als Barrierenmetallschichten
fungieren.
Fig. 15A bis 15C sind Schnitte, die die Schritte der
Ausbildung von Verdrahtungsschichten in einer
Halbleitervorrichtung gemäß Beispiel 8 dieser Erfindung
erläutern. Wie in Fig. 15A gezeigt ist, wird ein Halbleiter-
Substrat 91, das Verunreinigungen eines ersten
Leitfähigkeitstyps enthält, hergestellt. Eine Element
isolierender Film 92 und eine Diffusionsschicht 93 vom
zweiten Leitfähigkeitstyp werden in der oberen Oberfläche des
Substrats 91 gebildet. Ein leitender Film 94 mit einer
Oberschicht aus W oder W-Silizid wird erzeugt. Ein
Zwischenschicht-Isolierfilm 95 wird auf der resultierenden
Struktur ausgebildet, so daß er das Substrat 91 und den
leitfähigen Film 94 bedeckt. Kontaktlöcher 96 und 97 werden
in dem Isolierfilm 95 gebildet, die die Diffusionsschicht 93
und den leitenden Film 94 exponieren.
Danach wird ein Legierungsfilm gemäß dieser Erfindung auf der
Struktur von Fig. 15A ausgebildet. Speziell wird, wie in
Fig. 15B gezeigt ist, ein Ti-Si-N- oder Zr-Si-N- oder Hf-Si-
N-Legierungsfilm 98 auf der Struktur in einer Dicke von 5 bis
100 nm ausgebildet. Die Dicke des Films 98 wird gemäß dem
Seitenverhältnis (d. h. im Verhältnis von Durchmesser zu
Tiefe) der Kontaktlöcher 96 und 97 verändert. Je größer das
Seitenverhältnis ist, desto dicker sollte der Film 98 sein.
Danach wird die Struktur in eine Sputterkammer unter Vakuum
verbracht und ein Al-Film 99 auf dem Legierungsfilm 89 in
einer Dicke von 0,4 bis 0,8 um durch Sputtern in der
Sputterkammer ausgebildet.
Dann wird der Al-Film 99 auf 500 bis 600°C während 30 s bis
5 min erhitzt. Das Erhitzen wird im Vakuum ausgeführt, so daß
die Oberfläche des Al-Films 99 nicht oxidiert werden kann.
Die Oberfläche des Al-Films 99 wird dadurch eingeebnet. Der
Al-Film 99 wird dann in das gewünschte Verdrahtungsmuster
gebracht. So werden Kontakte und Drähte gleichzeitig
gebildet.
Im allgemeinen wird ein Al-Film erhitzt, indem eine
Barrierenmetallschicht verwendet wird, die eine
Multischichtstruktur aus TiN/Ti oder Ti/TiN/Ti hat, und dies
aus zwei Gründen: Erstens ist es, da der Kontaktwiderstand
zwischen einer TiN-Schicht und einer Si-Schicht hoch ist,
notwendig, ein Silizid an der Grenzfläche zwischen den TiN-
und Si-Schichten durch Einlagerung eines Ti-Films zwischen
diesen Schichten zu bilden. Zweitens muß eine Ti-Schicht
zwischen den TiN- und Si-Schichten vorgesehen werden, da die
Benetzbarkeit des Aluminiums abnimmt, weil die Oberfläche der
TiN-Schicht oxidiert ist, um die Bildung von Korngrenzen zu
verhindern. Die Verdrahtungsstruktur nach dem Beispiel 8 muß
nur eine Barrierenmetallschicht haben. Daher dient sie zu
einer starken Verringerung der Anzahl der Schritte zur
Herstellung der Halbleitervorrichtung und daher zur
Verringerung der Herstellungskosten derselben.
Die Verdrahtungsschicht jedes der oben beschriebenen
Beispiele, die eine Barrierenmetallschicht aufweist, kann
auch durch ein beliebiges anderes Verfahren als die oben
beschriebenen Methoden gebildet werden. Außerdem kann die
Barrierenmetallschicht aus einer Verbindung eines feuerfesten
Metalls (Zr, Hf, W, Mo oder dgl.), einem Halbleiter und
Stickstoff (N) anstelle einer ternären Verbindung von Ti, Si
und N hergestellt werden. Darüber hinaus kann das als
Halbleiter verwendete Si durch ein beliebiges anderes Element
der Gruppe IV oder eine Halbleiter-Verbindung wie III-V, II-
VI, II-IV-VI, II-IV-V, III-IV-VI, I-III-VI oder II-V-VII
ersetzt werden. Die Verdrahtungsschicht kann durch einen Film
aus Cu, Al, Ag, Au, W oder durch einen Film einer Legierung
von zwei oder mehreren dieser Metalle ersetzt werden.
In den Beispielen 1 bis 8 wird die Barrierenmetallschicht in
eine Verdrahtungsschicht oder eine Elektrode inkorporiert.
Nichtsdestoweniger kann die Barrierenmetallschicht auch bei
Kontakten, die jeweils eine Verdrahtungsschicht und eine
weitere Verdrahtungsschicht oder eine Halbleitervorrichtung
verbinden, eingesetzt werden.
Fig. 16 ist ein schematischer Querschnitt, der eine
Halbleitervorrichtung nach dem Beispiel 9 dieser Erfindung
zeigt. Fig. 17A bis 17J sind Schnitte, die die Schritte
der Ausbildung dieser Halbleitervorrichtung erläutern.
Zunächst wird, wie in Fig. 17A gezeigt wird, Bor (B) in ein
Silizium-Substrat 201 implantiert und anschließend durch
Erhitzen diffundiert, wodurch eine p-Region 202 mit einer
Tiefe von etwa 1 µm ausgebildet wird. Dann wird, wie in Fig.
17B gezeigt wird, ein etwa 600 nm dicker Oxidfilm 203 auf
vorbestimmten Teilen des Silizium-Substrats 201 ausgebildet
und damit eine Element-isolierende Region gebildet. Danach
wird, wie in Fig. 17C gezeigt ist, ein etwa 10 nm dicker
Oxidfilm 204 auf der resultierenden Struktur ausgebildet und
die Ionen 205 in das Siliziumsubstrat 201 und die p-Region
202 implantiert.
Danach wird der Oxidfilm 204 von der in Fig. 17C
abgebildeten Struktur entfernt. Dann wird, wie in Fig. 17D
gezeigt ist, ein etwa 10 nm dicker Gate-Oxidfilm 206 auf der
Struktur gebildet und ein etwa 200 nm dicker Polysilizium-
Film 207 auf dem Gate-Oxidfilm 206 ausgebildet. Die
resultierende Struktur wird in einer POCl₃-Atmosphäre bei
850°C während etwa 60 min erhitzt und dadurch Phosphor (P) in
den Polysilizium-Film 207 eingeführt. Anstelle von Phosphor
kann eine andere n-Typ-Verunreinigung oder p-Typ-
Verunreinigung in den Polysilizium-Film 207 eingebracht
werden. Die einzubringende Verunreinigung hängt von der
Schwellenspannung ab, die für den herzustellenden Transistor
gewünscht wird. Die Verunreinigung kann entweder aus einer
Gasphasenquelle oder einer Festphasenquelle eingeführt
werden. Alternativ können Ionen der Verunreinigung in den
Polysilizium-Film 207 implantiert werden. Gleichgültig
welches Verfahren eingesetzt wird, sollte die Verunreinigung
in einer solchen Menge eingebracht werden, daß der Film 207
eine Verunreinigungs-Konzentration von etwa 2 × 10²⁰ cm-3
oder mehr hat.
Dann wird der auf natürliche Weise während des Erhitzens der
Struktur gebildete Oxidfilm vom Polysilizium-Film 207
entfernt. Die Struktur wird einer chemischen Sputterung unter
Verwendung eines WSix-Targets in einer Atmosphäre, die Ar und
N₂ enthält, unterworfen. Ein WSixNy-Film 208 mit einer Dicke
von etwa 5 nm wird dabei durch chemisches Sputtern gebildet,
wie in Fig. 17E dargestellt ist. Der WSixNy-Film 208 kann
mittels eines CVD-Verfahrens unter Verwendung eines
Gassystems wie WSi₆+SiH₄+NH₃ gebildet werden. Dann wird ein
WSix-Film 209 mit einer Dicke von 200 bis 300 nm durch
Sputtern unter Verwendung eines WSix-Targets in einer Ar-
Atmosphäre gebildet.
Danach wird, wie in Fig. 17F gezeigt ist, ein Resistmuster
210 durch Photolithographie bei der Herstellung zur
Ausbildung einer Gate-Elektrode oder einer
Verdrahtungsschicht gebildet. Unter Verwendung des Resist-
Musters 210 als Maske werden der Polysilizium-Film 207, der
WSixHy-Film 208 und der WSix-Film 209 durch reaktives
Ionenätzen mit einem Muster versehen, wie in Fig. 17G
dargestellt ist.
Ferner wird, wie in Fig. 17G gezeigt wird, das Resistmuster
210 durch Gasphasenätzen (asher) entfernt und dadurch eine
Gate-Elektrode oder Verdrahtungsschicht gebildet. Die
resultierende Struktur wird in einer Sauerstoffatmosphäre bei
800°C 30 min oxidiert. Als Ergebnis wird ein Oxidfilm 211 auf
dem Substrat 201 und auf und an den Seiten der Gate-Elektrode
oder der Verdrahtungsschicht gebildet. Der so gebildete
Oxidfilm 211 dient zur Verhinderung der Bildung von Defekten
im Substrat 201 im anschließenden Erhitzungsschritt, obwohl
die Verunreinigungs-Ionen direkt in das Silizium-Substrat 201
implantiert wurden.
Die in diesem Fall gebildete Vorrichtung ist eine nMOS-
Vorrichtung. Zur Herstellung einer CMOS-Vorrichtung wird eine
Resist-Maske gebildet und Ionen in das Substrat 201 durch die
Resist-Maske implantiert. Wenn das der Fall ist, verhindert
der Oxidfilm 211 die Kontamination des Substrats 201 mit dem
Resist. Im anschließenden Erhitzungsschritt reagiert ein Teil
des WSixNy-Films 208 mit dem Oxidfilm, der natürlich auf dem
Polysilizium-Film 207 gebildet wird. Ein WSixNyOz-Film 213
wird dadurch gebildet. Dieser Film 213 besitzt
Barriereeigenschaften.
Danach wird Arsen (As) in das Substrat 201 und die p-Region
202 bei 60 keV auf eine Konzentration von 5 × 10¹⁵cm-3 Ionen
implantiert. Die resultierende Struktur wird einer Oxidation
in einer Sauerstoff (O₂) Atmosphäre bei 900°C während etwa
60 min unterworfen und so ein Oxidfilm 214 gebildet, wie in
Fig. 17I dargestellt wird. Dank dieser Oxidation werden die
Endteile des Oxidfilms an der Gate-Elektrode dicker als der
Mittelteil, wodurch sich die Gate-Durchschlagsspannung
verbessert, wie im Teil "Beschreibung des Standes der
Technik" beschrieben wurde. Das Ausmaß, bis zu dem die
Oxidation ausgeführt werden sollte, hängt von der Gate-
Durchschlagsspannung ab, die man von dem herzustellenden
Transistor erwünscht.
Es ist auch notwendig, diese Oxidation so auszuführen, daß
das Atomverhältnis x von Silizium im WSix-Film 209 nicht
unter 1,8 fällt. Selbst x etwas kleiner ist als 2 (d. h. die
stöchiometrische Si-Menge), wird der Film 209 kein Silizium
aus dem Polysilizium-Film 207 absorbieren, und das
Atomverhältnis von Wolfram (W), das größer ist als der
Normalwert, erhöht die Spannung, jedoch nur auf 1 bis 3 ×
10⁹ dyn/cm². Wenn der WSix-Film 209 wolframreicher ist als
WSi1,8, wird WO₃ gebildet, was zwangsläufig das Volumen des
WSix-Films 209 erhöht und möglicherweise die Abblätterung der
Gate-Elektrode verursacht. So muß die Oxidation im Hinblick
auf die Dicke und Breite des WSix-Films 209 (d. h. die Gate-
Elektrode) so ausgeführt werden, daß das Atomverhältnis x von
WSix unter 1,8 fällt.
Danach wird, wie in Fig. 17J gezeigt ist, eine Zwischen-
Isolierschicht 215 auf der Struktur abgeschieden und ein
Kontaktloch 216 in einem gewünschten Teil der Isolierschicht
215 hergestellt. Außerdem wird Aluminium (Al) in der
Isolierschicht 215 und im Kontaktloch 216 abgeschieden. Der
resultierende Al-Film wird mit einem Muster versehen und so
eine Verdrahtung 217 gebildet.
Fig. 18 ist ein Graph, der die Ig-Vg-Charakteristik einer
Gate-Elektrode, die nach einem erfindungsgemäßen Verfahren
gebildet wurde, darstellt. Wie aus Fig. 18 hervorgeht, wird
die Gate-Durchschlagsspannung nicht wie in einer
herkömmlichen Halbleitervorrichtung verschlechtert.
Oben erläutert wurde ein Verfahren zur Herstellung einer
nMOS-Vorrichtung. Nichtsdestoweniger kann auch eine pMOS-
Vorrichtung hergestellt werden, indem lediglich die n-Typ-
Verunreinigung, die Ionen-implantiert wird, durch die p-Typ-
Verunreinigung, die ebenfalls Ionen-implantiert wird,
ausgetauscht wird. Außerdem kann eine CMOS-Vorrichtung
hergestellt werden, indem lediglich eine Resist-Maske auf
einem gewünschten Teil der Struktur ausgebildet wird, und
dann Verunreinigungs-Ionen in die Struktur unter Verwendung
der Resistmaske implantiert werden.
Fig. 19A bis 19J sind Schnitte, die Schritte der Bildung
der Halbleitervorrichtung gemäß dem Beispiel 10 dieser
Erfindung erläutern.
Zunächst werden, wie in den Fig. 19A, 19B und 19C gezeigt
ist, auf exakt dieselbe Weise wie in Beispiel 9 eine p-Region
und ein Element-isolierender Oxidfilm 303 auf der Oberfläche
eines Silizium-Substrats 301 gebildet; dann wird ein Oxidfilm
364 auf der resultierenden Struktur ausgebildet und Ionen 305
in die Struktur implantiert, so daß ein Wert für die
Schwellenspannung des herzustellenden Transistors festgelegt
wird. Außerdem wird wie in Beispiel 9 der Oxidfilm 304
entfernt und ein Gate-Oxidfilm 206 auf der Struktur
ausgebildet. Danach wird, wie in Fig. 19D gezeigt ist, ein
Polysilizium-Film 307 auf dem Gate-Oxidfilm 206 gebildet. Die
Struktur von Fig. 19D wird in einer POCl₃-Atmosphäre erhitzt
und so Phosphor (P) in den Polysiliziumfilm 307 eingeführt.
Danach wird die Struktur mit verdünnter Flußsäure oder dgl.
behandelt, wodurch der während der Erwärmung der Struktur
natürlich gebildete Oxidfilm vom Polysilizium-Film 307
entfernt wird. Dann wird unter Verwendung eines W-Targets in
einer Atmosphäre mit Ar und N₂ chemisch gesputtert. Ein WNx
Film 308 mit einer Dicke von etwa 5 nm wird dadurch auf dem
Polysilizium-Film 307 gebildet, wie in Fig. 19E dargestellt
ist. Dann wird die Struktur einer Sputterung in einer Ar-
Atmosphäre unter Verwendung eines WSix-Targets unterworfen
und dadurch ein WSix-Film 309 mit einer Dicke von etwa 200 nm
gebildet.
Dann wird, wie in Fig. 19F gezeigt ist, das Resist-Muster
310 mit derselben Form wie die zu bildende Gate-Elektrode auf
dem WSix-Film 309 mittels Photolithographie ausgebildet.
Unter Verwendung des Resist-Musters 310 als Maske werden der
WSix-Film 309, der WNx-Film 308 und der Polysilizium-Film 307
durch reaktives Ionenätzen mit einem Muster versehen.
Dann wird, wie in Fig. 19G gezeigt ist, das Resist-Muster
310 mittels Oxidation entfernt und dadurch eine Gate-
Elektrode oder Verdrahtungsschicht gebildet. Die
resultierende Struktur wird einer Oxidation in einer
Sauerstoff (O₂) Atmosphäre bei 800°C während 30 min
unterworfen. Als Ergebnis wird ein Oxidfilm 311 auf dem
Substrat 301 und auf und an den Seiten der Gate-Elektrode
oder der Verdrahtungsschicht gebildet. Während dieser
thermischen Oxidation reagiert ein Teil des WNx-Films 308 mit
dem Polysilizium des Films 307 und auch mit dem auf dem
Polysilizium-Film 307 gebildeten Oxidfilm. Ein WSixNy- oder
WSixNyOz-Film 312 wird dadurch gebildet.
Ferner wird Arsen (As) in das Substrat 301 und die p-Region
302 bei 60 keV auf eine Konzentration von 5 × 10¹⁵ cm-3 Ionen
implantiert, wodurch die Diffusionsschichten 312 gebildet
werden. Die resultierende Struktur wird einer Oxidation in
einer Sauerstoffatmosphäre (O₂) bei 900°C während etwa 60 min
unterworfen und so ein Oxidfilm 314 gebildet, wie in Fig.
19I dargestellt ist. Dank dieser Oxidation werden die
Endteile des Oxidfilms an der Gate-Elektrode dicker als der
Mittelteil und so die Gate-Durchschlagsspannung verbessert,
wie im Teil "Stand der Technik" beschrieben wurde. Das
Ausmaß, in dem die Oxidation ausgeführt werden sollte, hängt
von der vom herzustellenden Transistor gewünschten Gate-
Durchschlagsspannung ab.
Danach wird, wie in Fig. 19J gezeigt ist, eine Zwischen-
Isolierschicht 315 auf der Struktur abgeschieden und ein
Kontaktloch 316 in einem gewünschten Teil der Isolierschicht
315 erzeugt. Außerdem wird Aluminium (Al) auf der
Isolierschicht 315 und im Kontaktloch 316 abgeschieden. Der
resultierende Al-Film wird unter Bildung einer Verdrahtung
317 mit einem Muster versehen.
Fig. 20A bis 20L sind Schnitte, die die Schritte der
Bildung einer Ha 37547 00070 552 001000280000000200012000285913743600040 0002019505947 00004 37428lbleitervorrichtung gemäß Beispiel 11 dieser
Erfindung erläutern.
Zunächst werden, wie in den Fig. 20A, 20B und 20C gezeigt
ist, auf exakt dieselbe Weise wie in Beispiel 9, eine p-
Region 402 und ein Element-isolierender Oxidfilm 403 in der
Oberfläche eines Silizium-Substrats 401 gebildet. Dann wird
ein Oxidfilm auf der resultierenden Struktur ausgebildet und
Ionen 405 in die Struktur implantiert, so daß ein Wert für
die Schwellenspannung des herzustellenden Transistors
festgesetzt wird.
Dann wird, wie in Fig. 20D erläutert ist, der Oxidfilm 404
entfernt und ein Tunneloxidfilm 406 mit einer Dicke von etwa
10 nm auf dem Silizium-Substrat 401 gebildet. Die
resultierende Struktur wird einer Nitrierung in einer NH₃-
Atmosphäre bei 1000°C während etwa 30 s und ferner einer
Reoxidation bei 1000°C während etwa 30 s unterworfen. Die
Nitrierung und Reoxidation dienen zur Verringerung der
Oberflächenzustände des Tunneloxidfilms 406 und der
Elektroneneinfangfähigkeit (trapping) des Tunneloxidfilms
406. Dann wird ein Polysiliziumfilm 407 mit einer Dicke von
200 nm auf der gesamten Oberfläche der resultierenden
Struktur gebildet. Die Struktur wird in einer POCl₃-
Atmosphäre bei 850°C während etwa 60 min erhitzt und dadurch
Phosphor (P) in den Polysiliziumfilm 407 eingeführt.
Danach wird, wie in Fig. 20E gezeigt ist, ein Oxidfilm 408,
der etwa 10 nm dick ist, auf dem Polysiliziumfilm 407 durch
thermische Oxidation gebildet und ein SiN-Film 409 mit einer
Dicke von etwa 10 nm auf dem Oxidfilm 408 durch ein LPCVD-
Verfahren ausgebildet. Die Oberfläche des SiN-Films 409 wird
bei 900°C während etwa 30 min oxidiert und so ein Oxidfilm
410 gebildet. Dann wird, wie in Fig. 20F gezeigt ist, ein
Polysilizium-Film 411 auf dem Oxidfilm 410 zu einer Dicke von
200 nm ausgebildet. Die resultierende Struktur wird in einer
POCl₃-Atmosphäre bei 850°C während etwa 60 min erhitzt und so
Phosphor in den Polysiliziumfilm 411 eingeführt.
Danach wird die Struktur von Fig. 20F mit beispielsweise
verdünnter Flußsäure behandelt und so der natürlich während
des Erhitzens der Struktur gebildete Oxidfilm vom
Polysilizium-Film 411 entfernt. Unter Verwendung eines W-
Targets in einer Atmosphäre mit Ar und N₂ wird ein chemisches
Sputtern durchgeführt. Ein WNx-Film 412 mit einer Dicke von
etwa 5 nm wird dadurch auf dem Polysiliziumfilm 411
ausgebildet, wie in Fig. 20G erläutert ist. Dann wird die
Struktur in einer Argonatmosphäre unter Verwendung eines
WSix-Targets gesputtert, wodurch ein WSix-Film 413 mit einer
Dicke von etwa 200 nm auf dem WNx-Film 412 ausgebildet wird.
Dann wird, wie in Fig. 20H gezeigt ist, ein Resistmuster 414
mit derselben Form wie die zu bildende Gate-Elektrode auf dem
WSix-Film 413 mittels Photolithographie erzeugt. Unter
Verwendung des Resist-Musters 414 als Maske werden der WSix
Film 413, der WNx-Film 412 und zwei Polysilizium-Filme 407
und 411 mittels reaktiven Ionenätzens (RIE-Methode) mit einem
Muster versehen. Danach wird das Resist-Muster 414 durch
Veraschen entfernt und so ein Floating-Gate und ein Kontroll-
Gate oder eine Verdrahtungsschicht 415 eines EEPROM gebildet.
Die resultierende Struktur wird der Oxidation in einem
Sauerstoffatmosphäre (O₂) bei 800°C während 30 min
unterworfen. Ein Oxidfilm 416 wird dadurch auf dem Substrat
401 und auf und an den Seiten der Gate-Elektroden oder
Verdrahtungsschicht ausgebildet, wie in Fig. 20J erläutert
ist. Während dieser thermischen Oxidation reagiert ein Teil
des WNx-Films 412 mit dem Polysilizium-Film 411 und auch mit
dem natürlich auf dem Polysilizium-Film 411 gebildeten
Oxidfilm. Ein WSixNy- oder WSixNyOz-Film wird dadurch an der
Grenzfläche zwischen dem Polysilizium-Film 411 und dem WSix-
Film gebildet. Der größere Teil des Stickstoffs wird aus dem
WNx-Film 412 entfernt, wodurch der Film 412 sich in einen W-
Film oder WSi-Film umwandelt. Dann wird Arsen (As) in das
Substrat 401 und die p-Region 302 bei 60 keV auf eine
Konzentration von 5 × 10¹⁵ cm-3 Ionen implantiert und so die
Diffusionsschicht 418 gebildet.
Danach wird, wie in Fig. 20K gezeigt ist, die resultierende
Struktur einer Oxidation in einer Sauerstoff (O₂)-Atmosphäre
bei 900°C während etwa 60 min unterworfen und so ein Oxidfilm
419 gebildet. Aufgrund dieser Oxidation werden die Endteile
des Oxidfilms an der Gate-Elektrode dicker als der Mittelteil
und so die Gate-Durchschlagsspannung verbessert, wie im Teil
"Stand der Technik" beschrieben wurde. Das Ausmaß, in dem die
Oxidation ausgeführt werden sollte, hängt von der Gate-
Durchschlagsspannung, die von dem herzustellenden Transistor
gewünscht wird, ab. Aus dem folgenden Grund muß jedoch die
Oxidation so ausgeführt werden, daß das Atomverhältnis x von
Silizium im WSix-Film 413 nicht unter 1,8 fällt. Wenn der
WSix-Film 413 W-reicher ist als WSi1,8, wird WO₃ gebildet,
was unvermeidlich zu einer Erhöhung des Volumens des WSix
Films 413 führt und möglicherweise das Abblättern der Gate-
Elektrode verursacht. Daher muß die Oxidation so ausgeführt
werden, daß das Atomverhältnis x von WSix nicht unter 1,8
fällt, im Hinblick auf die Dicke und Breite der Gate-
Elektrode.
Danach wird, wie in Fig. 20 L gezeigt ist, eine
Zwischenisolierschicht 420 auf der Struktur abgeschieden und
ein Kontaktloch 421 in der Isolierschicht 420 erzeugt. Ferner
wird Aluminium (Al) auf der Isolierschicht 420 und im
Kontaktloch 421 abgeschieden. Der resultierende Al-Film wird
mit einem Muster versehen und so eine Verdrahtung 422
gebildet. Als Ergebnis wird eine MOS-Halbleitervorrichtung
hergestellt.
Fig. 21A bis 21L sind Schnitte, die die Schritte der
Bildung einer Halbleitervorrichtung gemäß dem Beispiel 12
dieser Erfindung erläutern.
Zunächst werden, wie in den Fig. 21A, 21B und 21C gezeigt
ist, auf exakt dieselbe Weise wie in Beispiel 9 eine p-Region
502 und ein Element-isolierender Oxidfilm 503 in der
Oberfläche eines Silizium-Substrats 501 gebildet; ein
Oxidfilm 504 wird dann auf der resultierenden Struktur
ausgebildet und Ionen 505 in die Struktur implantiert, so daß
ein Wert für die Schwellenspannung des herzustellenden
Transistors festgelegt wird.
Dann wird, wie in Fig. 21D erläutert ist und wie in Beispiel
9 der Oxidfilm 504 entfernt und ein Gate-Oxidfilm 506 auf der
gesamten Oberfläche der Struktur ausgebildet. Ein
Polysilizium-Film 507 wird dann auf dem Gate-Oxidfilm 506
gebildet. Phosphor wird dann in den Polysilizium-Film 507
eingeführt. Dann wird, wie in den Fig. 21E gezeigt ist und
wie in Beispiel 9, ein Oxidfilm, wie beispielsweise ein
natürlich gebildeter Oxidfilm, entfernt und die resultierende
Struktur chemisch gesputtert, wodurch ein WSixNy-Film 508 auf
den Polysiliziumfilm 507 gebildet wird. Dann wird gesputtert,
wodurch ein WSix-Film 509 auf dem WSixNy-Film 508 gebildet
wird.
Danach wird, wie in Fig. 21F gezeigt ist, ein SiN-Film 510
durch ein CVD-Verfahren auf eine Dicke von 200 nm
abgeschieden und anschließend durch Photolithographie zu
einem Resistmuster 511 mit derselben Form als Gate-Elektrode
oder Gate-Verdrahtung, die gebildet werden soll, auf dem
WSix-Film 509 verarbeitet. Unter Verwendung des Resist-
Musters 511 als Maske werden der SiN-Film 510, der WSix-Film
509, der WSixNy-Film 508 und der Polysilizium-Film 507 durch
reaktives Ionenätzen mit einem Muster versehen.
Dann wird, wie in Fig. 21G gezeigt ist, das Resist-Muster
511 durch Veraschen entfernt und so eine Gate-Elektrode oder
Verdrahtung 512 gebildet. Der auf dem WSix-Film 509
abgeschiedene SiN-Film 510 dient zur Verhinderung, daß die
Ionen in eine Quelle implantiert werden, und ein Drain eine
Kanalregion erreicht, und zur Verhinderung der
Oberflächenoxidation des WSix-Films 509.
Die resultierende Struktur wird einer Oxidation in einer
Sauerstoff (O₂)-Atmosphäre bei 800°C während 30 min
unterworfen. Ein Oxidfilm 513 wird dadurch auf den Seiten der
Gate-Elektrode gebildet, wie in Fig. 21H dargestellt ist.
Dank dieser Oxidation werden die Endteile des Oxidfilms an
der Gate-Elektrode dicker als der Mittelteil und so die Gate-
Durchschlagsspannung verbessert, wie im Teil "Stand der
Technik" beschrieben wurde. Der Grad, bis zu dem die
Oxidation ausgeführt werden sollte, hängt von der Gate-
Durchschlagsspannung, die vom herzustellenden Transistor
gewünscht wird, ab. Aus dem folgenden Grund muß jedoch die
Oxidation so ausgeführt werden, daß das Atomverhältnis x von
Silizium im WSix 509 nicht unter 1,8 fällt. Wenn der Film 509
W-reicher ist als WSi1,8, wird WO₃ gebildet, was zwangsläufig
zu einer Erhöhung des Volumens des Films 409 führt und
möglicherweise das Abblättern der Gate-Elektrode verursacht.
Daher muß die Oxidation so ausgeführt werden, daß das
Atomverhältnis x von WSix nicht unter 1,8 fällt, im Hinblick
auf die Dicke und Breite des WSix-Films 509.
Während dieser thermischen Oxidation reagiert ein bereits
gebildeter WNx-Film mit dem Polysilizium-Film 507 und auch
mit dem natürlich auf dem Polysilizium-Film 506 gebildeten
Oxidfilm. Ein WSixNy- oder WSixNyOz-Film wird dadurch an der
Grenzfläche zwischen dem Polysilizium-Film 507 und dem WSix-
Film 509 gebildet. Der größere Teil des Stickstoffs wird vom
WNx-Film entfernt, wodurch der WNx-Film sich in einen W-Film
oder WSi-Film umwandelt.
Danach wird Arsen (As) in das Substrat 501 bei 60 keV auf
eine Konzentration von 5 × 10¹⁴ cm-3 implantiert und so eine
n-Typ-Diffusionsschicht 514 gebildet. Dann wird, wie in Fig.
211 gezeigt ist, eine SiN-Schicht 515 in einer Dicke von
100 nm auf der resultierenden Struktur mittels eines CVD-
Verfahrens abgeschieden.
Ferner wird, wie in Fig. 21J gezeigt ist, die SiN-Schicht
515 einer anisotropen Ätzung durch reaktives Ionenätzen
unterworfen und so die SiN-Schicht 515 mit Ausnahme der Teile
516 (SiN-Wandteile), die auf den Seiten der Gate-
Elektrodenstruktur liegen, entfernt. Die Oxidation wird mit
der resultierenden Struktur bei 800°C etwa 30 min ausgeführt
und so ein Oxidfilm auf dem Substrat 501 gebildet. Danach
wird, wie in Fig. 21K gezeigt ist, Arsen (As) in das
Substrat 501 Ionen-implantiert und bei einer hohen Temperatur
von 950°C während einer kurzen Zeit von etwa 30s gebrannt,
wodurch die Diffusionsschicht 518 gebildet wird. Die
Diffusionsschicht 518 hat einen flachen Teil, der direkt
unterhalb der SiN-Wände 516 und an der Seite der Kanalregion
liegt. Der flache Teil dieser Diffusionsschicht 518
kontrolliert den Short-Channel-Effekt. Aufgrund des tiefen
Teils der Diffusionsschicht 518 wird der Flächenwiderstand
der Diffusionsschicht 518 niedrig und so die
Steuerungseffizienz des Transistors erhöht.
Danach wird, wie in Fig. 21L gezeigt ist, eine
Isolierzwischenschicht 519 auf der Struktur abgeschieden und
ein Kontaktloch 520 in einem gewünschten Teil der
Isolierschicht 519 erzeugt. Ferner wird Aluminium (Al) auf
der Isolierschicht 519 und im Kontaktloch 520 abgeschieden.
Der resultierende Al-Film wird zur Bildung einer Verdrahtung
521 mit einem Muster versehen. Als Ergebnis wird eine MOS-
Halbleitervorrichtung hergestellt.
Die dreizehnte Ausführungsform dieser Erfindung wird unter
Bezug auf die Fig. 22A und 22B beschrieben. Diese Figuren
sind Schnitte, die die Struktur einer Halbleitervorrichtung
von Beispiel 13 erläutern.
Wie in Fig. 22A gezeigt ist, werden ein Siliziumoxid-Film
602 mit einer Dicke von 10 nm, ein Polysilizium-Film 603 mit
einer Dicke von 100 nm, und ein Wolframsilizid-Film 604 mit
einer Dicke von 200 nm übereinander in der erwähnten
Reihenfolge auf einem Silizium-Substrat 601 ausgebildet. Die
resultierende vierschichtige Struktur wird auf 800 bis 900°C
erhitzt und so ein WSinNy-Film 605 an der Grenzfläche
zwischen dem Polysilizium-Film 603 und dem Wolframsilizid-
Film 604 ausgebildet, wie in Fig. 22B dargestellt ist. Der
WSinNy-Film 605 (d. h. eine reaktionshemmende Schicht) enthält
Stickstoff, der in einer so hohen Konzentration wie 10²¹ cm-3
oder mehr segregiert ist.
Die in Fig. 22B gezeigte Struktur kann zur Bereitstellung
einer Gate-Elektrode des Typs verarbeitet werden, der in den
Beispielen 9 bis 12 dargestellt wurde. Die Wolframsilizid
(WSix)-Schicht 694 kann durch eine Metallsilizidschicht
ersetzt werden, die mindestens eine Hauptkomponente aus Mo,
V, Nb, Ta, Co oder Ti hat. Auch in diesem Fall kann die
Struktur von Fig. 22B zur Bildung derselben Gate-Elektrode,
wie sie in den Beispielen 9 bis 12 verwendet wurde,
verarbeitet werden.
Fig. 23A bis 23E sind Schnitte, die die Schritte der
Bildung einer Halbleitervorrichtung gemäß Beispiel 14 dieser
Erfindung erläutern. Die ähnlichen oder identischen
Komponenten wie die in den Fig. 3A bis 3E werden mit
denselben Zahlen in den Fig. 23A bis 23E bezeichnet und
nicht im Detail beschrieben.
Zunächst wird, wie in Fig. 23A gezeigt wird, ein SiO₂-Film
12 auf einem Halbleiter-Substrat 11 mittels eines CVD-
Verfahrens oder dergleichen ausgebildet. Dann wird eine Rille
13 durch reaktives Ionenätzen oder dgl. in der Oberfläche des
SiO₂-Films 12 erzeugt. Der SiO₂-Film 12, der als Isolierfilm
verwendet wird, kann durch entweder einen Polyimid-Film oder
durch einen fluordotierten SiO₂-Film ersetzt werden. Es ist
wünschenswert, die Oberflächen der Rille 13 mittels CDE oder
Polieren zu glätten, vorzugsweise auf eine mittlere
Rauhigkeit von 1 nm oder weniger.
Dann wird, wie in Fig. 23B dargestellt ist, ein TiSiN-Film
14′, d. h. eine Schicht aus einer teniären Verbindung aus Ti,
Si und N, zu einer Dicke von 20 nm auf dem SiO₂-Film 12 und
in der Rille 13 ausgebildet. Dieser Film 14′ dient als
Diffusionsbarriereschicht oder Bindungsschicht. Ti wird als
das feuerfeste Metall der Barrierenmetallschicht verwendet;
dieses Metall ist jedoch nicht auf Ti beschränkt. Es können
auch Zr, Hf, Mo, W oder dgl. ausgewählt und verwendet werden.
Genauer gesagt wird der TiSiN-Film 14′ durch chemisches
Sputtern mittels einer Gleichstrom-Magnetron-
Sputtervorrichtung unter Verwendung eines Ti-Silizid-Targets
(z. B. eines TiSi0,6-Targets) gebildet, wobei Argon mit einer
Zuflußgeschwindigkeit von 0 bis 39 sccm und Stickstoff in
einer Zuflußgeschwindigkeit von 40 bis 1 sccm bei einem Druck
von 0,3 Pa und einer elektrischen Leitung von etwa 1 kW
zugeführt wird.
Ein TiSiN-Film wurde nach dem oben beschriebenen Verfahren
tatsächlich gebildet und durch TEM
(Transmissionselektronenmikroskopie) untersucht. Wie aus
einer TEM-Aufnahme gemäß Fig. 24A und einer vergrößerten
TEM-Aufnahme gemäß Fig. 24B hervorgeht, fand man, daß der
TiSiN-Film amorph war und TiN-Mikrokristallkörner mit einem
Durchmesser von etwa 2 nm enthielt. Es wurde nicht
beobachtet, daß sich Kristallkorngrenzen durch den TiSiN-Film
erstreckten. Das bedeutet, daß der TiSiN-Film als effektive
Barriere fungieren kann. Außerdem fand man, daß der TiSiN-
Film, der Mikrokristallkörner enthält, einen niedrigen
Widerstand hat. D.h. der TiSiN-Film wies ausgezeichnete
Barriere-Eigenschaften und einen sehr niedrigen elektrischen
Widerstand auf.
Wie erwähnt, kann Ti durch ein beliebiges anderes feuerfestes
Metall ersetzt werden. Selbst dann wird ein amorpher Film zur
Verfügung gestellt, der mikrokristalline Körner des Nitrids
dieses feuerfesten Metalls enthält. Diese Körner werden nicht
anwachsen, selbst wenn der Film bei hohen Temperaturen (z. B.
750°C) gebrannt wird. Keine Kristallkorngrenzen werden im
Film so ausgebildet, daß sie sich durch den TiSiN-Film
erstrecken. Daher werden die Barriere-Eigenschaften des Films
in keiner Weise verschlechtert.
Das Verfahren und die Bedingung zur Bildung des TiSiN-Film
14′ sind nicht auf die oben angegebenen beschränkt.
Beispielsweise kann das Sputtern unter Verwendung von Ti-
Targets und Si-Targets, die in einem mosaikartigen Muster
angeordnet sind, ausgeführt werden. Alternativ kann das
Sputtern unter Verwendung eines Ti-Kollimators ausgeführt
werden. Ferner kann der TiSiN-Film 14′ nach einem CVD-
Verfahren unter Verwendung von TiCl₃-Gas, NH₃-Gas und SiH₄-
Gas gebildet werden. Darüber hinaus kann der Film nach einem
CVD-Verfahren unter Verwendung einer organischen Gasquelle
(z. B. TMAT oder Tetradimethylaminotitan) anstelle von TiCl₄
gebildet werden. Die CVD-Bedingungen zur Bildung des Films
sind beispielsweise eine Temperatur von 350°C und ein Druck
von 0,5 Torr. Im allgemeinen ist das CVD-Verfahren zur
Bildung eines TiSiN-Films, der Rillen und Löcher mit hohem
Seitenverhältnis ausfüllt, vorteilhaft, da dieses Verfahren
eine gleichmäßige Abscheidung ermöglicht.
Ein dünner Ti-Film kann auf dem SiO₂-Film 12 vorab
ausgebildet werden, so daß der TiSiN-Film 14′ an den SiO₂-
Film 12 fester als sonst haftet. Im allgemeinen ist die
Spannung in einem amorphen Film niedrig. Die Spannung in
einem Film einer ternären Verbindung aus Ti, Si und N ist
niedriger als die Spannung in einem kristallinen Film, da die
ternäre Verbindung amorph ist. (Die Spannung im TiSiN-Film
14′ beträgt beispielsweise 1,7 × 10- dyn/cm²). Die
Wahrscheinlichkeit, daß der Film 14′ die Charakteristika des
herzustellenden Halbleiterelements verschlechtert, ist
gering.
Dann wird, wie in Fig. 23C gezeigt ist, ein Cu-Film 15, der
zu einer Hauptverdrahtungsschicht verarbeitet wird, auf dem
TiSiN-Film 14 in einer Dicke von 400 nm durch Sputtern oder
dgl. abgeschieden. Da der TiSiN-Film 14′ und der Cu-Film 15
nacheinander abgeschieden werden, ohne daß man sie der
Atmosphäre aussetzt, ist der TiSiN-Film 14′ wesentlich
haftfähiger zum Cu-Film 15 als ein Film aus TiN oder dgl.
Durch die feste und stabile Anhaftung an den Cu-Film 15 wird
TiSiN nicht abgestoßen oder koaguliert im anschließenden
Brennschritt trotz der Oberflächenspannung des Cu nicht.
Daher kann TiSiN Rillen oder Löcher, die in der Oberfläche
des SiO₂-Films 12 erzeugt wurden, leicht ausfüllen.
Danach wird, wie in Fig. 23D gezeigt ist, die Struktur der
Fig. 23C beim 200 bis 700°C während oder nach dem Sputtern
gebrannt, wodurch Cu in die Rille 13 zurückfließt. Die obere
Oberfläche des Cu-Films 15 wird dadurch eingeebnet. Es ist
möglich, den Gehalt oxidierender Gase (z. B. Sauerstoff oder
Wasserdampf) (auf 1 ppm oder weniger) in der Brennatmosphäre
zu reduzieren oder ein reduzierendes Gas (z. B. Wasserstoff)
der Brennatmosphäre zuzusetzen.
Die resultierende Struktur (Fig. 23D) wird an ihrer oberen
Oberfläche geätzt und dadurch der TiSiN-Film 14′ und der Cu-
Film 15 entfernt, außer an den Stellen, die sich in der Rille
13 befinden, wie in Fig. 23E erläutert wird. Eine vergrabene
Verdrahtungsschicht aus Cu wird dadurch in der Oberfläche des
SiO₂-Films 12 gebildet. Dieser Ätzprozeß kann reaktives
Ionenätzen oder Ionenabtragen sein oder kann durch Polieren
ersetzt werden. Der so erhaltene Cu-Leiterdraht hat eine hohe
Verläßlichkeit.
Um zu bestimmen, ob der TiSiN-Film 14′ als Barriere gegen Cu
wirksam ist oder nicht, wurde die Struktur von Fig. 23E
tatsächlich gebildet und einem Verbindungs-Leck-Test
unterworfen. In dem Test wurde die Kontaktfläche zwischen dem
TiSiN-Film und dem Cu-Film auf 300 × 80 µm² im Bildungsgas
festgesetzt, und die Struktur bei 600°C 30 min gebrannt.
Selbst nach dem Brennen erhöhte sich der Leckstrom bei
umgekehrter Vorspannung nicht. Somit wies der TiSiN-Film gute
Barriereeigenschaften auf. Die Struktur wurde außerdem durch
Atomabsorptionsanalyse bezüglich der Cu-Diffusion in das
Silizium-Substrat untersucht. Die Cu-Konzentration im
Silizium-Substrat war gleich oder kleiner als die
Nachweisgrenze (d. h. 2 × 10¹²/cm³). Dies bedeutet, daß der
TiSiN-Film gute Barriereeigenschaften hatte. Man fand auch,
daß ein TiSiN-Film effektiv als Barriere diente, selbst wenn
seine Dicke 5 nm beträgt.
Im Hinblick darauf kann der TiSiN-Film 14′ als ausgezeichnete
Barrierenmetallschicht angesehen werden, selbst wenn er dünn
ausgebildet wird. Da der TiSiN-Film 14′ und der Cu-Film 15
nacheinander durch Sputtern gebildet werden, kann das
Verfahren der Ausbildung der Verdrahtungsschicht vereinfacht
werden.
Die Verdrahtungsschicht von Beispiel 14 ist vergraben.
Statt dessen kann aber eine Verdrahtungsschicht auf dem SiO₂-
Film 12 und nicht in der Rille 13 durch Bildung eines Musters
einer Barrierenmetallschicht aus einem Cu-Film, der auf dem
SiO₂-Film 12 gebildet wird, und einem Cu-Legierungsfilm, der
auf dem Cu-Film gebildet wird, ausgebildet werden. Außerdem
kann das als Halbleiter verwendete Si durch ein beliebiges
anderes Element der Gruppe IV (z. B. Si, Ge, C oder dgl.) oder
eine binäre Halbleitervorrichtung wie III-V (z. B. GaAs, InP,
InSb, BN, GaP oder dgl.), II-VI (z. B. ZnSe, ZnS, CdS, CdTe
oder dgl.), eine ternäre Halbleitervorrichtung II-IV-V, II-
IV-VI, III-IV-VI oder II-V-VII ersetzt werden. Der als
Hauptverdrahtungsschicht verwendete Cu-Film kann durch einen
Film aus Al, Au, Ag oder W oder einen Film einer Legierung
aus zwei oder mehreren dieser Metalle ersetzt werden.
Fig. 26A bis 26D sind Schnitte, die die Schritte der
Ausbildung einer Halbleitervorrichtung nach dem Beispiel 15
dieser Erfindung erläutern. Unter Bezug auf diese Figuren
wird erläutert, wie die Vorrichtung hergestellt wird. In der
folgenden Erklärung sind die Komponenten, die ähnlich oder
identisch denen in den Fig. 13A bis 13E sind, mit
denselben Zahlen in den Fig. 26A bis 26D bezeichnet und
werden nicht im Detail beschrieben.
Zunächst wird, wie in Fig. 26A gezeigt ist, ein SiO₂ oder
ONO(SiO₂/Si₃N₄/SiO₂) Film 72, der als Gate-Isolierfilm
verwendet wird, auf einem Si-Substrat 71 in einer Dicke von
60 nm ausgebildet.
Dann wird, wie in Fig. 26B gezeigt ist, ein amorpher
Legierungsfilm 73′ aus Ti, Si und N auf dem Film 72 gebildet.
Der amorphe Ligierungsfilm 73′ hat TiN-Mikrokristallkörner
mit einem Durchmesser, der natürlich geringer ist als die
Dicke des Films 73′. Im allgemeinen hat ein amorpher Film
relativ glatte Oberflächen und verursacht nicht leicht
Oberflächenzustände, wenn er Seite an Seite mit einem anderen
Film in Kontakt gebracht wird. Anders als ein
polykristalliner Film hat ein amorpher Film keinen
Unterschied in der Austrittsarbeit, die von der
Kristallorientierung abhängt. Er hat daher eine stabile
Durchbruchsspannung und verleiht einer Halbleitervorrichtung,
die ihn enthält, stabile Charakteristiken. Außerdem hat der
Film 73 einen niedrigen Widerstand, da er TiN-
Mikrokristallkörner enthält. Es folgt daraus, daß eine Gate-
Elektrode mit dem Film 73′ ebenfalls einen niedrigen
Widerstand hat, was dazu beiträgt, die
Betriebsgeschwindigkeit des Transistors mit dieser Gate-
Elektrode zu erhöhen.
Dann wird, wie in Fig. 26C gezeigt ist, ein W-Film 74 auf
dem Legierungsfilm 73′ in einer Dicke von 300 nm ausgebildet.
Der Legierungsfilm 73′ aus Ti, Si und N wirkt als effektive
Barriere gegen Wolfram (W) und verhindert die Diffusion von
Wolfram aus dem W-Film 74 in den Gate-Isolierfilm 72.
Dann wird, wie in Fig. 26D gezeigt ist, der Gate-Isolierfilm
72, der Legierungsfilm 73′ und der W-Film 74 durch
Photolithiographie und reaktives Ionenätzen bearbeitet und
dadurch eine Gate-Elektrode hergestellt.
In Beispiel 15 wird der Film 73′ aus einer Ti-Si-N-Legierung
eingesetzt. Nichtsdestoweniger kann auch ein Film aus einem
beliebigen anderen amorphen Material verwendet werden,
vorausgesetzt daß er Mikrokristallkörner enthält, deren
Durchmesser geringer ist als die Dicke des Films. Darüber
hinaus kann der W-Film 74, der als Hauptverdrahtungsschicht
verwendet wird, durch einen Film aus Al, Ag, Ag oder Cu oder
einen Film einer Legierung aus zwei oder mehreren dieser
Metalle ersetzt werden.
Eine Halbleitervorrichtung nach der Ausführungsform sechzehn
der vorliegenden Erfindung wird nachstehend unter Bezug auf
die Fig. 23A bis 23E, wie sie in Beispiel 14 beschrieben
wurden, erläutert. Beispiel 16 ist identisch zu Beispiel 14,
außer daß Wolfram (W) als feuerfestes Metall anstelle von
Titan (Ti) verwendet wird.
Zunächst wird, wie in Fig. 23A und Beispiel 14 gezeigt wird,
ein SiO₂-Film 12 auf einem Halbleiter-Substrat 11 mittels
eines CVD-Verfahrens oder dgl. gebildet. Dann wird eine Rille
13 durch reaktives Ionenätzen oder dgl. in der Oberfläche des
SiO₂-Films 12 erzeugt.
Dann wird, wie in Fig. 23B dargestellt ist, ein WSiN-Film
14′, d. h. eine Schicht aus einer ternären Verbindung aus W,
Si und N zu einer Dicke von 25 nm auf dem SiO₂-Film 12 und in
der Rille 13 ausgebildet. Der WSiN-Film 14′ dient als
Diffusionsbarriereschicht oder Bindungsschicht. Genauer
gesagt wird der WSiN-Film 14′ durch chemisches Sputtern
mittels einer Gleichstrom-Magentron-Sputtervorrichtung unter
Verwendung eines W-Silizid-Targets in einer Atmosphäre einer
Mischung aus Argon und Stickstoff gebildet. Je größer das
x/y-Verhältnis von WxSiyN ist, desto niedriger ist der
spezifische Widerstand des WSiN, das durch das chemische
Sputtern gebildet wird. Wenn das Verhältnis x/y 5/3 oder mehr
beträgt, wird der W-Film Mikrokristallkörner von W, WN oder
W₂N mit einem Durchmesser von einigen Mikrometern enthalten.
Auch im Fall, in dem ein TixSiy-Target verwendet wird, wird
der resultierende TiSiN-Film TiN-Mikrokristallkörner mit
einem Durchmesser von einigen nm enthalten, wenn das
Verhältnis x/y 5/3 oder mehr beträgt. Wenn das Verhältnis x/y
geringer ist als 5/3, können keine TiN-Mikrokristallkörner im
TiSiN-Film mit TEM beobachtet werden. TiN
Mikrokristallkörner, wenn es solche im TiSiN-Film gibt, haben
einen Durchmesser von höchstens 0,8 nm.
Ein durch chemisches Sputtern unter Verwendung eines TixSiy-
Targets gebildeter Ti-Si-N-Film hat eine Zusammensetzung von
TixSiyN₂, wobei das Verhältnis von x/y beinahe gleich ist.
Dies gilt nicht nur für Filme aus Ti-Silizid, sondern auch
für Filme aus beliebigen anderen Metallsiliziden, wie aus der
folgenden Tabelle 5 hervorgeht:
Das chemische Sputtern wird bei einem Druck von 0,3 Pa und
einer elektrischen Leistung im Bereich von 0,5 bis 1,5 kW
ausgeführt, während Argon und Stickstoff mit einer
Zuflußgeschwindigkeit von 0 bis 39 sccm und Stickstoff mit
einer Zuflußgeschwindigkeit von 40 bis 1 sccm zugeführt
werden.
Alle durch Sputtern gebildeten Filme sind amorph, wie durch
Überprüfung tatsächlich gebildeter Filme mittels XRD-Analyse
bewiesen wurde. Ein beliebiger Film, in dem das x/y-
Verhältnis von WxSiy von 5/3 oder mehr beträgt, enthält
Mikrokristallkörner aus W, WN, W₂N oder dgl., wie durch TEM-
Untersuchungen bewiesen wurde.
In Beispiel 16 wird Sputtern zur Bildung der Barriereschicht
eingesetzt. Ein beliebiges anderes Verfahren kann statt dessen
eingesetzt werden, vorausgesetzt daß die gebildete
Barriereschicht aus einer ternären Verbindung aus W, Si und N
besteht und Mikrokristallkörner aus W, WN, W₂N, W₅Si₃, WSi₂
oder dergleichen enthält.
Danach wird, wie in Fig. 23C gezeigt ist, wie in Beispiel 14
ein Cu-Film 15, der zu einer Hauptverdrahtungsschicht
verarbeitet wird, auf dem TiSiN-Film 14′ in einer Dicke von
400 nm durch Sputtern oder dgl. abgeschieden. Wie in Fig.
23D gezeigt ist, wird die Struktur von Fig. 23C gebrannt,
wodurch Cu in die Rille 13 zurückfließt und die Oberfläche
des Cu-Films 15 eingeebnet wird. Dann wird die Struktur an
ihrer oberen Oberfläche geätzt, wodurch der TiSiN-Film 14′
und der Cu-Film 15 entfernt werden, außer an den Teilen, die
sich in der Rille 13 befinden, wie in Fig. 23E dargestellt
ist. Eine vergrabene Verdrahtungsschicht aus Cu wird dadurch
in der Oberfläche des SiO₂-Films 12 gebildet. Die so
erhaltene Cu-Verdrahtung hat eine hohe Zuverlässigkeit.
Um zu bestimmen, ob der TiSiN-Film 14′ als Barriere gegen Cu
wirksam ist, wurde die Struktur von Beispiel 16 tatsächlich
gebildet und einem Verbindungs-Leck-Test oder Atom-
Absorptions-Analyse wie in Beispiel 14 unterworfen. Die
Ergebnisse der Tests und die Analysen zeigten, daß der TiSiN-
Film gute Barriereeigenschaften hatte. Man fand, daß er
effektiv als Barriere diente, selbst wenn seine Dicke 5 nm
betrug.
Im Hinblick darauf kann der TiSiN-Film 14′ als ausgezeichnete
Barrierenmetallschicht angesehen werden, selbst wenn er dünn
ausgebildet wird. Da der TiSiN-Film 14′ und der Cu-Film 15
nacheinander durch Sputtern gebildet werden, kann das
Verfahren der Ausbildung der Verdrahtungsschicht vereinfacht
werden.
Die vorliegende Erfindung ist nicht auf die oben
beschriebenen Beispiele 1 bis 16 beschränkt. Beispielsweise
kann das Verfahren von Beispiel 1 wiederholt ausgeführt
werden und damit die Struktur des Fig. 27 zur Verfügung
gestellt werden, die zwei Verdrahtungsschichten aufweist. Wie
in Fig. 27 gezeigt ist, umfaßt diese Struktur ein Substrat
701, eine Element-isolierende Schicht 702, einen TiSi₂-Film
703, isolierzwischenschichten 704, 707, 711, 714 und 718,
Polysilizium-Filme 705 und 712, Si₃N₄-Schichten 706, 710, 713
und 717, Ti-Si-N-Schichten 708, 715 und Cu-Schichten 709 und
716. Außerdem kann das Verfahren von Beispiel 1 zwei oder
mehrmals ausgeführt werden, so daß eine Struktur mit zwei
oder mehr Verdrahtungsschichten gebildet wird.
Eine Halbleitervorrichtung nach Beispiel 17 wird unter Bezug
auf die Fig. 28, Fig. 29A bis 29D und Fig. 30A und 30B
erläutert.
Eine TiSi0,6N1,6-Legierungsschicht und eine Cu-Schicht wurden
auf einem Silizium (Si)-Substrat ausgebildet. Die Struktur
aus dem Si-Substrat, der TiSi0,6N1,6-Legierungsschicht und
der Cu-Schicht wurde geschnitten und ihr Querschnitt durch
TEM photographiert. Fig. 28 ist die TEM-Aufnahme dieses
Querschnitts der Cu/TiSiN/Si-Struktur. Wie aus Fig. 28
ersehen werden kann, enthielt die amorphe Ti-Si-N-Matrix TiN-
Mikrokristallkörner, die wie winzige schwarze Flecken in der
TEM-Aufnahme aussehen. Die TiN-Mikrokristallkörner waren
klein und fein dispergiert. Man fand, daß sich keine
Kristallkorngrenzen in der Richtung der Dicke der Cu-
TiSiN/Si-Struktur erstreckten.
Außerdem wurden Ti-Si-N-Filme durch Sputtern unter Verwendung
verschiedener Targets aus TiSi₂, TiSi, TiSi0,6 gebildet und
so das Ti/Si-Verhältnis verändert. Die Ti-Si-N-Filme wurden
durch XPS (Röntgenphotoelektronenspektroskopie) analysiert.
Die Ergebnisse dieser Analyse waren wie in den Fig. 29A
bis 29D und Fig. 30A und 30B gezeigt. Fig. 29A bis 29D
zeigen XPS-Spektren von TiSiN-Filmen, die unter Verwendung
von TiSi₂ und TiSi als Targets gebildet wurden, während
Fig. 30A bis 30C XPS-Spektren von TiSiN-Filmen, die unter
Verwendung von TiSi0,6 als Target gebildet wurden,
darstellen.
Die in den Fig. 29A bis 29D und Fig. 30A bis 30C
gezeigten Spektren haben einen SiO₂-Peak und einen TiO₂-Peak,
da die Ti-Si-N-Filme an den Oberflächen bei Stehenlassen an
der Atmosphäre oxidiert werden. Der innere Teil aller Ti-Si-
N-Filme bestand aus TiN, Si₃N₄ und Ti-Si-N, wie aus den
Fig. 29A bis 29D und Fig. 30A bis 30C hervorgeht.
Außerdem erhöht sich, wie in den Fig. 29C und 30C gezeigt
ist, das Verhältnis des TiN-Peaks zum Si₃N₄-Peak, wenn das
Si/Ti-Verhältnis des Sputter-Targets herabgesetzt wird. Mit
anderen Worten erhöhen sich die TiN-Bindungen im Ti-Si-N-
Film, wenn das Si/Ti-Verhältnis des Targets kleiner wird.
Wie oben erwähnt, wurden keine TiN-Mikrokristallkörner in dem
Ti-Si-N-Film gefunden, der durch Sputtern unter Verwendung
von TiSi₂ oder TiSi als Target gebildet wurde, wohingegen
TiN-Mikrokristallkörner im Ti-Si-N-Film, der durch Sputtern
unter Verwendung von TiSi0,6 gebildet wurde, beobachtet
wurden, da TiN-Bindungen in diesem Ti-Si-N-Film zugenommen
hatten.
Wie im Detail beschrieben wurde, ist die vorliegende
Erfindung dadurch gekennzeichnet, daß die Barriereschicht aus
einer amorphen Legierung besteht, in der mikrokristalline
Körner fein dispergiert sind und keine Korngrenzen bilden,
die sich in der Richtung der Dicke der Barriereschicht
erstrecken. Daher kann die Barriereschicht als effektive
Barriere fungieren und die Charakteristik der
Halbleitervorrichtung, in die sie eingearbeitet wird,
verbessern und die Zuverlässigkeit der Verdrahtungsschicht,
in die sie eingearbeitet wird, erhöhen.
Weitere Vorteile und Modifikationen werden dem Fachmann ohne
weiteres ersichtlich sein. Daher ist diese Erfindung in ihren
weiteren Aspekten nicht auf die speziellen Details und die
hier gezeigten und beschriebenen repräsentativen
Vorrichtungen beschränkt. Es können zahlreiche Modifikationen
vorgenommen werden, ohne vom Geist und Umfang des allgemeinen
Erfindungsgedankens, wie er in den nachfolgenden Ansprüchen
und ihren Äquivalenten ausgedrückt ist, abzuweichen.
Claims (22)
1. Halbleitervorrichtung, dadurch gekennzeichnet,
daß sie umfaßt:
eine leitfähige Schicht (15), die wenigstens eine Schicht aus einer Elektrodenschicht und einer Verdrahtungsschicht ist, und
eine amorphe Legierungsschicht (14), die an der Unterseite der leitfähigen Schicht (15) ausgebildet ist und aus einer Matrixphase und Mikrokristallkörnern besteht, wobei die Matrixphase eine amorphe Legierung als Hauptkomponente enthält und die Mikrokristallkörner in der Matrixphase dispergiert und nicht in der Richtung der Dicke der amorphen Legierungsschicht (14) kontinuierlich angeordnet sind.
eine leitfähige Schicht (15), die wenigstens eine Schicht aus einer Elektrodenschicht und einer Verdrahtungsschicht ist, und
eine amorphe Legierungsschicht (14), die an der Unterseite der leitfähigen Schicht (15) ausgebildet ist und aus einer Matrixphase und Mikrokristallkörnern besteht, wobei die Matrixphase eine amorphe Legierung als Hauptkomponente enthält und die Mikrokristallkörner in der Matrixphase dispergiert und nicht in der Richtung der Dicke der amorphen Legierungsschicht (14) kontinuierlich angeordnet sind.
2. Vorrichtung gemäß Anspruch 1, dadurch
gekennzeichnet, daß die amorphe Legierungsschicht
(14) Stickstoff, ein feuerfestes Metall aus der Gruppe
aus Ti, Zr, Hf, V, Nb, Ta, Cr, W und Mo und einen
Halbleiter aus einem Material der Gruppe IV, einer
binären Halbleiter-Verbindung und/oder einer ternären
Halbleiter-Verbindung enthält.
3. Vorrichtung gemäß Anspruch 1 oder 2, dadurch
gekennzeichnet, daß das Material der Gruppe IV
ausgewählt ist aus Si, Ge und C, die binäre Halbleiter
verbindung ausgewählt ist aus der Gruppe aus GaAs, InP,
InSb, BN, GaP, ZnSe, ZnS, CdS und CdTe und die ternäre
Halbleiter-Verbindung ausgewählt ist aus II-IV-VI-
Verbindungen, II-IV-V-Verbindungen, III-IV-VI-
Verbindungen, I-III-VI-Verbindungen und II-V-VII-
Verbindungen.
4. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß der
Halbleiter Si ist.
5. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das
feuerfeste Metall Ti ist.
6. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
Mikrokristallkörner TiN-Körner sind.
7. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
leitfähige Schicht (15) ausgewählt ist aus einer Cu-
Schicht, einer Al-Schicht, einer Ag-Schicht, einer Au-
Schicht, einer Schicht aus einer Legierung von
wenigstens zwei dieser Metalle und einer Schicht aus
wenigstens zwei Filmen aus beliebigen dieser Metalle.
8. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die amorphe
Legierungsschicht (14) und die leitfähige Schicht (15)
eine vergrabene Verdrahtungsschicht darstellen, die in
einer Rille in einer Isolierschicht (12) gebildet ist.
9. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
amorphe Legierungsschicht (14) nicht nur an der
Unterseite der leitfähigen Schicht (15), sondern auch an
den Seiten dieser leitfähigen Schicht (15) vorgesehen
ist.
10. Vorrichtung gemäß wenigstens einem der Ansprüche 1 bis
7, dadurch gekennzeichnet, daß die amorphe
Legierungsschicht (34) und die leitfähige Schicht (35)
eine Verdrahtungsschicht bilden, die auf einer
Isolierschicht (32) ausgebildet ist.
11. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
amorphe Legierungsschicht (83, 85) nicht nur an der
Unterseite der leitfähigen Schicht (84) sondern auch an
ihrer Oberfläche vorgesehen ist.
12. Vorrichtung gemäß Anspruch 1, dadurch
gekennzeichnet, daß die amorphe Legierungsschicht
(44, 47, 49) nicht nur an der Unterseite der leitfähigen
Schicht (45) sondern auch an ihren Seiten und ihrer
Oberfläche vorgesehen ist.
13. Vorrichtung gemäß wenigstens einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß die
amorphe Legierungsschicht (14) als
Barrierenmetallschicht und Bindungsschicht fungiert.
14. Halbleitervorrichtung, dadurch gekennzeichnet,
daß sie umfaßt: eine leitfähige Schicht (15), die
mindestens eine Schicht aus einer Elektrodenschicht und
einer Verdrahtungsschicht ist, und
eine Barrierenmetallschicht (14), die auf der Unterseite der leitfähigen Schicht (15) ausgebildet ist und Ti, Si und N enthält.
eine Barrierenmetallschicht (14), die auf der Unterseite der leitfähigen Schicht (15) ausgebildet ist und Ti, Si und N enthält.
15. Vorrichtung gemäß Anspruch 14, dadurch
gekennzeichnet, daß das in der
Barrierenmetallschicht (14) enthaltene Si in einem
Atomverhältnis von 1 oder mehr bezüglich dem in der
Barrierenmetallschicht (14) enthaltenen Ti vorliegt.
16. Vorrichtung gemäß Anspruch 14 oder 15, dadurch
gekennzeichnet, daß die leitfähige Schicht (15)
ausgewählt wird aus einer Cu-Schicht, einer Al-Schicht,
einer Ag-Schicht, einer Au-Schicht, einer Schicht aus
einer Legierung aus wenigstens zwei dieser Metalle und
einer Schicht aus wenigstens zwei Filmen aus beliebigen
dieser Metalle.
17. Halbleitervorrichtung, dadurch gekennzeichnet,
daß sie umfaßt:
eine leitfähige Schicht (15), die wenigstens eine Schicht aus einer Elektroden-Schicht und einer Verdrahtungsschicht ist, und
eine Barrierenmetallschicht (14), die auf der Unterseite der leitfähigen Schicht (15) ausgebildet ist und ein feuerfestes Metall, Si und N enthält, wobei das Atomverhältnis von Si zum feuerfesten Metall 0,7 oder mehr beträgt.
eine leitfähige Schicht (15), die wenigstens eine Schicht aus einer Elektroden-Schicht und einer Verdrahtungsschicht ist, und
eine Barrierenmetallschicht (14), die auf der Unterseite der leitfähigen Schicht (15) ausgebildet ist und ein feuerfestes Metall, Si und N enthält, wobei das Atomverhältnis von Si zum feuerfesten Metall 0,7 oder mehr beträgt.
18. Vorrichtung gemäß Anspruch 17, dadurch
gekennzeichnet, daß das feuerfeste Metall
ausgewählt ist aus Ti, Zr, Hf, V, Nb, Ta, Cr, W und Mo.
19. Vorrichtung gemäß Anspruch 18, dadurch
gekennzeichnet, daß das feuerfeste Metall Ti ist.
20. Halbleitervorrichtung, dadurch gekennzeichnet,
daß sie umfaßt:
ein Halbleiter-Substrat (201) und
eine dreischichtige Struktur, die auf dem Halbleiter- Substrat (201) ausgebildet ist und als wenigstens ein Element aus einer Elektrode und einer Verdrahtungsschicht wirkt, wobei diese dreischichtige Struktur im wesentlichen besteht aus einer Silizium- Schicht (207), einer feuerfesten Metallsilizidschicht (209), die über der Siliziumschicht (207) vorgesehen ist und einer Barrierenmetallschicht (208), die zwischen der Siliziumschicht (207) und der feuerfesten Metallsilizidschicht (209) angeordnet ist, wobei diese Barrierenmetallschicht (208) Si, N und ein feuerfestes Metall, das identisch oder verschieden vom feuerfesten Metall der feuerfesten Metallsilizidschicht (209) ist, enthält.
ein Halbleiter-Substrat (201) und
eine dreischichtige Struktur, die auf dem Halbleiter- Substrat (201) ausgebildet ist und als wenigstens ein Element aus einer Elektrode und einer Verdrahtungsschicht wirkt, wobei diese dreischichtige Struktur im wesentlichen besteht aus einer Silizium- Schicht (207), einer feuerfesten Metallsilizidschicht (209), die über der Siliziumschicht (207) vorgesehen ist und einer Barrierenmetallschicht (208), die zwischen der Siliziumschicht (207) und der feuerfesten Metallsilizidschicht (209) angeordnet ist, wobei diese Barrierenmetallschicht (208) Si, N und ein feuerfestes Metall, das identisch oder verschieden vom feuerfesten Metall der feuerfesten Metallsilizidschicht (209) ist, enthält.
21. Vorrichtung gemäß Anspruch 20, dadurch
gekennzeichnet, daß sowohl die feuerfeste
Metallsilizidschicht (209) als auch die
Barrierenmetallschicht (208) ein feuerfestes Metall aus
der Gruppe aus Ti, Zr, Hf, V, Nb, Ta, Cr, W und Mo
enthält.
22. Vorrichtung gemäß Anspruch 21, dadurch
gekennzeichnet, daß die dreischichtige Struktur
eine Gate-Elektrode eines MOS-Transistors darstellt.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2249094 | 1994-02-21 | ||
JP6-022490 | 1994-02-21 | ||
JP22201794 | 1994-09-16 | ||
JP6-222017 | 1994-09-16 | ||
JP04261295A JP3294041B2 (ja) | 1994-02-21 | 1995-02-08 | 半導体装置 |
JP7-42612 | 1995-02-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19505947A1 true DE19505947A1 (de) | 1995-08-24 |
DE19505947B4 DE19505947B4 (de) | 2006-04-06 |
Family
ID=27283864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19505947A Expired - Fee Related DE19505947B4 (de) | 1994-02-21 | 1995-02-21 | Halbleitervorrichtung mit verbesserter Barrierenmetallschicht in einer Elektrode oder Verdrahtungsschicht |
Country Status (4)
Country | Link |
---|---|
US (1) | US5903053A (de) |
JP (1) | JP3294041B2 (de) |
KR (1) | KR100203536B1 (de) |
DE (1) | DE19505947B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0869544A2 (de) * | 1997-03-31 | 1998-10-07 | Motorola, Inc. | Abscheidung einer Diffusionsbarriereschicht |
Families Citing this family (76)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736192A (en) * | 1995-07-05 | 1998-04-07 | Fujitsu Limited | Embedded electroconductive layer and method for formation thereof |
US6891269B1 (en) | 1995-07-05 | 2005-05-10 | Fujitsu Limited | Embedded electroconductive layer structure |
US6696351B1 (en) * | 1995-08-15 | 2004-02-24 | Sony Corporation | Semiconductor device having a selectively deposited conductive layer |
US5907188A (en) * | 1995-08-25 | 1999-05-25 | Kabushiki Kaisha Toshiba | Semiconductor device with conductive oxidation preventing film and method for manufacturing the same |
US5739066A (en) * | 1996-09-17 | 1998-04-14 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive gate and line |
JP3003607B2 (ja) * | 1997-01-20 | 2000-01-31 | 日本電気株式会社 | バリア膜の形成方法と半導体装置 |
DE19712540C1 (de) * | 1997-03-25 | 1998-08-13 | Siemens Ag | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall |
JP3635875B2 (ja) * | 1997-06-25 | 2005-04-06 | 東京エレクトロン株式会社 | 成膜方法及び膜積層構造 |
JPH11150084A (ja) * | 1997-09-12 | 1999-06-02 | Canon Inc | 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 |
KR100249828B1 (ko) * | 1997-09-18 | 2000-04-01 | 정선종 | 확산방지막 형성방법 |
JP3523093B2 (ja) | 1997-11-28 | 2004-04-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6320213B1 (en) * | 1997-12-19 | 2001-11-20 | Advanced Technology Materials, Inc. | Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same |
US6482734B1 (en) | 1998-01-20 | 2002-11-19 | Lg Semicon Co., Ltd. | Diffusion barrier layer for semiconductor device and fabrication method thereof |
US6424040B1 (en) * | 1998-02-04 | 2002-07-23 | Texas Instruments Incorporated | Integration of fluorinated dielectrics in multi-level metallizations |
US6682970B1 (en) * | 1998-02-27 | 2004-01-27 | Micron Technology, Inc. | Capacitor/antifuse structure having a barrier-layer electrode and improved barrier layer |
US7034353B2 (en) | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Methods for enhancing capacitors having roughened features to increase charge-storage capacity |
JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2009177200A (ja) * | 1998-05-01 | 2009-08-06 | Sony Corp | 半導体記憶装置 |
US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
US6143611A (en) * | 1998-07-30 | 2000-11-07 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming electronic components, and transistors |
US6150268A (en) * | 1998-11-04 | 2000-11-21 | Advanced Micro Devices, Inc. | Barrier materials for metal interconnect |
US6339246B1 (en) * | 1998-12-11 | 2002-01-15 | Isik C. Kizilyalli | Tungsten silicide nitride as an electrode for tantalum pentoxide devices |
US6277745B1 (en) * | 1998-12-28 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Passivation method of post copper dry etching |
US6162713A (en) * | 1999-06-17 | 2000-12-19 | United Microelectronics Corp. | Method for fabricating semiconductor structures having metal silicides |
US6238737B1 (en) * | 1999-06-22 | 2001-05-29 | International Business Machines Corporation | Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby |
US7245018B1 (en) | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
JP3562628B2 (ja) | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
JP2002083812A (ja) * | 1999-06-29 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 配線材料およびこれを用いた配線を備えた半導体装置およびその作製方法 |
JP2001060672A (ja) * | 1999-08-20 | 2001-03-06 | Mitsubishi Electric Corp | エッチング方法およびエッチングマスク |
US7071557B2 (en) * | 1999-09-01 | 2006-07-04 | Micron Technology, Inc. | Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same |
US6534415B2 (en) * | 1999-12-03 | 2003-03-18 | United Microelectronics Corp. | Method of removing polymer residues after tungsten etch back |
WO2001042529A1 (en) * | 1999-12-09 | 2001-06-14 | Tokyo Electron Limited | METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM |
JP4751498B2 (ja) * | 2000-03-30 | 2011-08-17 | 富士通株式会社 | 半導体三端子装置 |
JP4501250B2 (ja) * | 2000-06-19 | 2010-07-14 | 日鉱金属株式会社 | 耐脆化性に優れたゲート酸化膜形成用シリサイドターゲット |
US6531777B1 (en) * | 2000-06-22 | 2003-03-11 | Advanced Micro Devices, Inc. | Barrier metal integrity testing using a dual level line to line leakage testing pattern and partial CMP |
US6670267B2 (en) | 2001-06-13 | 2003-12-30 | Mosel Vitelic Inc. | Formation of tungstein-based interconnect using thin physically vapor deposited titanium nitride layer |
US6503824B1 (en) | 2001-10-12 | 2003-01-07 | Mosel Vitelic, Inc. | Forming conductive layers on insulators by physical vapor deposition |
KR100842900B1 (ko) * | 2001-12-18 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체소자의 게이트 및 그 형성방법 |
US6835659B2 (en) * | 2002-06-04 | 2004-12-28 | Micron Technology, Inc. | Electrical coupling stack and processes for making same |
US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
JP2004111736A (ja) * | 2002-09-19 | 2004-04-08 | Fasl Japan Ltd | 半導体装置及びその製造方法 |
JP2005005603A (ja) | 2003-06-13 | 2005-01-06 | Toshiba Corp | 半導体装置及びその製造方法 |
US7064056B2 (en) * | 2003-06-13 | 2006-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer stack to prevent Ti diffusion |
DE10330795B4 (de) * | 2003-07-08 | 2008-01-24 | Qimonda Ag | Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung |
JP4478038B2 (ja) | 2004-02-27 | 2010-06-09 | 株式会社半導体理工学研究センター | 半導体装置及びその製造方法 |
EP1586614B1 (de) | 2004-04-12 | 2010-09-15 | JSR Corporation | Wässrige Dispersion zum chemisch-mechanischen Polieren und chemisch-mechanisches Polierverfahren |
TWI252512B (en) * | 2004-10-20 | 2006-04-01 | Hynix Semiconductor Inc | Semiconductor device and method of manufacturing the same |
US20060267113A1 (en) * | 2005-05-27 | 2006-11-30 | Tobin Philip J | Semiconductor device structure and method therefor |
JP2007019191A (ja) * | 2005-07-06 | 2007-01-25 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2007053133A (ja) * | 2005-08-15 | 2007-03-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4282646B2 (ja) | 2005-09-09 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
JP4640281B2 (ja) * | 2006-07-18 | 2011-03-02 | 東京エレクトロン株式会社 | バリヤメタル層及びその形成方法 |
KR100753558B1 (ko) * | 2006-08-21 | 2007-08-30 | 삼성전자주식회사 | 씨모스 트랜지스터 및 그 제조 방법 |
JP2009088381A (ja) * | 2007-10-02 | 2009-04-23 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
US8800138B2 (en) * | 2008-02-08 | 2014-08-12 | Carestream Health, Inc. | Method for conditioning a substrate surface for forming an electronic device thereon and resultant device |
JP5616605B2 (ja) * | 2009-10-16 | 2014-10-29 | 株式会社アルバック | 銅薄膜の形成方法 |
US9177917B2 (en) * | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
US9425146B2 (en) * | 2010-09-28 | 2016-08-23 | Infineon Technologies Ag | Semiconductor structure and method for making same |
US9202822B2 (en) | 2010-12-17 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过***界面原子单层改进与iv族半导体的金属接触 |
US20140001576A1 (en) * | 2012-06-27 | 2014-01-02 | Applied Materials, Inc. | Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride |
JP2014042078A (ja) * | 2013-12-02 | 2014-03-06 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
US9570348B2 (en) * | 2015-05-11 | 2017-02-14 | United Microelectronics Corp. | Method of forming contact strucutre |
JP6343256B2 (ja) | 2015-05-29 | 2018-06-13 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
JP6627359B2 (ja) | 2015-09-17 | 2020-01-08 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10141417B2 (en) | 2015-10-20 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate structure, semiconductor device and the method of forming semiconductor device |
CN106024893B (zh) * | 2016-05-30 | 2019-03-19 | 上海华力微电子有限公司 | 高k金属栅器件及其制备方法 |
US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
JP6595432B2 (ja) | 2016-09-23 | 2019-10-23 | 東芝メモリ株式会社 | 半導体装置およびその製造方法 |
DE112017005855T5 (de) | 2016-11-18 | 2019-08-01 | Acorn Technologies, Inc. | Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe |
TWI713117B (zh) * | 2017-01-05 | 2020-12-11 | 聯華電子股份有限公司 | 製作金屬閘極結構的方法 |
US11401607B2 (en) * | 2017-06-02 | 2022-08-02 | Eugenus, Inc. | TiSiN coating method |
JP7006118B2 (ja) * | 2017-10-17 | 2022-01-24 | 富士電機株式会社 | 半導体装置及びその製造方法 |
CN110391185B (zh) * | 2018-04-17 | 2021-08-03 | 联华电子股份有限公司 | 制作半导体元件的方法 |
CN110534564B (zh) * | 2019-08-30 | 2023-08-04 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种二极管芯片多层金属化层的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0392725A2 (de) * | 1989-04-11 | 1990-10-17 | AT&T Corp. | Verfahren zum Herstellen von integrierten Schaltungen mit Silizid |
US5066615A (en) * | 1989-10-23 | 1991-11-19 | At&T Bell Laboratories | Photolithographic processes using thin coatings of refractory metal silicon nitrides as antireflection layers |
US5341016A (en) * | 1993-06-16 | 1994-08-23 | Micron Semiconductor, Inc. | Low resistance device element and interconnection structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58166770A (ja) * | 1982-03-26 | 1983-10-01 | Fujitsu Ltd | 半導体装置 |
JPS62203370A (ja) * | 1986-03-03 | 1987-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
CA2030645A1 (en) * | 1990-01-02 | 1991-07-03 | Harold F. Giles, Jr. | Polyamide fiber reinforced polyetherester composition |
US5641985A (en) * | 1994-09-29 | 1997-06-24 | Kawasaki Steel Corporation | Antifuse element and semiconductor device having antifuse elements |
US5614437A (en) * | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
US5607722A (en) * | 1996-02-09 | 1997-03-04 | Micron Technology, Inc. | Process for titanium nitride deposition using five-and six-coordinate titanium complexes |
US5659057A (en) * | 1996-02-09 | 1997-08-19 | Micron Technology, Inc. | Five- and six-coordinate precursors for titanium nitride deposition |
-
1995
- 1995-02-08 JP JP04261295A patent/JP3294041B2/ja not_active Expired - Fee Related
- 1995-02-21 KR KR1019950003331A patent/KR100203536B1/ko not_active IP Right Cessation
- 1995-02-21 DE DE19505947A patent/DE19505947B4/de not_active Expired - Fee Related
-
1996
- 1996-07-09 US US08/677,397 patent/US5903053A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0392725A2 (de) * | 1989-04-11 | 1990-10-17 | AT&T Corp. | Verfahren zum Herstellen von integrierten Schaltungen mit Silizid |
US5066615A (en) * | 1989-10-23 | 1991-11-19 | At&T Bell Laboratories | Photolithographic processes using thin coatings of refractory metal silicon nitrides as antireflection layers |
US5341016A (en) * | 1993-06-16 | 1994-08-23 | Micron Semiconductor, Inc. | Low resistance device element and interconnection structure |
Non-Patent Citations (5)
Title |
---|
DOLLAR REID, J.S. et. al.: Ti-Si-N Diffusion Barriers Between Silicon and Copper. In: IEEE Electron Device Letters, Vol. 15, No. 8, Aug. 1994, pp. 298-300 * |
POSADOWSKI, Witold: Electric Properties of Ti-Si-N Thin Cermet Films... In: Thin Solid Films,162 (1988), pp. 111-117 * |
REID, J.S. et. al.: Evaluation of amorphous (Mo,Ta,W)-Si-N diffusion barriers for (Si)/Cn metallizations. In: Thin Solid Films, 236, (1993), pp. 319-324 * |
SINCLAIR, R. and OGAWA, Thin-Ichi: Reaction and Stability at ULSI circuit Interfaces. In: AdvancedMetallization for ULSI Applications, Conference Murray Hill, 08.-10.10.1991 and Tokyo, 28.-30.10.1991, pp. 273-276 * |
SUGAHARA, H. and ASAI, K.: Amorphous WSIN Diffu- sion Barriers. In: Denki Kagaku, July 1988, Vol. 56, No. 7, pp. 494-497 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0869544A2 (de) * | 1997-03-31 | 1998-10-07 | Motorola, Inc. | Abscheidung einer Diffusionsbarriereschicht |
EP0869544A3 (de) * | 1997-03-31 | 2000-02-02 | Motorola, Inc. | Abscheidung einer Diffusionsbarriereschicht |
US6376371B1 (en) | 1997-03-31 | 2002-04-23 | Motorola, Inc. | Method of forming a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR100203536B1 (ko) | 1999-06-15 |
US5903053A (en) | 1999-05-11 |
DE19505947B4 (de) | 2006-04-06 |
JP3294041B2 (ja) | 2002-06-17 |
JPH08139092A (ja) | 1996-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19505947B4 (de) | Halbleitervorrichtung mit verbesserter Barrierenmetallschicht in einer Elektrode oder Verdrahtungsschicht | |
DE69322180T2 (de) | Halbleiteranordnung mit einer Leiterschicht | |
DE69424847T2 (de) | Herstellungsverfahren von einem Aluminiumkontakt | |
DE3311635C2 (de) | ||
DE69427959T2 (de) | Integrierte Schaltung mit verbesserter Kontaktbarriere | |
DE4342047B4 (de) | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung | |
DE69030229T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE69429951T2 (de) | Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode | |
DE19642740A1 (de) | Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung | |
DE112005002350B4 (de) | Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode | |
DE102004056022A1 (de) | Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben | |
DE3442037A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
DE102005057075A1 (de) | Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht | |
DE19524027C2 (de) | Halbleitervorrichtung und zugeordnetes Herstellungsverfahren | |
DE69421989T2 (de) | Aufgeschichtete Dünnfilm-Zusammenfügung und Verfahren zu ihrer Bildung | |
DE69229314T2 (de) | Halbleiteranordnung und Verfahren zur Herstellung | |
DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE10208904B4 (de) | Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement | |
DE4122712C2 (de) | Halbleitervorrichtung mit einer Elektrode vom MIS-Typ | |
DE10345374B4 (de) | Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung | |
DE60037337T2 (de) | Herstellung einer wolfram-gateelektrode | |
DE4244115A1 (en) | Semiconductor device - comprises silicon@ layer, and foreign atom layer contg. boron ions | |
DE2616857A1 (de) | Verfahren zur herstellung von halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120901 |