JP4751498B2 - 半導体三端子装置 - Google Patents

半導体三端子装置 Download PDF

Info

Publication number
JP4751498B2
JP4751498B2 JP2000095895A JP2000095895A JP4751498B2 JP 4751498 B2 JP4751498 B2 JP 4751498B2 JP 2000095895 A JP2000095895 A JP 2000095895A JP 2000095895 A JP2000095895 A JP 2000095895A JP 4751498 B2 JP4751498 B2 JP 4751498B2
Authority
JP
Japan
Prior art keywords
layer
electrode
film
gate electrode
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000095895A
Other languages
English (en)
Other versions
JP2001284578A5 (ja
JP2001284578A (ja
Inventor
瑞久 二瓶
祐 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000095895A priority Critical patent/JP4751498B2/ja
Priority to US09/746,064 priority patent/US6822307B2/en
Publication of JP2001284578A publication Critical patent/JP2001284578A/ja
Publication of JP2001284578A5 publication Critical patent/JP2001284578A5/ja
Application granted granted Critical
Publication of JP4751498B2 publication Critical patent/JP4751498B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に化合物半導体チャネル層を有し高速動作する半導体三端子装置に関する。
【０００２】
ＭＥＳＦＥＴやＨＥＭＴ等の化合物半導体三端子装置は電子移動度の大きい化合物半導体層を活性層として使い、高速動作を特徴とする。このため、かかる高速化合物半導体三端子装置はＧＨｚ帯域を含む高周波あるいは超高周波用途に広く使われている。
【０００３】
このような高速化合物半導体三端子装置においてもスケーリング則は成立し、このため動作速度が向上するようにゲート長を短縮することが行われている。
【０００４】
一般にゲート長の短い高速半導体三端子装置では、いわゆるショートチャネル効果を抑制するために、キャリアがゲート電極直下のチャネル領域中通過する際に、活性層を構成する化合物半導体層表面の非常に限られた、浅い領域を通過するように設計がなされる。このため、かかる活性層表面領域の化合物半導体結晶の良否は、かかる高速半導体三端子装置の動作特性にとって極めて重要な影響を及ぼす。
【０００５】
【従来の技術】
図１は従来のＨＥＭＴ１０の構成を示す。
【０００６】
図１を参照するに、ＨＥＭＴ１０は半絶縁性ＩｎＰ基板１１上に形成され、前記ＩｎＰ基板１１上にエピタキシャルに形成された非ドープＩｎＧａＡｓチャネル層１２と、前記チャネル層１２上にエピタキシャルに形成されたｎ型ＩｎＡｌＡｓよりなる電子供給層１３と、前記電子供給層１３上にエピタキシャルに形成されたｎ+型ＩｎＧａＡｓよりなるキャップ層１４とを含み、前記キャップ層１４中には前記電子供給層１３を露出する開口部１４Ａがゲート電極１５に対応して形成される。
【０００７】
前記ゲート電極１５はいわゆるマッシュルーム型のショットキー電極であり、前記開口部１４Ａにおいて露出された前記電子供給層１３にコンタクトするＴｉ層１５Ａと、前記Ｔｉ層１５Ａ上に形成されたＰｔ層１５Ｂと、前記Ｐｔ層１５Ｂ上に形成されたマッシュルーム型の低抵抗Ａｕ電極１５Ｃとを含み、前記Ｔｉ層１５Ａが前記電子供給層１３の表面とショットキー接触を生じる。かかるゲート電極１５では、前記Ａｕ電極１５Ｃを使うことによりゲート電極抵抗が減少し、また前記Ａｕ電極１５Ｃをマッシュルーム型に形成することにより、低いゲート電極抵抗を維持しながらゲート長を短縮することが可能になる。一方、前記Ａｕ電極１５Ｃの下に前記Ｐｔ層１５Ｂを形成することによりＡｕ電極１５ＣからのＡｕ原子の前記電子供給層１３中への拡散が抑制され、さらに前記Ｔｉ層１５Ａを前記電子供給層１３と前記Ｐｔ層１５Ｂとの間に介在させることにより、前記電子供給層１３とＰｔ層１５Ｂとの間の密着性が向上する。
【０００８】
さらに、図１のＨＥＭＴ１０では、前記ＩｎＧａＡｓキャップ層１４のうち、前記開口部１４Ａで互いに隔てられたコンタクト領域１４Ｂ，１４Ｃ上にオーミック電極１６，１７がそれぞれ形成される。前記オーミック電極１６は、前記ｎ+型にドープされたキャップ層１４にコンタクトしてオーミックコンタクトを形成するＴｉ層１６Ａと、前記Ｔｉ層１６Ａ上に形成されたＰｔ拡散障壁層１６Ｂと、前記Ｐｔ拡散障壁層１６Ｂ上に形成された低抵抗Ａｕ電極層１６Ｃとよりなり、非アロイオーミック電極を形成する。前記オーミック電極１７も同様な構成を有する。
【０００９】
さらに図１のＨＥＭＴでは、前記電子供給層１３およびコンタクト領域１４Ｂ，１４Ｃのうち、露出している部分がＳｉＮパッシベーション膜１８により保護される。
【００１０】
【発明が解決しようとする課題】
かかるＨＥＭＴあるいはＭＥＳＦＥＴを含む化合物半導体三端子装置では、ゲート電極１５が半導体層に直接にコンタクトしているため、前記ゲート電極１５中において密着層を構成するＴｉ層１５ＡからＴｉが前記半導体層、例えばｎ型電子供給層１３、さらにはその下のチャネル層１２中へと拡散する恐れがある。
このようにチャネルを形成する半導体層中にＴｉが拡散した場合、半導体装置のしきい値特性は大きな影響を受ける。
【００１１】
図２は、従来のＭＥＳＦＥＴにおいてチャネル層中にゲート電極中のＴｉが侵入した場合のしきい値電圧Ｖthの変動を示す。
【００１２】
図２を参照するに、しきい値電圧ＶthはＴｉの侵入する深さと共にほぼ直線的に増大し、しかもわずか１ｎｍ程度の侵入でしきい値電圧Ｖthは０．１Ｖ程度も変化することがわかる。このような事情から、ＨＥＭＴやＭＥＳＦＥＴなどの化合物半導体三端子装置では、電極中のＴｉの化合物半導体層中への拡散を効果的に抑制できる構造が必要とされている。
【００１３】
従来より、ショットキーダイオードなどの化合物半導体層上にショットキー電極を形成した化合物半導体二端子装置では、例えば特開平４−６９９７４号公報に記載されているように、ショットキー電極と化合物半導体層との間に金属酸化物層を介在させてショットキー電極から前記化合物半導体層中への金属元素の拡散を抑制し、これによりダイオードのしきい値特性の変動を抑制する技術が公知である。前記公知例では、かかる金属酸化物層の例として、金属Ｔｉ層の表面を酸化して形成した組成がＴｉＯxで表される構成のものが挙げられている。
【００１４】
図３は、このようなショットキーダイオードにおけるショットキー障壁φBに及ぼすＴｉの拡散の深さの影響を示す。
【００１５】
図３を参照するに、前記ショットキー障壁φBの高さはＴｉが数ナノメートル程度半導体層中に侵入してもほとんど変化することはなく、従ってこのような金属層を含む金属酸化物層を半導体層とショットキー電極との間に介在させてもダイオードの特性はほとんど影響を受けない。
【００１６】
これに対し、ＨＥＭＴやＭＥＳＦＥＴのような化合物半導体三端子装置の場合には、先に図２で説明したようにチャネル領域におけるわずか１ｎｍあるいはそれ以下の深さへのＴｉの侵入さえ、しきい値電圧Ｖthに対して深刻な影響を及ぼす。半導体装置の製造工程においては、チャネル層上にゲート電極に対応してショットキー電極を形成した後も、様々な熱処理工程が行われるため、このようなＴｉの拡散によるしきい値電圧Ｖthの変動は実質的な問題となる。
【００１７】
そこで、本発明は上記の課題を解決した新規で有用な化合物半導体三端子装置を提供することを概括的課題とする。
【００１８】
本発明のより具体的な課題は、熱処理に対して安定した特性を有する高速化合物半導体三端子装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、上記の課題を、チャネル層を含む化合物半導体層と、前記チャネル層中にキャリアを供給する第１のオーミック電極と、前記チャネル層からキャリアを回収する第２のオーミック電極と、前記チャネル層中を、前記第１のオーミック電極から前記第２のオーミック電極に流れるキャリアを制御するゲート電極と、を備えた半導体三端子装置であって、前記ゲート電極は、密着層を構成するＴｉ層を有する積層構造からなり、前記化合物半導体層表面との界面に形成されたキャリアがトンネル可能な厚さである絶縁性金属酸化膜上に形成され、前記絶縁性金属酸化膜は、前記化合物半導体層の表面を、前記ゲート電極と前記第１のオーミック電極との間の領域、および前記ゲート電極と前記第２のオーミック電極との間の領域を連続して覆うように形成されており、前記第１のオーミック電極および前記第２のオーミック電極は、前記絶縁性金属酸化膜上に形成されていることを特徴とする半導体三端子装置により、解決する。
【００２０】
特に前記絶縁性の金属酸化膜は、Ｔｉ，Ｃｏ，Ｎｉ，Ｔａ，Ｐｒ，Ｈｆ，ＺｒおよびＰｄよりなる群より選ばれる金属元素の酸化物であるのが好ましい。また前記絶縁性の金属酸化膜は、化学量論組成および非化学量論組成のいずれを有していてもよい。
【００２１】
さらに、前記第１のオーミック電極と前記半導体層との界面、および第２のオーミック電極と前記半導体層との界面にも、前記絶縁性金属酸化膜が形成されているのが好ましい。その際には、前記絶縁性金属酸化膜は、キャリアがトンネル可能な厚さを有するのが好ましい。
【００２２】
本発明の半導体三端子装置はＨＥＭＴまたはＭＥＳＦＥＴを含む。
【００２３】
【発明の実施の形態】
［第１実施例］
図４は本発明の第１実施例によるＨＥＭＴ２０の構成を示す。
【００２４】
図４を参照するに、ＨＥＭＴ２０は厚さが約２００ｎｍの非ドープＩｎＡｌＡｓバッファ層２１Ａを担持する半絶縁性ＩｎＰ基板２１上に形成され、前記バッファ層２１Ａ上にエピタキシャルに形成された厚さが約２５ｎｍの非ドープＩｎＧａＡｓチャネル層２２と、前記チャネル層２２上にエピタキシャルに形成された、厚さが約２５ｎｍでキャリア密度が約２×１０18ｃｍ-3のｎ型ＩｎＡｌＡｓよりなる電子供給層２３と、前記電子供給層２３上にエピタキシャルに形成された、厚さが約５０ｎｍでキャリア密度が約１×１０19ｃｍ-3のｎ+型ＩｎＧａＡｓよりなるキャップ層２４とを含み、前記キャップ層２４中には前記電子供給層２３を露出する開口部２４Ａがゲート電極２５に対応して形成される。
【００２５】
前記ゲート電極２５はいわゆるマッシュルーム型のショットキー電極であり、前記開口部２４Ａにおいて露出された前記電子供給層２３にコンタクトする厚さが約１ｎｍのＴｉ層２５Ａと、前記Ｔｉ層２５Ａ上に形成された厚さが約１０ｎｍのＰｔ層２５Ｂと、前記Ｐｔ層１５Ｂ上に形成された厚さが約２００ｎｍでマッシュルーム型の低抵抗Ａｕ電極２５Ｃとを含み、前記ゲート電極２５と前記電子供給層２３との間には、厚さが約４ｎｍのＴｉＯ2膜２９が形成される。
【００２６】
前記ゲート電極２５では、前記Ａｕ電極２５Ｃを使うことによりゲート電極抵抗が減少し、また前記Ａｕ電極２５Ｃをマッシュルーム型に形成することにより、低いゲート電極抵抗を維持しながらゲート長を短縮することが可能になる。一方、前記Ａｕ電極２５Ｃの下に前記Ｐｔ層２５Ｂを形成することによりＡｕ電極２５ＣからのＡｕ原子の前記電子供給層２３中への拡散が抑制され、さらに前記Ｔｉ層２５ＡおよびＴｉＯ2膜２９を前記電子供給層２３と前記Ｐｔ層２５Ｂとの間に介在させることにより、前記電子供給層２３とＰｔ層２５Ｂとの間の密着性、従って前記電子供給層２３と前記ゲート電極２５との間の密着性が向上する。
【００２７】
図４のＨＥＭＴ２０では、前記ＴｉＯ2膜２９は前記ＩｎＧａＡｓキャップ層２４のうち、前記開口部２４Ａで互いに隔てられたコンタクト領域２４Ｂ，２４Ｃまで連続的に延在しており、さらに前記ＴｉＯ2膜２９上には、前記コンタクト領域２４Ｂ，２４Ｃに対応してオーミック電極２６，２７がそれぞれ形成される。前記オーミック電極２６は、前記ｎ+型にドープされた前記キャップ層２４に前記ＴｉＯ2膜２９を介してコンタクトする厚さが約１ｎｍのＴｉ層２６Ａと、前記Ｔｉ層２６Ａ上に形成された厚さが約３０ｎｍのＰｔ拡散障壁層２６Ｂと、前記Ｐｔ拡散障壁層２６Ｂ上に形成された厚さが約２００ｎｍの低抵抗Ａｕ電極層２６Ｃとよりなり、非アロイオーミック電極を形成する。前記オーミック電極２７も同様な構成を有する。
【００２８】
図５は、図４のＨＥＭＴ２０の製造工程を示す。
【００２９】
図５（Ａ）を参照するに、この工程において前記ＩｎＡｌＡｓバッファ層２１Ａが形成されたＩｎＰ基板２１上に、前記チャネル層２２に対応した非ドープＩｎＧａＡｓ層２２、前記電子供給層２３に対応したｎ型ＩｎＡｌＡｓ層２３および前記キャップ層２４に対応したｎ+型ＩｎＧａＡｓ層をそれぞれ２５ｎｍ，２５ｎｍおよび５０ｎｍの厚さに形成し、さらにこのようにして形成された積層半導体構造をレジストパターン３１をマスクに使ってパターニングすることにより、素子領域２０Ａを画成する素子分離溝２０Ｂ，２０Ｃを形成する。
【００３０】
次に図５（Ｂ）の工程において図５（Ａ）の構造から前記レジストパターン３１を除去し、得られた構造上に、ＨＥＭＴ２０のゲートリセス部に対応したレジスト開口部３２Ａを有するレジストパターン３２を形成し、さらに前記レジストパターン３２をマスクに前記ＩｎＧａＡｓ層２４をパターニングすることにより、前記ＩｎＧａＡｓ層２４中に前記開口部２４Ａを形成する。前記開口部２４Ａの形成に伴い、前記ＩｎＧａＡｓ層２４はコンタクト領域２４Ａおよび２４Ｂに分かれる。
【００３１】
さらに図５（Ｃ）の工程において前記レジストパターン３１を除去し、さらに前記素子領域２０Ａを形成する積層半導体構造の側壁面を含む表面、さらに前記素子分離溝２０Ｂ，２０Ｃにより露出された前記バッファ層２１Ａの表面をも覆うように、約４ｎｍの厚さのＴｉ層を蒸着法により、一様に堆積する。図５（Ｃ）の工程では、さらにこのようにして形成されたＴｉ層に対して酸素プラズマ処理を行い、これをＴｉＯ2膜２９に変換する。このようにして形成されたＴｉＯ2膜２９は化学量論組成のみならず、ＴｉＯxで表される非化学量論組成を有する場合もあるが、いずれにせよ本発明では、前記Ｔｉ層の酸化工程を、形成されるＴｉＯ2膜２９が有効な絶縁膜となるように実行する。換言すると、前記ＴｉＯ2膜２９中には、前記金属Ｔｉ層の残渣は含まれていない。以下の説明では、前記膜２９の組成を便宜上ＴｉＯ2で表す。
【００３２】
次に、図６（Ｄ）の工程において、前記ＴｉＯ2膜２９上にそれぞれ前記コンタクト領域２４Ｂ，２４Ｃに対応して、オーミック電極２６，２７に対応した開口部を有するレジストパターン（図示せず）を形成し、この上に、前記開口部を含むように、厚さが１ｎｍのＴｉ層、厚さが３０ｎｍのＰｔ層および厚さが２００ｎｍのＡｕ層を順次堆積する。さらにリフトオフにより前記レジストパターンおよびその上に堆積したＴｉ／Ｐｔ／Ａｕ層を除去することにより、前記オーミック電極２６，２７が形成される。このようにして形成されたオーミック電極２６，２７は、前記ＴｉＯ2膜２９が電子のトンネリングが可能な４ｎｍ程度の厚さに形成されているため、対応するコンタクト領域２４Ｂあるいは２４Ｃに対して効果的なオーミック接触を形成する。
【００３３】
さらに図６（Ｅ）の工程において、前記ゲートリセス部２４Ａに対応して前記ＴｉＯ2膜２９を露出する開口部を有するレジストパターン（図示せず）を形成し、この上に、前記開口部を含むように、厚さが１ｎｍのＴｉ層、厚さが１０ｎｍのＰｔ層および厚さが２００ｎｍのＡｕ層を順次堆積する。さらにリフトオフにより前記レジストパターンおよびその上に堆積したＴｉ／Ｐｔ／Ａｕ層を除去することにより、前記オゲート電極２５が形成される。
【００３４】
図７は、このようにして形成されたＨＥＭＴ４０に対して様々な温度で熱処理を行った場合のしきい値電圧Ｖthの変化を示す。
【００３５】
図７を参照するに、前記ＨＥＭＴ４０のしきい値電圧Ｖthは、１００〜３００°Ｃの範囲の熱処理では全く変化していないのに対し、図１で説明した従来のＨＥＭＴ２０ではしきい値電圧Ｖthは熱処理温度と共に、大きく変化していることがわかる。
【００３６】
図８は、前記ＨＥＭＴ４０において観測された、オーミック電極２６，２７のオーミック接触抵抗Ｒｃの熱処理に伴う変化を示す。
【００３７】
図８を参照するに、オーミック抵抗Ｒｃは１００〜３００°Ｃの範囲の熱処理では実質的に変化しないのに対し、図１のＨＥＭＴ４０のオーミック電極１６，１７のオーミック抵抗は熱処理温度と共に大きく変化するのがわかる。
【００３８】
このように、図７，８はＨＥＭＴ４０において設けられた薄い金属酸化物層が、チャネル層２２中への電極層２５ＡからのＴｉの拡散を効果的に抑制できることを立証するものと考えられる。
【００３９】
なお、図５（Ｃ）の工程におけるＴｉ層のＴｉＯ2膜２９への変換は酸素プラズマ処理に限定されるものではなく、例えば酸素雰囲気中あるいは空気中における熱処理により行ってもよい。この場合には１５０°Ｃ以上の温度に加熱すればよい。
［第２実施例］
次に、本発明の第２実施例によるＨＥＭＴ５０の製造工程について、図９（Ａ）〜（Ｃ）および図１０（Ｄ）を参照しながら説明する。ただし先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４０】
図９（Ａ）を参照するに、この工程は先の図５（Ａ）の工程と実質的に同一であり、素子領域２０Ａに対応した積層半導体構造が、半導体層２２〜２４の積層およびレジストパターン３１を使ったパターニングにより形成される。
【００４１】
次に図９（Ｂ）の工程において、本実施例では前記レジストパターニング３１が除去された後、前記ＩｎＧａＡｓキャップ層２４上に前記オーミック電極２６，２７が直接に形成される。
【００４２】
さらに図９（Ｃ）の工程において図９（Ｂ）の構造上に前記ゲートリセス部２４Ａに対応した開口部を有するレジストパターン３２が、前記オーミック電極２６，２７を覆うように形成され、さらに前記レジストパターン３２をマスクに前記ＩｎＧａＡｓキャップ層２４をパターニングすることにより前記リセス部２４Ａを形成し、前記コンタクト領域２４Ｂ，２４Ｃを前記リセス部２４Ａ部により互いに分離する。
【００４３】
さらに図１０（Ｄ）の工程において前記レジストパターン３２を除去した後、露出した電子供給層２３上に、Ｔｉ膜を蒸着法により堆積する。さらにレジストパターンを使って前記Ｔｉ膜をパターニングして、ゲート電極形成領域にのみＴｉ膜パターン２９Ａを形成し、このうえにさらにＳｉＮパッシベーション膜２９Ｂを堆積する。
【００４４】
さらに図１０（Ｅ）の工程においてレジストパターン（図示せず）を使って前記ＳｉＮパッシベーション膜２９Ｂをパターニングして前記Ｔｉ膜パターン２９Ａを露出させ、酸素プラズマ処理を行って前記Ｔｉ膜パターン２９ＡをＴｉＯ2膜パターン２９Ｃに変換する。この場合にも、本実施例ではＴｉＯ2膜パターン２９Ｃは非化学量論組成ＴｉＯxを有していてもよいが、当初のＴｉパターン２９Ａの残渣は残っておらず、前記ＴｉＯ2膜パターン２９Ｃは絶縁膜を形成する。
【００４５】
さらに図１０（Ｆ）の工程において、前記ＴｉＯ2膜パターン２９Ｃを露出する開口部を有するレジストパターン（図示せず）を形成し、前記レジストパターンを使ったリフトオフ法により、前記Ｔｉ／Ｐｔ／Ａｕ構造のゲート電極２５を形成する。
【００４６】
かかる構成のＨＥＭＴ５０においても、熱処理によるしきい値の変動は効果的に抑制され、ＨＥＭＴ５０は安定したしきい値特性を有する。
［第３実施例］
図１１（Ａ）〜（Ｃ）は、本発明の第３実施例によるＭＥＳＦＥＴ６０の製造工程を説明する図である。
【００４７】
図１１（Ａ）を参照するに、半絶縁性ＧａＡｓ基板６１の表面にはＳｉのイオン注入およびこれに引き続く急速熱処理工程により、ｎ型のチャネル領域６１Ａが形成される。典型的には、前記Ｓｉ+のイオン注入は３０ｋｅＶの加速電圧と２×１０12ｃｍ-2のドーズ量で実行され、熱処理はＮ2雰囲気中、８００°Ｃで３０秒間実行される。
【００４８】
図１１（Ａ）の工程では、さらに前記基板６１の表面に、前記チャネル領域６１Ａを覆うようにＴｉＯ2膜６２が約４ｎｍの厚さに一様に形成されている。かかるＴｉＯ2膜６２は、Ｔｉ膜を蒸着法により約４ｎｍの厚さに堆積した後、酸素プラズマ処理を行って前記Ｔｉ膜をＴｉＯ2膜に変換することにより形成される。その際、得られたＴｉＯ2膜６２は必ず化学量論組成を有する必要はなく、一般にＴｉＯxで表される組成のものであってもよいが、前記酸素プラズマ処理は、前記金属Ｔｉ膜の残渣がＴｉＯ2膜６２中に残らないように実行される。その結果、前記ＴｉＯ2膜６２は絶縁膜となる。
【００４９】
図１１（Ａ）の構造では、さらに前記ＴｉＯ2膜６２上にＷＳｉよりなるゲート電極６３が約３００ｎｍの厚さ、ないし高さに形成されている。
【００５０】
次に図１１（Ｂ）の工程において前記ゲート電極６３を自己整合マスクに、Ｓｉ+のイオン注入を、加速電圧が４０ｋｅＶ、ドーズ量が２×１０12ｃｍ-2の条件下で行い、さらに８００°Ｃで３０秒間熱処理することにより、前記Ｓｉ基板６１中、前記ＷＳｉゲート電極６３の両側にｎ-型のＬＤＤ領域６１Ｂ，６１Ｃを形成する。
【００５１】
さらに図１１（Ｂ）の工程では前記ＧａＡｓ基板６１上に前記ＷＳｉゲート電極６３を覆うようにＳｉＮ膜をプラズマＣＶＤ法により堆積し、さらにこれに前記基板６１の主面に対して略垂直に作用する異方性ドライエッチングを施すことにより、前記ゲート電極６３の両側に側壁絶縁膜６３Ａ，６３Ｂを形成する。図１１（Ｂ）の工程では、さらに前記ＷＳｉゲート電極６３および側壁絶縁膜６３Ａ，６３Ｂを自己整合マスクに使い、Ｓｉ+を５０ｋｅＶ、５×１０12ｃｍ-2のドーズ量でイオン注入し、さらに８００°Ｃで３０秒間急速熱処理することにより、前記ＧａＡｓ基板６１中、前記ＬＤＤ領域６１Ｂ，６１Ｃのそれぞれ外側に、ｎ+型の拡散領域６１Ｄ，６１Ｅが形成される。
【００５２】
最後に、図１１（Ｃ）の工程においてレジストプロセスにより、前記ＴｉＯ2膜６２中に前記拡散領域６１Ｄ，６１Ｅを露出する開口部を形成し、かかる開口部に対応して、ＡｕＧｅ／Ａｕ構造のオーミック電極６４Ａ，６４Ｂをそれぞれ形成する。
【００５３】
かかるＭＥＳＦＥＴでは、前記オーミック電極６４Ａ，６４Ｂを例えばＮ2雰囲気中、３５０°Ｃで５分間熱処理することによりアロイ化を行っても、前記ＷＳｉゲート電極６３から金属元素が前記ＧａＡｓ基板６１中のチャネル領域６１Ａ中に侵入することがなく、ＭＥＳＦＥＴ６０は安定したしきい値特性を示す。
【００５４】
なお、以上の各実施例からもわかるように、前記ＴｉＯ2膜２９あるいはＴｉＯ2膜６２は実際にはＴｉＯ2あるいはＴｉＯxに限定されるものではなく、Ｃｏ，Ｎｉ，Ｐｄを含む、様々な金属元素の酸化物を使うことが可能である。
【００５５】
また、前記金属酸化物絶縁膜上に形成されるゲート電極も、Ｔｉ／Ｐｔ／Ａｕ積層構造のものあるいはＷＳｉ電極に限定されるものではなく、Ｔｉ／Ａｌ積層構造あるいはＴｉ／Ｍｏ積層構造を有する電極であってもよい。
【００５６】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００５７】
【発明の効果】
本発明によれば、チャネル層中へのゲート電極からの不純物金属元素の拡散に対して極めて敏感な三端子化合物半導体装置において、前記ゲート電極とこれに接する半導体層との間に、金属元素の酸化物絶縁膜を介在させることにより、前記三端子化合物半導体装置のしきい値特性を安定化させることができる。また、かかる構造により、しきい値特性が安定するため、半導体装置の歩留りを向上させることが可能である。
【図面の簡単な説明】
【図１】従来のＨＥＭＴの構成を示す図である。
【図２】図１のＨＥＭＴのしきい値特性と金属元素の拡散との関係を示す図である。
【図３】従来のショットキーダイオードにおけるしきい値特性と金属元素の拡散との関係を示す図である。
【図４】本発明の第１実施例によるＨＥＭＴの構成を示す図である。
【図５】（Ａ）〜（Ｃ）は、図４のＨＥＭＴの製造工程を示す図（その１）である。
【図６】（Ｄ）〜（Ｅ）は、図４のＨＥＭＴの製造工程を示す図（その２）である。
【図７】図４のＨＥＭＴのしきい値特性と熱処理温度との関係を、従来のＨＥＭＴのものと比較して示す図である。
【図８】図４のＨＥＭＴのオーミック接触抵抗と熱処理温度との関係を、従来のＨＥＭＴのものと比較して示す図である。
【図９】（Ａ）〜（Ｃ）は、本発明の第２実施例によるＨＥＭＴの製造工程を示す図（その１）である。
【図１０】（Ｄ）〜（Ｆ）は、本発明の第２実施例によるＨＥＭＴの製造工程を示す図（その２）である。
【図１１】（Ａ）〜（Ｃ）は、本発明の第３実施例によるＭＥＳＦＥＴの製造工程を示す図である。
【符号の説明】
１０，２０，４０ ＨＥＭＴ
１１，２１ ＩｎＰ基板
１１Ａ，２１Ａ ＩｎＡｌＡｓバッファ層
１２，２２ ＩｎＧａＡｓチャネル層
１３，２３ ＩｎＡｌＡｓ電子供給層
１４，２４ ＩｎＧａＡｓキャップ層
１４Ａ，２４Ａ ゲートリセス
１４Ｂ，１４Ｃ，２４Ｂ，２４Ｃ ＩｎＧａＡｓコンタクト領域
１５，２５ ゲート電極
１５Ａ，１６Ａ，１７Ａ，２５Ａ，２６Ａ，２７Ａ Ｔｉ密着層
１５Ｂ，１６Ｂ，１７Ｂ，２５Ｂ，２６Ｂ，２７Ｂ Ｐｔ拡散障壁層
１５Ｃ，２５Ｃ Ａｕ低抵抗ゲート電極
１６，１７ オーミック電極
１６Ｃ，１７Ｃ，２６Ｃ，２７Ｃ Ａｕ低抵抗オーミック電極
２０Ａ 素子領域
２０Ｂ，２０Ｃ 素子分離溝
２９ 金属酸化物絶縁膜
２９Ａ Ｔｉパターン
２９Ｂ ＳｉＮパッシベーション膜
２９Ｃ ＴｉＯ2パターン
３１，３２ レジストパターン
６０ ＭＥＳＦＥＴ
６１ ＧａＡｓ基板
６１Ａ チャネル領域
６１Ｂ，６１Ｃ ＬＤＤ領域
６１Ｄ，６１Ｅ 高濃度拡散領域
６２ 金属酸化物絶縁膜
６３ ゲート電極
６３Ａ，６３Ｂ 側壁絶縁膜
６４Ａ，６４Ｂ オーミック電極

Claims (3)

  1. チャネル層を含む化合物半導体層と、
    前記チャネル層中にキャリアを供給する第１のオーミック電極と、
    前記チャネル層からキャリアを回収する第２のオーミック電極と、
    前記チャネル層中を、前記第１のオーミック電極から前記第２のオーミック電極に流れるキャリアを制御するゲート電極と、を備えた半導体三端子装置であって、
    前記ゲート電極は、密着層を構成するＴｉ層を有する積層構造からなり、前記化合物半導体層表面との界面に形成されたキャリアがトンネル可能な厚さである絶縁性金属酸化膜上に形成され、
    前記絶縁性金属酸化膜は、前記化合物半導体層の表面を、前記ゲート電極と前記第１のオーミック電極との間の領域、および前記ゲート電極と前記第２のオーミック電極との間の領域を連続して覆うように形成されており、
    前記第１のオーミック電極および前記第２のオーミック電極は、前記絶縁性金属酸化膜上に形成されていることを特徴とする半導体三端子装置。
  2. 前記絶縁性金属酸化膜は、Ｔｉ，Ｃｏ，Ｎｉ，Ｔａ，Ｐｒ，Ｈｆ，ＺｒおよびＰｄよりなる群より選ばれる金属元素の酸化物であることを特徴とする請求項１記載の半導体三端子装置。
  3. さらに、前記第１のオーミック電極と前記化合物半導体層との界面、および第２のオーミック電極と前記化合物半導体層との界面にも、前記絶縁性金属酸化膜が形成されていることを特徴とする請求項１または２記載の半導体三端子装置。
JP2000095895A 2000-03-30 2000-03-30 半導体三端子装置 Expired - Fee Related JP4751498B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000095895A JP4751498B2 (ja) 2000-03-30 2000-03-30 半導体三端子装置
US09/746,064 US6822307B2 (en) 2000-03-30 2000-12-26 Semiconductor triode device having a compound-semiconductor channel layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095895A JP4751498B2 (ja) 2000-03-30 2000-03-30 半導体三端子装置

Publications (3)

Publication Number Publication Date
JP2001284578A JP2001284578A (ja) 2001-10-12
JP2001284578A5 JP2001284578A5 (ja) 2006-10-05
JP4751498B2 true JP4751498B2 (ja) 2011-08-17

Family

ID=18610736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095895A Expired - Fee Related JP4751498B2 (ja) 2000-03-30 2000-03-30 半導体三端子装置

Country Status (2)

Country Link
US (1) US6822307B2 (ja)
JP (1) JP4751498B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606552B2 (ja) * 2000-06-27 2011-01-05 富士通株式会社 半導体装置
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
TW573120B (en) * 2002-12-06 2004-01-21 Univ Nat Cheng Kung Hydrogen sensor suitable for high temperature operation and method for producing the same
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7126199B2 (en) * 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006173571A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun 半導体素子のトランジスタ及びその製造方法
JP2006222414A (ja) * 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
US7566623B2 (en) * 2007-02-02 2009-07-28 Freescale Semiconductor, Inc. Electronic device including a semiconductor fin having a plurality of gate electrodes and a process for forming the electronic device
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过***界面原子单层改进与iv族半导体的金属接触
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
WO2018094205A1 (en) 2016-11-18 2018-05-24 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285762A (ja) * 1985-06-12 1986-12-16 Toshiba Corp 半導体装置およびその製造方法
JPS62260320A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置の製造方法
US4843450A (en) * 1986-06-16 1989-06-27 International Business Machines Corporation Compound semiconductor interface control
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5214003A (en) * 1989-05-31 1993-05-25 Nippon Mining Co., Ltd. Process for producing a uniform oxide layer on a compound semiconductor substrate
JP2932304B2 (ja) * 1990-07-11 1999-08-09 サンケン電気株式会社 ショットキ障壁を有する半導体装置の製造方法
JP3119370B2 (ja) * 1991-03-18 2000-12-18 キヤノン株式会社 絶縁ゲートトランジスタ及び半導体集積回路
JPH05102156A (ja) * 1991-10-09 1993-04-23 Sony Corp 半導体装置
JP2750330B2 (ja) * 1991-12-17 1998-05-13 株式会社ジャパンエナジー 化合物半導体装置の製造方法
JPH0774325A (ja) * 1993-06-29 1995-03-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP3058040B2 (ja) * 1995-01-18 2000-07-04 株式会社村田製作所 半導体装置
JPH0936393A (ja) * 1995-07-25 1997-02-07 Denso Corp ショットキー接合を有する半導体装置の製造方法
JPH09232600A (ja) * 1996-02-23 1997-09-05 Toshiba Corp 電極の形成方法
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
JPH10242579A (ja) * 1997-02-27 1998-09-11 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP3161516B2 (ja) * 1997-10-03 2001-04-25 日本電気株式会社 半導体装置の製造方法
US6004850A (en) * 1998-02-23 1999-12-21 Motorola Inc. Tantalum oxide anti-reflective coating (ARC) integrated with a metallic transistor gate electrode and method of formation
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20020163012A1 (en) 2002-11-07
US6822307B2 (en) 2004-11-23
JP2001284578A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
JP4751498B2 (ja) 半導体三端子装置
US6627473B1 (en) Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof
JP3377022B2 (ja) ヘテロ接合型電界効果トランジスタの製造方法
JPH10308351A (ja) 化合物半導体装置及びその製造方法
JPH0653241A (ja) 電界効果トランジスタの製造方法
JP3762588B2 (ja) 半導体装置の製造方法
JP3119248B2 (ja) 電界効果トランジスタおよびその製造方法
JP2001185717A (ja) 半導体装置及びその製造方法
JPH11274468A (ja) オーミック電極およびその形成方法ならびにオーミック電極形成用積層体
JP4606552B2 (ja) 半導体装置
JP2006303393A (ja) 半導体装置とその製造方法
JP3629861B2 (ja) 半導体装置の製造方法
JP2002064183A (ja) 半導体装置およびその製造方法
JP3256941B2 (ja) 化合物半導体の表面処理方法
JPH04343440A (ja) 半導体装置
JPH10177967A (ja) 電界効果トランジスタ
JP4147441B2 (ja) 化合物半導体装置
JPH10261658A (ja) 半導体装置の製造方法
JPS628575A (ja) 半導体装置
JPS6154263B2 (ja)
JP2002100640A (ja) 電界効果型化合物半導体装置
JP3393017B2 (ja) 半導体装置及びその製造方法
JP3684729B2 (ja) ショットキー接合半導体装置の製造方法
JP3520625B2 (ja) 半導体装置の製造方法
JP3768348B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees