DE112005002350B4 - Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode - Google Patents
Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode Download PDFInfo
- Publication number
- DE112005002350B4 DE112005002350B4 DE112005002350T DE112005002350T DE112005002350B4 DE 112005002350 B4 DE112005002350 B4 DE 112005002350B4 DE 112005002350 T DE112005002350 T DE 112005002350T DE 112005002350 T DE112005002350 T DE 112005002350T DE 112005002350 B4 DE112005002350 B4 DE 112005002350B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicide
- gate electrode
- oxide
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 title claims description 46
- 229910021332 silicide Inorganic materials 0.000 title claims description 37
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 7
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 5
- 229910000951 Aluminide Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 claims description 2
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 claims description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 2
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 claims description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 2
- VJPLIHZPOJDHLB-UHFFFAOYSA-N lead titanium Chemical compound [Ti].[Pb] VJPLIHZPOJDHLB-UHFFFAOYSA-N 0.000 claims 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 239000000126 substance Substances 0.000 description 6
- 239000008367 deionised water Substances 0.000 description 5
- 229910021641 deionized water Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000000908 ammonium hydroxide Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 Example Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- WHJFNYXPKGDKBB-UHFFFAOYSA-N hafnium;methane Chemical compound C.[Hf] WHJFNYXPKGDKBB-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- HEPLMSKRHVKCAQ-UHFFFAOYSA-N lead nickel Chemical compound [Ni].[Pb] HEPLMSKRHVKCAQ-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910001510 metal chloride Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 239000012702 metal oxide precursor Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 150000005622 tetraalkylammonium hydroxides Chemical class 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt:
Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat;
Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; und
Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht,
wobei die Sperrschicht elektrisch leitend ist.
Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat;
Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; und
Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht,
wobei die Sperrschicht elektrisch leitend ist.
Description
- GEBIET DER ERFINDUNG
- Die vorliegende Erfindung betrifft Halbleiterbauelemente, insbesondere solche mit High-k-Gate-Dielektrikumschichten und Silizid-Gate-Elektroden.
- HINTERGRUND DER ERFINDUNG
- Bei komplementären Metalloxidhalbleiter-(„CMOS”-)Bauelementen mit sehr dünnen Gate-Dielektrika aus Siliziumdioxid können inakzeptable Gate-Kriechströme auftreten. Die Ausbildung des Gate-Dielektrikums aus bestimmten High-k-Dielektrikumstoffen statt aus Siliziumdioxid kann Gate-Kriechstromverluste reduzieren. Wenn jedoch eine vollständig silizidierte Gate-Elektrode direkt auf einem solchen Dielektrikum ausgebildet Wird, so kann die Wechselwirkung zwischen der Gate-Elektrode und dem Dielektrikum Fermi-Level-Pinning verursachen. Im Ergebnis dessen kann ein Transistor mit einer vollständig silizidierten Gate-Elektrode, die direkt auf einem High-k-Gate-Dielektrikum gebildet wird, eine relativ hohe Schwellenspannung haben.
-
US 2005/0269635 A1 -
US 2004/0038435 A1 - In der Veröffentlichung „Demonstration of fully Ni-silicided metal gates an HfO2 based high-k gate dielectrics as a candidate for low-power applications” from Anil, K. G.; Veloso, A. und Kubizeck, S. in VLSI Technology 2004, Digest of Technical Papers, 2004 Symposium 15–17., Juni, Honolulu, HI, USA, ISBN 0-7803-828, ist in Tabelle 1 eine „SiNO interfacial ox. und SiN bzw. SiO2 cap” erwähnt.
-
US 6,602,781 B1 offenbart ein Verfahren zur Implementierung eines selbst ausgerichteten Metallsilicid-Gates. -
US 2002/0190302 A1 - Dementsprechend besteht ein Bedarf an einem verbesserten Verfahren zur Schaffung eines Halbleiterbauelements, das ein High-k-Gate-Dielektrikum einschließt. Es besteht ein Bedarf an einem solchen Verfahren, das ein Bauelement mit sowohl einer vollständig silizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum schafft, das keine unerwünscht hohe Schwellenspannung umfaßt. Die vorliegende Erfindung schafft ein solches Verfahren.
- KURZE BESCHREIBUNG DER ERFINDUNG
- Die vorliegende Erfindung offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements nach den unabhängigen Ansprüchen 1 und 7 und ein Halbleiterbauelement nach dem unabhängigen Anspruch 15. Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1a –1d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. -
2a –2d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine zweite Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Es ist nicht beabsichtigt, daß in diesen Figuren gezeigte Merkmale maßstabgetreu gezeichnet sind. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements beschrieben. Dieses Verfahren umfaßt die Ausbildung einer High-k-Gate-Dielektrikumsschicht auf einem Substrat, die Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht und die Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht.
-
1a –1d stellen Querschnitte von Strukturen dar, die ausgebildet werden können, wenn eine Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Wie1a zeigt, wird bei dieser Ausführungsform eine High-k-Gate-Dielektrikumschicht101 auf dem Substrat100 gebildet, die Sperrschicht102 wird auf der High-k-Gate-Dielektrikumschicht101 gebildet, und die Polysiliziumschicht103 wird auf der Sperrschicht102 gebildet. Das Substrat100 kann jegliches Material umfassen, das als Grundlage dienen kann, um darauf ein Halbleiterbauelement aufzubauen. - Einige der Stoffe, die verwendet werden können, um eine High-k-Gate-Dielektrikumschicht
101 herzustellen, schließen ein: Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiskandiumtantaloxid und Bleizinkniobat. Besonders bevorzugt sind Hafniumoxid, Zirkoniumoxid und Aluminiumoxid. Obwohl hier einige Beispiele für Stoffe beschrieben sind, die verwendet werden können, um eine High-k-Dielektrikumschicht101 zu bilden, läßt sich diese Schicht aus anderen Stoffen herstellen. - Die High-k-Gate-Dielektrikumschicht
101 läßt sich auf dem Substrat100 unter Verwendung eines herkömmlichen Aufbringungsverfahrens ausbilden, z. B. durch herkömmliche chemische Aufdampfung („CVD”), Niederdruck-CVD oder physikalische Aufdampfung („PVD”). Vorzugsweise wird ein herkömmliches atomares CVD-Beschichtungsverfahren verwendet. Bei einem solchen Verfahren lassen sich ein Metalloxidvorläufer (z. B. ein Metallchlorid) und Dampf mit gewählten Durchflußmengen in einen CVD-Reaktor einspeisen, der dann bei einer gewählten Temperatur und einem gewählten Druck betrieben wird, um eine atomar glatte Schnittstelle zwischen dem Substrat100 und der High-k-Gate-Dielektrikumschicht101 zu erzeugen. Der CVD-Reaktor sollte lange genug betrieben werden, um eine Schicht in der gewünschten Dicke auszubilden. Bei den meisten Anwendungen sollte die High-k-Gate-Dielektrikumschicht101 weniger als etwa 6 nm dick und bevorzugter zwischen ungefähr 0,5 nm und etwa 4 nm dick sein. - Falls die High-k-Gate-Dielektrikumschicht
101 ein Oxid umfaßt, kann es abhängig von dem zur Herstellung verwendeten Verfahren Sauerstoffleerstellen an zufälligen Oberflächenpunkten und inakzeptable Verunreinigungsgrade umfassen. Es kann wünschenswert sein, bestimmte Verunreinigungen aus der Schicht101 zu entfernen und sie zu oxidieren, um nach dem Aufbringen der Schicht101 eine Schicht mit einer nahezu idealisierten Metall:Sauerstoff-Stöchiometrie zu generieren. - Die Sperrschicht
102 ist elektrisch leitend und vorzugsweis für die Austrittsarbeit transparent. In einer Ausführungsform kann die Sperrschicht102 ein Metallnitrid, z. B. Titannitrid oder Tantalnitrid, umfassen. Die Sperrschicht102 kann auf dem High-k-Gate-Dielektrikum101 unter Verwendung eines herkömmlichen CVD- oder PVD-Verfahrens ausgebildet werden, wie Fachleuten erkennbar ist. Die Sperrschicht102 muß dick genug sein, um zu verhindern, daß eine (auf der Sperrschicht102 auszubildende) vollständig silizidierte Gate-Elektrode mit dem High-k-Gate-Dielektrikum101 interagiert und unerwünschtes Fermi-Level-Pinning verursacht. Diese Dicke sollte optimiert werden um sicherzustellen, daß die Sperrschicht102 nicht wesentlich die Schwellenspannung des Bauelements beeinflußt, die vorzugsweise durch die Austrittsarbeit (workfunction) der anschließend gebildeten vollständig silizidierten Gate-Elektrode vorgegeben wird. Bei vielen Anwendungen kann eine Sperrschicht zwischen etwa 0,5 nm und etwa 5 nm Dicke (und bevorzugter zwischen etwa 1 nm und etwa 2 nm Dicke) das Fermi-Level-Pinning abschwächen, während die übrige Austrittsarbeit transparent bleibt. - Die Polysiliziumschicht
103 kann unter Verwendung eines herkömmlichen Aufbringungsverfahrens auf der Sperrschicht102 ausgebildet werden und ist vorzugsweise zwischen etwa 10 und etwa 200 nm dick, bevorzugter zwischen etwa 50 und etwa 160 nm dick. Auf dieser Prozeßstufe kann es sein, daß die Polysiliziumschicht103 undotiert, n-leitend dotiert (z. B. mit Arsen, Phosphor oder einem anderen n-leitenden Material) oder p-leitend, z. B. mit Bor, dotiert ist. - Nach Ausbildung der Struktur nach
1a werden die Polysiliziumschicht103 , die Sperrschicht102 und das High-k-Gate-Dielektrikum101 geätzt, um die Struktur zu erzeugen, die in1b dargestellt ist. Es lassen sich herkömmliche Strukturierungs- und Ätzverfahren nutzen, wie Fachleuten erkennbar ist. Anschließend werden Abstandhalter104 und105 angrenzend an diese Struktur ausgebildet, und das Dielektrikum106 wird angrenzend an diese Abstandhalter ausgebildet. Die Abstandhalter104 und105 weisen vorzugsweise Siliziumnitrid auf, während das Dielektrikum106 Siliziumdioxid oder ein low-k-Material umfassen kann. Weil Fachleute mit den für die Ausbildung solcher Strukturen verwendbaren herkömmlichen Verfahrensschritten vertraut sind, werden sie hier nicht weiter detailliert beschrieben. Wie gezeigt, ist das Dielektrikum106 soweit zurückpoliert worden, z. B. durch einen herkömmlichen chemisch-mechanischen Poliervorgang („CMP”), daß die Polysiliziumschicht103 freigelegt und die in1c gezeigte Struktur erzeugt worden ist. Obwohl nicht gezeigt, kann diese Struktur viele andere Merkmale einschließen (z. B. eine Siliziumnitrid-Ätzstopschicht, Source- und Drainzonen und eine oder mehrere Pufferschichten), die sich mit Hilfe herkömmlicher Verfahren ausbilden lassen. - Nach Ausbildung der in
1c gezeigten Struktur ist im wesentlichen die ganze Polysiliziumschicht103 (und vorzugsweise die gesamte Schicht) in Silizid107 umgewandelt, wie in1a gezeigt. Die vollständig silizidierte Gate-Elektrode107 kann zum Beispiel Nickelsilizid, Kobaltsilizid, Titansilizid oder eine Kombination aus diesen Stoffen bzw. Materialien umfassen. Die Polysiliziumschicht103 kann zu einer vollständig silizidierten Gate-Elektrode107 umgewandelt werden, indem ein geeignetes Metall über die ganze Struktur aufgebracht wird und dann für eine ausreichende Zeit Wärme mit ausreichender Temperatur einwirkt, um ein Metallsilizid (z. B. NiSi) aus der Polysiliziumschicht103 zu erzeugen. - In einer bevorzugten Ausführungsform wird Silizid
107 gebildet, indem zuerst die ganze Struktur einschließlich der ungeschützten Oberfläche der Schicht103 durch Vakuumzerstäubung mit einem geeigneten Metall (z. B. Nickel) beschichtet wird. Um zu bewirken, daß sich das Silizid107 völlig durch die Polysiliziumschicht103 erstrecken kann, kann es notwendig sein, diesem Vakuumzerstäubungsvorgang ein Hochtemperaturglühen bzw. -tempern, z. B. Rapid Thermal Annealing bei einer Temperatur von wenigstens etwa 450°C, folgen zu lassen. Bei der Bildung von Nickelsilizid findet das Glühen vorzugsweise bei einer Temperatur zwischen etwa 500°C und etwa 550°C statt. Bei der Bildung von Kobaltsilizid findet das Glühen bzw. Tempern vorzugsweise bei einer Temperatur von wenigstens etwa 600°C statt. - Ein herkömmlicher CMP-Schritt kann nach dem Erzeugen von Silizid
107 zum Entfernen von Überschußmetall aus der Struktur angewandt werden – Das Dielektrikum106 dient dabei als Politurstop. Das Silizid107 kann als vollständig silizidierte Gate-Elektrode dienen, die sich für den Gebrauch als vollständig silizidierte PMOS-Gate-Elektrode oder vollständig silizidierte NMOS-Gate-Elektrode eignet. Ob das Silizid107 als vollständig silizidierte PMOS-Gate-Elektrode oder als vollständig silizidierte NMOS-Gate-Elektrode dienen kann, kann von der Dotierung, mit der die Polysiliziumschicht103 behandelt wurde, dem für die Erzeugung des Silizids verwendeten Metall und dem Erzeugungsverfahren abhängen. Bei einigen Ausführungsformen kann das Verfahren der vorliegenden Erfindung verwendet werden, um ein CMOS-Bauelement zu erzeugen, das sowohl vollständig silizidierte PMOS- als auch vollständig silizidierte NMOS-Gate-Elektroden enthält. - Das Vorhandensein der Sperrschicht
102 zwischen dem High-k-Gate-Dielektrikum101 und der vollständig silizidierten Gate-Elektrode107 kann eine unerwünschte Wechselwirkung zwischen der Gate-Elektrode und dem Dielektrikum verhindern, die Fermi-Level-Pinning verursachen könnte. Folglich kann das Verfahren der vorliegenden Erfindung ein Bauelement mit sowohl einer vollständig silizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum ermöglichen, das keine unerwünscht hohe Schwellenspannung zeigt. -
2a –2d zeigen Strukturen, die ausgebildet werden können, wenn eine zweite Ausführungsform des erfindungsgemäßen Verfahrens verwirklicht wird. Bei dieser Ausführungsform wird ein CMOS-Bauelement ausgebildet, das eine metallische NMOS-Gate-Elektrode und eine vollständig silizidierte PMOS-Gate-Elektrode enthält.2a stellt eine Zwischenstruktur dar, die beim Herstellen eines CMOS-Bauelements ausgebildet werden kann. Diese Struktur schließt einen ersten Teil201 und einen zweiten Teil202 des Substrats200 ein. Die Isolierzone203 trennt den ersten Teil201 vom zweiten Teil202 . Das High-k-Gate-Dielektrikum205 ist auf dem Substrat200 ausgebildet, und die Sperrschicht207 ist auf dem High-k-Gate-Dielektrikum205 ausgebildet. Eine Polysiliziumschicht ist auf der Sperrschicht207 ausgebildet. Der erste Teil204 dieser Polysiliziumschicht wird von einem Paar Seitenwand-Abstandhaltern208 und209 eingeklammert, und ein zweiter Teil206 dieser Polysiliziumschicht wird von einem Paar Seitenwand-Abstandhaltern210 und211 eingeklammert. Das Dielektrikum212 liegt direkt neben den Seitenwand-Abstandhaltern. - Das Substrat
200 kann jegliches Material umfassen, das als Grundlage dienen kann, auf der sich ein Halbleiterbauelement aufbauen läßt. Die Isolierzone203 kann Siliziumdioxid oder andere Stoffe bzw. Materialien umfassen, die die aktiven Zonen der Transistoren voneinander trennen können. Die High-k-Gate-Dielektrikumschicht205 und die Sperrschicht207 können jeglichen der oben bestimmten Stoffe umfassen und mit Hilfe herkömmlicher Verfahren ausgebildet werden, wie oben beschrieben. Der erste Teil204 und der zweite Teil206 der Polysiliziumschicht sind jeweils vorzugsweise zwischen etwa 10 und etwa 200 nm dick und bevorzugter zwischen etwa 50 und etwa 160 nm dick. - Der erste Teil
204 kann undotiert oder mit Arsen, Phosphor oder einem anderen n-leitenden Material dotiert sein. Bei einer bevorzugten Ausführungsform ist der erste Teil204 n-leitend dotiert, während der zweite Teil206 p-leitend dotiert ist, z. B. durch Dotieren des zweiten Teils206 mit Bor. Wenn mit Bor dotiert wird, sollte die p-leitende Polysiliziumschicht206 dieses Element in ausreichender Konzentration einschließen, um zu sichern, daß ein sich anschließendes Naßätzungsverfahren zum Entfernen des ersten Teils204 kein signifikantes Maß an p-leitender Polysiliziumschicht206 entfernt. Die Abstandhalter208 ,209 ,210 und211 weisen vorzugsweise Siliziumnitrid auf, während das Dielektrikum212 Siliziumdioxid oder ein low-k Material umfassen kann. - Fachleute werden erkennen, daß herkömmliche Verfahrensschritte, Stoffe und Geräte benutzt werden können, um die in
2 gezeigte Struktur zu erzeugen. Wie gezeigt, kann das Dielektrikum212 zurückpoliert werden, z. B. über einen herkömmlichen CMP-Arbeitsgang, um den ersten Teil204 und den zweiten Teil206 der Polysiliziumschicht freizulegen. Obwohl nicht gezeigt, kann die in2a gezeigte Struktur viele andere Merkmale einschließen (z. B. eine Siliziumnitrid-Ätzstopschicht, Source- und Drainzonen und eine oder mehrere Pufferschichten), die mit Hilfe herkömmlicher Verfahren ausgebildet werden können. - Nach Ausbildung der in
2a gezeigten Struktur kann der erste Teil204 entfernt werden. In einer bevorzugten Ausführungsform wird der erste Teil204 durch Anwenden eines Naßätzverfahrens entfernt, der für den ersten Teil204 über der p-leitenden Polysiliziumschicht206 selektiv ist, um den ersten Teil204 zu entfernen, ohne signifikante Teile der p-leitenden Polysiliziumschicht206 zu entfernen. Ein solches Naßätzverfahren kann umfassen, daß der erste Teil204 für ausreichende Zeit bei ausreichender Temperatur einer wäßrigen Lösung, die eine Hydroxidquelle umfaßt, ausgesetzt wird, um im wesentlichen den ganzen Teil204 zu entfernen. Diese Hydroxidquelle kann zwischen etwa 2 und etwa 30 Volumenprozent Ammoniumhydroxid oder ein Tetraalkyl-Ammoniumhydroxid, z. B. Tetramethyl-Ammoniumhydroxid („TMAH”) in deionisiertem Wasser umfassen. - Zum Beispiel läßt sich der erste Teil
204 dadurch selektiv entfernen, daß er einer Lösung ausgesetzt wird, die bei einer Temperatur zwischen etwa 15°C und etwa 90°C (vorzugsweise unterhalb von etwa 40°C) gehalten wird und die zwischen etwa 2 und etwa 30 Volumenprozent Ammoniumhydroxid in deionisiertem Wasser umfaßt. Während dieses Expositionsschrittes, der vorzugsweise mindestens eine Minute dauert, kann es wünschenswert sein, Schallenergie mit einer Frequenz zwischen etwa 10 kHz und etwa 2.000 kHz und einer Dissipation zwischen etwa 1 und etwa 10 Watt/cm2 anzulegen. - In einer besonders bevorzugten Ausführungsform läßt sich der erste Teil
204 mit einer Dicke von etwa 135 nm selektiv entfernen, indem er für etwa 30 Minuten bei etwa 25°C einer Lösung ausgesetzt wird, die etwa 15 Volumenprozent Ammoniumhydroxid in deionisiertem Wasser umfaßt, und gleichzeitig Schallenergie von etwa 1.000 kHz mit einer Dissipation von etwa 5 Watt/cm2 angelegt wird. Solch ein Ätzungsverfahren dürfte eine n-leitende Polysiliziumschicht im wesentlichen ganz entfernen, ohne ein bedeutendes Maß an gleitender Polysiliziumschicht206 zu entfernen. - Als Alternative läßt sich der erste Teil
204 selektiv dadurch entfernen, daß er für mindestens eine Minute einer Lösung ausgesetzt wird, die bei einer Temperatur zwischen etwa 60°C und etwa 90°C gehalten wird und die zwischen etwa 20 und etwa 30 Volumenprozent TMAH in deionisiertem Wasser umfaßt, wobei Schallenergie angelegt wird. Mit dem Entfernen des ersten Teils204 in einer Dicke von etwa 135 nm, indem dieser für etwa 2 Minuten bei etwa 80°C einer Lösung ausgesetzt wird, die etwa 25 Volumenprozent TMAH in deionisiertem Wasser umfaßt, und dabei Schallenergie von etwa 1.000 kHz mit einer Dissipation von etwa 5 Watt/cm2 angelegt wird, läßt sich im wesentlichen der ganze erste Teil204 entfernen, ohne ein signifikantes Maß an p-leitender Polysiliziumschicht206 zu entfernen. - Nach dem Entfernen des ersten Teils
204 kann der zugrundeliegende Teil der Sperrschicht207 entfernt werden, z. B. durch Anwendung eines Ätzverfahrens, das selektiv für die Sperrschicht207 über der High-k-Gate-Dielektrikumschicht205 ist. Das Entfernen des ersten Teils204 und der Sperrschicht207 erzeugt die Furche213 zwischen den Seitenwand-Abstandhaltern208 und209 , wie2b zeigt. Obwohl bei dieser Ausführungsform die Sperrschicht207 nach (oder bei) Entfernung des ersten Teils204 der überlagernden Polysiliziumschicht entfernt wird, kann bei alternativen Ausführungsformen die Sperrschicht207 erhalten bleiben – abhängig von der Zusammensetzung des ersten Teils204 und dem Verfahren, das zu dessen Entfernung verwendet wird. - Bei dieser Ausführungsform wird nach dem Entfernen des ersten Teils
204 und des zugrundeliegenden Teils der Sperrschicht207 die n-leitende Metallschicht215 innerhalb der Furche213 auf der High-k-Gate-Dielektrikumschicht205 gebildet und die in2c gezeigte Struktur geschaffen. Die n-leitende Metallschicht215 kann etwas n-leitfähiges Material umfassen, von dem eine metallische NMOS-Gate-Elektrode abgeleitet sein kann. Stoffe, die verwendet werden können, um die n-leitende Metallschicht215 zu bilden, schließen ein: Hafnium, Zirkonium, Titan, Tantal, Aluminium und deren Legierungen, z. B. Metallkarbide, die diese Elemente einschließen, d. h. Hafniumkarbid, Zirkoniumkarbid, Titankarbid, Tantalkarbid und Aluminiumkarbid. Die n-leitende Metallschicht215 kann alternativ ein Aluminid umfassen, z. B. ein Aluminid, das Hafnium, Zirkonium, Titan, Tantal oder Wolfram umfaßt. - Die n-leitende Metallschicht
215 kann auf der High-k-Gate-Dielektrikumschicht205 mit Hilfe von gut bekannten PVD- oder CVD-Verfahren, z. B. herkömmlichen Aufdampf- oder atomaren CVD-Beschichtungsverfahren, ausgebildet werden. Wie gezeigt, wird die n-leitende Metallschicht215 entfernt, außer dort, wo sie die Furche213 ausfüllt. Die Schicht215 kann von anderen Teilen des Bauelements über einen entsprechenden CMP-Arbeitsgang entfernt werden. Das Dielektrikum212 kann als Politur dienen, wenn die Schicht215 von seiner Oberfläche entfernt ist. Die n-leitende Metallschicht215 dient vorzugsweise als metallische NMOS-Gate-Elektrode mit einer Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und ist zwischen etwa 10 nm und etwa 200 nm, bevorzugter zwischen etwa 50 nm und etwa 160 nm dick. - Obwohl
2c eine Struktur darstellt, in der die n-leitende Metallschicht215 die Furche213 ganz ausfüllt, kann in alternativen Ausführungsformen die n-leitende Metallschicht215 nur einen Teil der Furche213 ausfüllen, während die übrige Furche mit einem Material ausgefüllt wird, das problemlos poliert werden kann, z. B. Wolfram, Aluminium, Titan oder Titannitrid. Bei einer solchen alternativen Ausführungsform kann die n-leitende Metallschicht215 , die als das Austrittsarbeitsmetall dient, zwischen etwa 5 und etwa 100 nm und bevorzugter wenigstens etwa 10 nm dick sein. - Bei der dargestellten Ausführungsform ist nach Ausbildung der n-leitenden Metallschicht
215 innerhalb der Furche213 im wesentlichen die ganze p-leitende Polysiliziumschicht206 (und vorzugsweise die gesamte Schicht) in Silizid216 umgewandelt, wie in2d gezeigt. Die vollständig silizidierte Gate-Elektrode216 kann Nickelsilizid, Kobaltsilizid, Titansilizid, eine Kombination dieser Stoffe oder jegliche andere Art von Silizid umfassen, die eine hochleistungsfähige, vollständig silizidierte PMOS-Gate-Elektrode ergeben kann. Die p-leitende Polysiliziumschicht206 kann in eine vollständig silizidierte PMOS-Gate-Elektrode216 umgewandelt werden, indem ein geeignetes Metall über die ganze Struktur aufgebracht wird und dann für eine ausreichende Zeit Wärme mit ausreichender Temperatur angewendet wird, um ein Metallsilizid (z. B. NiSi) aus der p-leitenden Polysiliziumschicht206 zu erzeugen. - In einer bevorzugten Ausführungsform wird Silizid
216 gebildet, indem zuerst ein geeignetes Metall (z. B. Nickel) über die ganze Struktur einschließlich der freiliegenden Oberfläche der Schicht206 aufgedampft wird. Um zu bewirken, daß sich das Silizid216 vollständig durch die p-leitende Polysiliziumschicht206 erstreckt, kann es notwendig sein, dem Aufdampfvorgang eine Hochtemperaturvergütung bzw. ein Tempern, z. B. ein Rapid Thermal Annealing bei einer Temperatur von wenigstens etwa 450°C folgen zu lassen. Zur Bildung von Nickelsilizid findet die Vergütung bzw. das Tempern vorzugsweise bei einer Temperatur zwischen etwa 500°C und etwa 550°C statt. Zur Bildung von Kobaltsilizid findet die Vergütung vorzugsweise bei einer Temperatur von wenigstens etwa 600°C statt. - Ein herkömmlicher CMP-Schritt kann nach Erzeugung des Silizids
216 angewandt werden, um überschüssiges Metall aus der Struktur zu entfernen, wobei das Dielektrikum212 als Politurstop dient. Bei einer bevorzugten Ausführungsform dient das Silizid216 als vollständig silizidierte PMOS-Gate-Elektrode mit einer Midgap-Austrittsarbeit, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt und zwischen etwa 10 nm und etwa 200 nm und bevorzugter zwischen etwa 50 nm und etwa 160 nm dick ist. - Obwohl einige Beispiele für Stoffe, die zur Ausbildung der n-leitenden Metallschicht
215 und des Silizids216 verwendet werden können, hier beschrieben werden, können diese Metallschicht und dieses Silizid aus vielen anderen Stoffen gefertigt werden, wie Fachleuten erkennbar ist. Nach der Ausbildung von Silizid216 können Verfahrensschritte zur Fertigstellung des Bauelements folgen, z. B. die Ausbildung eines Kappendielektrikums über der in2d gezeigten Struktur, gefolgt von der Ausbildung der Kontakte des Bauelements, Metallzusammenschaltung und Passivierungsschicht. Weil solche Verfahrensschritte Fachleuten gut bekannt sind, werden sie hier nicht detaillierter beschrieben. - Die zweite Ausführungsform des erfindungsgemäßen Verfahrens ermöglicht ein CMOS-Bauelement, das eine metallische NMOS-Gate-Elektrode und eine vollständig silizidierte PMOS-Gate-Elektrode enthält, das keine unerwünscht hohe Schwellenspannung hat. Obwohl die oben beschriebenen Ausführungsformen Beispiele für Verfahren zur Ausbildung solcher Bauelemente liefern, ist die vorliegende Erfindung nicht auf diese besonderen Ausführungsformen beschränkt.
- Das Halbleiterbauelement von
2d umfaßt eine metallische NMOS-Gate-Elektrode215 und eine vollständig silizidierte PMOS-Gate-Elektrode216 , die auf einem High-k-Gate-Dielektrikum205 beziehungsweise einer Sperrschicht207 ausgebildet sind. Die High-k-Gate-Dielektrikumschicht205 und die Sperrschicht207 können jegliche der oben aufgelisteten Stoffe umfassen. Die metallische NMOS-Gate-Elektrode215 kann vollständig aus einem oder mehreren der oben bestimmten n-leitenden Metalle bestehen oder alternativ ein n-leitendes Austrittsarbeitsmetall umfassen, das mit einem Furchenfüllungsmetall überkappt ist. Die metallische NMOS-Gate-Elektrode215 ist vorzugsweise zwischen etwa 10 und etwa 200 nm dick und hat eine Austrittsarbeit, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt. Die vollständig silizidierte PMOS-Gate-Elektrode216 ist vorzugsweise zwischen etwa 10 und etwa 200 nm dick, hat eine Midgap-Austrittsarbeit, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt und eines der oben bestimmten Silizide umfaßt. - Das Verfahren der vorliegenden Erfindung kann ein Bauelement sowohl mit einer vollständig Silizidierten Gate-Elektrode als auch einem High-k-Gate-Dielektrikum ermöglichen, das keine unerwünscht hohe Schwellenspannung zeigt.
Claims (19)
- Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt: Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat; Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; und Ausbildung einer vollständig silizidierten Gate-Elektrode auf der Sperrschicht, wobei die Sperrschicht elektrisch leitend ist.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiskandiumtantaloxid und Bleizinkniobat besteht.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrschicht ein Metallnitrid umfaßt.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vollständig silizidierte Gate-Elektrode ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im wesentlichen eine ganze p-leitende Polysiliziumschicht in Silizid umgewandelt wird, um die vollständig silizidierte Gate-Elektrode zu erzeugen.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine ganze p-leitende Polysiliziumschicht in Silizid umgewandelt wird, um die vollständig silizidierte Gate-Elektrode zu erzeugen.
- Verfahren zur Herstellung eines Halbleiterbauelements, das umfaßt: Ausbildung einer High-k-Gate-Dielektrikumschicht auf einem Substrat; Ausbildung einer Sperrschicht auf der High-k-Gate-Dielektrikumschicht; Ausbildung einer Polysiliziumschicht auf der Sperrschicht; Entfernen eines ersten Teils der Polysiliziumschicht, um zwischen einem Paar Seitenwandabstandhaltern eine Furche zu erzeugen; Ausbildung einer n-leitenden Metallschicht innerhalb der Furche; Aufbringung einer zweiten Metallschicht auf einem zweiten Teil der Polysiliziumschicht; und Anwendung von Wärme mit ausreichender Temperatur für eine ausreichende Zeit, um im wesentlichen den ganzen zweiten Teil der Polysiliziumschicht in ein Metallsilizid umzuwandeln.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die n-leitende Metallschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, einem Metallkarbid und einem Aluminid besteht.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Metallsilizid aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die n-leitende Metallschicht eine Austrittsarbeit hat, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und das Metallsilizid eine Austrittsarbeit hat, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der zweite Teil der Polysiliziumschicht eine p-leitende Polysiliziumschicht ist und der erste Teil der Polysiliziumschicht mit Hilfe eines Naßätzverfahrens entfernt wird, das für den ersten Teil der Polysiliziumschicht selektiv über dem zweiten Teil der Polysiliziumschicht ist.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der ganze zweite Teil der Polysiliziumschicht in ein Metallsilizid umgewandelt wird.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Zirkoniumoxid und Aluminiumoxid besteht, und die Sperrschicht ein Metallnitrid umfaßt.
- Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Sperrschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Titannitrid und Tantalnitrid besteht.
- Halbleiterbauelement, das umfaßt: eine High-k-Gate-Dielektrikumschicht, die auf einem Substrat gebildet ist; eine Sperrschicht, die auf der High-k-Gate-Dielektrikumschicht gebildet ist; und eine vollständig silizidierte Gate-Elektrode, die auf der Sperrschicht gebildet ist, wobei die Sperrschicht elektrisch leitend ist.
- Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, daß die Sperrschicht ein Metallnitrid umfaßt und die Gate-Elektrode ein Metallsilizid umfaßt, das aus der Gruppe gewählt ist, die aus Nickelsilizid, Kobaltsilizid und Titansilizid besteht.
- Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, daß die High-k-Gate-Dielektrikumschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafniumoxid, Zirkoniumoxid und Aluminiumoxid besteht, und die Sperrschicht ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Titannitrid und Tantalnitrid besteht.
- Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, daß die vollständig silizidierte Gate-Elektrode eine PMOS-Gate-Elektrode und weiterhin eine metallische NMOS-Gate-Elektrode umfaßt.
- Halbleiterbauelement nach Anspruch 18, dadurch gekennzeichnet, daß die metallische NMOS-Gate-Elektrode zwischen etwa 10 und etwa 200 nm dick ist, eine Austrittsarbeit hat, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt, und ein Material umfaßt, das aus der Gruppe gewählt ist, die aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, einem Metallkarbid und einem Aluminid besteht; und die PMOS-Gate-Elektrode zwischen etwa 10 und etwa 200 nm dick ist und eine Austrittsarbeit hat, die zwischen etwa 4,3 eV und etwa 4,8 eV liegt.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/980,522 | 2004-11-02 | ||
US10/980,522 US20060094180A1 (en) | 2004-11-02 | 2004-11-02 | Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode |
US11/242,807 | 2005-10-03 | ||
US11/242,807 US20060091483A1 (en) | 2004-11-02 | 2005-10-03 | Method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode |
PCT/US2005/040136 WO2006050517A1 (en) | 2004-11-02 | 2005-11-02 | A method for making a semiconductor device with a high-k gate dielectric layer and a silicide gate electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112005002350T5 DE112005002350T5 (de) | 2007-09-20 |
DE112005002350B4 true DE112005002350B4 (de) | 2010-05-20 |
Family
ID=35788254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112005002350T Expired - Fee Related DE112005002350B4 (de) | 2004-11-02 | 2005-11-02 | Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode |
Country Status (7)
Country | Link |
---|---|
US (1) | US20060091483A1 (de) |
JP (1) | JP5090173B2 (de) |
KR (1) | KR20070050494A (de) |
DE (1) | DE112005002350B4 (de) |
GB (1) | GB2433839B (de) |
TW (1) | TWI315093B (de) |
WO (1) | WO2006050517A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012103024B4 (de) * | 2011-04-08 | 2016-09-29 | Infineon Technologies Ag | Verfahren zur Herstellung von Schottky-Dioden mit Metallgateelektroden |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135726A (ja) * | 2006-10-23 | 2008-06-12 | Interuniv Micro Electronica Centrum Vzw | 主電極を含むドープされた金属を含む半導体装置 |
EP1916706B1 (de) * | 2006-10-23 | 2016-08-31 | Imec | Verfahren zur Herstellung eines Halbleiterbauelements und auf diese Weise hergestelltes Halbleiterbauelement |
JP5380827B2 (ja) | 2006-12-11 | 2014-01-08 | ソニー株式会社 | 半導体装置の製造方法 |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
US7776680B2 (en) * | 2008-01-03 | 2010-08-17 | International Business Machines Corporation | Complementary metal oxide semiconductor device with an electroplated metal replacement gate |
DE102008049723B4 (de) * | 2008-09-30 | 2012-01-26 | Advanced Micro Devices, Inc. | Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit |
JP2010129978A (ja) * | 2008-12-01 | 2010-06-10 | Rohm Co Ltd | 半導体装置の製造方法 |
US7838356B2 (en) * | 2008-12-31 | 2010-11-23 | Texas Instruments Incorporated | Gate dielectric first replacement gate processes and integrated circuits therefrom |
JP2010245433A (ja) * | 2009-04-09 | 2010-10-28 | Panasonic Corp | 半導体装置及びその製造方法 |
US8258589B2 (en) * | 2010-02-17 | 2012-09-04 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
RU2504861C1 (ru) * | 2012-06-05 | 2014-01-20 | Федеральное государственное бюджетное учреждение науки Физико-технологический институт Российской академии наук | Способ изготовления полевого нанотранзистора с контактами шоттки с укороченным управляющим электродом нанометровой длины |
US9892924B2 (en) * | 2015-03-16 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company Ltd | Semiconductor structure and manufacturing method thereof |
CN113013250B (zh) * | 2021-02-24 | 2022-08-26 | 北京大学 | 一种场效应晶体管及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020190302A1 (en) * | 2001-06-13 | 2002-12-19 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
US6602781B1 (en) * | 2000-12-12 | 2003-08-05 | Advanced Micro Devices, Inc. | Metal silicide gate transistors |
US20040038435A1 (en) * | 2002-07-31 | 2004-02-26 | Karsten Wieczorek | Method of forming a metal silicide gate in a standard MOS process sequence |
US20050269635A1 (en) * | 2004-06-04 | 2005-12-08 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high-k dielectrics |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5431777A (en) * | 1992-09-17 | 1995-07-11 | International Business Machines Corporation | Methods and compositions for the selective etching of silicon |
US6054355A (en) * | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
US6063698A (en) * | 1997-06-30 | 2000-05-16 | Motorola, Inc. | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits |
US6020024A (en) * | 1997-08-04 | 2000-02-01 | Motorola, Inc. | Method for forming high dielectric constant metal oxides |
US6265749B1 (en) * | 1997-10-14 | 2001-07-24 | Advanced Micro Devices, Inc. | Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant |
US20020197790A1 (en) * | 1997-12-22 | 2002-12-26 | Kizilyalli Isik C. | Method of making a compound, high-K, gate and capacitor insulator layer |
US6339246B1 (en) * | 1998-12-11 | 2002-01-15 | Isik C. Kizilyalli | Tungsten silicide nitride as an electrode for tantalum pentoxide devices |
US6255698B1 (en) * | 1999-04-28 | 2001-07-03 | Advanced Micro Devices, Inc. | Separately optimized gate structures for n-channel and p-channel transistors in an integrated circuit |
JP4237332B2 (ja) * | 1999-04-30 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
US6184072B1 (en) * | 2000-05-17 | 2001-02-06 | Motorola, Inc. | Process for forming a high-K gate dielectric |
JP2002198441A (ja) * | 2000-11-16 | 2002-07-12 | Hynix Semiconductor Inc | 半導体素子のデュアル金属ゲート形成方法 |
US6475874B2 (en) * | 2000-12-07 | 2002-11-05 | Advanced Micro Devices, Inc. | Damascene NiSi metal gate high-k transistor |
US6544906B2 (en) * | 2000-12-21 | 2003-04-08 | Texas Instruments Incorporated | Annealing of high-k dielectric materials |
KR100387259B1 (ko) * | 2000-12-29 | 2003-06-12 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
KR20020056260A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 금속 게이트 형성방법 |
US6410376B1 (en) * | 2001-03-02 | 2002-06-25 | Chartered Semiconductor Manufacturing Ltd. | Method to fabricate dual-metal CMOS transistors for sub-0.1 μm ULSI integration |
US6365450B1 (en) * | 2001-03-15 | 2002-04-02 | Advanced Micro Devices, Inc. | Fabrication of P-channel field effect transistor with minimized degradation of metal oxide gate |
US6514828B2 (en) * | 2001-04-20 | 2003-02-04 | Micron Technology, Inc. | Method of fabricating a highly reliable gate oxide |
US6642131B2 (en) * | 2001-06-21 | 2003-11-04 | Matsushita Electric Industrial Co., Ltd. | Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film |
US6420279B1 (en) * | 2001-06-28 | 2002-07-16 | Sharp Laboratories Of America, Inc. | Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate |
US6573193B2 (en) * | 2001-08-13 | 2003-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Ozone-enhanced oxidation for high-k dielectric semiconductor devices |
US6797599B2 (en) * | 2001-08-31 | 2004-09-28 | Texas Instruments Incorporated | Gate structure and method |
US6667246B2 (en) * | 2001-12-04 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Wet-etching method and method for manufacturing semiconductor device |
US6620713B2 (en) * | 2002-01-02 | 2003-09-16 | Intel Corporation | Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication |
US6696345B2 (en) * | 2002-01-07 | 2004-02-24 | Intel Corporation | Metal-gate electrode for CMOS transistor applications |
US6617209B1 (en) * | 2002-02-22 | 2003-09-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
KR100502407B1 (ko) * | 2002-04-11 | 2005-07-19 | 삼성전자주식회사 | 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법 |
JP2003332565A (ja) * | 2002-05-08 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6617210B1 (en) * | 2002-05-31 | 2003-09-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US6723658B2 (en) * | 2002-07-15 | 2004-04-20 | Texas Instruments Incorporated | Gate structure and method |
US7081409B2 (en) * | 2002-07-17 | 2006-07-25 | Samsung Electronics Co., Ltd. | Methods of producing integrated circuit devices utilizing tantalum amine derivatives |
US6770568B2 (en) * | 2002-09-12 | 2004-08-03 | Intel Corporation | Selective etching using sonication |
US6746967B2 (en) * | 2002-09-30 | 2004-06-08 | Intel Corporation | Etching metal using sonication |
US6689675B1 (en) * | 2002-10-31 | 2004-02-10 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US6713358B1 (en) * | 2002-11-05 | 2004-03-30 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US6787440B2 (en) * | 2002-12-10 | 2004-09-07 | Intel Corporation | Method for making a semiconductor device having an ultra-thin high-k gate dielectric |
US6709911B1 (en) * | 2003-01-07 | 2004-03-23 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
JP4209206B2 (ja) * | 2003-01-14 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6716707B1 (en) * | 2003-03-11 | 2004-04-06 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US6696327B1 (en) * | 2003-03-18 | 2004-02-24 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
JP2004356168A (ja) * | 2003-05-27 | 2004-12-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7279413B2 (en) * | 2004-06-16 | 2007-10-09 | International Business Machines Corporation | High-temperature stable gate structure with metallic electrode |
US8178902B2 (en) * | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
-
2005
- 2005-10-03 US US11/242,807 patent/US20060091483A1/en not_active Abandoned
- 2005-11-02 TW TW094138435A patent/TWI315093B/zh not_active IP Right Cessation
- 2005-11-02 JP JP2007539366A patent/JP5090173B2/ja not_active Expired - Fee Related
- 2005-11-02 WO PCT/US2005/040136 patent/WO2006050517A1/en active Application Filing
- 2005-11-02 DE DE112005002350T patent/DE112005002350B4/de not_active Expired - Fee Related
- 2005-11-02 KR KR1020077007428A patent/KR20070050494A/ko not_active Application Discontinuation
-
2007
- 2007-03-20 GB GB0705315A patent/GB2433839B/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6602781B1 (en) * | 2000-12-12 | 2003-08-05 | Advanced Micro Devices, Inc. | Metal silicide gate transistors |
US20020190302A1 (en) * | 2001-06-13 | 2002-12-19 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
US20040038435A1 (en) * | 2002-07-31 | 2004-02-26 | Karsten Wieczorek | Method of forming a metal silicide gate in a standard MOS process sequence |
US20050269635A1 (en) * | 2004-06-04 | 2005-12-08 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high-k dielectrics |
Non-Patent Citations (1)
Title |
---|
Anil, K.G. [u.a.]: Demonstration of Fully Ni-Silicided Metal Gates on HfO2 based high-k gate dielectrics as a candidate for low power applications. In: VLSI Technology 2004. Digest of technical Papers. 2004 Symposium 15.-17. Juni, Honolulu, HI, USA, ISBN 0-7803-828, S. 190-191 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012103024B4 (de) * | 2011-04-08 | 2016-09-29 | Infineon Technologies Ag | Verfahren zur Herstellung von Schottky-Dioden mit Metallgateelektroden |
Also Published As
Publication number | Publication date |
---|---|
DE112005002350T5 (de) | 2007-09-20 |
JP2008518487A (ja) | 2008-05-29 |
TWI315093B (en) | 2009-09-21 |
GB0705315D0 (en) | 2007-04-25 |
JP5090173B2 (ja) | 2012-12-05 |
US20060091483A1 (en) | 2006-05-04 |
GB2433839B (en) | 2010-05-26 |
WO2006050517A1 (en) | 2006-05-11 |
TW200629476A (en) | 2006-08-16 |
KR20070050494A (ko) | 2007-05-15 |
GB2433839A (en) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112005002350B4 (de) | Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode | |
DE112005002158B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist | |
DE102009015747B4 (de) | Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht | |
DE112005001593B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode | |
DE102009055392B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements | |
DE102005030583B4 (de) | Verfahren zur Herstellung von Kontaktisolationsschichten und Silizidgebieten mit unterschiedlichen Eigenschaften eines Halbleiterbauelements und Halbleiterbauelement | |
DE102007041207B4 (de) | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung | |
DE112006001705B4 (de) | Verfahren zur Herstellung eines Integrierten Komplementär-Metalloxid-Halbleiter-Schaltkreises unter Verwendung eines erhöhten Source-Drains und eines Ersatz-Metall-Gates | |
DE112005000854B4 (de) | Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall | |
DE102009023376B4 (de) | Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht | |
DE112008000094B4 (de) | CMOS-Vorrichtung mit Dual-Epi-Kanälen und selbstausgerichteten Kontakten und Herstellungsverfahren | |
DE112005001029B4 (de) | Halbleiterbauelement auf der Grundlage Si-Ge mit stark verspannter Beschichtung für eine verbesserte Kanalladungsträgerbeweglichkeit | |
DE102006009225B4 (de) | Herstellung von Silizidoberflächen für Silizium/Kohlenstoff-Source/Drain-Gebiete | |
DE102005024798B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten | |
DE112005003119T5 (de) | Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Gate-Dielektrikum mit hohem k und einer Metall-Gateelektrode | |
DE102009021486B4 (de) | Verfahren zur Feldeffekttransistor-Herstellung | |
DE102006046381B4 (de) | Verfahren zur Verringerung der "Lackvergiftung" während der Strukturierung verspannter stickstoffenthaltender Schichten in einem Halbleiterbauelement | |
DE102009055435B4 (de) | Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung | |
DE102009039521B4 (de) | Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht | |
DE102009015715B4 (de) | Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement | |
DE102010064288B4 (de) | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten | |
DE102005009976A1 (de) | Transistor mit Dotierstoff tragendem Metall im Source- und Drainbereich | |
DE10206148A1 (de) | Einbau einer Sperrschicht aus TCS-SiN in Doppelgate-CMOS-Bauteilen | |
DE102012215988B4 (de) | CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε | |
DE102008009086B3 (de) | Verfahren zum Herstellen eines integrierten Schaltkreises |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |