DE1948923C3 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE1948923C3
DE1948923C3 DE19691948923 DE1948923A DE1948923C3 DE 1948923 C3 DE1948923 C3 DE 1948923C3 DE 19691948923 DE19691948923 DE 19691948923 DE 1948923 A DE1948923 A DE 1948923A DE 1948923 C3 DE1948923 C3 DE 1948923C3
Authority
DE
Germany
Prior art keywords
layer
mask
semiconductor substrate
window
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19691948923
Other languages
English (en)
Other versions
DE1948923A1 (de
DE1948923B2 (de
Inventor
Vir Abhimanyu Poughkeepsie N.Y. Dhaka (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1948923A1 publication Critical patent/DE1948923A1/de
Publication of DE1948923B2 publication Critical patent/DE1948923B2/de
Application granted granted Critical
Publication of DE1948923C3 publication Critical patent/DE1948923C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen unter Verwendung von Masken, bei dem auf ein Halbleitersubstrat eine erste und auf diese eine zweite Schicht aufgebracht wird, dann unter Verwendung einer Photolackschicht in die zweite Schicht ein Fenster mit einem das Material der zweiten Schicht, aber nicht das der ersten Schicht abtragenden, zweiten Ätzmittel und ohne Verwendung einer Photolackschicht in die erste Schicht ein unterhalb des Fensters in der zweiten Schicht liegendes Fenster mit einem das Material der ersten Schicht, aber nicht das der zweiten Schicht abtragenden, ersten Ätzmittel geätzt wird. Ein derartiges Verfahren ist aus der GB-PS 9 08 593 bereits bekannt.
Die Anwendungen des erfindungsgemäßen Verfahrens liegen insbesondere auf dem Gebiet der integrierten Halbleiterschaltungen. Das der Erfindung zugrunde liegende Problem wird insbesondere bei der Herstellung von Transistoren offenbar, die extrem kleine Emitterzonen aufweisen. Bei der Herstellung integrierter Halbleiterschaltungen besteht derzeit ein wesentlicher Verfahrensschritt darin, durch photolithographische Verfahren aus das Halbleitersubstrat bedeckenden Isolationsschichten Masken für Herstellungsschritte, beispielsweise die durchzuführenden Diffusionsschnitte zu bilden. In den meisten Fällen besteht derzeit das Halbleitersubstrat aus Silizium und die Isolationsschicht wird gewöhnlich aus Siliziumdioxid gebildet Zur Herstellung aktiver und passiver Halbleiterschaltungselemente sind eine Reihe aufeinanderfolgender Diffusionsschritte zur Erzeugung der erforderlichen Zonen im Halbleitersubstrat erforderlich. Die durch Fenster in der als Maske verwendeten Isolationsschicht erfolgenden Diffusionen dienen also beispielsweise der Herstellung der Basiszone, der Emitterzone und auch der Kollektorzone von Transistoren. Die diffundierten Halbleiter^onen sind in weiteren Arbeitsgängen elektrisch zu kontaktieren. Auch diese Kontaktierung erfolgt im wesentlichen unter Zuhilfenahme von Kontaktierungsmasken. Es erhebt sich also die Forderung, daß aufeinanderfolgende Masken exakt aufeinander ausgerichtet sein müssen, um beispielsweise eine einwandfreie Kontaktierung der diffundierten Zonen zu gewährleisten. Das heißt also, die Maskenfenster der Kontaktierungsmaske müssen exakt auf die zugeordneten Maskenfenster der zuvor verwendeten Diffusionsmaske ausgerichtet sein. Die bei der Ausrichtung der im Herstellungsverfahren aufeinanderfolgenden Masken auftretenden Schwierigkeiten zeigen sich insbesondere bei der Herstellung von Transistoren für hohe Frequenzen, die extrem schmale Emitterzonen aufweisen müssen. Die Breite dieser Emitterzonen beträgt beispielsweise 2,5 μίτι oder weniger. Aus diesem Grunde ist es erforderlich, die Masken mit einer Genauigkeit von 2 bis 3 μίτι aufeinander auszurichten. Wird diese Genauigkeit nicht eingehalten, so wird die Ausbeute an funktionstüchtigen Transistoren außerordentlich vermindert.
Ein weiteres Problem bei der Herstellung von Planartransistoren für hohe Frequenzen besteht darin, daß sie mit einer Abdeckschicht versehen werden müssen. Dieses Erfordernis ist eine Folge der Tatsache, daß die PN-Übergänge an die Oberfläche des Halbleitersubstrats treten. Werden diese PN-Übergänge nicht sorgfältig überdeckt und geschützt, so wird die Funktion der fertiggestellten Planartransistoren nicht unwesentlich beeinflußt.
Von dem aus der genannten GB-PS 9 08 593, insbesondere Seite 2, Zeilen 15 bis 66 bekannten Verfahren ausgehend, besteht die der Erfindung zugrunde liegende Aufgabe darin, eine einfach zu erreichende, optimale Ausrichtung nacheinander, für aufeinanderfolgende Verfahrensschritte auf das Haltleitersubstrat aufzubringender Masken sicherzustellen
ft- und gleichzeitig die Anzahl der erforderlichen Masken zu reduzieren. Gleichzeitig sollen die für die Masken verwendeten Schichten einen Schutz der Oberfläche des Halbleitersubstrats bewirken.
Gemäß der Erfindung wird unter Anwendung des eingangs genannten bekannten Verfahrens diese Aufgabe dadurch gelöst, daß diese zwei Schichten mit übereinanderliegenden Fenstern als erste Maske des Halbleitersubstrats in einem ersten Herstellungsschritt verwendet werden, daß nach oder V'ührend des diese erste Maske für das Halbleitersubstrat erfordernden ersten Herstellungsschritts in dem Fenster der ersten Maske auf dem Halbleitersubstrat erneu! die erste Schicht aufgebracht und im Verlauf der Bildung eines weiteren Maskenfensters lediglich durch die erneute Ätzung des maskierten Halbleitersubsti ats mit dem ersten Ätzmittel wieder entfernt wird und daß die so erhaltene zweite Maske für das Halbleitersubstrat in einem zweiten Herstellungsschritt verwendet wird.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens besteht darin, daß ein Halbleitersubstrat aus Silizium, eine erste Schicht aus Siliziumdioxid, ein erstes Ätzmittel aus einer gepufferten Lösung von Flußsäure und Ammoniumchiorid, eine zweite Schicht aus Siliziumnitrid und ein zweites Ätzmittel aus einer Lösung von Ammoniumhypophosphat verwendet wird.
Eine vorteilhafte Anwendung des Verfahrens besteht darin, daß die erste Maske als Diffusionsmaske und die zweite Maske als Kontaktierungsmaske zur Kontaktierung der beim Diffusionsschritt in dem Halbleitersubstrat gebildeten Halbleiterzonen verwendet wird. Insbesondere besteht eine Anwendung zum Herstellen von Transistoren unter Verwendung von Masken darin, daß die erste Maske zur Bildung einer in einer Basiszone liegenden Emitterzone und die zweite Maske zur Kontaktierung der Emitterzone verwendet wird, wobei zur gleichzeitigen Kontaktierung der Basiszone und der Emitterzone in der zweiten Maske ein weiteres Maskenfenster erzeugt worden ist.
Neben der Sicherstellung der im bekannten Verfahren notwendigen Maskenausrichtung in Verbindung mit einer Reduzierung der Zahl der Masken und der damit verbundenen Verringerung des Aufwandes liefert das erfindungsgemäße Verfahren den Vorteil, daß die zweite, vorzugsweise aus Siliziumnitrid bestehende Schicht als Schutzschicht auf der Halbleitersubstratoberfläche verbleiben kann.
Das Verfahren nach der Erfindung wird im folgenden anhand eines in den Fig. IA bis II dargestellten Ausführungsbeispiels näher erläutert.
Die Fig. IA bis II zeigen Querschnitte eines nach dem erfindungsgemäßen Verfahrens hergestellten Transistors in verschiedenen Verfahrensstufen. Zur Vereinfachung der Erläuterung ist ein Transistor mit einfachem Aufbau gewählt. Es ist ein Transistor in einem Teil eines Halbleitersubstrats 10 dargestellt, das eine Vielzahl ähnlicher Transistoren enthält. Innerhalb des Halbleitersubstrats 10 befindet sich eine Basiszone 12 des Transistors, die durch Anwendung des bekannten Maskierungs- und Ätzverfahrens in die Oberfläche des Halbleitersubstrats 10 eindiffundiert ist. Die Oberfläche des Halbleitersubstrats 10 ist dazu mit einer Isolationsschicht 14 versehen.
Nach der Bildung der Basiszone 12 wird die Oberfläche des Halbleiters;'· v.· ^r jo mit einer Schicht aus Siliziumnitrid beschichtet. Diese Schicht bildet einen Teil der erforderlichen Diffusionsmaske für die Herstellung der Emitterzone. Außerdem wird durch diese Schicht die sonst erforderliche Maskenausrichtung überflüssig. Um jedoch durch sogenannte Oberflächenzustände bedingte Erscheinungen auszuschließen, wird vor der Beschichtung mit Siliziumnitrid eine Siliziumdioxidschicht 16 aufgebracht Nach der Diffusion der Basiszone 12 wird also die Siliziumuioxidschicht 16 aufgebracht, die die ursprüngliche Isolationsschicht 14 gänzlich bedeckt Die Dicke der Siliziumdioxidschicht 16 liegt in der Größenordnung von 10 bis 100 nm. Sie wird vorzugsweise durch pyrolytische Zersetzung erzeugt Eine andere Methode zur Erzeugung der Siliziumdioxidschicht besteht in der Oxidation der Silizium-Substratoberfläche.
ίο Wie Fig. IB zeigt, wird die Siliziumdioxidschicht 16 gänzlich mit einer weiteren, aus Siliziumnitrid bestehenden Schicht 18 bedeckt Diese Schicht 18 kann durch Niederschlagen aus der Dampfphase erzeugt werden. Sie weist etwa eine Dicke von 50 bis 250 nm auf.
Nunmehr wird in der Siliziumnitridschicht 18 nach einem bekannten photolithographischen Verfahren ein für eine anschließende Diffusion erforderliches Fenster freigelegt Zu diesem Zweck wird in bekannter Weise eine entsprechende öffnungen aufweisende Photolackschicht auf die Siliziumnitridschicht 18 aufgebracht. Durch diese öffnungen kann ein Ätzmittel auf die darunterliegende Siliziumnitridschicht einwirken. Im betrachteten Beispiel, in dem die Schicht 18 aus Siliziumnitrid (S13N«) besteht, wird als Ätzmittel Ammoniumhypophosphat (NH4HPO3) verwendet. Bei dem durchgeführten Ätzprozeß wird in der Siliziumnitridschicht 18 ein Fenster 20 freigelegt. Das Ätzmittel ist so gewählt, daß es die unter der Siliziumnitridschicht 18 liegende Siliziumdioxidschicht 16 nicht angreift. Das Fenster 20 reicht somit in der in Fig. IC dargestellten Herstellungsphase lediglich bis auf die Oberfläche der Siliziumdioxidschicht 16. Eine Abwandlung des Verfahrens der Herstellung des Fensters 20 besteht darin, daß der Photolack auf einer über der Schicht 18 aus Siliziumnitrid angeordneten weiteren Schicht aufgebracht wird. Beispielsweise kann über der Siliziumnitridschicht 18 eine Schicht aus Siliziumdioxid aufgebracht werden, deren Oberfläche dann nach einem photolithographischen Verfahren behandelt wird.
Nach der Bildung der öffnung 20 muß diese noch bis zur Halbleitersubstratoberfläche vertieft werden. Zu diesem Zweck wird das gesamte Halbleitersubstrat in ein die freigelegten Bereiche der aus Siliziumdioxid bestehenden Schicht 16 angreifendes Ätzmittel, beispielsweise eine gepufferte Lösung aus Flußsäure und Ammoniumchlorid eingetaucht. Dabei wird die öffnung 20 durch die Öffnung 22 in der Siliziumdioxidschicht 16 vertieft, so daß nunmehr die öffnung bis auf die Oberfläche des Halbleitersubstrats 10 reicht, was in F i g. 1D dargestellt ist.
Hierbei sei festgestellt, daß bis zu dieser Herstellungsstufe, also unmittelbar vor der Diffusion der Emitterzone, lediglich eine einzige Beschichtung mit Photolack erforderlich war. Nach der Herstellung des Fensters 20, 22 wird eine Diffusion durchgeführt. Dabei wird im betrachteten Beispiel in der p-leitenden Basiszone 12 eine η-leitende Emitterzone 24 gebildet, bei diesem Vorgang diffundieren Störstellen bildende Atome, beispielsweise Phosphor- oder Arsenatome, durch das Fenster 20, 22 in die Oberfläche des Siliziumsubstrats 10 ein. Die Diffusion erfolgt gewöhnlich in einer oxidierenden Atmosphäre. Aus diesem Grunde bildet sich während der Diffusion auf der Siliziumsubstratoberfläche im Bereich des Fensters 20, 22 eine dünne, aus Siliziumdioxid bestehende Schicht 26. Die Dicke dieser Schicht 26 beträgt etwa 4 bis 8 nm.
Wird, wie im betrachteten Beispiel, ein Transistor hergestellt, so muß die Basiszone 12 kontaktiert werden.
Um zu verhindern, daß bei der Herstellung des Basiskontaktes die bereits gebildete Emitterzone 24 beeinflußt wird, wird erneut eine in der Zeichnung nicht dargestellte Photolackschicht auf der Oberfläche des in Fig. IE darge·- eilten maskierten Siliziumsubstrats 10 aufgebracht. Während also das Fenster 20, 22 mit Photolack abgedeckt wird, wird das Fenster für den Basiskontakt geöffnet. Das Ergebnis dieser Verfahrensschritte ist aus F i g. IF zu ersehen. Auch werden dabei nacheinander zwei Ätzmittel verwendet, die selektiv die Schichten 18 bzw. 16 angreifen und dadurch die Maskenfenster 30 und 32 entstehen lassen. Bei der Durchführung dieser Verfahrensschritte ist die Emitterzone 24 vollkommen geschützt, da sie von der dünnen Siliziumdioxidschicht 26 und der Photolackschicht bedeckt ist. Nach der Herstellung des Fensters für den Basiskontakt wird die Siliziumdioxidschicht 26 mittels eines Ätzmittels entfernt. Dies geschieht unmittelbar vor der Metallisierung zur Herstellung der Kontaktelektroden. Es ist also wieder dasselbe Fenster freigelegt, to durch das bereits die Diffusion der Emitterzone 24 erfolgte. Dieser Zustand ist in F i g. IG dargestellt.
Im anschließenden Verfahrensschritt wird die gesamte Oberfläche des so maskierten Siliziumsubstrats 10 metallisiert. Dabei wird eine Metallschicht 40 beispielsweise aus Aluminium aufgebracht. Das Metall gelangt durch die Fenster bis auf die Oberfläche des Siliziumsubstrats 10, was aus Fig. IH zu ersehen ist. Anschließend werden in einem weiteren Ätzschritt Teile der Metallschicht entfernt, so daß lediglich die erwünschten, die Verbindung zum Emitterkontakt und Basiskontakt herstellenden Leitungszüge erhalten bleiben. Die auf diese Weise fertiggestellte Halbleiteranordnung ist in F i g. 11 gezeigt.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ergibt sich aus der Ausbildung des rechten, oberen Teils des in der Fig. II gezeichneten Transistors. Hier ist eine Leiteranordnung mit mehreren Leiterebenen angedeutet. Die Metallschicht 40 steht über eine in einer Isolationsschicht 46 enthaltene öffnung 44 mit einer weiteren, darüberliegenden Metallschicht 42 in Verbindung. Die Isolationsschicht 46 besteht vorzugsweise aus durch Kathodenzerstäubung aufgebrachtem Siliziumdioxid. In dieser Ausführung der Zuleitung stellt die aus Siliziumnitrid bestehende Schicht 18 sicher, daß bei der Herstellung der öffnung 44 kein für diesen Zweck verwendetes Ätzmittel durch Poren oder andere Unvollkommenheiten der Metallschicht 40 hindurch tiefer in den Transistoraufbau eindringen kann.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen unter Verwendung von Masken, bei dem auf ein Halbleitersubstrat eine erste und auf diese eine zweite Schicht aufgebracht wird, dann unter Verwendung einer Photolackschicht in die zweite Schicht ein Fenster mit einem das Material der zweiten Schicht, aber nicht das der ersten Schicht abtragenden, zweiten Ätzmittel und ohne Verwendung einer Photolackschicht in die erste Schicht ein unterhalb des Fensters in der zweiten Schicht liegendes Fenster mit einem das Material der ersten Schicht, aber nicht das der zweiten Schicht abtragenden, ersten Ätzmittel geätzt wird, dadurch gekennzeichnet, daß diese zwei Schichten (16, 18) mit übereinanderliegenden Fenstern (20,22) als erste Maske des Halbleitersubstrats (10) in einem ersten Herstellungsschritt verwendet werden, daß nach oder während des diese erste Maske für das Halbleitersubstrat (10) erfordernden ersten Herstellungsschritts in dem Fenster der ersten Maske auf dem Halbleitersubstrat (10) erneut die erste Schicht (26) aufgebracht und im Verlauf der Bildung eines weiteren Maskenfensters (30, 32) lediglich durch die erneute Ätzung des maskierten Halbleitersubjtrats (10) mit dem ersten Ätzmittel wieder entfernt wird und daß die so erhaltene zweite Maske für das Halbleitersubstrat (10) in einem zweiten Herstellungsschritt verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Halbleitersubstrat (10) aus Silizium, eine erste Schicht (16) aus Siliziumdioxid, ein erstes Ätzmittel aus einer gepufferten Lösung von Flußsäure und Ammoniumchlorid, eine zweite Schicht (18) aus Siliziumnitrid und ein zweites Ätzmittel aus einer Lösung von Ammoniumhypophosphat verwendet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Maske als Diffusionsmaske und die zweite Maske als Kontaktierungsmaske zur Kontaktierung der beim Diffusionsschritt in dem Halbleitersubstrat (10) gebildeten Halbleiterzonen (12,24) verwendet wird.
4. Verfahren zum Herstellen von Transistoren unter Verwendung von Masken nach Anspruch 3, dadurch gekennzeichnet, daß die erste Maske zur Bildung einer in einer Basiszone (12) liegenden Emitterzone (24) und die zweite Maske zur Kontaktierung der Emitterzone (24) verwendet wird, wobei zur gleichzeitigen Kontaktierung der Basiszone (12) und der Emitterzone (24) in der zweiten Maske ein weiteres Maskenfenster (30, 32) gebildet worden ist.
DE19691948923 1968-10-07 1969-09-27 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE1948923C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US76557468A 1968-10-07 1968-10-07

Publications (3)

Publication Number Publication Date
DE1948923A1 DE1948923A1 (de) 1970-04-16
DE1948923B2 DE1948923B2 (de) 1977-04-14
DE1948923C3 true DE1948923C3 (de) 1980-10-30

Family

ID=25073903

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691948923 Expired DE1948923C3 (de) 1968-10-07 1969-09-27 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (4)

Country Link
JP (1) JPS4829187B1 (de)
DE (1) DE1948923C3 (de)
FR (1) FR2020020B1 (de)
GB (1) GB1265199A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2020531C2 (de) * 1970-04-27 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces

Also Published As

Publication number Publication date
DE1948923A1 (de) 1970-04-16
DE1948923B2 (de) 1977-04-14
FR2020020A1 (de) 1970-07-10
JPS4829187B1 (de) 1973-09-07
FR2020020B1 (de) 1974-09-20
GB1265199A (de) 1972-03-01

Similar Documents

Publication Publication Date Title
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE2923969C2 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit isoliertem Gate für integrierte Halbleiterschaltungen
DE1918054A1 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE1948923C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2453528C2 (de) Maskierungsverfahren
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2139631C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, bei dem der Rand einer Diffusionszone auf den Rand einer polykristallinen Siliciumelektrode ausgerichtet ist
DE3123348A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee