DE1926884A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE1926884A1
DE1926884A1 DE19691926884 DE1926884A DE1926884A1 DE 1926884 A1 DE1926884 A1 DE 1926884A1 DE 19691926884 DE19691926884 DE 19691926884 DE 1926884 A DE1926884 A DE 1926884A DE 1926884 A1 DE1926884 A1 DE 1926884A1
Authority
DE
Germany
Prior art keywords
region
area
single crystal
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691926884
Other languages
English (en)
Inventor
Isamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1926884A1 publication Critical patent/DE1926884A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826Combination of vertical complementary transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222Bipolar technology
    • H01L21/8228Complementary devices, e.g. complementary transistors
    • H01L21/82285Complementary vertical transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Filling Or Emptying Of Bunkers, Hoppers, And Tanks (AREA)

Description

SONY COHPOBATION (SONY KÄBUSHIKIKAISHA), Tokyo, Japan Halbleiterbauelement und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein Halbleiterbauelement mit einem Träger aus einem Halbleitereinkristall einesLeitfähigkeitstyps, in dem eine Zwischenflächenschicht des entgegengesetzten Leitfähigkeitstyps vorgesehen ist und über der eine Dampfablagerungsschicht ausgebildet ist, die einen ersten Einkristallbereich aufweist, der von einem Vielkristallbereich hoher Störstoffkonzentration umgeben ist, der sich seinerseits von der Zwischenflächenschicht zur Oberfläche der Dämpfablagerungsschieht erstreckt, von einem zweiten Einkristallbereich umgeben ist und den Leitfähigkeitstyp der Zwischenflächenschicht aufweist, wobei auf seinen beiden Seiten an den Vielkristallbereich anschließend in dem ersten und dem zweiten Einkristallbereich Einkristallbereiche hoher Störstoffkonzentration ausgebildet sind.
Die Erfindung beschäftigt sich also mit der Herstellung integrierter Schaltungen. Es geht dabei um die Verbesserung der IsolationseigenschaftenV Dafür werden Selektivdiffusionen und Wärmebehandlungen vorgesehen, die eine Isolation der einzelnen Bestandteile der integrierten Schaltung voneinander bewirken.
909850/130T
Die Technik der integrierten Schaltungen wurde im letzten Jahrzehnt bedeutend vorangetrieben. Eine ganze Anzahl von Problemen ist jedoch immer noch ungelöst. Eines der Hauptprobleme ist dabei nach wie vor die geeignete Isolierung der Elemente voneinander trotz des äußerst geringen Abstandes zwischen den Elementen. Wird beispielsweise ein PNP-Transistor in eine integrierte Halbleiterschaltung eingebaut, so wird die Oberfläche
j des Elementes mit einer dünnen Oxidschicht abgedeckt mit Aus- nähme der Elektrodenabschnitte. Dadurch wird ein N-leitender Kanal auf der Oberfläche des unter der dünnen Oxydschicht liegenden Kollektorbereiches mit P-leitfähigkeit ausgebildet. Das Vorhandensein dieses Kanals führt dazu, daß ein Leckstrom zwischen den N-leitenden Basisbereich und einem N-leitenden Isolationsbereich entstehen kann, der den Transistor von den anderen Teilen der integrierten Schaltung isolieren soll. Das führt wiederum zu einer Verminderung der Durchbruchsspannung zwischen Kollektor und Basis des Transistors und gleichzeitig zu einer Erhöhung der Streukapazität zwischen diesen Bestandteilen des Transistors.
Die Erfindung befaßt sich mit einem verbesserten Halbleiterbauelement, bei dem eine Vielkristallschicht hoher Störstoffkonzentration durch Dampfablagerung im Kollektorbereich des Transistors derart ausgebildet wird, daß sie den Basisbereich umschließt oder umgibt. Dadurch wird die Ausbildung eines N-leitenden Kanals an der Oberfläche des Kollektorbereiches vermieden und gleichseitig eine bessere Möglichkeit für das Vorsehen der Kollektorelektrode auf diesem Bereich geschaffen. Man erhält als Ergebnis dieses Herstellungsvorgangs eine integrierte Schaltung Bit ausgezeichneten Isolationseigenschaften,
909850/1307
hoher Leistungskapazität und verminderter Streukapazität.
Weitere Einzelheiten, Vorteile und Merkmale der Erfin- < dung ergeben sich aus der folgenden Beschreibung. In der Zeich-; nung wird die Erfindung beispielsweise veranschaulicht, und . j zwar zeigen · \
Fig. 1A bis IG schematisch eine Folge von Verfahrensschritten bei der erfindungsgemäßen Herstellung eines Tran- : sistors, ' ■
Fig. 2 vergrößert eine Querschnittsansicht eines nach dem ί erfindungsgemäßen Verfahren hergestellten PNP-Tran- j sistors, - j
Fig. 3 teilweise aufgerissen eine Draufsicht auf den Transistor von Fig. 2, und
Fig. 4A bis 41 schematisch verschiedene Stufen der Herstellung einer gesamten integrierten Halbleiter- .
schaltung.
Fig. 1 zeigt ein Beispiel der Erfindung in Anwendung auf die Herstellung eines PHP-Transistors, der in eine integrierte Halbleiterschaltung einbezogen werden soll.
Der erste Schritt besteht darin, einen N-leitfähigen
Einkristall aus Silizium als Träger 1 herzustellen, der eine
vorbestimmte Dicke hat, wie das Fig. 1A zeigt. Der Träger 1
wird auf seiner oberen Oberfläche 1a mit Ausnahme eines vorgewählten zentralen Bereiches mit einer dünnen Schicht 2 aus Siliziumdioxyd überzogen. Dafür wird eine der herkömmlichen Maskentechniken verwendet, die dem Fachmann bekannt sind. Anschließend wird ein P-Störstoff bis zu einer hohen Konzentratioi in den Bereich des Trägers 1 eindiffundiert, der von der Schiohi 2 aus Siliziumdioxyd nicht bedeckt ist. Dadurch entsteht ein A
19268a*
Bereich einer hohen P+-StOrStOffkonzentration, der in Fig. 1B als Diffusionsbereich 5 zu erkennen ist.
Beim nächsten Verfahrensschritt wird die dünne Schicht 2 aus Siliziumdioxyd vollständig entfernt und dann ein Keimgebiet 4 für eine polykristalline Entwicklung über dem P-Ieitenden Diffusionsbereich 3 so ausgebildet, daß es dessen Zentralbereich ringsumgreift, wie das Fig. 1C zeigt. Das Keimgebiet 4 kann beispielsweise aus einer dünnen Schicht von Siliziumdioxyd bestehen, das mit Hilfe der Maskentechnik im vorbestimmten Bereich selektiv abgelagert wird.
Beim nächsten Verfahrensschritt wird auf der ganzen Fläche des Trägers 1 einschließlich der Fläche über dem Keimgebiet 4 eine eigenleitfähige Dampfablagerungsschicht ausgebildet. Das geschieht mit herkömmlichen Dampfablagerungs- und Kristallwachstums-Techniken. Es entsteht dadurch über dem Keimgebiet 4 ein Vielkristallbereich 51 und auf den übrigen Abschnitten der Oberfläche des Trägers 1 ein Einkristallbereich 5. Die sich ergebenden Einkristallbereiche 5 sind nicht gSnz vom I-Typ, sondern im allgemeinen etwa vom N""-Typ. Das insbesondere dann, wenn die N-leitfähige Siliziumschicht durch j thermische Zersetzung eines Siliziumhalogenids aus dem Dampf j abgelagert wurde. Die Vorrichtung wird anschließend einer Wärmebehandlung bei einer Temperatur von mehr als 100O0C unterworfen. Das führt zu einer Austauschdiffusion der vorhandenen Störstoffe. Der N-Störstoff des Trägers 1 wird so in die Dampfablagerungsschicht bzw. den Einkri&tallbereieh 5 eindiffundiert, der auf dem Träger 1 gewachsen ist. Der P-Störstoff des Diffusionsbereiches 3 wird in den Einkristallbereich 5 eindiffundiert. Dadurch wird ein P-leitender Bereich 7 gebildet, dessen Störstoffkonzentration kL&iner ist als die im DiffusionsJ-
-3-909850/130 7
bereich 3. Dadurch entsteht ein P-leitender Inselbereich 8. .Der P-Störstoff wird vom Diffusionsbereich 3 auch nach oben in den Vielkristallbereich 51 eindiffundiert. Die Diffusionsgeschwindigkeit im Vielkristallbereich 51 ist wegen seines polykristallinen Aufbaus sehr hoch. Es ergibt sich deshalb schon in kurzer Zeit eine Störstoffdiffusion hoher Konzentration, durch die der Vielkristallbereich 51 zu einem P-leitfähigen Bereich : höherer Störstoffkonzentration wird, als sie die anderen P-leitfähigen Bereiche aufweisen. Gleichzeitig werden ähnliche P-leit-' fähige Bereiche 9 in Einkristallbereichen ausgebilet, die sich [ an den Vielkristallbereich 5'anschließen, wie das in Fig. 1D strichliert angegeben ist.
Der nächste Verfahrensschritt besteht darin, daß in den Inselbereich 8, der vom Vielkristallbereich 51 umgeben ist, ein N-Störstoff durch ein Fenster eindiffundiert wird, das in einer dünnen Siliziumdioxyd-Schicht 2 ausgebildet ist, die als Maske dient. Dadurch entsteht, wie das Fig. IE zeigt, ein Basisbereich 10. Anschließend wird ein P-Störstoff hoher Konzentration in einen ausgewählten Abschnitt des Basisbereiches 10 eindiffundiert. Dadurch entsteht ein Emitterbereich 11, wie das in Fig. 1F gezeigt ist. Der P-Störstoff wird in den Vielkristallbereich 51 vorzugsweise gleichzeitig mit der Bildung des Emitterbereiches 11 eindiffundiert, so daß man eine erhöhte Störstoffkonzentration im Vielkristallbereich 51 erhält.
lach der Ausbildung des Emitterbereiches 11 wird eine andere Siliziumdioxyd-Schicht 2 über dem N-leitenden Einkristall}· bereich 5 ausgebildet. Sie wird an den Flächen selektiv weggeätzt, an denen am Emitterbereich 11, am Basisbereich 10 und am als Kollektor dienenden Inselbereieh 8 Elektroden angebracht werden sollen. Diesen F3äah@n entsprechen Fenster 12, 13 bzw.
909850/1307
' Als nächstes wird Aluminium oder ein anderes Metall schichtförmig aus Dampf auf die durch die Fenster 12, 13 und 14 .freigelegten Flächen abgelagert, wodurch eine Kollektorelektrode 15, eine Basiselektrode 16 und eine Emitterelektrode 17 entstehen, wie das Fig. 1G zeigt. Die Kollektorelektrode 15 ist auf dem Vielkristallbereich 51 angeordnet.
Fig. 2 und 3 zeigen den fertigen Transistor 16. Die Emitterelektrode ist mit "E", die Basiselektrode mit "B" und die Kollektorelekirode mit nCM bezeichnet.
Da der Vielkristallbereich 5r mit hoher Störstoffkonzentration und der sich anschließende Bereich mit ebenfalls hoher Störstoffkonzentration im den Kollektor darstellenden Inselbereich 8 ausgebildet sind, das den Basisbereich 10 umgibt, wird bei dieser Anordnung kein N-Kanal im Vielkristallbereich 5* auf
■ der Oberfläche des öfen Kollektor darstellenden Inselbereiches 8 unter dem Oxydfilm ausgebildet, wodurch das Entstehen γοη leckströmen zwischen dem N-leitfähigen Träger 1 und dem N-leit- ;
, fähigen Basisbereich 10 vermieden ist.
J Die Oberflächenbereiche des den Kollektor darstellenden Inselbereiches 8 innerhalb und außerhalb des Bereiches 9 hoher Störstoffkonzentration sind, wie das bereits erwähnt wurde, ΙΓ-Bereiche hohen Widerstandes. Der Oberflächenabschnitt innerhalb des Bereiches 9 hat eine ähnliche Wirkung, wie ein Abschnitt des Basisbereiches und bildet eine PlT-G-renzschicht zwischen dieser und dem Bereich 9. Der Oberflächenabschnitt außerhalb des Bereiches 9 führt ebenfalls zur Bildung einer PIF-Grenz schicht. Dadurch sind die Durchschlagsspannungs-Eigenschaften der Grenzschicht zwischen der Basis und dem Kollektor des Transistors in der Nähe von dessen Oberfläche und damit auch seine Isolationseigenschaften verbessert. Da der Vielkristallbe- -J-
90985 0/ 1 307
'i ■»
reich 5* mit hoher Störstoffkonzentration angrenzend an den j Diffusionsbereich 3 ausgebildet wird, kann zusätzlich der Kollefy-
-tor einfach elektrisch mit äußeren Schaltelementen verbunden ·| werden, und zwar über die Kollektorelektrode 15, die auf dem i Vielkristallbereich 51 angeordnet ist. Überdies ist der Wider- ' stand des als Kollektor dienenden Inselbereiches 8 in Längs- ! richtung, also der Kollektorsättigungswiderstand, dadurch wesentlich verringerbar. ;
Das Vorhandensein des Vielkristallbereiches 51 und des ·, Bereiches 9 mit hoher Storstoffkonzentration, der sich an ; diesen anschließt, führt überdies zu einer Verminderung der
Streukapazität zwischen dem Kollektor und der Basis des Transistors. !
Fig. 4A bis 41 zeigen ein weiteres Beispiel der Erfin- j dung in der Anwendung auf die Herstellung einer integrierten
Halbleiterschaltung. Im ersten Verfahrensschritt wird ein Silizium-Träger 101 beispielsweise aus einem P-leitfähigen Material hergestellt. Er erhält einen spezifischen Widerstand
von 4 bis 6 Ohm-cm und eine Dicke von 100 bis 200 Mikron. Min-
destens eine Oberfläche 101a des Trägers 101 wird mit einer . Maskenschicht 102 abgedeckt, die als Störstoffdiffusionsmaske j dient. Das Ergebnis ist in Fig. 4A gezeigt. Das Ausbilden der j für die Diffusion dienenden Maskenschicht 102 kann durch thermische Zersetzung und Dampfablagerung eines Siliziumoxydes,
durch Oberflächenoxidation des Trägers od. dgl. erfolgen.
Im nächsten Verfahrensschritt werden zwei voneinander
getrennte Fenster 102A und 102B in der Maskenschicht 102 mit . der r.erjsiüminlichen Photoätztechnik od. dgl. hergestellt. Anschließend laut man einen Störstoff, der einen zu dem des Trä-
-8-9Q9850/1307
gers 101 entgegengesetzten Leitfähigkeitstyp aufweist, im vorliegenden Beispiel also einen N-leitfähigen Störstoff, durch
' die Fenster 102A und 102B in den Träger 101 eindiffundieren.
; Dadurch entstehen zwei voneinander getrennte N-leitfähige In-
■ selbereiche 103A und 103B hoher Störstoffkonzentration, wie .das Fig. 4B zeigt. Nach der Ausbildung der Bereiche 103A und 103B oder gleichzeitig damit wird eine der oben erwähnten Diffusionsmaskenschicht entsprechende Maskenschicht 102 auf der durch die Fenster 102A und 102B zugänglichen Oberfläche 101a ausgebildet. Diese Maslenschicht wird dann beispielsweise durch Photoätzung stellenweise entfernt, so daß ein Fenster 102B1 auf dem N-leitfähigen Inselbereiche 103B und am Umfang ein Fenster 102C entsteht, das die Inselbereiche 103A und 103B umgibt. Es wird dann ein Störstoff des zum Bereich 103B entgegengesetzten Leitfähigkeitstyps, hier also ein P-Störstoff, durch die Fenster 102B* und 102C in den Träger 101 eindiffundiert. Dadurch wird ein P-leitfähiger Bereich 104B hoher Störstoff konzentration längs einer beschränkten Fläche des Inselbereiches 103B gebildet und am Umfang ein P-leitfähiger Bereich 104C, der die N-leitfähigen Inselbereiche 103A und 10JB umgibt, wie das Fig. 4C zeigt. |
Anschließend wird die auf dei; Oberfläche 101a des Trägers! 101 verbliebene Maskenschicht 102 völlig weggeätzt und die Ober-
fläche 101a einer Behandlung unterzogen, die zu einer sauberen j und spiegelähnlichen Oberfläche führt. Kristallisationskerne oder Keimgebiete 105 für das Wachstum polykristalliner Halbleiterschichten werden dann auf die Oberfläche 101a in vorbestimmten Mustern aufgeformt, wie das Fig. 4D zeigt. Die Keimgebiete 105 werden ringförmig an Umfangsabschnitten der N-Ieit-j fähigen Inselbereiche 103A und 103B und dem P-leitfähigen Be-
-9-909850/1307"
reich 104B angeordnet und zusätzlich über den ümfangsbereichen 104G. Die Keimgebiete 105 können aus Material bestehen, dessen Gitterkonstante von der des Trägers 101 abweicht. Dafür sind auch nichtkristalline Materialien geeignet. Die Keimgebiete 105 können weiter durch Aufrauhen oder Bekratzen der Oberfläche des Trägers 1 erzeugt werden, bei dem es zu Gitterstörungen im Träger kommt. Als Keimgebiete sind Schichten von dampfabgelagertem Silizium vorzuziehen, die eine Dicke von beispielsweise einigen Hundert Angström bis zu einigen Mikron haben können. Diese Keimgebiete haben keine Maskenwirkung hinsichtlich nachfolgend durchzuführender Diffusion von Störstoffen.
Der nächste Schritt besteht im Züchten einer Halbleiterschicht 106, die aus Silizium besteht und eine Dicke von beispielsweise einigen 10 Mikron hat. Die Halbleiterschicht 106 wächst auf der Oberfläche 101a des Trägers 101 einschließlich der Keimgebiete 105. Der sich ergebende Aufbau 107 ist in Fig. 4E gezeigt. Die Abschnitte der Halbleiterschicht 106, die aus der Dampfphase abgeschieden und auf den Keimgebieten 105 aufgewachsen sind, sind polykristallin. Die direkt auf der Oberfläche 101a des Trägers 101 in den Bereichen aufgewachsenen Teile, in denen keine Keimgebiete vorlagen, sind monokristallin Die Halbleiterschicht 106 besteht deshalb aus ringförmigen Vielkristallbereichen 106A und 106B, die auf den Inselbereichen 103A und 103B ausgebildet sind, weiter aus einem ähnlichen ringförmigen Vielkristallbereich 116B, der auf dem P-leitfähigen Bereich 104B ausgebildet ist. Am Umfang ist ein Vielkristal. bereich 106B auf dem Bereich 1Q4C "aufgeformt. Schließlich bestehen die übrigen Bereiche aus Einkristallabschnitten. Die abgelagerte Halbleiterschicht 106 besteht im wesentlichen aus einem eigenleitfähigen, d.h. einen Halbleiter hohen Widerstands
-10-
9Q98SO/T3Q7
1826884
-ίο -
mit einer Dicke von beispielsweise 5 bis 16 Mikron. Dampf- i ablagerung und Kristallwachstum erfolgen bei Temperaturen in j
ο
der Größenordnung von 1050 bis -1250 C. Unter solchen Bedingungen! werden die in den verschiedenen Abschnitten des Trägers 101 · enthaltenen Störstoffe in die Halbleiterschicht 106 eindiffun- ! diert, und zwar gleichzeitig mit der Ablagerung und dem Anwachsen dieser Halbleiterschicht 106. Entsprechend wird der N-Störstoff der N-Ieitfähigen Inselbereiche 103A und 103B in die Halbleiterschicht 106 so eindiffundiert, daß N-leitfähige Bereiche 103A* und 103B1 entstehen, die sich an die Bereiche 103Ä.und 103B anschließen. Der P-Störstoff der P-leitfähigen Bereiche 104B und 104C wird auf ähnliche Weise in die Halbleiterschicht 106 so eindiffundiert, daß P-leitfähige Bereiche 104B* und i04Cr entstehen, die sich an die Bereiche 104B und 104C anschließen. Zusätzlich wird der P-Störstoff des anderen verbleibenden Abschnitts 101C des Trägers 101 in die anderen verbleibenden Abschnitte der Halbleiterschicht 106 eindiffundiert, so daß ein P-leitfähiger Bereich 101C1 entsteht.
Die Bereiche 103A1, 103B«, 104B1, 104G1 und 101G* erstrecken sich bis zur Oberfläche der Halbleiterschicht 106 oder zumindest bis in deren Nähe. In der Nähe der Oberfläche weisen sie jedoch eine ziemlich kleine Störstoffkonzentration auf und sind häufig N~- leitfähig. Andererseits ist in den Yielkristallbereichen 106A5 106B1 116B und 106C die Störstoff-Diffusionsgeschwindigkeit sehr "Kiel höher als in den Einkristallabschnitten. Die Störstoffe aus den Bereichen 103A, 103B, 104B und 1Q4G des Trägers 101 waien deshalb ausreichend in die Vielkristallbereiche 106A, 106B, 116B und 106C und die sich anschließenden Abschnitte eindiffundiert. In diesen Abschnitten sind die Stör—
-11-
909850/1307
Stoffkonzentrationen sehr groß und die Störstoffe diffundieren bis zur Oberfläche der Halbleiterschicht 106. Auch wenn die Keimgebiete 105 aus einem Material wie Siliziumoxyd bestehen, · das gegenüber Störstoffen eine Maskenwirkung hat, werden die Störstoffe auf dem Träger 101 über den Keimgebieten 105 benachbarte Abschnitte in die Vielkristallbereiche 106A, 106B, 116B und 106C und die sie umgebenden Abschnitte durch diese hindurch eindiffundiert.
Nach der Ausbildung der Halbleitersdicht 106 wird eine Maskenschicht 102' , deren Maskenwirkung der der für die Diffusion bestimmten Maskenschicht 102 ähnlich ist, auf der Oberfläche 106a der Halbleiterschicht 106 vorgesehen und stellenweise weggeätzt, wodurch ein Fenster 102A1 auf dem N-leitfähigen Bereich 1Q3A1, ein ringförmiges Fenster 102B* auf dem Vielkristallbereich 116B des P-leitenden Bereiches 104B* und am Umfang ein Fenster 1020* auf dem Vielkristallbereich 106C entstehen. Anschließend wird ein Störstoff eines zu dem des Trägers 101 entgegengesetzten Leitfähigkeitstyps, hier also ein P-Störstoff, durch die Fenster 102A1, 102B1 und 102C1 in die freiliegenden Bereiche 10-3A*, 116B und 106C eindiffundiert, wodurch ein P-leitfähiger Bereich 108A im N-leitfähigen Bereich 103A1 und Bereiche 126B und 126C hoher Störstoffkonzentration in den Vielkristallbereichen 116B und 106C, sowie den diese umgebenden Abschnitte ausgebildet werden, wie das Fig. 4F zeigt.
Nach der Diffundierung der Störstoffe oder gleichzeitig mit dieser wird auf der Oberfläche 106a der Halbleiterschicht 106 in den Fenstern 102A*, 102B1 und 102C eine Maskenschicht 1021 ausgebildet und durch Photoätzung od. dgl. teilweise entfernt. Dadurch entstehen Fenster 112A und.112B auf dem P-leit-
-12-
9098 50/ 1307
fähigen Bereich 108A bzw. auf dem Bereich 104B1 gleicher Leit- j ; fähigkeit der Halbleiterschicht 106. Außerdem entstehen ring- f förmige Fenster 112A* und 112B1 auf den Halbleiter-Vielkristall-I ; .bereichen 106A und 1ü6B, die über den N-leitfähigen Bereichen ■ j ; 103A1 und 103Bf liegen. Es wird dann ein Störstoff einer leitfähigkeit, die zu der der Bereiche 108A und 104B* entgegengesetzt ist, also am N-Störstoff, durch die Fenster 112A, 112B, i
112Af und 112B1 eindiffundiert, wodurch N-leitfähige Bereiche ! 109A und 109B in den P-Bereichen 108A und 104B1 und N-leit- - ; fähige Bereiche 136A und 136B hoher Störstoffkonzentration ausgebildet werden, die die Vielkristallbereiche 106A und 106B ! und die sich an diese anschließenden Abschnitte umfassen, wie ' das Fig. 4G zeigt. Anschließend oder gleichzeitig mit der Störstoff diffusion, die oben anhand von Fig. 4G- beschrieben wurde, • wird eine Störstoffdiffusions-Maskenschicht 102* auf der Oberfläche 106a der Halbleiterschicht 106 in den Fenstern 112A, 112B1 112A* und 112B1 ausgebildet. Die Maskensehicht 102* wird in einer.vorbestimmten Fläche weggeätzt, die über1dem N-leitenden Bereich 109B liegt. Dadurch entsteht ein Fenster 122. Durch dieses wird ein Störstoff entgegengesetzten Leitfähigkeitstyps, '; also ein P-Störstoff, in den N-leitfähigen Bereich 109B eindiffundiert, wodurch ein P-leitfähiger Bereich 1 TOB entsteht, wie das in Fig. 4H gezeigt ist. Auf diese Weise werden auf dem gemeinsamen Halbleiter-Aufbau 107 ein NPN-Transistor Trn und ein PNP-Transistor Trp ausgebildet. Der NPN-Transistor Trn hat einen Kollektorbereich, der aus den N-leitfähigen Bereichen 103A und 103Δ1 besteht, einen Basisbereich bestehend aus dem P-leitfähigen Bereich 108A und einen Emitterbereich, der durch den N-leitfähigen Bereich 109A gebildet ist. Der mit dem NPN-Transistor Trn kombinierte PNP-Transistor Trp hat als Kollek-
909850/1307
torbereich die P-leitfähigen Bereiche 104B und 104B1, als Basis-)-bereich den N-leitfähigen Bereich 109B und einen Emitterbereich der durch den P-leitfähigen Bereich 110B gebildet ist. · j
j. Der abschließende Verfahrensschritt besteht im Ausbil- -
den der Elektroden für die verschiedenen Transistorelemente.
Ringförmige Kollektorelektroden 113Ac und 113Bc werden so aus- ' gebildet, daß sie für einen ohm'ichen Kontakt mit den Bereichen I36A und 126B hoher Storstoffkonzentration einschließlich der \ Vielkristallbereiche 106A und 106B der Transistorelemente Tm : und Trp sorgen. Basiselektroden 113Ab und 113Bb der Transistor-, elemente Tm und Trp werden in ohm*schem Kontakt auf die Basis-t bereiche 108A und 109B aufgeformt. Emitterelektroden 113Ae und 113Be werden in ohm'schem Kontakt mit den Emitterbereichen i 109A und 110B verbunden. Auf dem Inselbereich 103B1 wird eine Elektrode 123 in Hingßrm auf den Bereich 136B aufgeformt, so daß sie den Vielkristallbereich 106B einschließt. Eine Elektrode 125 wird auf den den'Vielkristallbereich 106G umschließen-!- den Bereich 126C hoher Störstoffkonzentration im Bereich 101C1 aufgeformt, der so ausgebildet ist, daß er die beiden Transistorelemente rings umfaßt. Die .fertige integrierte Halbleiter-)· schaltung IG mit den beiden Transistoren verschiedener Art ist auf einen gemeinsamen Tr%er aufgeformt, wie das Fig. 41 erläutert.
Nach dem erfindungsgemäßen Verfahren wird der Störstoff im Bereich 103B in den Bereich 103B1 durch den Vielkristallbereich 106B diffundiert. Die Diffusion des N-Störstoffs in den Vielkriitallbereich 106B wird gleichzeitig mit der Ausbildung der Basis des Transistors erreicht, so daß der PNP-Transistor völlig von den Substratbereichen 1OtC und 1OtC1 isoliert ist.
909850/1307
Die so erzeugte isolierte Halbleiterschaltung ist so aufgebaut, daß die Elektrode 125 mit einem minimalen Potential ver-
j sorgt werden kann, wenn sie so verwendet wird, daß an die PN-Grenzschicht zwischen den Inselbereichen 103B und 103B1 mit dem ; darin ausgebildeten Transistorelement Trp und den Bereichen 101C und 101C* eine Sperrvorspannung angelegt ist, und das gleiche auch für die PN-Grenzschicht zwischen den Bereichen 101C und 101Cf einerseits und den Kollektorbereichen 103A und 103A1 des NPN-Transistors andererseits gilt, wodurch die elektrische Isolierung der beiden Transistorelemente ^aneinander sichergestellt ist.
In den Kollektorabschnitten der Transistorelemente Trn und Trp der integrierten Schaltung IC bestehen die die Kollek-• torgrenzschichten bildenden Abschnitte aus Bereichen T03A* und 104B1 relativ geringer Stör stoff konzentrat ion, die durch Stör-* stoffe erreicht ist, die von den Bereichen 103A und 104B hoher Störstoffkonzentration her eindiffundiert sind. Auf diese Weise . sind die Durchschlagsspannungen der Kollektorgrenzschichten ver- ; bessert. : ~
Überdies sind die Abschnitte der Kollektorbereiche, die : keine Kollektorgrenzschichten bilden, d.h. die Bereiche 103A j und 104B hoher Störstoffkonzentration elektrisch mit den Elektroden 113Ac und 113Bc verbunden, und zwar über die Bereiche 136ü und 126B hoher Störstoffkonzentration, die zur Oberfläche 106a des Halbleitersubstrat-Aufbaus 107 führen. Als Folge davon kann der Kollektorsättigungswiderstand der Transistoren Trn und Trp wesentlich vermindert werden. Die Bereiche 101C1, 103A1,
durch
103B1 und 104B1 werden'Diffusion von Störstoffen von den Bereichen 101C, 103A, 103B und 104B des Halbleitersubstrates aus
909850/1307
erzielt. Dadurch nehmen die Störstoffkonzentrationen in die- : sen Bereichen allmählich ab, wenn man sich auf der Oberfläche des Halbleiterbereichs 106 den Elektrodenflächen nähert. Da jedoch die Vielkristallbereiche 106G, 106A, 106B und 116B hoher Störstoffdiffusionswirksamkeit vorhanden sind, stellen die Bereiche 126C, 136A, 136B und 126B zu den Elektroden führende Bereiche hoher Leitfähigkeit dar. Es wurde festgestellt, daß ι der elektrische Widerstand eines polykristallinen Halbleiterabschnitts bis auf etwa 1/10 des Wertes für einen Einkristall-Halbleiterabschnitt vermindert werden kann, wenn man unter den gleichen Bedingungen in ihn einen Störstoff eindiffundieren läßt.
Der P-leitfähige Bereich 101C, der die beiden Transistorelemente umfaßt, soll eine relativ niedrige Störstoffkonzentration aufweisen, weil dadurch die Durchschlagsspannungen an- ' gehoben werden. Bei bekannten integrierten Schaltungen, bei denen die Halbleitersohicht 106 zur Gänze aus Einkristallmaterial besteht-, mußte im Gegensatz dazu die Störstoffkon_zentra* tion eines solchen Bereiches 101G relativ hoch liegen, um eine Diffusion des Störstoffs in die Halbleiterschicht 106 bis hinauf zu ihrer oberen Oberfläche zu erzielen. Erfindungsgemäß ergibt der Vielkristallbereich 106C eine hohe Diffusionsgeschwindigkeit, so daß die Störstoffkonzentration des Bereiches 101G nicht so hoch liegen muß. .
Erfindungsgemäß werden zusätzlich der PNP- und der NPN-Transistor auf ein gemeinsames Halbleitersubstrat aufgeformt. Ihre Herstellung kann deshalb gleichzeitig erfolgen, was eine beträchtliche Zeiteinsparung ergibt.'
Weiter bilden im Fall einer PNP-NPN-Transistorkomple-
-16-
909850/ 1307
, mentärschaltung die Oberflächenabschnitte der Kollektorbeireiche beider Transistoren Schichten hohen Widerstandes, da die
Störstoffe der unter der Oberfläche liegenden Zwischenschichten
:nicht gut bis zu den Oberflächen der Kollektorbereiche hinaufdiffundieren. Der Oberflächenabschnitt des Kollektors, beispiels-f weise des PNP-Transistors, bildet eine N-leitfähige Schicht, j ; die eine Grenzschicht zwischen ihm und dem P+-leitfähigen Be- | j reich ist. Als Folge davon kann eine hohe Basis-Kollektor-Durch-|
schlagsspannung erzielt werden. . „ j
Die Erfindung wurde oben im Zusammenhang mit einem Träger I 101 beschrieben, der P-leitfähig ist, sowie zusammen mit einem ;
Träger 1, der N-leitfähig ist. Das Verfahren ist aber in gleichet Weise für Substrate des entgegengesetzten Leitfähigkeitstyps ; anwendbar. i
-17-
909850/1307

Claims (5)

192688V - 17 -
Patentansprüche:
( 1J Halbleiterbauelement mit einem Träger aus einem Halbleitereinkristall eines Leitfähigkeitstyps, in dem eine Zwischenflächenschicht des entgegengesetzten Leitfähigkeitstyps vorgesehen ist und über der eine Dampfablagerungsschicht ausgebildet ist, die einen ersten Einkristallbereich aufweist, der von einem Vielkristallbereich hoher Störstoffkonzentration umgeben ist, der sich seinerseits von der Zwischenflächenschicht zur Oberfläche der Dampfablagerungsschicht erstreckt, von einem zweiten Einkristallbereich umgeben ist und den Leitfähigkeitstyp der Zwischenflächenschicht aufweist, wobei auf seinen bei- ! den Seiten an den Vielkristallbereich anschließend in dem erstell und dem zweiten·Einkristallbereich Einkristallbereiche hoher Störstoffkonzentration ausgebildet sind, dadurch gekennzeichnet, daß die Einkristallbereiche hoher Störstoffkonzentration im Leitfähigkeitstyp mit dem Vielkristallbereich übereinstimmen und mit dem ersten Einkristallbereich eine PN-Grenζschicht bilden.
2. Halbleiterbauelement nach. Anspruch 1, dadurch gekennzeichnet, daß die Einkristallbereiche hoher Störstoffkonzentration mit dem zweiten Einkristallbereich eine weitere PN-Grenzschicht bilden.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der erste Einkristallbereich in sich ausgebildet einen dritten Bereich aufweist, dessen Leitfähigkeitstyp zu dem der Zwischenflächenschicht entgegengesetzt ist.
4. Halbleiterbauelement nach Anspruch 3f dadurch gekennzeichnet, daß der dritte Bereich in sich ausgebildet einen
-18-
90 9 850/1307
vierten Bereich aufweist, der im Leitfähigkeitstyp mit dem der Zwischenflächenschicht übereinstimmt.
5. Verfahren zum Herstellen eines ^albleiterbauelementes mit mindestens einem ersten und einem zweiten Transistor verschiedener Leitfähigkeitstypen,, die in einem gemeinsamen Halbleiterträger ausgebildet werden, gekennzeichnet durch folgende Verfahrensschritte: Herstellen eines Einkristallhalbleiterträgers eines bestimmten Leitfähigkeitstyps, selektives Eindiffundieren eines Störstoffes des dem Leitfähigkeitstyp des Halbleiterträgers entgegengesetzten Leitfähigkeitstyps in den Halbleiterträger hinein, ausgehend von seiner äußeren Oberfläche unter Ausbildung eines Bereiches, der ein Teil des Kollektorbereiches des ersten Transistors ist, und eines Bereiches( der Teil eines : Isolierbereiches für das Isolieren des zweiten Transistors vom ; Halbleit erträger ist, Eindiffundieren-eines Störstoffs eines '. zu dem des Isolierbereiches entgegengesetzten Leitfähigkeitstyps in einen Abschnitt des Isolierbereiches und Ausbildung eines Bereiches, das ein Teil des Kollektorbereiches des zweiten Transistors ist, Ausbilden eines ringförmigen-Keimgebietes auf dem Isolierbereich, in dem ein Abschnitt des Kollektorbereiches des zweiten Transistors ausgebildet ist, und Dampfablagerung und Wachstum einer Schicht niedriger Störstoffkonzentration auf der einen Oberfläche des Halbleiterträgers, die das Keimgebiet umfaßt.
909850/1307
Leerseite
DE19691926884 1968-05-25 1969-05-27 Halbleiterbauelement und Verfahren zu seiner Herstellung Pending DE1926884A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3538568 1968-05-25

Publications (1)

Publication Number Publication Date
DE1926884A1 true DE1926884A1 (de) 1969-12-11

Family

ID=12440421

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691926884 Pending DE1926884A1 (de) 1968-05-25 1969-05-27 Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (10)

Country Link
US (1) US3648128A (de)
AT (1) AT310812B (de)
BE (1) BE733509A (de)
CH (2) CH533907A (de)
DE (1) DE1926884A1 (de)
FR (1) FR2009343B1 (de)
GB (1) GB1263617A (de)
NL (1) NL142287B (de)
NO (1) NO125996B (de)
SE (1) SE355109B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3653120A (en) * 1970-07-27 1972-04-04 Gen Electric Method of making low resistance polycrystalline silicon contacts to buried collector regions using refractory metal silicides
DE2224634A1 (de) * 1971-05-22 1972-11-30 Philips Nv Halbleiteranordnung und Verfahren zu deren Herstellung
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7001607A (de) * 1970-02-05 1971-08-09
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
US3847687A (en) * 1972-11-15 1974-11-12 Motorola Inc Methods of forming self aligned transistor structure having polycrystalline contacts
JPS604591B2 (ja) * 1973-11-02 1985-02-05 株式会社日立製作所 半導体集積回路装置
US3956033A (en) * 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
US4485552A (en) * 1980-01-18 1984-12-04 International Business Machines Corporation Complementary transistor structure and method for manufacture
JPS5730359A (en) * 1980-07-30 1982-02-18 Nec Corp Semiconductor device
US4706107A (en) * 1981-06-04 1987-11-10 Nippon Electric Co., Ltd. IC memory cells with reduced alpha particle influence
US4573257A (en) * 1984-09-14 1986-03-04 Motorola, Inc. Method of forming self-aligned implanted channel-stop and buried layer utilizing non-single crystal alignment key
US4583282A (en) * 1984-09-14 1986-04-22 Motorola, Inc. Process for self-aligned buried layer, field guard, and isolation
US4574469A (en) * 1984-09-14 1986-03-11 Motorola, Inc. Process for self-aligned buried layer, channel-stop, and isolation
IT1218471B (it) * 1985-05-09 1990-04-19 Ates Componenti Elettron Circuito integrato bipolare comprendente transistori pnp verticali con collettore sul substrato
US6005282A (en) * 1986-09-26 1999-12-21 Analog Devices, Inc. Integrated circuit with complementary isolated bipolar transistors
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
US4830973A (en) * 1987-10-06 1989-05-16 Motorola, Inc. Merged complementary bipolar and MOS means and method
US5117274A (en) * 1987-10-06 1992-05-26 Motorola, Inc. Merged complementary bipolar and MOS means and method
US5212109A (en) * 1989-05-24 1993-05-18 Nissan Motor Co., Ltd. Method for forming PN junction isolation regions by forming buried regions of doped polycrystalline or amorphous semiconductor
US5406113A (en) * 1991-01-09 1995-04-11 Fujitsu Limited Bipolar transistor having a buried collector layer
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
FR1459892A (fr) * 1964-08-20 1966-06-17 Texas Instruments Inc Dispositifs semi-conducteurs
DE1439736A1 (de) * 1964-10-30 1969-03-27 Telefunken Patent Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung
US3327182A (en) * 1965-06-14 1967-06-20 Westinghouse Electric Corp Semiconductor integrated circuit structure and method of making the same
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3414783A (en) * 1966-03-14 1968-12-03 Westinghouse Electric Corp Electronic apparatus for high speed transistor switching
US3474308A (en) * 1966-12-13 1969-10-21 Texas Instruments Inc Monolithic circuits having matched complementary transistors,sub-epitaxial and surface resistors,and n and p channel field effect transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3653120A (en) * 1970-07-27 1972-04-04 Gen Electric Method of making low resistance polycrystalline silicon contacts to buried collector regions using refractory metal silicides
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
DE2224634A1 (de) * 1971-05-22 1972-11-30 Philips Nv Halbleiteranordnung und Verfahren zu deren Herstellung
US5397903A (en) * 1992-01-31 1995-03-14 Nec Corporation Semiconductor substrate for gettering

Also Published As

Publication number Publication date
BE733509A (de) 1969-11-03
AT310812B (de) 1973-10-25
SE355109B (de) 1973-04-02
CH529445A (de) 1972-10-15
NO125996B (de) 1972-12-04
CH533907A (de) 1973-02-28
NL142287B (nl) 1974-05-15
US3648128A (en) 1972-03-07
NL6907927A (de) 1969-11-27
FR2009343B1 (de) 1974-10-31
GB1263617A (en) 1972-02-16
FR2009343A1 (de) 1970-01-30

Similar Documents

Publication Publication Date Title
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2745857C2 (de)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2450881A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren