JPS604591B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS604591B2 JPS604591B2 JP48122761A JP12276173A JPS604591B2 JP S604591 B2 JPS604591 B2 JP S604591B2 JP 48122761 A JP48122761 A JP 48122761A JP 12276173 A JP12276173 A JP 12276173A JP S604591 B2 JPS604591 B2 JP S604591B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal semiconductor
- region
- single crystal
- dielectric
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置、特に一体の固体内に複数の電気
回路素子を構成する半導体集積回路装置に関する。
回路素子を構成する半導体集積回路装置に関する。
半導体集積回路装置は、シリコン等の一体の固体内に、
多数の電気回路素子、たとえば抵抗・ダイオード・トラ
ンジスタ等を形成し、電気配線によって高度の機能を持
つよう製造されるが、このとき、電気回路素子間は「相
互に干渉しないよう電気的には分離する必要がある。
多数の電気回路素子、たとえば抵抗・ダイオード・トラ
ンジスタ等を形成し、電気配線によって高度の機能を持
つよう製造されるが、このとき、電気回路素子間は「相
互に干渉しないよう電気的には分離する必要がある。
この絶縁分離の方法としては、従来一般にはＰＮ接合を
逆バイアス状態に保つことによるＰＮ接合分離法が広く
用いられている。しかし乍ら、このＰＮ接合分離では、
回路素子と半導体母体間に寄生能動素子、受動素子が形
成されるため、ある種の用途たとえば、高周波信号を取
扱う通信装置の通話路素子にとっては、高周波で希望の
性能が得難いという欠点があり、更に交流電圧を取扱う
ときにはＰＮ接合が順バイアスされて絶縁分離の役目を
しない等の欠点がある。この様なより高度の機能・性能
を得ようとする場合は、Ｓｉ０２等の誘電体薄膜を絶縁
物とした誘電体分離技術が従来用いられている。
逆バイアス状態に保つことによるＰＮ接合分離法が広く
用いられている。しかし乍ら、このＰＮ接合分離では、
回路素子と半導体母体間に寄生能動素子、受動素子が形
成されるため、ある種の用途たとえば、高周波信号を取
扱う通信装置の通話路素子にとっては、高周波で希望の
性能が得難いという欠点があり、更に交流電圧を取扱う
ときにはＰＮ接合が順バイアスされて絶縁分離の役目を
しない等の欠点がある。この様なより高度の機能・性能
を得ようとする場合は、Ｓｉ０２等の誘電体薄膜を絶縁
物とした誘電体分離技術が従来用いられている。
しかし乍ら、この誘電体分離技術はＰＮ接合分離技術と
比較して、絶縁分離構造に高度の製造技術が必要なため
、寸法精度の面で集積密度を上げにくい欠点がある。本
発明は、これらの欠点を除き、性能的に優れ且経済的な
集積回路装置を提供しようとするものである。
比較して、絶縁分離構造に高度の製造技術が必要なため
、寸法精度の面で集積密度を上げにくい欠点がある。本
発明は、これらの欠点を除き、性能的に優れ且経済的な
集積回路装置を提供しようとするものである。
高周波あるいは交流回路に用いる集積回路装置であると
いえども、その回路装置内回路素子全てに誘電体分離技
術を必須とするとはかならずしもいえない。
いえども、その回路装置内回路素子全てに誘電体分離技
術を必須とするとはかならずしもいえない。
そこで本発明では、誘電体分離法に従って構成する集積
回路装置内の回路素子を、誘電体分離された単結晶半導
体領域内に更にＰＮ接合分離によって集積化することに
より、性能的に優れ、集積度の高い経済的な集積回路装
置を得ようとしたものである。以下本発明を図を用いて
詳細に説明する。
回路装置内の回路素子を、誘電体分離された単結晶半導
体領域内に更にＰＮ接合分離によって集積化することに
より、性能的に優れ、集積度の高い経済的な集積回路装
置を得ようとしたものである。以下本発明を図を用いて
詳細に説明する。
第１図は通信装置の通話路スイッチとして用いられる電
気回路で、複数のサィリスタ１，１′，・・・・・・・
・・はそのァノード側を共通接続してＡ端子となし、そ
のカソード側には各々独立してＫ，，Ｋ２，・…・…・
端子が設けられ、サイリスタ１，１′，…・・・・・・
を駆動するために、各サィＩＪスタのゲートにはダイオ
ード２，２′，………を経て駆動回路３が接続されてい
る。
気回路で、複数のサィリスタ１，１′，・・・・・・・
・・はそのァノード側を共通接続してＡ端子となし、そ
のカソード側には各々独立してＫ，，Ｋ２，・…・…・
端子が設けられ、サイリスタ１，１′，…・・・・・・
を駆動するために、各サィＩＪスタのゲートにはダイオ
ード２，２′，………を経て駆動回路３が接続されてい
る。
抵抗４，４′・・・・…・・はサィリス夕の誤点弧防止
のために設けたものである。駆動回路３は、ＰＮＰトラ
ンジスタ６と抵抗６によるスイッチング定電流回路とし
て構成されている。７は電池、８は制御端子を示す。
のために設けたものである。駆動回路３は、ＰＮＰトラ
ンジスタ６と抵抗６によるスイッチング定電流回路とし
て構成されている。７は電池、８は制御端子を示す。
そしてこの回路装置は、制御端子８に図中に付記した電
圧信号が加わったとき通信装置の通話路スイッチとして
、Ａ端子に加わる信号をＫ，，Ｋ，′，…・・・・・・
端子のいずれか選択された端子に接続伝達するように作
用する。この回路用途において、Ａ端子からＫ端子に向
う信号がテレビ画像信号等のような高周波である場合、
伝達したくない他の回路に信号が漏話しないようにする
ため、サイリスタ１，１′，・・・・・・・・・相互間
、あるいは抵抗４，４′，・・・・・・…相互間、ダイ
オード２，２′，………相互間等は高度の絶縁性、周波
数特性の平坦度を要求され、ＰＮ接合分離技術では性能
を満足させられない。従ってこの種の回路を一体の固体
内に集積化する場合には、誘電体分離技術を必要とする
。しかし乍ら、駆動回路３は、高周波信号を取扱うわけ
ではないので、ＰＮ接合分離技術で充分であるが、従来
は第２図に図示するように駆動回路３を構成するトラン
ジスタ５、抵抗６も誘電体分離法で製造していた。第２
図ａは部分平面図、第２図ｂは×−×断面図で、図にお
いて、二つのＮ形単結晶半導体領域１１，１２は、誘電
体薄膜１３，１４にかこまれて、多結晶半導体母体１５
に支えられている。その一方のＮ形領域１１には二つの
Ｐ形領域１６，１７と、領域１１へのオーミックコンタ
クト１８とを設け、１６をェミッタ、１８をベース、１
７をコレクタとするラテラルＰＮＰトランジスタを形成
し、他方のＮ形領域１２にはＰ形領域１９を設けて抵抗
を形成し、第１図の駆動回路３の回路素子を完成させる
。この回路素子においては抵抗６はトランジスタ６より
高電位側に接続されるため、別々の分離領域を必要とし
、このような構成となる。尚、第２図ａ，ｂにおいては
半導体表面側の絶縁膜や、配線接続は省略して託してい
る。
圧信号が加わったとき通信装置の通話路スイッチとして
、Ａ端子に加わる信号をＫ，，Ｋ，′，…・・・・・・
端子のいずれか選択された端子に接続伝達するように作
用する。この回路用途において、Ａ端子からＫ端子に向
う信号がテレビ画像信号等のような高周波である場合、
伝達したくない他の回路に信号が漏話しないようにする
ため、サイリスタ１，１′，・・・・・・・・・相互間
、あるいは抵抗４，４′，・・・・・・…相互間、ダイ
オード２，２′，………相互間等は高度の絶縁性、周波
数特性の平坦度を要求され、ＰＮ接合分離技術では性能
を満足させられない。従ってこの種の回路を一体の固体
内に集積化する場合には、誘電体分離技術を必要とする
。しかし乍ら、駆動回路３は、高周波信号を取扱うわけ
ではないので、ＰＮ接合分離技術で充分であるが、従来
は第２図に図示するように駆動回路３を構成するトラン
ジスタ５、抵抗６も誘電体分離法で製造していた。第２
図ａは部分平面図、第２図ｂは×−×断面図で、図にお
いて、二つのＮ形単結晶半導体領域１１，１２は、誘電
体薄膜１３，１４にかこまれて、多結晶半導体母体１５
に支えられている。その一方のＮ形領域１１には二つの
Ｐ形領域１６，１７と、領域１１へのオーミックコンタ
クト１８とを設け、１６をェミッタ、１８をベース、１
７をコレクタとするラテラルＰＮＰトランジスタを形成
し、他方のＮ形領域１２にはＰ形領域１９を設けて抵抗
を形成し、第１図の駆動回路３の回路素子を完成させる
。この回路素子においては抵抗６はトランジスタ６より
高電位側に接続されるため、別々の分離領域を必要とし
、このような構成となる。尚、第２図ａ，ｂにおいては
半導体表面側の絶縁膜や、配線接続は省略して託してい
る。
（以下の図面についても同様に省略する。）しかし乍ら
、この種の譲露体分離法は、単結晶エッチング、酸化、
多結晶シーＪコン成長、機械的研磨等の多くの工程を経
て製造するため、単結晶領域１１，１２の周辺部には結
晶欠陥を生じやすく、抵抗、トランジスタ等を作るのに
必要な部分の周囲に広い空白部分を設けなければならな
い。また、単結晶と多結晶とは熱膨張係数・機械的強度
が異なるためのソリ・破損誘発の防止と、加工精度の面
から、単結晶領域間の距離Ｗは適度に広くなければなら
ない。このため、誘電体分離法では広い面積を必要とし
、経済的でない欠点がある。第３図ａおよびｂは、本発
明に係る半導体集積回路装置の第１の実施例の部分平面
図およびＹ−Ｙ断面図で、第２図の回路素子と同一の素
子を集積構造とした例を示す。本発明は、１個の誘電体
分離領域内に、ＰＮ接合分離した複数の回路素子を収容
したものである。すなわち、多結晶半導体母体２１によ
って支えられ、誘電体２２によって絶縁されたＮ形単結
晶領域２３は、誘電体２２に達する深いＰ形不純物拡散
領域２４によって二つの部分２５，２６に分離され、部
分２５にはラテラルＰＮＰトランジスタ、部分２６には
抵抗を構成したものである。この半導体集積回路装置を
使用するときには、Ｐ形領域２４を回路の最も負電位（
通常はアース）に接続し、部分２５と２６間の絶縁分離
を確実にする。このＰ形領域２４は、Ｐ形不純物たとえ
ばホウ素をＮ形単結晶領域２３の表面から、ＳｉＱ膜な
どを利用して所定の位置に選択拡散することにより形成
する。不純物の拡散は、誘電体２２に到達するまで行な
うが、それ以上拡散処理を継続しても誘電体２２で拡散
は遮断されて進行しない。従って拡散プロセスの制御は
容易である。この結果、Ｐ形領域２４と電気回路素子パ
ターンの間は、結晶欠陥の存在を見越した空白部を作る
必要はなく、構造簡単で総合的に第２図の公知の方法よ
り集積度を向上する効果が得られる。第４図は本発明の
第２の実施例の断面を表わしたもので、第３図図示の実
施例ではＰ形不純物鉱散領域２４が単結晶表面から底部
の誘電体膜２２まで到達していたのに対し、第４図の実
施例では、誘電体膜２２に到達しないＰ形不純物拡散領
域３１を設けたものであり、他の構成は第３図と同様で
ある。
、この種の譲露体分離法は、単結晶エッチング、酸化、
多結晶シーＪコン成長、機械的研磨等の多くの工程を経
て製造するため、単結晶領域１１，１２の周辺部には結
晶欠陥を生じやすく、抵抗、トランジスタ等を作るのに
必要な部分の周囲に広い空白部分を設けなければならな
い。また、単結晶と多結晶とは熱膨張係数・機械的強度
が異なるためのソリ・破損誘発の防止と、加工精度の面
から、単結晶領域間の距離Ｗは適度に広くなければなら
ない。このため、誘電体分離法では広い面積を必要とし
、経済的でない欠点がある。第３図ａおよびｂは、本発
明に係る半導体集積回路装置の第１の実施例の部分平面
図およびＹ−Ｙ断面図で、第２図の回路素子と同一の素
子を集積構造とした例を示す。本発明は、１個の誘電体
分離領域内に、ＰＮ接合分離した複数の回路素子を収容
したものである。すなわち、多結晶半導体母体２１によ
って支えられ、誘電体２２によって絶縁されたＮ形単結
晶領域２３は、誘電体２２に達する深いＰ形不純物拡散
領域２４によって二つの部分２５，２６に分離され、部
分２５にはラテラルＰＮＰトランジスタ、部分２６には
抵抗を構成したものである。この半導体集積回路装置を
使用するときには、Ｐ形領域２４を回路の最も負電位（
通常はアース）に接続し、部分２５と２６間の絶縁分離
を確実にする。このＰ形領域２４は、Ｐ形不純物たとえ
ばホウ素をＮ形単結晶領域２３の表面から、ＳｉＱ膜な
どを利用して所定の位置に選択拡散することにより形成
する。不純物の拡散は、誘電体２２に到達するまで行な
うが、それ以上拡散処理を継続しても誘電体２２で拡散
は遮断されて進行しない。従って拡散プロセスの制御は
容易である。この結果、Ｐ形領域２４と電気回路素子パ
ターンの間は、結晶欠陥の存在を見越した空白部を作る
必要はなく、構造簡単で総合的に第２図の公知の方法よ
り集積度を向上する効果が得られる。第４図は本発明の
第２の実施例の断面を表わしたもので、第３図図示の実
施例ではＰ形不純物鉱散領域２４が単結晶表面から底部
の誘電体膜２２まで到達していたのに対し、第４図の実
施例では、誘電体膜２２に到達しないＰ形不純物拡散領
域３１を設けたものであり、他の構成は第３図と同様で
ある。
但し、Ｐ形領域３１の拡散深さｄは、Ｐ形領域３１とＮ
形単結晶領域２３間に逆バイアスを加えたときにできる
空乏層が点線の如く伸びて誘電体膜２２に達し、実質的
に二つの部分２５，２６に分離できるような深さに設定
する。従って、第４図の実施例は第３図の実施例より分
離用Ｐ形領域の拡散深さが浅くてすみ、拡散時間の短縮
ができると共に、拡散の横方向への広がり１が減少する
ための集積度の向上ができ、より経済的である。第５図
は本発明の更に別の実施例の断面図であり、ＰＮ接合分
離のためのＰ形不純物拡散をＮ形単結晶領域２３の表面
と底面の両側から進行させて領域４１を構成したもので
ある。
形単結晶領域２３間に逆バイアスを加えたときにできる
空乏層が点線の如く伸びて誘電体膜２２に達し、実質的
に二つの部分２５，２６に分離できるような深さに設定
する。従って、第４図の実施例は第３図の実施例より分
離用Ｐ形領域の拡散深さが浅くてすみ、拡散時間の短縮
ができると共に、拡散の横方向への広がり１が減少する
ための集積度の向上ができ、より経済的である。第５図
は本発明の更に別の実施例の断面図であり、ＰＮ接合分
離のためのＰ形不純物拡散をＮ形単結晶領域２３の表面
と底面の両側から進行させて領域４１を構成したもので
ある。
これは、誘電体分離ウェハの製造工程の途中であらかじ
め所定の位置ＢにＰ形不純物埋込部を設け、表面Ｓから
の拡散作業中に底面からの漉き上り（拡散）を利用して
両者を合致させ、領域４，１とするものである。この方
法は、ゥェハ製造後半の多結晶半導体成長中に底面Ｂか
らの拡散がはじまっているため第３図の実施例より拡散
深さは約半分またはそれ以下ですみ、時間の短縮と機方
向への広がり減少による集積度の向上から、より一層経
済的に優れた構成となる。以上説明した上記実施例では
、単結晶部がＮ形不純物でドーピングされているものと
して、分離拡散をＰ形不純物として説明したが、必要に
よってはＰ形単結晶部にＮ形分離拡散を施す構成とする
こともできる。
め所定の位置ＢにＰ形不純物埋込部を設け、表面Ｓから
の拡散作業中に底面からの漉き上り（拡散）を利用して
両者を合致させ、領域４，１とするものである。この方
法は、ゥェハ製造後半の多結晶半導体成長中に底面Ｂか
らの拡散がはじまっているため第３図の実施例より拡散
深さは約半分またはそれ以下ですみ、時間の短縮と機方
向への広がり減少による集積度の向上から、より一層経
済的に優れた構成となる。以上説明した上記実施例では
、単結晶部がＮ形不純物でドーピングされているものと
して、分離拡散をＰ形不純物として説明したが、必要に
よってはＰ形単結晶部にＮ形分離拡散を施す構成とする
こともできる。
分離拡散はイオン注入技術に置き替えて加工してもよい
。いずれの場合も、分離用ＰＮ接合は常に逆バイアス状
態となるように使用する必要がある。また、上記実施例
では誘電体単結晶領域に分離拡散によって２つの部分を
設けた構成を示し、分離部分に１つずつの回路素子を収
容する例を示したが、分離部分の数は二つに限らず任意
に増大してもよく、また、単独の分離部分内に収容する
回路素子数も、公知の手法によって、たとえば複数個の
抵抗素子を１個の分離部分に収容するなど、任意の構成
をとってもよい。
。いずれの場合も、分離用ＰＮ接合は常に逆バイアス状
態となるように使用する必要がある。また、上記実施例
では誘電体単結晶領域に分離拡散によって２つの部分を
設けた構成を示し、分離部分に１つずつの回路素子を収
容する例を示したが、分離部分の数は二つに限らず任意
に増大してもよく、また、単独の分離部分内に収容する
回路素子数も、公知の手法によって、たとえば複数個の
抵抗素子を１個の分離部分に収容するなど、任意の構成
をとってもよい。
もちろん、多結晶半導体母体で支えられている他の誘電
体分離領域には、他の任意の電気回路素子を収容できる
。以上説明した如く、本発明によれば、性能的・機能的
に誘電体分離技術の使用が必要な電気回路と、必ずしも
そうでない回路が混在する通信装置等において、後者の
回路素子を、謙霞体分離領域内にＰＮ接合分離した複数
の分離部分を設けて収容、集積化することによって、性
能・機能・経済的に優れた半導体集積回路装置を得るこ
とが可能となる。
体分離領域には、他の任意の電気回路素子を収容できる
。以上説明した如く、本発明によれば、性能的・機能的
に誘電体分離技術の使用が必要な電気回路と、必ずしも
そうでない回路が混在する通信装置等において、後者の
回路素子を、謙霞体分離領域内にＰＮ接合分離した複数
の分離部分を設けて収容、集積化することによって、性
能・機能・経済的に優れた半導体集積回路装置を得るこ
とが可能となる。
第１図は通信装置の通話路スイッチに用いられる電気回
路図、第２図ａおよびｂは従来の誘電体分離技術による
集積回路装置の部分平面図およびその断面図、第３図ａ
およびｂは本発明に係る半導体集積回路装置の第１の実
施例の部分平面図およびその断面図、第４図第５図は本
発明の第２、第３の実施例の部分断面図を示す。 １……サイリスタ、２……ダイオード、３……駆動回路
、４・・・・・・抵抗、５・・…・ＰＮＰトランジスタ
、６・・・・・・抵抗、７・・・・・・電池、８・・・
・・・制御端子、１１，１２，２３・・・・・・Ｎ形単
結晶半導体領域、１３，１４，２２・・・・・・誘電体
薄腰、１５，２１・…・・多結晶半導体母体、１６・・
・・・・ェミツタ用Ｐ形領域、１７・・・・・・コレク
タ用Ｐ形領域、１８・・・・・・ベース用オーミツクコ
ンタクト、１９・・・・・・抵抗用Ｐ形領域、２４，３
１，４１……分離用Ｐ形拡散領域、２５，２６・・・・
・・ＰＮ接合分離部分。 オ’図オＺ菌くれ） 外Ｚ菌（ｂ） 外３図 オ４図 外５図
路図、第２図ａおよびｂは従来の誘電体分離技術による
集積回路装置の部分平面図およびその断面図、第３図ａ
およびｂは本発明に係る半導体集積回路装置の第１の実
施例の部分平面図およびその断面図、第４図第５図は本
発明の第２、第３の実施例の部分断面図を示す。 １……サイリスタ、２……ダイオード、３……駆動回路
、４・・・・・・抵抗、５・・…・ＰＮＰトランジスタ
、６・・・・・・抵抗、７・・・・・・電池、８・・・
・・・制御端子、１１，１２，２３・・・・・・Ｎ形単
結晶半導体領域、１３，１４，２２・・・・・・誘電体
薄腰、１５，２１・…・・多結晶半導体母体、１６・・
・・・・ェミツタ用Ｐ形領域、１７・・・・・・コレク
タ用Ｐ形領域、１８・・・・・・ベース用オーミツクコ
ンタクト、１９・・・・・・抵抗用Ｐ形領域、２４，３
１，４１……分離用Ｐ形拡散領域、２５，２６・・・・
・・ＰＮ接合分離部分。 オ’図オＺ菌くれ） 外Ｚ菌（ｂ） 外３図 オ４図 外５図
Claims (1)
- １ 基板上に各々誘電体でかこんで所定距離離れて形成
された複数個の単結晶半導体領域と、このうちの少くと
も１個の単結晶半導体領域内に形成されたこの単結晶半
導体領域の導電形とは反対の導電形をもち、単結晶半導
体領域表面より少なくとも所定の深さをもち、単結晶半
導体領域との間に存するＰＮ接合の逆バイアスによつて
実質的に上記単結晶半導体領域を複数部分に分けるとこ
ろの半導体分離領域と、この分けられた単結晶半導体領
域の各々の部分に夫々形成された回路素子とより成る半
導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48122761A JPS604591B2 (ja) | 1973-11-02 | 1973-11-02 | 半導体集積回路装置 |
| US05/519,683 US3961357A (en) | 1973-11-02 | 1974-10-31 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48122761A JPS604591B2 (ja) | 1973-11-02 | 1973-11-02 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5074982A JPS5074982A (ja) | 1975-06-19 |
| JPS604591B2 true JPS604591B2 (ja) | 1985-02-05 |
Family
ID=14843948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48122761A Expired JPS604591B2 (ja) | 1973-11-02 | 1973-11-02 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3961357A (ja) |
| JP (1) | JPS604591B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131749A (ja) * | 1982-02-01 | 1983-08-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6191974A (ja) * | 1984-10-11 | 1986-05-10 | Kanegafuchi Chem Ind Co Ltd | 耐熱性マルチジヤンクシヨン型半導体素子 |
| KR100213201B1 (ko) | 1996-05-15 | 1999-08-02 | 윤종용 | 씨모스 트랜지스터 및 그 제조방법 |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3829889A (en) * | 1963-12-16 | 1974-08-13 | Signetics Corp | Semiconductor structure |
| US3648128A (en) * | 1968-05-25 | 1972-03-07 | Sony Corp | An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions |
| US3736193A (en) * | 1970-10-26 | 1973-05-29 | Fairchild Camera Instr Co | Single crystal-polycrystalline process for electrical isolation in integrated circuits |
-
1973
- 1973-11-02 JP JP48122761A patent/JPS604591B2/ja not_active Expired
-
1974
- 1974-10-31 US US05/519,683 patent/US3961357A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US3961357A (en) | 1976-06-01 |
| JPS5074982A (ja) | 1975-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3826699A (en) | Method for manufacturing a semiconductor integrated circuit isolated through dielectric material | |
| US3990102A (en) | Semiconductor integrated circuits and method of manufacturing the same | |
| GB945734A (en) | Miniature semiconductor devices and methods of producing same | |
| US5449946A (en) | Semiconductor device provided with isolation region | |
| US3300832A (en) | Method of making composite insulatorsemiconductor wafer | |
| JP2526786B2 (ja) | 半導体装置及びその製造方法 | |
| US3509433A (en) | Contacts for buried layer in a dielectrically isolated semiconductor pocket | |
| JP3014012B2 (ja) | 半導体装置の製造方法 | |
| US4393573A (en) | Method of manufacturing semiconductor device provided with complementary semiconductor elements | |
| US3488564A (en) | Planar epitaxial resistors | |
| US4051506A (en) | Complementary semiconductor device | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| US5254491A (en) | Method of making a semiconductor device having improved frequency response | |
| US5714793A (en) | Complementary vertical bipolar junction transistors formed in silicon-on-saphire | |
| US3911471A (en) | Semiconductor device and method of manufacturing same | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| US3602781A (en) | Integrated semiconductor circuit comprising only low temperature processed elements | |
| US4829344A (en) | Electronic semiconductor device for protecting integrated circuits against electrostatic discharges | |
| US3475664A (en) | Ambient atmosphere isolated semiconductor devices | |
| US3440498A (en) | Contacts for insulation isolated semiconductor integrated circuitry | |
| US3390022A (en) | Semiconductor device and process for producing same | |
| WO1994015359A1 (en) | Silicon on diamond circuit structure and method of making same | |
| IE53914B1 (en) | Semiconductor device and method of manufacturing the same | |
| US4216491A (en) | Semiconductor integrated circuit isolated through dielectric material | |
| JP2979554B2 (ja) | 半導体装置の製造方法 |