DE1920077C2 - Schaltungsanordnung zum Übertragen von Ladungen - Google Patents
Schaltungsanordnung zum Übertragen von LadungenInfo
- Publication number
- DE1920077C2 DE1920077C2 DE1920077A DE1920077A DE1920077C2 DE 1920077 C2 DE1920077 C2 DE 1920077C2 DE 1920077 A DE1920077 A DE 1920077A DE 1920077 A DE1920077 A DE 1920077A DE 1920077 C2 DE1920077 C2 DE 1920077C2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- capacitance
- electrode
- circuit arrangement
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 13
- 230000015654 memory Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 235000013601 eggs Nutrition 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002592 echocardiography Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009415 formwork Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
- H01L29/76883—Three-Phase CCD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Networks Using Active Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsunordnung zum Übertragen von Ladungen entsprechend dem Oberbegriff
des Anspruchs 1.
Eine solche Schaltungsanordnung ist bereits in der älteren Patentanmeldung gemäß DE-OS 16 16 402 vorgeschlagen
worden.
In dem älteren Patent 15 41 954 ist eine Kondensatorüberladevorrichtung
vorgeschlagen worden. Die in diesem Patent gezeigten Schaltungen weisen Bipolartransistoren,
jedoch keine Feldeffekttransistoren auf. Die Emitter-Kollektor-Strecken dieser Bipolartransistoren
sind jeweils zwischen einer ersten und einer zweiten Kapazität angeordnet, wobei jeweils die von der Kollektorelektrode
eines der Bipolartransistoren abgewandten Seite der zweiten Kapazität mit der Basiselektrode
dieses einen Bipolartransistors verbunden ist und die Basiselektroden der Bipolartransistoren mil unterschiedlichen
Schallspannungen verbunden sind.
Schaltungsanordnungen zum Übertragen von Ladungen werden häufig in Kondensatorspeichern benutzt,
die sich z. B. in Anordnungen zur Laufzeitverzögerung
von z. B. Ton- oder Bildsignalen oder in einem binären
Schieberegister verwenden lassen. Es ist dabei erforderlich, daß die Energie einer ersten Kapazität möglichst
verlust- und verzerrungsfrei auf eine zweite Kapazität der Anordnung übertragen wird.
Aus »Electronics Letters«, 3 (!967) 12, S.544 bis 546.
insbesondere l;ig. I, ist eine Schaltungsanordnung zur
Übci iragung von Ladungen bekannt, die sich von der in
der erwähnten älteren Patentanmeldung gemäß DE-OS 16 16 402 vorgeschlagenen Anordnung hauptsächlich
dadurch unterscheidet, daß in dieser bekannten Anordnung keine Feldeffekttransistoren sondern Bipolartran-
!0 sislorcn verwendet sind. Zwischen der ersten und der
zweiten Kapazität dieser bekannten Anordnung hat man die Reihenschaltung eines Widerstandes, der Emitler-Kollcktor-Strcckc
eines Transistors und einer Diode angebracht, wobei eine die Ladungsübertragung steucrndc
Schaltungsspannungsquclle zwischen den von dem Widerstand und der Diode abgewandten Anschlußendcn
der ersten und der zweiten Kapazität vorgesehen ist. Die Basiselektrode dieses Transistors ist mit
einem Punkt konstanten Potentials verbunden. Diese bekannte Schaltungsanordnung hat den Nachteil, daß
Übersprechen zwischen aufeinanderfolgenden Signalaustastungen auftritt, was auf das Vorhandensein der
Streckenkapazität zwischen dem Kollektor und der Basis des Transistors zurückzuführen ist. wodurch während
der Übertragung von Ladung von einer ersten Kapazität auf eine zweite Kapazität ein Teil der zu
übertragenden Ladung in Form von Streuladung in die erwähnte .Streukapazität gelangt, welche Ladung während
der Übertragung von der zweiten Kapazität auf
in eine dritte Kapazität in der Streukapazität zurückbleibt.
Diese Streuladung wird bei der darauf erfolgenden Übertragung von der ersten Kapazität auf die zweite
Kapazität der betreffenden zweiten Kapazität zusätzlich zugeführt. Dies hat zur Folge, daß auf die gesondcr-
r> ten Signalaustastungcn Echos der vorhergehenden Signalaustastungen
überlagert werden, so daß diese Echos akkumulieren. In einer integrierten Speicherschaltung,
wo das Verhältnis zwischen der erwähnten Strcukupa/ität und der Speicherkapazität nicht klein
gewählt werden kann, ist diese Echowirkung schon bei einer geringen Anzahl nacheinander geschalteter Speichcrcinheiien
für die Brauchbarkeit des integrierten Speichers beeinträchtigend.
!■in weiterer Nachteil der bekannten Schaltungsan-
4r> ordnung ist der. daß Ladungsverlust dadurch auftritt,
daß der Kollektor-Emitlcr-Slromvcrstärkungsfaktor λ
der verwendeten Transistoren etwas niedriger als 1 ist, wodurch der Ladestrom bzw. Entladestrom einer ersten
Kapazität größer ist als der Entladestrom bzw. der La-
V) dcstrom einer zweiten Kapazität.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Schaltungsanordnung zum Übertragen von Ladungen
zu schaffen, die verbesserte Betriebseigenschaften aufweist (d. h. insbesondere geringe Echowirkung und ge
Vt ringe Ladungsverlustc) und die sich besonders gut zum
Integrieren eignet.
Diese Aufgabe wird bei einer gattungsgemäßen Schaltungsanordnung durch das kennzeichnende Merkmal
des Anspruches I gelöst. Eine so ausgebildete
Mi Schaltungsanordnung zeichnet sich insbesondere durch
eine geringe Echowirkung und geringe Ladungsverluste aus.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
hi Die Schaltungsanordnung nach der ürfindung läßt
sich u.a. zur l.aufzeitvcrzögerung von z. B. Ton- oder Bildsignalen verwenden. Dabei ist eine lange Verzögerungs/.eit
pro Spcichcrcinhcit und somit pro Feldeffckt-
Transistor erwünscht Bei Verwendung einer Reihe von η Feldeffekt-Transistoren kann eine maximale Verzögerungszeit
pro Speichereinheil erreicht werden, wenn alle Gateelektroden je für sich über eine S.:haltspannungsquelle
mit Erde oder einem anderen Bezugspolential verbunden werden. Wenn die Schaltsignale derart
gewählt werden, daß sie während des Mn. Teiles jeder Abtastperiode T einen Wert £Volt und während des
übrigen Teiles der Periode einen Wert Null Volt haben und wenn sie außerdem um Mn. Teil der Periode Γ zeit- tu
lieh in bezug aufeinander verschoben sind, to daß zunächst
der n. Feldeffekttransistor und darauf der (a— 1),
(n—2) usw. Transistor leitend wird, wird die Ver/.ögerungszeit pro Speichereinheil maximal und gleich·
Fsee-sein.
In der Praxis ist es jedoch erwünscht, die Anzahl erforderlicher
Schaltspannungsquellen auf Kosten einer gewissen Verringerung der Verzögerungszeit pro Speichereinheit
zu beschränken. Dies kann dadurch erreicht werden, daß eine Anzahl von Gateelektroden von Feldeffekt-Transistoren
miteinander verbunden werden.
Es zeigt sich, daß ein möglichst günstiger Kompromiß zwischen der Anzahl anzuwendender Schaltspannungsqueüen
und der Anzahl erforderlicher Feldeffekt-Transistoren gewünscht ist. Es ist dabei wichtig, daß die Verzögerungszeit
pro Speichereinheit weiterhin von der Weise der Verbindungen der Gateclektrodcn verschiedener
Feldeffekt-Transistoren der Reihe abhängig ist.
Obgleich es bei der Verwendung als Schieberegister genügt, bei der Verbindung von Gateelektroden verschiedener
Feldeffekt-Transistoren miteinander die Bedingung zu erfüllen, daß zwei aufeinanderfolgende Feldeffekt-Transistoren
nicht gleichzeitig leitend sein sollen, werden größere Speicher zum Erzielen eines günstigen π
Kompromisses aus einer Reihe von Feldeffekt-Transistoren zusammengebaut, die mindestens zwei aufeinanderfolgende,
aneinander angrenzende Gruppen der gleichen Anzahl aufeinanderfolgender Feldeffekt-Transistoren
enthält, wobei die Gateclektrodcn der vcrschie- 4»
denen Gruppen zugehörenden Feldeffekt-Transistoren, deren Ordnungszahl in der Gruppe dieselbe ist, miteinander
verbunden sind.
Dieser Aufbau ermöglicht, bei einer vorherbestimmten Anzahl anzuwendender Schaltspannungsquellen ei- vi
ne möglichst lange Verzögerungszeit pro Spcichcrcinheit zu erzielen. Die Anzahl von Feldeffekt-Transistoren
pro Gruppe wird dabei durch die Anzahl der anzuwendenden Schaltspannungsquellen bestimmt.
Die Erfindung wird anhand der Zeichnung näher er- w
läutert. Es zeigt
F i g. 1 das Prinsipschaltbild der Schaltungsanordnung
der Erfindung,
Fig.2 den Verlauf der Spannung der Schaltspannungsquelle
nach F i g. 1, π
Fig.3 eine Schaltungsanordnung, die sich ■/.. B. zum
Verzögern elektrischer Signale eignet,
F i g. 4 deii Spannungsverlauf an verschiedenen Punkten
der Schaltungsanordnung nach F i g. 3,
Fig.5 schematisch eine Draufsicht auf einen Teil ei- mi
ner Ausführungsform einer Schaltungsanordnung nach der Erfindung und
F i g. 6 schematisch einen Querschnitt längs der Linie Vl-Vl in Fig. 5,
Fig. 7 schcmatisch einen Querschnitt durch eine an- t>r>
dere Ausführungsform einer Schaltungsanordnung nach der Erfindung,
Fig. 8 schematisch eine Draufsicht auf einen Teil ei-
net weiteren Ausiührungsfofffl einer Schaltungsanordnung
nach der Erfindung, und
F i g. 9 schematisch einen Querschnitt längs der Linie
!X-IX in F ig. 8,
Fig. 10 schcmatisch eine Draufsicht auf einen Teil einer weiteren Ausführungsform einer Schahungsanordnung
nach der Erfindung und
F i g. 11 schcmatisch einen Querschnitt läügs der Linie
Xl-Xl in Fig. 10,
Fig. 12 schcmatisch eine Draufsicht auf eine weitere
Ausführungsform einer Schaltungsanordnung nach der Erfindung und
Fig. 13 schematisch einen Querschnitt durch die
Schallungsanordnung nach Fig. 12 längs der Linie XIII-XIlI
in Fig. 12.
In Fig. 1 bezeichnet 7" einen Feldeffekt-Transistor
mit einer gegebenenfalls isolierten Gateelektrode, im folgenden Torelektrode genannt, Cn-1 eine erste Kapazität
und Cn eine zweite Kapazität. Sb bezeichnet eine
Schalispannungsquelle, die z. 3. eine Spannung liefert, deren Wellenform in F i g. 2 dargestellt ist. Aus letzterer
Figur ist ersichtlich, daß die Spannung zwischen der Torelektrode C und einem Bezugspotential z. B. Erde
während der Zeit η gleicht E Volt und während der Zeit
Π gleich NuIi Volt ist. Die Kapazität Cn in Fig. 1 liegt
zwischen der Drainelektrode D und der Torelektrode C
des Feldeffekt-Transistors Tn, während die Kapazität
C„ ι einerseits mit der Sourceelektrode S und andererseits
über die Schaltspannur.gsquelle So mit der Torelektrode
des Feldeffekt-Transistors Tn verbunden ist. Während
der Zeit η ist die Spannung zwischen der Torelektrode und einem Bezugspoiential gleich £Volt. Der
Transistor ist während der Zeit t\ leitend, wenn die
Spannung über der Kapazität niedriger ist als (E- Vp) Volt, wobei Vn die Schwellenspannung des Feldeffekt-Transistors
Tn darstellt. Der Transistor wird von einem Strom durchflossen, der die Spannung über der Kapazität
Cn ι erhöhl und die Spannung über der Kapazität Cn
verringert. Sind beide Kapazitäten gleich groß, so nimini die Spannung über der Kapazität Cn. ι in der
gleichen Zeit in gleichem Maße zu wie die Spannung über der Kapazität Cn abnimmt. Bei einer vorgegebenen
Spannung E der Sehaltspannungsque'.le Sn ist die Endspannung
über der Kapazität Cn. ι gleich (E- Vo,) Volt,
da beim Erreichen dieser Spannung der Feldeffekt-Transistor Tn in den Sperrzustand gelangt. Die Endspannung
über der Kapazität C„ist infolgedessen gleich Vn-
dV)\o\\., wobei JVgleich der Spannungszunahme über
der Kapazität Cn ι und Vn gleich der Spannung über der
Kapazität Cn am Anfang der Ladungsübertragung zwischen
den beiden Kapazitäten ist. Wählt man die Spannung (F- Vd) Voll als Bezugspcgel für die Information
—ΔV, die in der Kapazität Cn . ι vorhanden war, so zeigt
sivh, daß die Information -AV auf die Kapazität Cn
übergegangen isi, während gleichzeitig die Kapazität Cn ι bis zum ik/.ugspegcl aufgeladen und somit wieder
in einem Zustand ist, in dem sie neue Information von einem vorhergehenden Speicherelement empfangen
kann.
F i g. 3 zeigt eine Schalli;ngsreihe von η Einheiten mit
je einem Feldeffekt-Transistor, wobei zwischen der Drainelcktrode und der Torelektrode eine Kapazität
vorgesehen ist. Die Drainelektrode jedes Feldeffekt-Transistor isl galvanisch mit der Sourceelektrode des
nächstfolgenden Feldeffekt-Transistors verbunden. Die Drainelektrode des Feldeffekt-Transistors Tn ist über
eine Diode D„ mit der Schaltspannungsquelle Sq verbunden.
Das Ausgangssignal der Schaltungsreihe kann ie-
der Drainelektrode der Feldeffekt-Transistoren entnommen werden. Die Sourceelektrode des Feldeffekt Transistors
7o ist über die Reihenschaltung des Widerstandes Rn und der Quelle des Eingangssignals V, mil
einem Bezugspotential, /.. B. Erde, verbunden. Die Torelektroden der gradzahligcn Feldeffekt-Transistoren
sind über die Schaltspannungsqucllc .Sn mit einem Punkt des Bezugspotentials verbunden, wahrend die Torclektroden
der ungradzahligcn Feldeffekt-Transistoren direkt mit einem Bczugspotcniial verbunden sind.
Für· ein besseres Verständnis der Wirkungsweise der Schaltungsanordnung nach Fig. 3 sind in Fig.4 die
wichtigsten Spannungsänderungen während der Ladungsübertragung als Funktion der Zeit aufgetragen.
Die graphische Darstellung 4a zeigt den Verlauf der Spannung der Schalispannungsqueile .Su als Funktion
der Zeit. Diese ist eine symmetrische Rechleckspannung mit einem Maximum von + EVoIt und einem Minimum
von — E Volt, während ihre Periodizilät gleich Γ see. isl.
Diese Periodizität muß mindestens um einen Faktor 2 kleiner sein als die Periodizität der maximal auftretenden
Signalfrequenz der Eingangsspannung V1, die in F i g. 4b dargestellt ist. Während der Zeitintervalle m. ri,
r4 und Tt, hat der Punkt B» in Fi g. 3, der Verbindungspunkt der Torelektroden der geradzahligen Feldeffekt-Transistoren,
ein Potential von -EVoIt in bezug auf den Punkt B\, den Verbindungspunkt der ungradzahligen
Feldeffekt-Transistoren, der außerdem mit einem Bezugspotential verbunden ist. Der Transistor 77i wird
während der erwähnten Zeitintervalle nicht leitend, wenn die Eingangsspannung V,>
—(F.- Vp) ist, während außerdem die gradzahligen Transistoren T2, T».
usw. nicht leitend sind, da die Spannungen über den ungradzahligen Kapazitäten Ci, Ci usw. niemals größer
als (E- Vp) Volt werden können, was für die Kapazität Cn..i an Hand der Fig. 1 beschrieben isl. Die ungradzahligen
Transistoren 7Ί, Ti ... werden während der
gleichen Zeitintervalle leitend sein, wenn die Spannung über den gradzahligen Kapazitäten Gi, C>
usw. kleiner als EVoIt ist. Die gradzahligen Kapazitäten laden sich
auf, bis die Spannung über diesen Kapazitäten gleich E— Vo Volt geworden ist, während die Spannung über
jeder ungradzahligen Kapazität um denselben Wert abnehmen wird, um den die Spannung über der vorhergehenden,
gradzahligen Kapazität zunimmt. Es wird dabei vorausgesetzt, daß alle Kapazitäten gleich groß sind.
Während der Zeit, in der der Punkt Bn eine Spannung
von + EVoIt in bezug auf den Punkt B, hat, der außerdem
mit einem Bezugspotential verbunden ist, wird die Information betreffend die Größe des Eingangssignals
Vi auf die Kapazität G> übertragen, also nach Fig.4a
während der Zeitintervalle Γι. rs. r? und r?. Die Größe
des Eingangssignals während dieser Zeitintervalle ist etwa gleich — E, O, +E bzw. O Volt. Während dieser
Zeitintervalle wird der Transistor Tn von einem Strom durchflossen, der gleich (E- Vu- V1)ZRu + r) Amp. ist
und der die vorhandene Spannung von (E- Vo) Volt
über der Kapazität Gi abnehmen läßt. Die während dieser
Zeitintervalle den Transistor 7Ji durchfließenden Ströme sind in F i g. 4c dargestellt und das Verhalten der
Spannung über der Kapazität C<> in Fig. 4d. Diese Figur
zeigt auch, daß die Spannungsabnahmen über der Kapazität Co während der Zeitintervalle Γι, rj, τ*, und Τη
linear mit der Zeit verlaufen, was nur zutrifft, wenn der Widerstand Ro viele Male größer ist als der Kehrwert r
der Steilheit des Feldeffekt-Transistors T,h Die größte
Spannungsabnahme tritt während des Zeitintervall η
auf. d.h. JV=(E-Vp). während die Spannungsabnahme
während des Intervalles r-, gleich Null Volt ist. Infolgedessen
liegt lediglich für die Eingangssignale in dem Intervall -(E- Vn)S V,<
+(E- Vn) Volt eine lineare Beziehung zwischen der Spannungsannahme AV über
\ eier Kapazität Gi und dem erwähnten Eingangssignal
vor. Der Widersland Rn muß dabei richtig gewählt werden,
/.. H. muß bei einem Eingangssignal von Null Volt die Spannung über der Kapazität Gi während der Zeit,
in der der Punkt Hn ein Potential von + EVoIl in bezug
κι auf Erde aufweist, gerade gleich Ui(E- Vp) Volt werden.
Der Ladestrom /Λ.,,,,=(Έ— Vp)ZRo, der dazu notwendig
ist, wird durch die Größe der Kapazität Gi und
die Zeitdauer r jeder Periode T bestimmt, wenn das Potential des Punktes B» gleich +EVoIt ist. Der er-
r. wähnte Ladestrom ist gleich Gi (E-Vp)Zl r, während
'Λ (E- Vp) die Spannungsabnahme über der Kapazität
Gi bei einem Eingangssignal von Null Volt ist. Es folgt
daraus, daß für eine richtige Einstellung des Ladestroms bei mittlerer Größe des Eingangssignals gelten muß:
2ü 7"^(1Zi)Cn · /?o. Günstige Werte für den mittleren Ladestrom
mit Rücksicht auf ein gutes Signal-Rausch-Verhältnis und auf die erforderliche Schaltleistung liegen
/wischen I μΑ und I mA.
Da in der Schaltungsanordnung nach F i g. 3 die
2r! Strcukapazitätcn zwischen den Drainelektroden und
den Torclektrodcn der Feldeffekt-Transistoren zu den Kapazitäten Gi bis Cn parallel liegen, führt das Vorhandensein
dieser Streukapazität nicht mehr zu Echowirkungen, weil diese Strcukapaziiäten nunmehr gleichzei-
Ki tig als Speicherkapazitäten wirksam sind. Außerdem
wird durch die Verwendung von Feldeffekt-Transistoren als Schaltungsmitlcl sichergestellt, daß der Ladebzw.
Entladestrom einer ersten Kapazität nahezu nicht von dem Entlade- bzw. Ladestrom einer zweiten Kapa-
Γ) zität der Schaltungsanordnung nach F i g. 3 verschieden
isl. Zudem liefert die Verwendung von Feldeffekt-Transistoren
statt von Bipolartransistoren den zusätzlichen Vorteil, daß das elektrische Eingangssignal V, eine größere
Amplitude aufweisen darf, da die Durchbruchspannung /.wischen Sourccclckirode und Torelektrode oder
dem Substrat viele Male höher ist als die entsprechende Durchbruchspannung zwischen der Emitterelektrode
und der Basiselektrode eines Bipolartransistors.
Die Schaltungsanordnung nach den Fi g. 5 und 6 ent-
4r) hält ein Substrat 50 z. B. aus Isoliermaterial, das mit
einem oder mehreren Oberflächengebieten aus Halbleitermaterial versehen ist oder das, wie in der vorliegenden
Ausführungsform, selber aus Halbleitermaterial bestehen kann. Es sind in einem Oberflächengebiet des
■so Substrats 50 Halblcitcrzoncn 51 einer Reihe von Feldeffekt-Transistoren
vorgesehen, wobei eine Drainelektro-(Jc eines Fcldctfekt-Transistors der Reihe zur Ladungsübertragung
mit der Sourceelektrode des nächstfolgenden Fcldcffekt-Transistors der Reihe verbunden ist, da
jede der dargestellten Zonen 51 sowohl die Drainelektrodc eines Feldeffekt-Transistor als auch die Sourceelektrode
des nächstfolgenden Feideffekt-Transistors bildet. Die Torelektroden 52 sind mit einer der Metallbahncn
53 und 54 verbunden und gehören dadurch dem
bo (den) elektrischen Eingang (Eingängen) für die Steuersignale
zu, die durch diese .Metallbahnen zugeführt werden können.
Die Schaltungsanordnung hat eine gedrängte, einfache Struktur, wobei die pro Spcichercinhcit erforderliehe
Oberfläche klein ist. da jede Speichereinheit durch nur einen Feldeffekt-Transistor gebildet wird.
Durch jede der Leitbahnen 53 und 54 sind die Torclcktrodcn 52 einer Anzahl von Feldeffekt-Transistoren
derart miteinander verbunden, daß eine solche Anzahl
von Felde'feki-Transistoren nicht zwei aufeinanderfolgende
Feldeffekt-Transistoren enthüll. Dabei kann ein gleiches Steuersignal gleichzeitig den Torelektroden
verschiedener Feldeffekt-Transistoren zugeführt werden, so daß eine beschränkte Anzahl von Schaltspannungsquellen
genügen kann.
in der hier beschriebenen Ausführungsform sind die
Torelektroden 52 aufeinanderfolgender Feldeffekt-Transistoren abwechselnd mit der Leitbahn 53 und der
Leitbahn 54 verbunden. Infolgedessen weist die Reihe von Feldeffekt-Transistoren aufeinanderfolgende, aneinander
angrenzende Gruppen gleicher Anzahlen von zwei aufeinanderfolgenden Feldeffekt-Transistoren auf,
wobei die Torclcktroden der, verschiedenen Gruppen zugehörenden, aber in der Gruppe dieselbe Ordnungszahl aufweisenden Transistoren miteinander verbunden
sind.
Diese Weise der Durchverbindung ergibt einen günstigen Kompromiß zwischen der Anzahl anzuwendender
Schaltspannungsqiicllen einerseits und der Verzögerungszeit
pro Speichereinheit andererseits.
Es sei in diesem Zusammenhang bemerkt, daß die Verzögerungszeit pro Speichereinheit gerade proportional
zu der Anzahl von Feldeffekt-Transistoren pro Gruppe ist, die gleichzeitig Information besitzen.
Die zweite oder Speicherkapazität wird durch die Kapazität zwischen der Torelektrode 52 und der Oberflächenzone
51 gebildet, die durch die Isolierschicht 55 voneinander getrennt sind, welche die Halbleiteroberfläche
bedeckt. Weiterhin befindet sich die Torelektrode 52 über der an die Halbleiteroberfläche angrenzenden
Kanalzone 56, die zwischen den Oberflächenzonen 51 liegt, welche die Source- und Drainelektroden der Feldeffekt-Transistoren
bilden.
Die Kapazität zwischen der Torelektrode 52 und der
Oberflächenzone 51 ist die Innenkapazität zwischen Torelektrode und Drainelektrodc des Feldeffekt-Transistors.
Diese Innenkapazität ist in diesem Falle dadurch vergrößert, daß die Torelektrode 52 sich nicht nur über
der Kanalzonc 56, sondern auch über einem Teil der Drainelektrode 51 erstreckt.
Es sei bemerkt, daß bei Feldeffekt-Transistoren mit isolierter Torelektrode des gleichen Typs wie die vorerwähnten
Feldeffekt-Transistoren, die Torelektrode gewöhnlich die Kanalzone überlappt, so daß die Torelektrode
sich sowohl etwas über der Drainelektrode als auch über der Sourceelcktrode erstreckt. Bei dem beschriebenen
Feldeffekt-Transistor mit erhöhter Innenkapazität liegt die Torelektrode jedoch nicht symmetrisch
zu der Kanalzone, so daß von der einen Elektrode ein größerer, vorzugsweise ein erheblich größerer Teil
von der Torelektrode bedeckt wird als von der anderen Elektrode.
Die Schaltungsanordnung nach den F i g. 5 und 6 kann vollständig durch ein in der Halbleitertcchnik übliches
Verfahren hergestellt werden. Das Substrat 50 besteht z. B. aus N-ieitendem Silizium. Durch übliche Photomaskierungs-
und Diffusionstechniken können dann die P-leitenden Zonen 51 angebracht werden z. B. mit Abmessungen
von 40χ40μιη. Die Breite der Kanaizone 56
beträgt z. B. 6 μιη. Die PN-Obergänge zwischen den
Zonen 51 und dem Substrat 50 erstrecken sich z. B. über eine Tiefe von etwa 2 μηι von der Halbleiteroberfläche.
Die Isolierschicht 55 besteht z. B. aus Siliziumoxid und/
oder Siliziumnitrid und hat unter der Torelektrode 52 eine Dicke von z. B. 0,1 μτη. Unter den Leitbahnen 53
und 54 ist die Isolierschicht 55 vorzugsweise dicker, z. B.
0,5 μιη, um unerwünschte Kanalbildung zu verhüten. Zu
diesem Zweck können auch Kanalunterbrecher, z. B. diffundierte Kanalunterbrecher verwendet werden. Die
Torclektrodcn 52 haben z. B. Abmessungen von 38 x 38 μιη, während die Lcitbiihncn 53 und 54 eine
Breite von ■/.. B. 10 μιη aufweisen. Sie bestehen z. B. aus
Al oder einem anderen, geeigneten Elektrodenmaterial wie Au und haben eine Dicke von z. B. 0,3 μτη. Die Vorrichtung
kann in üblicher Weise in einer Hülle bekannter Art untergebracht werden.
Eine weitere Ausführungsform eines für eine Schallungsanordnung
nach der Erfindung geeigneten Feldeffekt-Transistors mil erhöhter Innenkapazität zwischen
Torelektrode und Drainelektrode wird nachstehend an
Kv Hand von F i g. 7 beschrieben. Dieser Feldeffekt-Transistor
enthält einen I lalbieiterkörper 70, in dem sich von
der gleichen Oberfläche her zwei Oberflächenzonen 71 und 72 des gleichen Leitfähigkeitstyps erstrecken, zwischen
welchen Zonen 71 und 72 sich eine an diesen Oberflächenzonen und an der Halbleiteroberfläche angrenzende
Kanalzone 73 befindet. Über der Kanalzone 73 erstreckt sich eine Elektrode 75, die durch eine Isolierschicht
74 davon getrennt ist. Es umgibt mindestens eine der Oberflächenzonen, in diesem Falle die Drainelektrode
72. in dem Halbleiterkörper 70 eine weitere Oberflächenzone 76, die des dem der Oberflächenzonen
71 und 72 entgegengesetzten Leitfähigkeitstyps ist. Weilerhin ist die Oberflächenzone 76 mit einem Anschlußleiter
77 versehen.
jo In dieser Ausführungsform wird die Kapazität des PN-Überganges zwischen den Zonen 72 und 76 benutzt.
Es ist dabei erwünscht, daß dieser PN-Übergang im Betriebszustand stets in der Sperrichtung vorgespannt
ist. Dies kann dadurch erzielt werden, daß zwischen dem
j5 Anschlußleiter 77 und der Torelektrode 75 eine geeignete
.Spannungsquelle vorgesehen ist. Häufig ist jedoch, z. B. bei Feldeffekt-Transistoren mit einer niedrigen
Schwellcnspannung, die Spannung zwischen der Torelektrode und der Drainelektrodc derart, daß der betreffende
PN-Übergang in der Rückwärtsrichtung vorgespannt ist, auch wenn die Torelektrode 75 und der
Anschlußleiter 77 direkt miteinander verbunden sind (wie in F i g. 7 dargestellt ist).
In der vorliegenden Ausführungsform ist weiterhin die Sourccelekirodc 71 mit einem Anschlußleiter 78 und
die Drainclektrode 72 mit einem Anschlußlei'.er 79 versehen.
Auch dieser Feldeffekt-Transistor kann vollständig durch ein in der Halbleitertechnik übliches Verfahren
hergestellt werden.
Es wird einleuchten, daß mit einer Anzahl von Feldeffekt-Transistoren
nach F i g. 7 in der an Hand der F i g. 5 beschriebenen Weise eine Schaltungsanordnung nach
der Erfindung aufgebaut werden kann. Es können dabei aufeinanderfolgende Feldeffekt-Transistoren der Reihe
über Leiterbahnen 78, 79 miteinander verbunden werden; auch kann die Drainelektrodc 72 außerdem die
Sourceelektrode 71 des nächstfolgenden Feldeffekt-Transistor
bilden.
Bei den Ausführungsformen nach den F i g. 5,6 und 7
bü ist das Substrat mit einem nicht dargestellten Anschlußleiter
versehen, um im Betrieb die PN-Übergänge zwischen den Source- und Drainelcktroden und dem umgebenden
Halblcilcrgebict in Sperrichtung vorspannen zu können. Ein solcher Anschlußleiter kann z. B. auf der
Oberseite, aber auch auf der Unterseite des Halbleiterkörpers
oder das Substrats angebracht werden. Im letzteren Falle ist es vorteilhaft, ein Substrat 70 mit niedrigem
spezifischen Widerstand zu verwenden, auf dem
eine epitaktische Schicht des gleichen Leitfähigkeitstyps, aber mit höherem spezifischem Widerstand angebracht
ist (F ig. 7).
Eine andere Ausführungsform einer Schaltungsanordnung nach der Erfindung, von der in den F i g. 8 und 9
ein Teil dargestellt ist, enthält eine Reihe von Feldeffekt-Transistoren, wobei die Source- und Drainelektroden
80 und 81 mindestens eines Feideffekt-Transistors durch Oberflächenzonen des einen Lcitfähigkcitslyps
gebildet werden, die durch eine Kanalzone 83 des einen ι ο Leitfähigkeitstyps miteinander verbunden sind, während
die Torelektrods 84, 86 eine an der Kanalzone 83 angrenzende Zone des entgegengesetzten l.eitfähigkeitstyps
ist, welche Zone 84,86 durch einen PN-Übergang 85,87 von der Kanalzone 83 getrennt ist. π
Die Torelektrode 84,86 hat zwei Teile, von denen ein
ersterer eine Oberflächenzone 84 ist, die an der Halbleiteroberfläche
88, an der auch die Source- und Drainelektroden 80 und 81 anliegen, eine der beiden letztgenannten
Elektroden 80 und 81. d. h. die Elektrode 80 umgibt. Dadurch kann in einfacher Weise erreicht werden,
daß die Kanalzone 83 auf der der Elektrode 81 zugewandten Seite breiter ist als auf der Elektrode 80
zugewandten Seite. Dies hat den Vorteil, daß die Innenkapazität zwischen der Zone 84 und der Elektrode 81
höher ist als die Innenkapazität zwischen der Zone 84 und der Elektrode 80.
Vorzugsweise wird in der Schaltungsanordnung nach der Erfindung die Elektrode 80 als Sourceelekirodc und
die Elektrode 81 als Drainelektrodc verwendet, in wcl- jo
chem Falle die höhere der beiden Innenkapazitäten als
zweite oder Speicherkapazität wirksam ist. Diese Wahl der Source- und Drainelektroden hat weiterhin den
Vorteil, daß im Betriebszustand die elektrische Feldstärke in der von der Source- bis zur Drainelektrodc breiter
werdenden Kanalzonc 83 einen gleichmäßigen Wert aufweist, wodurch die gute Wirkung des Feldcffekt-Transistors
begünstigt wird.
Der zweite Teil 86 der Torelektrode 84, 86 umgibt in
dem Halbleiterobcrflächcngebiet das Gebiet des einen Leitfähigkeitstyps, das durch die Kanalzone 83 und die
Source- und Drainelektroden 80 und 81 gebildet wird. Der zweite Teil 86 ist durch den PN-Übergang 87 von
dem erwähnten Gebiet des einen Leitfähigkeitstyps getrennt.
Im Gegensatz zu dem bei Feldeffekt-Transistoren üblichen
Verfahren wird in dieser Ausführungsform die Schaltungsanordnung nach der Erfindung der Teil 86
der Torelektrode nicht als aktiver Teil des Feideffekt-Transistors verwendet. Dadurch kann der Teil 86 ein
Oberflächengebiet oder ein Substrat bilden, in dem verschiedene Feldeffekt-Transistoren angebracht werden
können, ohne daß weitere Vorkehrungen notwendig sind, um diese Feldeffekt-Transistoren gegeneinander
zu isolieren. Dabei wird die Zone 84, die mit einem ή
Anschlußleiter 89 versehen ist, als aktive Torelektrode verwendet, der durch die Leitbahnen 90 und 91 die Steuersignale
zugeführt werden können. Das Substrat kann Ober einen nicht dargestellten Anschlußleiter mit einem
Bezugspotential verbunden werden. Das Substrat kann w auch nicht angeschlossen und somit schwebend gelassen
werden, d. h. nicht mit einem Punkt der Schaltung verbunden sein oder nur derart verbunden sein, daß das
Potential des Substrats während des Betriebes und trotz dieser Verbindung den gleichen Wert aufweist, den das h1
Substrat auch ohne diese Verbindung haben würde.
Auf der Halbleiteroberfläche 88 befindet sich eine Isolierschicht 93. auf der Leitbahnen 89 bis 92 angebracht
sind. Die Leitbahnen 92 verbinden dabei je eine Drainelektrodc 81 eines Feideffekt-Transistors der Reihe
mit der Sourceelektrode 80 des nächstfolgenden Fcldcffekl-Transistors der Reihe.
Es sei bemerkt, daß die Torelektrode 84 auch eine schmale, ringförmige oder andere geschlossene Geometrie
aufweisen kann, wobei z. B. örtlich eine Verbreiterung vorgesehen ist, um die Torelektrode mit einen
Anschlußleiter versehen zu können. Auf diese Weise kann die Kanalzonc 83 wenigstens örtlich eine sehr geringe
Lunge aufweisen, wodurch der Widerstand zwischen der Source- und der Drainclektrodc gering sein
kann.
F.ine weitere Ausführungsform einer Schaltungsanordnung nach der Erfindung, von der in I·" i g. 10 und 11
ein Teil dargestellt ist, enthält auch Feldeffekt-Transistoren,
bei denen die Source- und Drainclcktroden Obcrfiächcnzoncn 100 und 101 des einen Leitfähigkeitstyps sind. Diese Zonen sind durch die Kanalzonc 102 des
einen Leitfähigkeitstyps miteinander verbunden. Die Torelektrode wird durch eine an der Kanalzone 102
anliegende Zone 103 des entgegengesetzten Leitfähigkeitstyps und durch eine mil der Zone 103 verbundene
Oberflächenzone 104 gebildet, die auch des entgegengesetzten Leitfähigkeitstyps ist. Bei dieser Ausführungsform
wird die Tatsache benutzt, daß die Torelektroden mehrerer Feldeffekt-Transistoren miteinander verbunden
sind. Solche miteinander verbundenen Feldeffekt-Transistoren lassen sich in der gleichen Zone 103 anbringen.
Die unterschiedlichen Zonen 103 sind dabei in üblicher Weise dadurch gegeneinander isoliert, daß ein
Substrat 105 des einen Leitfähigkeitstyps verwendet wird, auf dem eine epitaktische Schicht 103 des entgegengesetzten
Lcitfähigkcitslyps angebracht ist. wobei weiterhin Isolierzonen 106 des einen Lciifähigkeitstyps
bis in das Substrat 105 diffundiert sind. Die Zonen 103 sind wie Inseln von den Isolierzonen 106 umgeben.
Die Zonen 103 sind ferner mit einem nicht dargestellten Anschlulllciicr verschen, durch den Steuersignale
den Torclektrodcn zugeführt werden können.
Zur Verringerung des Reihenwiderstandes zwischen den Ti>relcktroden unterschiedlicher Feldeffekt-Transistoren
können die Zonen 103 mit einem niedcrohmigcn Teil 107 versehen werden, der vorzugsweise nicht an das
Substrat 105 angrenzt, da sonst die Kapazität zwischen den Zonen 103 und dem Substrat 105 durch das Vorhandensein
des niederohmigen Teiles 107 zusätzlich vergrößert wird.
Die Halbleiteroberfläche ist mit einer Isolierschicht
108 versehen, auf der ein Muster von Leiterbahnen 109
angebracht ist, die durch Fenster in der Isolierschicht mit den Source- und Drainelektroden 100 und 101 einen
Kontakt herstellen. Mittels der Leiterbahnen 109 sind die Feldeffekt-Transistoren reihenmäßig angeordnet,
wobei jede der Leiterbahnen 109 die Drainelektrode 101 eines in einer Zone oder Insel 103 liegenden Feideffekt-Transistors
mit der Sourceelektrode 100 eines in einer anderen Zone 103 liegenden Feldeffekt-Transistors
verbindet.
Die an Hand der F i g. 10 und 11 beschriebenen Feldeffekt-Transistoren
haben einen symmetrischen Aufbau. Dies bedeutet, daß die Innenkapazität zwischen der
Torelektrode und der Sourceelektrode annähernd gleich der Innenkapazität zwischen der Torelektrode
und der Drainclcktrodc oder sogar größer als diese ist. Obgleich dies die gute Wirkung der Schallungsanordnung
nicht oder nahezu nicht beeinträchtigt, werden vorzugsweise Feldeffekt-Transistoren asymmetrischer
11
Struktur verwendet, bei denen die Innenkapa/ilät zwischen
Torelektrode und Drainelcktrode die größere ist. Dies kann z. B. dadurch erzielt werden, daß die Feldeffekt-Transistoren
der Schaltungsanordnung nach den Fig. 10 und 11 durch Feldeffekt-Transistoren ersetzt r,
werden, von denen die Fig. 12 und 13 einen zeigen. In
diesen Fig. 12 und 13 sind entsprechende Teile deutlichkeitshalber
mit den gleichen Bezugsziffern bezeichnet wie in den Fig. 10 und 11. Bei dieser Ausführungsform i"t die Sourceelektrodc 100 erheblich kleiner als
die Drainelektrode 101, während die Kanalzone 102 auf der der Drainelektrode 101 zugewandten Seile breiter
ist als auf der anderen, der Sourccelektrode zugewandten Seite.
Es wird einleuchten, daß die Erfindung sich nicht auf r> die dargestellten Beispiele beschränk!. Ps können /.. B.
sowohl Feldeffekt-Transistoren mit einer N-Kanal/onc als auch mit einer P-Kanalzone verwendet werden. Weiterhin
sind sowohl Feldeffekt-Transistoren des Anreicherungstyps als auch des Verarmungstyps anwendbar.
Ferner kann die in F i g. 3 dargestellte Schaltungsanordnung vorteilhaft benutzt werden, um in üblicher
Weise ein Filter für elektrische Signale zu bilden. Bei Verwendung von sehr vielen Einheiten in der Schaltungsreihc
nach F i g. 3 können etwaige Ladungsverlu- η
ste durch das Anbringen eines oder mehrerer üblicher Ladungsverstärker in der Reihe kompensiert werden. In
Kombination mit der beschriebenen Schaltungsreihc können auch Eingangs- und Ausgangskreisc üblicher
Art verwendet werden. Ferner können zwei oder mehr jo
der erwähnten Schaltungsreihen parallel mit gemeinsamen Eingängen und/oder gemeinsamen Ausgängen geschaltet
werden.
Weilerhin kann bei Feldeffekt-Transistoren mit einer
durch einen PN-Übergang von der Kanalzonc gctrennten
Torelektrode die Kapazität zwischen Torelektrode und Drainelektrode durch Verwendung zusätzlicher
Oberflächenzonen vergrößert werden, die z. B. in einem Oberflächenteil der Torelektrode oder ganz oder teilweise
in der Drainelektrode liegen und mit der Drain- bzw.Torelektrode verbunden sind.
Es Sassen sich weiter andere Halbleitermaterialien wie Germanium oder A'"BV-Verbindungen verwenden
. und auch andere geometrische Anordnungen sind möglich.
Die Kanalzone läßt sich örtlich verjüngen durch die Anbringung weiterer Halbleiterzonen, so daß die Kanalzone
durch die dem PN-Übergang der Torelektrode zugehörenden Verarmungsschichten als erste an der
Verjüngungsstelle gesperrt wird. Auf diese Weise kann der Abschnürpunkt in Richtung von der Drainelektrode
auf die Sourcceiektrode verschoben werden, wodurch die Kapazität zwischen der Torelektrode und der Sourceelektrode
zugunsten der zwischen Torelektrode und Drainelektrode verringert wird.
Hierzu 5 Blatt Zeichnungen
b5
Claims (3)
1. Schaltungsanordnung zum Übertragen von Ladungen
mit auf gleiche Weise aufgebauten Stufen, von denen jede eine erste und eine /weite Kapazität
und einen Feldeffekttransistor mit jeweils einer Gateelektrode, einer Sourccelektrodc und einer Drainelektrode
umfaßt, dessen Hauptstronibahn in dem Verbindungsweg zwischen der ersten und der zweiten
Kapazität liegt, bei der der Ladungytransporl zwischen der ersten und der zweiten Kapazität mit
Hilfe einer zwischen der von der Hauptstrombahn des Transistors abgekehrten Seite der ersten und der
zweiten Kapazität angelegten Schaltungsspannung steuerbar ist und bei der die Stufen so aufeinanderfolgend
angeordnet sind, daß die zweite Kapazität einer Stufe die erste Kapazität der darauffolgenden
Stufe bildet, dadurch gekennzeichnet, daß
die von der Drainelektrode abgewandte Seite der zweiten Kapazität mit der als Steuerelektrode dienenden
Gateelektrode verbunden ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere aufeinanderfolgende
Stufen der Schaltungsanordnung in einem gemeinsamen Halbleiterkörper integriert sind und daß
die zweite Kapazität durch die Kapazität zwischen einer Elektrode (52) und einer Obcrflächcnzonc (51)
des Halbleiterkörpers, die durch eine Isolierschicht (55) voneinander getrennt sind, gebildet wird
(F ig. 6).
3. Schaltungsanordnung nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß die Transistoren der
Stufen in einem Halbleiterkörper in einer Reihe angeordnet sind und daß die Drainclcktrode eines
Transistors der Reihe zugleich die Sourccelektrodc des nächstfolgenden Transistors der Reihe bildet
und die Ladungen in der Draineickirodc jeder Stufe innerhalb des Halbleiterkörper auf die Drainclektrode
der folgenden Stufe übertragen werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691967042 DE1967042B2 (de) | 1968-04-23 | 1969-04-21 | Ladungsuebertragungs-vorrichtung und verfahren zu ihrem betrieb |
DE19691967141 DE1967141C3 (de) | 1968-04-23 | 1969-04-21 | Integrierte Halbleiter-Ladungsübertragungsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE6805705,A NL174503C (nl) | 1968-04-23 | 1968-04-23 | Inrichting voor het overhevelen van lading. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1920077A1 DE1920077A1 (de) | 1969-11-06 |
DE1920077C2 true DE1920077C2 (de) | 1984-11-29 |
Family
ID=19803413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1920077A Expired DE1920077C2 (de) | 1968-04-23 | 1969-04-21 | Schaltungsanordnung zum Übertragen von Ladungen |
Country Status (12)
Country | Link |
---|---|
JP (2) | JPS4830171B1 (de) |
AT (1) | AT301907B (de) |
BE (1) | BE731897A (de) |
BR (1) | BR6908247D0 (de) |
CH (1) | CH505506A (de) |
DE (1) | DE1920077C2 (de) |
DK (1) | DK135253B (de) |
ES (2) | ES366284A1 (de) |
FR (1) | FR2010994A1 (de) |
GB (1) | GB1273181A (de) |
NL (2) | NL174503C (de) |
SE (2) | SE429797B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3519389A1 (de) | 1984-05-30 | 1985-12-19 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Mosfet mit veraenderlicher leitfaehigkeit |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3700932A (en) * | 1970-02-16 | 1972-10-24 | Bell Telephone Labor Inc | Charge coupled devices |
US3660697A (en) * | 1970-02-16 | 1972-05-02 | Bell Telephone Labor Inc | Monolithic semiconductor apparatus adapted for sequential charge transfer |
US3858232A (en) * | 1970-02-16 | 1974-12-31 | Bell Telephone Labor Inc | Information storage devices |
US3770988A (en) * | 1970-09-04 | 1973-11-06 | Gen Electric | Self-registered surface charge launch-receive device and method for making |
US3789240A (en) * | 1970-10-26 | 1974-01-29 | Rca Corp | Bucket brigade scanning of sensor array |
US3825995A (en) * | 1972-10-10 | 1974-07-30 | Gen Electric | Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit |
US3784847A (en) * | 1972-10-10 | 1974-01-08 | Gen Electric | Dielectric strip isolation for jfet or mesfet depletion-mode bucket-brigade circuit |
US3825996A (en) * | 1972-10-10 | 1974-07-30 | Gen Electric | Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit |
US3790825A (en) * | 1972-10-10 | 1974-02-05 | Gen Electric | Gate-diffusion isolation for jfet depletion-mode bucket brigade circuit |
GB1457253A (en) * | 1972-12-01 | 1976-12-01 | Mullard Ltd | Semiconductor charge transfer devices |
JPS5936402U (ja) * | 1982-08-31 | 1984-03-07 | 満企業株式会社 | 缶詰用加熱台 |
JPS5936401U (ja) * | 1982-08-31 | 1984-03-07 | 満企業株式会社 | コンロ付き缶詰 |
JPS5975602U (ja) * | 1982-11-12 | 1984-05-22 | 井上 定夫 | 携帯用こん炉付容器 |
JPS60119333U (ja) * | 1984-01-23 | 1985-08-12 | 株式会社 八木商店 | コツヘル等の火台 |
DE3546745C2 (de) * | 1984-05-30 | 1994-06-30 | Toshiba Kawasaki Kk | Lateraler MOS-Feldeffekttransistor mit Leitfähigkeitsmodulation |
JPS61252433A (ja) * | 1985-05-02 | 1986-11-10 | Mitsutaka Uto | 携帯簡易コンロ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3289010A (en) | 1963-11-21 | 1966-11-29 | Burroughs Corp | Shift register |
FR1430601A (fr) | 1964-05-08 | 1966-03-04 | Gen Micro Electronics Inc | Dispositif de mémoire |
DE1474510B2 (de) | 1965-12-14 | 1971-11-25 | Siemens AG, 1000 Berlin u. 8000 München | Durch schiebeimpulse gesteuerte schieberegister insbesondere fuer zeitmultiplex systeme |
-
1968
- 1968-04-23 NL NLAANVRAGE6805705,A patent/NL174503C/xx not_active IP Right Cessation
-
1969
- 1969-03-25 NL NL6904620.A patent/NL164158C/xx not_active IP Right Cessation
- 1969-04-21 ES ES366284A patent/ES366284A1/es not_active Expired
- 1969-04-21 DK DK217669AA patent/DK135253B/da not_active IP Right Cessation
- 1969-04-21 DE DE1920077A patent/DE1920077C2/de not_active Expired
- 1969-04-21 AT AT383069A patent/AT301907B/de not_active IP Right Cessation
- 1969-04-21 CH CH600369A patent/CH505506A/de not_active IP Right Cessation
- 1969-04-22 BR BR208247/69A patent/BR6908247D0/pt unknown
- 1969-04-22 FR FR6912626A patent/FR2010994A1/fr active Pending
- 1969-04-22 GB GB20475/69A patent/GB1273181A/en not_active Expired
- 1969-04-22 BE BE731897D patent/BE731897A/xx not_active IP Right Cessation
-
1971
- 1971-01-02 ES ES386995A patent/ES386995A1/es not_active Expired
-
1972
- 1972-02-07 JP JP47012936A patent/JPS4830171B1/ja active Pending
- 1972-02-07 JP JP47012935A patent/JPS4817779B1/ja active Pending
- 1972-04-21 SE SE7205249A patent/SE429797B/xx unknown
-
1976
- 1976-05-06 SE SE7605172A patent/SE440420B/xx unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3519389A1 (de) | 1984-05-30 | 1985-12-19 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Mosfet mit veraenderlicher leitfaehigkeit |
Also Published As
Publication number | Publication date |
---|---|
DE1920077A1 (de) | 1969-11-06 |
NL164158B (nl) | 1980-06-16 |
GB1273181A (en) | 1972-05-03 |
SE429797B (sv) | 1983-09-26 |
DK135253C (de) | 1977-08-29 |
JPS4817779B1 (de) | 1973-05-31 |
SE440420B (sv) | 1985-07-29 |
FR2010994A1 (de) | 1970-02-27 |
SE7605172L (sv) | 1976-05-06 |
NL174503C (nl) | 1984-06-18 |
AT301907B (de) | 1972-09-25 |
NL164158C (nl) | 1980-11-17 |
NL6904620A (de) | 1969-10-27 |
ES386995A1 (es) | 1973-04-16 |
DK135253B (da) | 1977-03-21 |
BE731897A (de) | 1969-10-22 |
JPS4830171B1 (de) | 1973-09-18 |
CH505506A (de) | 1971-03-31 |
NL6805705A (de) | 1969-10-27 |
NL174503B (nl) | 1984-01-16 |
ES366284A1 (es) | 1971-05-01 |
BR6908247D0 (pt) | 1973-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE2833921C2 (de) | ||
DE2501934C2 (de) | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens | |
DE2107037C3 (de) | ||
DE2144235C3 (de) | Verzögerung sanordnung | |
DE2326875A1 (de) | Transversalfrequenzfilteer | |
DE2252148C3 (de) | Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb | |
DE2248423C3 (de) | Ladungsübertragungssystem | |
DE3343453A1 (de) | Ladungsuebertragungsanordnung | |
DE2736326B2 (de) | CCD-Subtrahierer | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE2630085C3 (de) | CCD-Transversalfilter | |
DE2520608B2 (de) | Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals | |
DE2844248A1 (de) | Ladungsuebertragungsanordnung | |
DE3615545A1 (de) | Schaltungsanordnung mit angezapfter ccd-verzoegerungsleitung | |
DE1967141C3 (de) | Integrierte Halbleiter-Ladungsübertragungsvorrichtung | |
EP0004870B1 (de) | Transversalfilter mit Paralleleingängen. | |
DE2042086C3 (de) | ||
DE2638942C2 (de) | Ladungsgekoppelte Anordnung | |
EP0004563B1 (de) | Transversalfilter | |
DE1919507C3 (de) | Kondensatorüberladungsvorrichtung | |
DE2830437A1 (de) | Ladungsgekoppeltes filter | |
DE2657281C3 (de) | MIS-Inverterschaltung | |
AT377635B (de) | Ladungsuebertragungsanordnung | |
DE2411293C2 (de) | Schaltung zur Ladungsübertragung und Halbleiteranordnung für die Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AH | Division in |
Ref country code: DE Ref document number: 1967141 Format of ref document f/p: P |
|
8162 | Independent application | ||
AH | Division in |
Ref country code: DE Ref document number: 1967042 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings |