DE1901228A1

DE1901228A1 - Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers

Info

Publication number: DE1901228A1
Application number: DE19691901228
Authority: DE
Inventors: Mark W Bee; Wappingers Falls; Lang Donald J
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-01-17
Filing date: 1969-01-11
Publication date: 1969-09-04
Also published as: NL166560B; SE341934B; DE1901228B2; GB1182240A; CH476344A; US3564506A; BE725192A; FR1604091A; DE1901228C3; NL6900692A; ES362185A1; NL166560C

Description

T9Q1228

. Böblingen, den 7. Januar 1969

Anmelder: International Business Machines

Corporation, Armonk, N. Y. 10

Amtliches Aktenzeichen: Neuanmeldung

Aktenz. der Anmelder in: Docket PO 967 042

Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers,-

Die in Datenverarbeitungsanlagen auftretenden Fehler können in zwei Kategorien aufgeteilt werden: "vorübergehende" Fehler und "dauernde" Fehler. Vorübergehende Fehler können die Folge einer kurzfristigen Netz spanmings Schwankung oder eines Störimpulses sein. Dauernde Fehler werden z. B. durch den vollständigen Ausfall eines Bauelementes oder durch eine Leitungsunterbrechung hervorgerufen.

Die vorliegende Erfindung betrifft Einrichtungen in einer Datenverarbeitungsanlage, die eine korrekte Arbeitsweise trotz des Auftretens vorübergehender Fehler erlauben.

^1)0967042

Es sind Datenverarbeitungssysteme bekannt geworden, in denen Fehlerauswirkungen durch Redundanz der technischen Einrichtungen verhindert werden, also z.B; durch Verdoppelung der einzelnen Schaltungsteile oder durch Parallelarbeit ganzer Anlagen. Diese Lösung ist zwar sicher, aber sehr aufwendig.

Eine weitere Möglichkeit zur Eliminierung vorübergehender Fehler besteht darin, den Programmablauf beim Auftreten eines Fehlers zu stoppen und mit der Ausführung des gesamten Programms von vorne zu beginnen, wobei möglicherweise die Daten und das Programm noch einmal neu geladen werden müssen. Dieses Verfahren ist unter Umständen sehr zeitaufwendig ; vor allem aber werden die Resultate, die bis zürn Auftreten des Fehlers korrekt ermittelt wurden, gar nicht ausgenutzt, sondern gehen verloren.

Ein anderes Verfahren, das eine Beseitigung der Auswirkungen vorübergehender Fehler ermöglicht, ist die Programmierung mit Prüfpunkten. Dabei werden im Programm bestimmte Steilen (Prüfpunkte) vorgesehen, bei deren Erreichung der Programmablauf angehalten wird. Die zu einem solchen Zeitpunkt in bestimmten Registern, Speichern, usw.. enthaltenen Daten und Steuerinformationen werden ausgelesen und an besonderen Plätzen, z.B. in einem Magnetband, gespeichert, und bleiben bis zur Erreichung des nächsten Prüfpunktes dort erhalten. Da-

PO9-67-042 - 2 -

909836/1274

durch besteht die Möglichkeit, nach einer Unterbrechung odet* nach Auftreten eines Fehlers durch ein Hilfsprogramm in der Datenverarbeitungsanlage die Bedingungen wiederherzustellen, die zur Zeit der Erreichung des letzten Prüfpunktes bestanden, und von diesem Punkt aus den Programmablauf wieder zu starten.

Dieses Verfahren hat aber den Nachteil, dass durch die an den Prüfpunkten notwendigen Zusatzoperationen Zeitverluste eintreten, die den Wirkungsgrad des Systems herabsetzen. Ausserdem müssen die gewünschten Prüfpunkte und die Benutzung der notwendigen Hilfsprogramme bei der Programmierung berücksichtigt werden, und erfordern deshalb zusätzliche Arbeit.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, für eine Datenverarbeitungsanlage, in der lange Operanden abschnittsweise verarbeitet werden, Einrichtungen zur Ueberwindung vorübergehender Fehler anzugeben, die keinen Verlust bereits erarbeiteter Ergebnisse zur Folge haben, bei der Programmierung nicht berücksichtigt zu werden · brauchen und nur geringen Aufwand erfordern.

Gegenstand der Erfindung ist eine Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlere, bei der zur Ausführung eines Befehls die Verarbeitung von Operanden und die Gewinnung des Ergebnisses in aufeinanderfolgenden

PO9-67-042 - 3 -

909836/1274

Zyklen abschnittweise erfolgt, wobei ein Zyklus die Bearbeitung mehrerer Abschnitte umfassen kann, die dadurch gekennzeichnet ist, dass ein Abschnittszähler vorhanden ist, der am Ende jedes Zyklus um die Anzahl der fehlerfrei erzeugten Ergebnis-Ab schnitte erhöht wird und dann die Gesamtzahl der fehlerfrei verarbeiteten Operanden-Abschnitte angibt; und dass Steuereinrichtungen vorhanden sind derart, dass bei Feststellung eines Fehlers die Verarbeitung von dem Operanden-Abschnitt an erneut versucht wird, der auf den durch den Inhalt des Abschnittzählers angegebenen Abschnitt folgt. Der Inhalt des Abschnitts-Zählers wird benutzt, um nach Auftreten eines Fehlers bei einer Wiederholungsoperations die Register bzw. Zähler für Operandenadresse und Operandenlänge auf den Stand zu bringen, der nach der letzten erfolgreichen, d. h. fehelerfreien Erzeugung und Wegspeicherung von Ergebnisabschnitten für den Beginn des nächsten Operationszyktus erforderlich war.
Weitere Merkmale der Erfindung sind den Unteransprüchen zu entnehmen.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Zeichnungen erläutert.

Fig. 1 ist ein Blockschaltbild einer Datenverarbeitungsanlage;

Fig. 2 zeigt Einzelheiten der Steuereinrichtungen der Datenverarbeitungsanlage nach Fig. 1 mit einem erfindungsgemässen Abschnittszähler (VFL-Bytezähler).

Fig. 3 zeigt das Beispiel eines Vergleichsbefehls für zwei

Operanden mit variabler Feldlänge. - 4 -

PO 967 042

90 98 367 127A

·..'■' 5 . ·; 19Q1228

Gesamtsystem . .

. Das in Fig. 1 gezeigte System enthält einen Hauptspeicher 12 und einen Arbeitsspeicher 13. Obwohl keine besonderen Eingabe"/ Ausgabeeinheiten dargestellt sind, da diese allgemein bekannt sind, stehen sie mit dem in Fig. 1 gezeigten System über daa Verbindungs-

. netxwerk 216 in Verbindung, das an den Addiererausgangspuffer und die Addiererausgangsleitung 221 angeschlossen ist. .Die Haupt-Steuereinheit 11 steuert die Arbeitsweise des Systems durch Schal* tungen und Signale, die kollektiv durch die Steuerleitung 15 dargestellt sind. Besondere Steuersignale, die für die vorliegende Erfindung von Bedeutung sind, werden später genauer beschrieben.

Der Hauptspeicher* 12 ist beispielsweise eine Matrixanordnung von Magnetkernen, in welcher ein gewünschter Speicherplatz durch eine Adresse im Speicheradressregister (SAR) 90 gewählt wird. Wenn das SAR 90 eine Hauptspeicheradresse enthält, durchläuft der Haupt* speicher 12 unter Steuerung seines eigenen internen Taktgebers einen Speicher-Grundzyklus und liest Informationen über die ;Leseleitungen 95 in das Speicherdatenregister (SDR) 91. Aus dem SDR können die Daten in den Hauptspeicher 12 zurückgegeben sowie auf das Verbindungsnetiwerk 216., den Puffer 217 und die Addiererausgangsleitung 221 gegeben werden. Der gesamte Speiche rzyklus besteht aus einem Lesehalbzyklus (zerstörende· JUf «en) und einem Schreibhalbzyklus (Regeneration). . - 4"

PO9-67-042 ; ■ . -S** · ·' Öpgt^t INSPECTED

/74

ς " ^ν . 1907228

. Durch Einschreiben neuer Information in das SDR 91 vor der

Regeneration im Schreibzyklus wird die ursprünglich im Hauptspeicher stehende Information geändert. Gleichzeitig mit der . Regeneration steht die Information im SDR 91 für das System auf der Addiererausgangsleitung 221 zur Verfügung.

Das System fasst acht Bits zu einem sogenannten "Byte" zusammen. Ein "Wort" ist in dem System als eine Einheit von vier" aufeinander - ' · folgenden Bytes definiert. Eine volle Adresse besteht aus 24 Bits'und

\ ■■■■ ■ ■ ■ . ' ■■·.·. ■·

bezeichnet die Stelle eines Bytes im Speicher. .

Der Arbeitsspeicher (AS) 13 besteht aus 64 Registern mit der Kapazität je eines Wortes, die durch das zugehörige Arbeitsspeicheradreaaregister (ASAR) 120 adressiert werden. Das ASAR 120 wird au· dem J-Register .121 geladen, das seinerseits wiederum aus der Addiererausgangs leitung 221 oder der Kombinier schaltungs leitung .gespeist wird. Sobald für den Arbeitsspeicher 13 eine* Leseoperation vorgeschrieben ist, wird das adressierte Wort vom AS 13 entweder in das L-Register 12$ oder in das R-Register 124 ausgelesen. Die' Aus gange signale vom L-Register und R-Register werddn zurück zum Arbeitsspeicher 13 oder zum Addierer 210 geführt. ■

ΡΟ9-67·042 τ 6,-

909.38/1274 ·' or«g,nAl

16 der 64 Ein-Wort-Register im Arbeitsspeicher 13 sind als aligemeine Register bestimmt und werden bei der Adressberechnung und Indexierung als Indexregister verwendet, bei der Festpunkt-Arithmetik und logischen Operationen jedoch ,als Speicher register. Ausserdem enthält der Arbeitsspeicher 13 Arbeitsplätze, die während, der Verarbeitung zu verschiedenen Zwecken verwendet werden.

Daten werden zu den. und von den Registern über drei Datenleitungen unterschiedlicher Kapazität übertragen. Diese drei Leitungen sind die Addiererausgangsleitung 221 für 32 Bits, die Befehlsadressleitung 223 für 24 B.its, und die Kombinierschaitungsieitung 222 mit 8 Bits Kapazität. .

Der Datenfluss geht im wesentlichen über zwei parallele Wege, die gleichzeitig benutzt werden können. Einer dieser Wege ist der Addiererweg mit dem 32-Bit-Addierer 210, der durch die 32-Bit-Register L, R, M. und H gespeist wird. Der andere Weg ist der Kombinier schaltung s weg mit der 8-Bi't-Komb'inierschaitung 213, ' die durch die Register L, R und M gespeist wird. Die Kombinierschaltung handhabtEin-Byte-Blocks in Halbbyte-Abschnitten.

Ausser 32 einzelnen Addierereinheiten umfasst der Addierer 210 Paritäteprüf schaltung en, Parität s er zeuger schaltung en sowie einen

PO9-67-042 ·· - 7 - .. ·. · ·

· . ■··■·, ■ · ORIGfNALINSPECTED

. 909836/1274

Uebertrags-Generator. Bei der Ausführung arithmetischer · Operationen werden Daten aus dem 32-Bit-Register. H, M oder R auf den rechten Addierereingang Y gegeben. Der linke Addierereingang XG ist mit einer Echtwert-ZKomplementwertschaitung verbunden und wird vom 32.-Bit-Register 126 (L-Register) gespeist.

■■ · * *

In einem Zyklus der Zentraleinheit werden je zwei Operanden aus je 32 Bits auf die Addierereingänge XG und Ϋ geleitet, durch den .Addierer verarbeitet, und das Ergebnis dann auf den Addier eräuggangspuffer 217 gegeben. .Subtraktion erfolgt durch Komplement--Addition mit Hilfe der Echtwert'/Komplementwertschaltung 220 ; -Multiplikation und Division durch wiederholte Addition bzw. Subtraktion und Stellenverschiebung mit Hilfe der Verschiebeschaltung 215.

. Der Kombinierschaltungsweg wird hauptsächlich bei der Ausführung von Befehlen für variable Feldlänge verwendet. Zwei Bytequellen können für eine Ve rknüpfuhgs-Operation durch die Kombinierschaltung gleichzeitig gewählt werden. Auf, den linken Eingang U kann entweder ein aus dem L-Register unter Steuerung eines der ·.." beiden Bytezähler LB 101 und MB 102 ausgewähltes Byte gegeben . werden oder ein Byte, das aus dem Inhalt der beiden 4-Bit-Register , MD 103 und F 104 gebildet wird. Dem rechten Eingang V wird .ein aus dem M-Register 211 unter Steuerung eines der beiden Bytezähler LB 101 oder MB 102 ausgewähltes Byte zugeführt'. Die Kombinierschaltung wird genauso wie die anderen Funktionseinheiten

durch die Haup'te.teuer einheit 11 gesteuert,

.·■■""· ..909836/1274 ; '~^_nmmL inspected

PO9-67-042 . - 8 - „

Der Befehlsadressweg hat eine Kapazität von 24 Bits, urn die im Befehlsadressregister 218 enthaltene 24-Bit-Befehlsadresse übertragen und auf den neuesten Stand bringen zu können. Der erste Befehl wird am Anfang durch die Hauptsteuereinheit 11 in das BefehUadreesregiiter (BA REG) 218 gesetzt. Von dort' werden Befehlsadressen auf den Befehlsadresszähler 219 geleitet, Der Befehlsadresszähler erhöht die Befehlsadresse um eine Zahl, die der Anzahl Bytes in einem Befehl entspricht (sechs Bytes im Falle eines Speicher-Speicher-Befehls)', und setzt die neue Adresse über die Leitung 226 in das Befehlsadressregister. Dieanfängliche Befehlsadresse bezeichnet die Stelle des laufenden . auszuführenden Befehls im Hauptspeicher und wird in das Speicher-. adressregister (SAR) 90 gelesen und zum Hauptspeicher 12 geleitet, wodurch der adressierte Befehl in das Speicherdatenregister (SDR) ausgelesen wird. Aus dem Hauptspeicher 12 auf das SDR ausgelesene Befehle laufen über die Schaltung 216 zum Addiererausgangspuffer 217, Die Entnahme eines Befehls wird Befehls-Abruf genahnt und erfolgt jeweils in zwei Schritten. Während des Befehls-Abrufes wird der Befehl ausgelesen und zum Einstellen verschiedener Anfangs-, bedingungen in der Zentraleinheit und dem Arbeitsspeicher 13 vor Beginn der Befehlsausführung verwendet.

PO9-67.-042 · - 9 -

OWGtNAL INSPECTED

&09S3S/1274

JIO

Zur Hauptsteuereinheit 11 gehört auch eine Folgesteuereinheit 302, Allgemeinstatus-Merker 303, ein Programm-Statuswort-Register· und eine Fehlererkennungsschaltung 305.

In Fig. Z sind weitere Einzelheiten der Hauptsteuereinheit 11 des Grundsystems sowie die für das vorliegende Ausführungsbeispiel der Erfindung zusätzlich vorhandenen Einrichtungen dargestellt. . ' - Die Folgesteuereinheit 302 enthält grundsätzlich einen Festspeicher ψ {FS) 307, der durch ein zugehöriges Festspeicher-Adressregister

(FSAR) 308 adressiert wird. Bei Wahl einer entsprechenden Adresse durch das FSAR 308 liest der Festspeicher ein Steuerwort in das Festspeicher-Datenregister (FSDR) 309 aus. Das in das Register gesetzte Steuerwort steuert die Verarbeitungseinheit für einen . Maschinenzyklus, da vor jedem neuen Zyklus der Verarbeitungseinheit ein neues Steuerwort ausgelesen wird. Das Steuerwort im FSDR wirkt über die Decodierschaltung 310 und die Steuerleitung 15 auf die verschiedenen Tor schaltung en und Steuerschaltungen des Systems.

Wörter sind im Festspeicher 307 in Mikrobefehlsfolgen organisiert, wobei daa jeweils nächste Wort in der Folge teilweise durch das vorhergehende Wort bestimmt ist, und zwar über einen Teil, der . vom FSAR 308 zurückgeführfwird. Zusätzlich zu einem Ausgangs-

signal von der Decodierschaltung 310 wird eine bestimmte Folge .aueserdem ausgewählt durch Signale vom SDR 91, dem M-Register

PO9-67-042 . -10-

t INSPECTED

und dem F-Register 104 über die Leitungen 316 bzw. 317 und 318. Als zusätzliche Möglichkeit für die Wahl einer Mikro.-befehlsfolge oder eines Steuerwortes als Funktion einer Maschinenbedingung oder eines Datenwertee verfügt das FSAR 308 über einen Eingang. 319, der eine Verzweigung zu einer bestimmten FS-Adresse in Abhängigkeit davon steuert, ob ein Bedingungscode in.den Allgemeinstatus-Merkern, im Programm-Statuswort oder in anderen entsprechenden Einrichtungen vorliegt oder nicht. Die Allgemeinstatus-Merker 309 oder andere entsprechende Einrichtungen können z.B. durch Signale von der Decodierschaltung 310 gesteuert werden.

Das Programm-Statuswort-Register 304 enthält Status- und Steuerinformationen, die bei der Ausführung der verschiedenen Steuerfunktionen des Systems verwendet werden, und dient der Aufzeichnung des laufenden Syetemstatus. Das Register 304 kann von der Addiererausgangsleitung 221 geladen werden.

Zur Fehler-Erkennungsschaltung 305 gehören normale Paritätsprüfschaltungen, wie z.B. die Paritätsprüfschaltung 323 am Ausgang ι des Addierers 210 in Fig. 1. Paritätsprüf schaltungen gibt es ah verschiedenen Stellen im System der Fig. 1, und sie speisenalle die Fehler-Erkennung s schaltung 305 in bekannter Weise.

PO9-67-042 . -11- ^ ORiGiNALfNSPECTED ·

. ' -90Ö836/127A .

Die Arbeitsweise des Grundsystems wird durch Befehle gesteuert. Obwohl fünf grundlegende Befehlsformate möglich sind, wird hier als Beispiel nur das SS-Format (Speicher-Speicher-Befehl) beschrieben. Wie in Fig. 3 gezeigt, enthalten die Bits 0 bis den Operations-Code (OP Code), die Bits 8 bis 15 die Länge L. ■ (Anzahl Bytes) des ersten Operanden und des zweiten Operanden, die Bits 16 bis 19 die Basisadresse Bl des ersten Operanden, die Bits 20 bis 31 die relative Adresse Dl des ersten Operanden, die Bits 32 bis 47 die Basisadresse B2 bzw.· relative Adresse D2 des zweiten Operanden.

Ablauf einer Operation

In Fig. 3.ist als Beispiel ein Speicher-Speicher-Befehl gezeigt. Der OP Code D4 schreibt eine UND-Operation mit variabler Feldlänge (VFL-UND-Operation) vor. Der Wert 250 für L besagt, dass sowohl der erste als auch der zweite Operand JL + 1 Bytes lang sind, d.h. 251 Bytes. Bl ist auf drei gesetzt, wodurch festgelegt ist, dass die Basisadresse des ersten Operanden im allgemeinen Register 3 des Arbeitsspeichers erscheint. Zu dieser 24-Bit-Basisadresse muss noch die Verschiebung Dl addiert werden. In dem zu gebenden Beispiel ist Bl plus Dl gleich 1049. In ähnlicher Weise ist der Inhalt des allgemeinen Registers 4 zuzüglich der relativen Adresse D2 gleich der Hauptspeicheradresse des am weitesten links stehenden Byte des zweiten Operanden, in dem zu gebenen Beispiel also gleich 1113.

909836/1274

PO.9-67-042 , - 12 -

Die erste Operandenadresse ergibt sich aus Bl und Dl und wird für das laufende Wort in WSl (Stelle im Arbeitsspeicher 13) oder im Η-Register gehalten ; die beiden wertniederen Bits werden im MB-Zähler 102 gehalten. Die zweite Operandenadresse, errechnet aus B2 und D2, wird für das laufende Wort in WS2 oder dem R-Register und die beiden wertniederen Bits im I^B-Zähler 101 gehalten. Die Adressen für jedes Wort werden während der Verarbeitung laufend auf den neuesten Stand gebracht.

Die Operandenfelder haben variable Länge bis zu 256 Bytes. Der Abruf erfolgt wortweise und die Verarbeitung von links nach rechts.. Wenn ein ne,ues.Wort gebraucht wird, wird die Adresse des laufenden Wortes auf den Y-Addier er eingang und die Zahl 4 auf den XG-Addierereingapg, gegeben. Mit der Summe w^rd $er Hauptspeicher adressiert und gleichzeitig die Adresse des . laufenden ,Wortes nachgefühlt., Dj.e E,rgebnisbytes ,werden im · M'-Register zusammengesetzt und an der Wortadr es stelle des laufenden Ergebnisses im Hauptspeicher gespeichert, wenn eine Wortgrenze (MB-Zähler gleiqh 3) angetroffen oder die Operation beendet wird (Gl - G2 = 0). Die laufende Bestimm^ngsadresse (Adresse, auf die.das Ergebnis der ,verarbeiteten Operanden X und 2 gesetzt wird) wird zur Adressierung des Hauptspeichers ,benutzt.-Da leicht unbedingt alle vier.Bytes, im jeweils bearbeiteten Wort .. ι

PO9-67.-042 . . r ,13 -. .

909836/1^7

ν.

geändert werden müssen, werden die Befehle für Operanden variabler . Feldlänge mit einem bestimmten Mikrobefehl verarbeitet, der die Aenderung nur bestimmter Bytes aus dem Speicherdatenregister (SDR 91) gestattet. Die Bytewahl erfolgt in Verbindung mit den Bytespeicher-Merkern (eines für jedes Byte im SDR). Diese Merker sind in der Byteauswahlsteuerung 401 in Fig. 2 enthalten. Die Bytespeicher-Merker .werden vom MB-Zähler eingeschaltet, wenn ein Ergebnisbyte über die Kombinier schaltung 213 auf das M-Register 211 in Fig. 1 gegeben wird.

Wenn z.B. ein UND-Befehl gemäss OP-Code D4 ausgeführt wird, so wird der erste Operand mit dem zweiten Operanden in einer UND-Schaltung verknüpft und das Ergebnis an der Stelle des ersten Operanden gespeichert, wodurch dieser Ursprungsoperand geändert wird. Die Operanden brauchen nicht an einer Wortgrenze zu beginnen oder aufzuhören, noch nach Bytes aufeinander ausgerichtet zu sein. Beide Felder werden als binäre Grossen behandelt. Die UND-Operation kann in die folgenden vier Phasen unterteilt werden :

1. Abruf des zweiten Operanden in das L-Register ;

2. . Abruf des ersten Operanden in das M-Register ;

3. Uebertragung des ersten und zweiten Operanden zur Kombinierschaltung 213 unter Steuerung des LB-Zählers bzw. MB-Zählers und Uebertragung des Ergebnisses auf das M-Register unter Steuerung des MB-Zählers;

90SS38/127 4

PO9-67-042 - M -

4. Uebertragung des Ergebnisses vom M-Register zum SDR 91 und Speicherung des Ergebnisses im Hauptspeicher im Feld des ersten Operanden.

Wenn je ein Byte zur Kombinierschaltung geleitet wird, werden die Gl-G2-Zähler zurückgeschaltet. Die Gl-G2-Zähler geben die Anzahl der noch zu verarbeitenden Bytes an und werden auf Null geprüft, um das Ende der Verarbeitung festzustellen.

Wiederholungseinrichtung / Bytezähler

Die vorliegende Erfindung bezieht sich auf· eine Wiederholungseinrichtung, die in das oben beschriebene Datenverarbeitungssystem zusätzlich eingebaut wird. Die Wiederholungseinrichtung gestattet einem derartigen System die Ueberwindung der Auswirkung vorübergehender Fehler sowie eine korrekt wiederholte Ausführung eines Befehls. Die Wiederholung erfolgt in verkürzter Form und nutzt das bis zum Auftreten des Fehlers erreichte Ergebnis aus. Die verkürzte Wiederholung wird ermöglicht.durch Aufzeichnung der Anzahl richtig gespeicherter Ergebnisbytes bei der byteweisen Ausführung eines Befehls. Da die wiederholte Ausführung mit dem Byte beginnt, das nach dem zuletzt erfolgreich verarbeiteten Byte folgt, ist kein grosser Rückgriffspeicher erforderlich. So ist bei dem mit Operanden von 25 6 Bytes arbeitenden Ausführungsbeispiel z.B. kein Rückgriffspeicher mit einer Kapazität von 256 Bytes erforderlich.

PO9-67-042 - 15 -

909838/1274

In Fig. 2 sind die zusätzlichen Einrichtungen dargestellt, die die bei byteweiser Verarbeitung der relativ langen Operanden erfolgreich verarbeiteten Bytes zählen. Es sei noch einmal auf Fig. 1 verwiesen und daran erinnert, dass die Ergebnisse im Hauptspeicher gespeichert werden, nachdem sie vom M-Register über den Addierer 210, die Addiererausgangsleitung 221 schliesslich auf " das SDR 91 geleitet wurden. Vom SDR werden die Bytes im Schreibhalbzyklus in den Hauptspeicher 12 eingeschrieben. Die vier Bytespeicher· Merker in der Byteauswahlsteuerung 401 der Fig. 2 geben an, welche der vier Bytes (0, 1, 2, 3) tatsächlich gespeichert werden. Die Ausgangssignale der vier Merker in der Steuerung 401 laufen normalerweise über die Leitungen 402 auf die Speicherdatenregister-Torsteuerschaltungen im Grundsystem.

Da die Operanden nicht an einer Wortgrenze beginnen oder zu enden brauchen, kann jede Kombination nebeneinanderliegender Bytes während jedes Speicherzkylus gespeichert werden. Die Anzahl der in einem Wortspeicherzyklus erfolgreich gespeicherten Bytes wird . durch den Byteauswahl-Decodierer 406 über die Eingangs leitungen von der Byteauswahlsteuerung 401 abgefühlt. Der Byteauswahl-, Decodierer wandelt die Ausgangs signale der Byteauswahlsteuerung in eine binäre Darstellung der Anzahl der gespeicherten Bytes um. Wenn die Anzahl der gespeicherten Bytes eine binäre Eins, Zwei oder

PO9-67-042 - 16 -

909836/12 74.

Vier ist, wird ein Signal direkt vom Byteauswahl-Decodierer auf . den VFL-Bytezähler 417 gegeben. Bei Speicherung eines Bytes läuft ein Signal über die Leitung 408 und schaltet die Einerposition des VFL-Bytezählers 417 weiter. In ähnlicher Weise erzeugt die Speicherung von zwei Bytes ein Signal auf einer Leitung 409, das die Zweierposition des Bytezählers 417 weiterschaltet. Bei der Speicherung von vier Bytes wird ein Signal auf der Leitung 410 erzeugt, das die Viererposition des VFL-Bytezählers weiterschaltet. Wenn drei Bytes erfolgreich gespeichert worden sind, ist keine direkte Signaleingabe in den binären VFL-Bytezähler 417 möglich. In diesem Fall werden Signale auf die Leitungen 408 und 409 gegeben sowie ein zusätzliches Steuersignal auf die Leitung 418, um einem möglichen Uebertrag von der ersten Zählerposition auf die zweite Position Rechnung zu tragen.

Bevor der Byteauswahl-Decodierer 406 den VFL-Bytezähler 417 jedoch weiterschaltet, muss er über die Leitung 426 ein Signal von der UND-Schaltung 427 empfangen haben.· Die Durchlassbedingung der UND-Schaltung 427 wird erfüllt durch ein Signal "kein Fehler" auf der Leitung 428, das im gezeigten Ausführungsbeispiel nur das im Inverter 429 invertierte Fehler signal von der Fehlererkennungs schaltung 305 ist. Das andere Eingangssignal auf Leitung 430, das zusammen mit dem Eingangssignal von 428 die Durchlassbedingung

PO9-67-042 -17- 9 0 9 8 3 8/1274

Ai

der UND-Schaltung 427 erfüllt, wird durch den Decodierer 310 erzeugt und dient'ausserdem der Einschaltung der Byteauswahlsteuerung'401. Die Byteauswahlsteuersignale müssen über die Verzögerungsschaltung 432 verzögert werden, um sicherzustellen, dass die Fehlererkennungsschaltung 305 Zeit genug hat, um einen Fehler festzustellen und gegebenenfalls ein Signal über die Leitung 428 auf auf die UND-Schaltung 427 zu geben, wodurch der Byteauswahl-Decodierer 406 daran gehindert wird, den VFL-Bytezähler 417 weiterzuschalten. Es ist eine wichtige Funktion des VFL-Bytezählers 417, nur die Anzahl der erfolgreich gespeicherten Bytes zu zählen. Wenn ein Fehler auftritt, wird die Durchlassbedingung der UND-Schaltung 427 nicht erfüllt und der Byteauswahl-Decodierer 406 über die Leitung 426 gesperrt, wodurch eine Weiterschaltung des VFL-Bytezählers 417 verhindert wird.

Ausser dem Bytezähler 417 umfasst das System ein in Fig. 1 gezeigtes Befehisadress-Rückgriffregister 366 für das Befehlsadressregister 218. Das Befehisadress-Rückgriffregister 366 hält die Adresse des jeweils ausgeführten Befehls so lange, bis feststeht, dass die Ausführung fehlerfrei verlief. Das oben beschriebene Befehlsadressregister 218 wird während der normalen Verarbeitung vor Beendigung der Befehlsausführung verändert und enthält dann nicht mehr die Adresse des laufenden Befehls. Aus diesem Grund

PO9-67-042 - 18 -

909838/1274

kann der Befehlsabruf nicht ohne Hilfe des Befehlsadress-Rückgriffregisters 366 oder einer anderen Einrichtung zum Neuladen des Befehlsadressregisters vor der wiederholten Ausführung ausgeführt werden. Wenn die Hauptsteuereinheit 11 im Wiederhoiungsbetrieb läuft, leitet die Folgesteuereinheit 302 den Inhalt des Befehlsadress-Rückgriffregisters 366 zum richtigen Zeitpunkt vor dem Befehlsabruf auf das Befehlsadressregister 218 zurück.

In Fig. 2 sind weitere zusätzliche Rückgriffschaltungen gezeigt für Teile der Steuereinheit, die während der normalen Ausführung eines Befehls oder bei Entdeckung eines Fehlers verändert werden. So gehört z.B. zum Programm-Statuswort-Register 304 (PSW) ein Rückgriffregister 370 zur Speicherung der Bedingungscodebits im Programm-Statuswort. Zu den Allgemeinstatus-Merkern 303 gehören die Allgemeinstatus Rückgriffregister 371, die zum Rückspeichern der allgemeinen Bedingungen dienen, wenn die Systemsteuerung bei Entdeckung eines Fehlers auf Wiederholungsbetrieb verzweigt. Ausserdem gibt die Fehlererkennungs schaltung 305 ein Sperr signal für den Taktgeber der Zentraleinheit während eines Zyklus der Zentraleinheit, wenn ein Fehler abgefühlt wurde, um die weitere Verarbeitung durch die Zentraleinheit sofort anzuhalten. Der Fest- · speicher-Taktgeber wird nicht angehalten, sodass eine Wieder-

PO9-67-042 - 19 -

909836/12 7. A

ίο

holung eingeleitet werden kann. Ausserdem schaltet die Decodierschaltung 310 einen Ursprungsdaten-Aenderungs— merker 374 ein, sobald Ursprungsdaten verändert werden, wobei es keine Rolle spielt, bei welcher Funktion des Datenverarbeitungssystems das geschah. Während des Versuches der wiederholten Ausführung eines Befehls wird das Ausgangssignal des Ursprungsdaten-Aenderungsmerkers 374 als Signal zur Verzweigung zu einer Rückspeicherroutine verwendete

Die im Grundsystem vorhandene Betriebsartenwahlschaltung 375 gestattet die Wahl der Eingabe-/Ausgabe-Betriebsart · oder der zentralen Betriebsart. Im hier beschriebenen Ausführungsbeispiei der Erfindung spricht diese Wahischaltung auch noch auf ein Signal der Fehlererkennungsschaltung 305 an zur Wahl der Wiederholungs-Betriebsart ; womit die. Steuerung zusammenhängt, in welcher Art.die im Festspeicher-Datenregister 309 stehenden Wörter durch die Decodierschaltung 310 decodiert werden. Die Wahlschaltung 375 kann ein" einfacher Dreiwegschalter sein, der ein

PO9-67-042 -20-

909836/127Λ

Signal über die Leitungen 380 zur Decodierschaltung 310 gibt. Die wiederholte Ausführung eines Befehls wird bei einer Fehlerfeststellung so gewählt, dass eine Adresse von lauter Nullen (die Adresse des ersten Wortes der Wiederholungssequenz) in das Festspeicher-Adressregister 308 geladen wird. Diese · Adresse von lauter Nullen wird dadurch erzwungen, dass das Auslesen des Festspeicher-Datenregist.ers 309 über die Sperrleitung 311 verhindert wird, wodurch.eben lauter Nullen auf die Leitung 315 gebracht werden. Auf der Leitung 373 erscheint bekanntlich während eines Zyklus der Zentraleinheit ein Sperrsignal für deren Taktgeber, so dass die Eingangs signale vom F-Register, vom M-Register und vom Speicherdatenregister zum FSAR 308 ebenfalls Null sind, wodurch also die Adresse für den Wiederholung sbetrieb in das FSAR 308 geladen wird. Wenn diese ■Wiederholungsbetriebsart einmal gewählt ist, wird eine Wiederholungs-Befehlsfolge aus dem Festspeicher 307 ausgelesen, um'auf diese Weise das PSW-R.egister 304, die Allgemeinstatus-Merker 303 und.das Befehlsacix-ees register 218 neu zu laden. ' '

ORJGtNAL INSPECTED

PO9-67-042. . - 2.1 ;

909836/1274

It

Die in Fig. 2 gezeigten Steuerschaltungen enthalten weiterhin einen Fehierzähler 392, der die von der Fehlererkennungsschaltung 305 festgestellten Fehler zählt. Bei einem bestimmten Zählerstand kann die Steuerung zu einer Fehleranalyseroutine verzweigen oder anderweitig die Versuche stoppen, den laufenden Befehl wiederholt auszuführen. Zum Fehlerzähler gehört eine Rückstellleiturig 393, die den Zähler nach erfolgreicher Ausführung eines Befehls auf Null zurückstellt.

Weitere Einzelheiten

Der erste und der zweite Operand stehen im Hauptspeicher an den durch Bl, Dl bzw. B2, D2 angegebenen Speicheradressen. Der VFL-UND-Verknüpfungs-Befehl wird ausgeführt durch Abrufen der Bytes im am weitesten links stehenden Wort jedes Operandenfeldes. Die Kombinier schaltung 213 wird zur Ausführung der UND-Verknüpfung verwendet. Die Ergebnisse der UND-Operation erscheinen im M-Register, und die Ergebnisbytes werden über die Addiererausgangs leitung auf das Speicherdatenregister 91 übertragen, von wo sie mit Hilfe der Byteauswahlsteuerung' 401 in den Hauptspeicher 12 gebracht werden. Wenn kein Fehler auftritt, wird der VFL^Bytezähler 417 um die Anzahl der. erfolgreich gespeicherten Bytes'weitergeschaltet, und zwar nach einer Verzögerungszeit, die auereicht, um festzustellen, dass kein Fehler entdeckt wurde.

PO9-67-042 -22- 909836/ 127i

Danach werden neue Wörter aus den Operandenfeldern abgerufen und die Verarbeitungsschritte laufen weiter, wobei der VFL-Bytezähler die Anzahl der in jedem Speicherzyklus erfolgreich gespeicherten Bytes zählt. Wenn ein Fehler auftritt, wird durch ein Signal auf der Leitung 428 von der Fehlererkennungsschaltung 305 die UND'-Schaltung 427 gesperrt und der Byteauswahl-Decodierer 406 daran gehindert, den VFL-Bytezähler 417 weiterzuschalten. Wenn mindestens eine erfolgreiche Speichervxng auftritt, wird der Ursprungsdaten-Aenderungsmerker 374 (siehe Fig. 2) eingeschaltet.

Wenn durch ein Fehlersignal eine Wiederholungsbefehlsfolge aufgerufen.ist, wird die Adresse des zu wiederholenden Befehls vom Befehlsadress-Rückgriffregister 366 in das Befehlsadressregister 218 geladen. Ausserdem werden die Bedingungscodes vom Programm-Statuswort-Rückgriff register 370 und vom Allgemeinstatus-Rückgriffregister 371 zurückgespeichert. Die ■

Allgemeinstatus-Rückgriffregister 371 werden nach jeder erfolgreichen Speicherung von Bytes in den Hauptspeicher neu eingestellt. Sie werden jedoch erst dann neu geladen, wenn festgestellt wurde, dass kein Fehler aufgetreten ist und dieser Umstand durch ein Signal auf der Leitung 426 von der UND-Schaltung 427 festgehalten wird. Wie bereite gesagt,, wird die Durchlassbedingung der UND-

PO9-67-042 ■ -23- 909836/1274

Schaltung 427 bei Auftreten eines Fehlers aber nicht erfüllt, und in diesem Fall enthält das Allgemeinstatus-Rückgriffregister die Statusbedingungen, die zum Zeitpunkt der letzten erfolgreichen Ergebnis speicherung vorlagen. Da die Allgemeinstatus-Merker ' während der Ausführung von Befehlen für Operanden mit variabler Feldlänge benutzt werden, müssen sie auf den Wert gesetzt werden, den sie zum Zeitpunkt der letzten erfolgreichen Speicherung hatten, um die Verarbeitung an diesem Punkt weiterlaufen zu lassen'.

Nach der Rückstellung wird der Befehl wie gewöhnlich in zwei Schritten abgerufen. Währenddes .zweiten Befehlsabruf-Schrittes wird der Ursprungsdaten-Aenderungsmerker 374 abgefragt, und da er im vorliegenden Beispiel eingeschaltet ist, verzweigt die Folgesteuerung z.u einer Wiederholungsoperation.

In der Wiederholungs operation wird die Zahl aus dem VF L -Byte zähl er 41T über die Schaltung 216'auf den Addiererausgangspuffer 217 geleitet. Diese Zahl .wird dann zu den beiden durch Bl und Dl für den ersten Operanden und B2 und D2 für den zweiten Operanden angegebenen Adressen addiert. Durch diese Addition wird eine effektive neue Haupt-Speicheradresse für jeden Operanden ermittelt, im Arbeitsspeicher gespeichert und als Adresse des ersten bei der wiederholten Ausführung des Befehls zu verarbeitenden Bytes verwendet. Der MB-Zähler

PO9-67-042 "²⁴" 9098 36/ 12 7.4

is

und der LB-Zähler 101 werden nach diesen neuen Werten eingestellt. Nachdem die neuen effektiven Adressen berechnet und in den Arbeitsspeicher übertragen sind, wird die Zahl im VFL·-Bytezähler vom Inhalt des L-Feldes des Befehls abgezogen und die Gl-G2-Zähler auf den reduzierten Wert eingestellt, so dass die Instruktionsverarbeitung an der Byteadresse unmittelbar hinter dem zuletzt erfolgreich gespeicherten Byte beginnen kann. Danach verläuft die Verarbeitung mit verkürzten Operanden normal.

Wenn bei der wiederholten Ausführung des Befehls wieder ein Fehler entdeckt wird, wird der Taktgeber der Zentraleinheit wieder angehalten, die Wiederholungsbefehlsfolge im Festspeicher adressiert,und die laufende Befehlsadresse mit allen übrigen Rückgriffinformationen zurückgespeichert. Es erfolgt wieder ein Befehlsabruf in zwei Schritten und die Wiederholungsoperation wird wiederum eingeleitet. Die Befehlsausführung kann so oft versucht werden, wie es gewünscht wird, z.B. abhängig davon, ob einige oder viele der 256'Bytes erfolgreich verarbeitet wurden oder ob keines erfolgreich verarbeitet wurde. Die Möglichkeit, eine fehlerhafte Ausführung mehrfach wiederholen zu lassen, wirkt sich'besonders bei langen Fehlerbündeln positiv aus. Mit dem Fehlerzähler 392 (siehe Fig. 2) kann die Anzahl der Wiederholungs-

PO9-67-042 - 25 -

9 09836/ 127

versuche festgelegt werden. Wenn die Zahl im Fehlerzähler den Wert N erreicht, kann die Folgesteuereinheit gemäss einer vorgegebenen Einstellung zu einem Fehleranalyseprogramm oder einem anderen Hilfsprogramm verzweigen und so die Wiederholungsversuche beenden.

Obwohl das Ausführungsbeispiel in Verbindung mit einem Datenverarbeitungssystem mit Zentraleinheit gezeigt wurde, ist die Erfindung natürlich für alle Arten von Datenver arbeitung ssystemen einschliesslich Eingabe -/Ausgabe -Steuergeräten sowie Datenübertragungssysteme anwendbar.

Die Folgesteuereinheit 302 der Hauptsteuereinheit 11 ist im Ausführungsbeispiel ein Festspeicher mit zugehöriger Schaltung, kann aber natürlich auch ein sequentielles Verknüpfungsnetzwerk sein. · . .

Im Ausführungsbeispiei wurde die UND-Operation für einen Fall beschrieben, in welchem sich die Felder für den ersten und zweiten Operanden überlappten, da L + 1 = 251 betrug, die Hauptspeicheradressen 1149 und 1113 waren, und die Adressdifferenz somit kleiner als 251 war. Die Erfindung ist jedoch in gleicher Weise für überlappende wie auch für nichtüberläppende Felder anwendbar.

PO9-67-042 ·■ -26- 90983S/127A

Claims

PATENTANSPRÜCHE

1. Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung

von Operationen bei Auftreten·eines Fehlers, bei der zur Ausführung eines Befehls die Verarbeitung von Operanden und die Gewinnung des Ergebnisses in aufeinanderfolgenden Zyklen abschnittsweise erfolgt,. wobei ein Zyklus die Bearbeitung mehrerer Abschnitte umfassen kann, dadurch gekennzeichnet, dass ein Abschnittszähler (417) vorgesehen ist, der am Ende jedes Zyklus um die Anzahl der fehlerfrei erzeugten Ergebnis-Abschnitte erhöht wird und dann die Gesamtzahl der fehlerfrei verarbeiteten Operanden-Ab schnitte angibt; und dass Steuereinrichtungen ( 307, 308, 309, 310, 375) vorhanden sind derart, dass bei Feststellung eines Fehlers die Verarbeitung von dem Operanden-Abschnitt an erneut versteht wird, der auf den durch den Inhalt des Abschnittszählers angegebenen Abschnitt folgt.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, dass eine Steuersignalschaltung (426, 427, 428, 429, 430, 432)vorgesehen ist, die eine UND-Schaltung (427) enthält mit einem Ausgang (426) zur Abgabe von Weiter schalt-Steuersignalen für den Abschnittszähler (417), deren erster Eingang über eine Inverterschaltung (429) mit dem Ausgang einer Fehlererkennungsschaltung (305) verbunden ist, und deren anderer Eingang über eine Verzögerungsschaltung (430) mit

- 27 -

PO967042 909836/1274

Steuereinrichtungen (310) der Datenverarbeitungsanalge verbunden ist.

3. Datenverarbeitungsanlage nach den Ansprüchen 1 und 2, dadurch ge-• kennzeichnet, dass eine Auswahlsteuerung (401) vorgesehen ist, durch welche die jeweils verarbeiteten Abschnitte der Operandenwörter und erzeugten Abschnitte des Ergebniswortes bezeichnet werden, und dass eine mit der Auswahlsteuerung (401) verbundene Decodierschaltung (406) vorgesehen ist, deren Ausgangssignaledie Anzahl, der jeweils fehlerfrei gewonnenen Ergebnisabschnitte darstellen und dem Abschnittzähler (417) zur Weiterschaltung zugeführt werden.

4. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, dass die Ausgangsleitung (426) der Steuersignalschaltung (426, 427, 428, 429, 430, 432) mit der Decodierschaltung verbunden ist derart, dass Weiterschaltsignale von der Decodierschaltung an den Abschnittszähler (417) nur aufgrund eines Steuersignals aus der Steuersignalschaltung abgegeben werden können.

5. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, dass Adressregister und Zähler, deren Inhalt von den Steuereinrichtungen ( 307, 308, 309, 310, 375) zur Adressierung der Speicherplätze der nächsten zu verarbeitenden Operandenabschnitte benutzt werden, bei Feststellung eines Fehlers entsprechend dem Inhalt

- 28 PO 967 042

909836/1274

des Abschnittszählers (417) und der im laufenden Befehl angegebenen Operandenadressen eingestellt werden.

6. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, dass mindestens ein Zähler (376, 377) vorhanden ist, welcher die Anzahl der noch zu verarbeitenden Abschnitte angibt, und dass nach Feststellung eines Fehlers vor der erneuten Operationsausführung dieser Zähler bzw. diese Zähler entsprechenddem Inhalt des Abschnittszählers (417) und der im laufenden Befehl gegebenen Operanden-Längenangabe eingestellt werden.

7. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, dass'in Verbindung mit dem Befehlsadressregister (218), in das jeweils die Adresse des nächsten dem Speicher (12) zu entnehmenden Befehls eingegeben wird, ein Befehlsadress-Rückgriffregister (366) vorgesehen ist, in dem die Adresse des laufenden Befehls bis zu dessen vollständiger Ausführung gespeichert bleibt, und dass bei Feststellung eines Fehlers diese Adresse wieder in das·Befehlsregister geladen und der laufende Befehl erneut abgerufen wird, um aus ihm in Verbindung mit dem Inhalt des Ab schnitt sz ahle rs (417) die Adresse der Operandenabschnitte zu bestimmen, von denen ab die Verarbeitung - erneut versucht werden soll.

J3. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 7, dadurch ge-

- 29 PO 967 042

909S36/1274

kennzeichnet, dass ein Fehlerzähler ( 392 ) vorgesehen ist, der bei jedem, Auftreten eines Fehlers um eine Einheit erhöht wird, dass der Fehlerzähler mit Steuereinrichtungen (309, 375) verbunden ist, derart, dass bei Erreichung eines bestimmten Zählerstandes kein erneuter Versuch einer Operationsausführung unternommen, sondern auf eine· Hilfsoperation umgeschaltet wird, und dass der Fehlerzähler eine mit Steuereinrichtungen (310) verbundene Rückstellleitung (393) aufweBt, über die er nach jedem Zyklus mit fehlerfreier Erzeugung von Ergebnis-Abschnitten auf Null zurückgestellt wird.

- 30 -

PO 967 042 909836/1274

3/ Le e rs e

ite