DE1901228C3

DE1901228C3 - Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers

Info

Publication number: DE1901228C3
Application number: DE19691901228
Authority: DE
Inventors: Lang Donald J; Bee Mark W
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1968-01-17
Filing date: 1969-01-11
Publication date: 1972-10-05
Also published as: CH476344A; GB1182240A; NL166560C; FR1604091A; NL6900692A; NL166560B; BE725192A; US3564506A; DE1901228B2; ES362185A1; DE1901228A1; SE341934B

Description

Die Erfindung betrifft eine Datenvirarbeitungsanlage mit Einrichtungen zur Wiederholung von

Operationen bei Auftreten eines Fehlers, bei der zur Ausführung eines Befehls die Verarbeitung von Operanden und die Gewinnung des Ergebnisses in aufeinanderfolgenden Zyklen abschnittsweise erfolgt, wobei ein Zyklus die Bearbeitung mehrerer Abschnitte umfassen kann.

Die in Datenverarbeitungsanlagen auftretenden Fehler können in zv/ei Kategorien aufgeteilt werden: »vorübergehende« Fehler und »dauernde« Fehler, Vorübergehende Fehler können die Folge einer kurz-

fristigen Netzspannungsschwankung oder eines Stör-

impuises sein Dauernde Fehler werden z. B. durch

den vollständigen Ausfall eines Bauelementes oder

durch eine Leitungsunterbrechung hervorgerufen.

Es sind Datenverarbeitungssysteme bekanntgeworden, in denen Fehlerauswirkungen durch Redundanz der technischen Einrichtungen verhindert werden, also z. B. durch Verdoppelung der einzelnen Schaltungsteile oder durch Parallelarbeit ganzer Anlagen. Diese Lösung ist zwar sicher, aber sehr aufwendig.

Eine weitere Möglichkeit zur Eliminierung vorübergehender Fehler besteht darin, den Programmablauf beim Auftreten eines Fehlers zu stoppen und mit der Ausführung des gesamten Programms von vorn zu

beginnen, wobei möglicherweise die Daten und das Programm noch einmal neu geladen werden müssen. Dieses Verfahren ist unter Umständen sehr zeitaufwendig; vor allem aber werden dit; Resultate, die bis zum Auftreten des Fehlers korrekt ermittelt wurden, gar nicht ausgenutzt, sondern gehen verloren.

Ein anderes Verfahren, das eine Beseitigung der Auswirkungen vorübergehender Fehler ermöglicht, ist die Programmierung mit Prüfpunkten. Dabei werden im Programm bestimmte Stellen (Prüfpunkte) vorgesehen, bei deren Erreichung der Programmablauf angehalten wird. Die zu einem solchen Zeitpunkt in bestimmten Registern, Speichern usw. enthaltenen Daten und Steuerinformationen werden ausgelesen und an besonderen Plätzen, z. B. in einem Magnetband, gespeichert und bleiben bis zur Erreichung des nächsten Prüfpunktes dort erhalten. Dadurch besteht die Möglichkeit, räch einer Unterbrechung oder nach Auftreten eines Fehlers durch ein Hilfsprogramm in der Datenverarbeitungsanlage so die Bedingungen wiederherzustellen, die zur Zeit der Erreichung des letzten Prüfpunktes bestanden, und von diesem Punkt aus den Programmablauf wieder zu starten.

Dieses Verfahren bat aber den Nachteil, daß durch as die an den Prüfpunkten notwendigen Zusatzoperationen Zeitverluste eintreten, die den Wirkungsgrad des Systems herabsetzen. Außerdem müssen die gewünschten Prüfpunkte und die Benutzung der notwendigen Hilfsprogramme bei der Programmierung berücksichtigt werden und erfordern deshalb zusätzliche Arbeit.

Durch die deutsche Auslegeschrift 1258 635 ist ferner eine datenverarbeitende Maschine bekanntgeworden, die auf Fehler unterschiedlicher Art spezifisch reagiert. Sie besitzt eine Steuereinrichtung, welche die richtig ausgeführten Operationsabschnitte anzeigt. Wenn dann aber bei der Ausführung eines Befehls ein Fehler auftritt, dann wird die fehlerhafte Operation prinzipiell von Anfang an wiederholt. *o Auch diese Einrichtung hat daher den Nachteil, daß bereits im Zuge der Ausführung eines Befehls richtig verarbeitete Informationsabschnitte verlorengehen, die vor allem dann zu Verlustzeiten führen, wenn der Fehler erst gegen Ende der Befehlsverarbeitung auftritt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, für eine Datenverarbeitungsanlage, in der lange Operanden abschnittsweise verarbeitet werden, Einrichtungen zur Überwindung vorübergehender Fehler anzugeben, die keinen Verlust bereits erarbeiteter Ergebnisteile zur Folge haben, bei der Programmierung nicht berücksichtigt zu v/erden brauchen und nur geringen Aufwand erfordern.

Diese Aufgabe wird bei einer Daunverarbeitungsanlage der eingangs genannten Art iJadurch gelöst, daß ein Abschnittszähler vorgesehen ist, der am Ende jedes Zyklus um die Anzahl der fehlerfrei erzeugten Ergebnis-Abschnitte erhöht wird und damit die Gesamtzahl der fehlerfrei verarbeiteten Operanden-Abschnitte angibt, und daß Steuereinrichtungen vorhanden sind derart, daß bei Feststellung eines Fehlers die Verarbeitung von dem Operanden-Abschnitt an erneut versucht wird, der auf den durch den Inhalt des Abschnittzählers angegebenen Abschnitt folgt. Der Inhalt des Abschnittszählers wird benutzt, um nach Auftreten eines Fehlers bei einer Wiederholungsoperation die Register bzw. Zähler für Operandenadresse und Operandenlänge auf den Stand zu bringen, der nach der letzten erfolgreichen, d. h. fehlerfreien Erzeugung und Wegspeicherung von Ergebnisabschnitten für den Beginn des nächsten Operationszyklus erforderlich war.

Weitere Merkmale ifcr Erfindung sind den Unteransprüchen zu entnehmen.

Durch die Verwendung eines Absehnittszählers, der die richtig ausgeführten Operandenabschnitte, beispielsweise die einzelnen Bytes, angibt, wird bei der vorliegenden Erfindung deswegen eine effektivere Fehlerbeseitigung ermöglicht als bei den bekannten Verfahren und Einrichtungen, weil der Einsatzpunkt der Wiederholung nicht auf den Anfang eines Befehls gelegt wird, sondern an den Anfang eines viel kleineren Informationsteiles, beispielsweise eines Bytes, und zwar an den Anfang desjenigen Bytes, das erstmals einen Fehler geliefert hat.

Ein Ausführungsbeispiel der Erfindung wird im folgenden an Hand von Zeichnungen erläutert.

F i g. 1 ist ein Blockschaltbild einer Datenverarbeitungsanlage;

Fig. 2 zeigt Einzelheiten der Steuereinrichtungen der Datenverarbeitungsanlage nach Fig. 1 mit einem erfindungsgemäßen Abschnittszähler (VFL-Bytezähler);

F i g. 3 zeigt das Beispiel eines Vergleichsbefehls für zwei Operanden mit variabler Feldlänge.

Gesamtsystem

Das in Fig. 1 gezeigte System, enthält einen Hauptspeicher 12 und einen Arbeitsspeicher 13. Obwohl keine besonderen Eingabe-Ausgaue-Einheiten dargestellt sind, da diese allgemein bekannt sind, stehen sie mit dem in F i g. 1 gezeigten System über das Verbindungsnetzwerk 216 in Verbindung, das an den Addiererausgangspuffer 217 und die Addiererausgangsleitung 221 angeschlossen ist. Die Hauptsteuereinheit 11 steuert die Arbeitsweise des Systems durch Schaltungen und Signale, die kollektiv durch die Steuerleitung 15 dargestellt sind. Besondere Steuersignale, die für das Ausführungsbeispiel von Bedeutung sind, werden später genauer beschrieben.

Der Hauptspeicher 12 ist beispielsweise eine Matrixanordnung von Magnetkernen, in welcher ein gewünschter Speicherplatz durch eine Adresse im Speicheradressenregister (SAR) 90 gewählt wird. Wenn das SAR 90 eine Hauptspeicheradresse enthält, durchläuft der Hauptspeicher 12 unter Steuerung seines eigenen internen Taktgebers einen Speicher-Grundzyklus und liest Informationen über die Leseleitungen 95 in das Speicherdatenregister (SDR) 91. Aus dem SDi? 91 können die Daten in den Hauptspeicher 12 zurückgegeben sowie auf das Verbindungsnetzwerk 216, den Puffer 217 und die Addiererausgangsleitung 221 gegeben werden. Der gesamte Speicherzyklus besteht aus einem Lesehalbzyklus (zerstörendes Lesen) und einem Schreibhalbzyklus (Regeneration).

Durch Einschreiben neuer Information in das SDR 91 vor der Regeneration im Schreibzyklus wird die ursprünglich im Hauptspeicher stehende Information geändert. Gleichzeitig mit der Regeneration steht die Information im SDR 91 für das System auf der Addiererausgangsleitung 221 zur Verfügung.

Das System faßt acht Bits zu einem sogenannten »Byte« zusammen. Ein »Wort« ist in dem System als eine Einheit von vier aufeinanderfolgenden Bytes

5 6

definiert. Eine volle Adresse besteht aus 24 Bits und rung eines der beiden Bytezähler LB101 oder MB 102

bezeichnet die Stelle eines Bytes im Speicher. . ausgewähltes Byte zugeführt. Die Kombinierschaltung ι

Der Arbeitsspeicher (AS) 13 besteht aus ,64 Regi- wird genauso wie die anderen Funktionseinheiten

stern mit der Kapazität je eines Wortes, die durch das durch die Hauptsteuereinheit 11 gesteuert. '

zugehörige Arbeitsspeicheradreßregister (ASAR) 120 5 Der Befehlsadreßweg hat eine Kapazität von *|

., adressiert werden. Das ASAR 120 wird aus dem 24 Bits, um die im Befehlsadreßregister 218 enthal- ;

I /-Register 121 geladen, das seinerseits wiederum aus tene 24-Bit-Befehlsadresse übertragen und auf den ^:

I der Addiererausgangsleitung 221 oder der Kombi- neuesten Stand bringen zu können. Der erste Befehl '

I nierschaltungsieitung 222 gespeist wird. Sobald für wird am Anfang durch die Hauptsteuereinheit 11 in

■ den Arbeitsspeicher 13 eine Leseoperation vorge- io das Befehlsadreßregister (BA REG) 218 gesetzt. Von schrieben ist, wird das adressierte Wort vom AS 13 dort werden Befehlsadressen auf den Befehlsadreß-

I entweder in das L-Register 126 oder in das Ä-Regi- zähler 219 geleitet. Der Befehlsadreßzähler erhöht /

\ ster 124 ausgelesen. Die Ausgangssignale vom die Befehlsadresse um eine Zahl, die der hxaaitA

L-Register und Ä-Regisier werden zurück zum Ar- Bytes in einem Befehl entspricht (sechs Bytes im

beitsspeicher 13 oder zum Addierer 210 geführt. ifi Falle eines Speicher-Speicher-Befehls), und setzt die

16 der 64 Ein-Wort-Register im Arbeitsspeicher 13 neue Adresse über die Leitung 226 in das Befehls-

j sind als allgemeine Register bestimmt und werden bei adreßregister. Die anfängliche Befehlsadresse bezeich-

I der Adreßrechnung und Indizierung als Indexregi- net die Stelle des laufenden auszuführenden Befehls

j ster verwendet, bei der Festpunkt-Arithmetik und im Hauptspeicher und wird in das Speicheradreß-

{ logischen Operationen jedoch als Speicherregisfer. ao register (SAR) 90 gelesen und zum Hauptspeicher 12

j Außerdem enthält der Arbeitsspeicher 13 Arbeits- geleitet, wodurch der adressierte Befehl in das Spei-

> platze, die während der Verarbeitung zu verschiede- cherdatenregister (SDR) 91 ausgelesen wird. Aus dem

i nen Zwecken verwendet werden. Hauptspeicher 12 auf das SDR ausgelesene Befehle

■ . Daten werden zu den und von den Registern über laufen über die Schaltung 216 zumAddiererausgangs-I drei Datenleitungen unterschiedlicher Kapazität über- »5 puffer 217. Die Entnahme eines Befehls wird Befehlstragen. Diese drei Leitungen sind die Addiereraus- Abruf genannt und erfolgt jeweils in zwei Schritten.

. gangsleitung 221 für 32 Bits, die Beiehlsadreß- Während des Befehls-Abrufes wird der Befehl ausge-

j leitung 223 für 24 Bits und die Kombinierschaltungs- lesen und zum Einstellen verschiedener Anfangsbedin-

leitung 222 mit einer Kapazität von 8 Bits. gungen in der Zentraleinheit und dem Arbeitsspeicher

Der Datenfluß geht im wesentlichen über zwei par- 3» 13 vor Beginn der Befehlsausführung verwendet,
allele Wege, die gleichzeitig benutzt werden können. Zur Hauptsteuereinheit 11 gehört auch eine Folge-

Einer dieser Wege ist der Addiererweg mit dem 32-Bit- Steuereinheit 302, Allgemeinstatus-Merker 303, ein Addierer 210, der durch die 32-Bit-Register L. R, M Programm-Statuswort-Register 304 und eine Fehler-.und H gespeist wird. Der andere Weg ist der Kombi- erkennungsschaltung 305.

nierschaltungsweg mit der 8-Bit-Kombinierschaltung 35 In Fig.2 sind weitere Einzelheiten der Haupt-213, die durch die Register L, R und M gespeist wird. Steuereinheit 11 des Grundsystems sowie die für das Die Kombinierschaltung handhabt Ein-Byte-Blocks vorliegende Ausführungsbeispiel der Erfindung zuin Halbbyte-Abschnitten. sätzlich vorhandenen Einrichtungen dargestellt. Die

Außer 32 einzelnen Addierereinheiten umfaßt der Folgesteuereinheit302 (Fig. 1) enthält grundsätzlich Addierer 210 Paritätsprüfschaltungen, Paritätserzeu- 40 einen Festspeicher (FS) 307 (Fig. 2), der durch pin !«schaltungen sowie einen Übertragungs-Generator. zugehöriges Festspeicher-Adreßregister (FSAR) 308 Bei der Ausführung arithmetischer operationen wer- adressiert v/ird. Bei Wahl einer entsprechenden den Daten aus dem 32-Bit-Register H, M oder R auf Adresse durch das FSAR 308 liest der Festspeicher den rechten Addierereingang Y gegeben. Der linke ein Steuerwort in das Festspeicher-Datenregister Addierereingang XG ist mit einer Echtwert-Komple- 45 (FSDR) 309 aus. Das in das Register 309 gesetzte mentwert-Schaltung 220 verbunden und wird vom Steuerwort steuert die Verarbeitungseinheit für einen 32-Bit-Register 126 (L-Register) gespeist. Masch'ienzyklus, da vor jedem neuen Zyklus der

In einem Zyklus der Zentraleinheit werden je zwei Verarbeitungseinheit ein neues Steuerwort ausgelesen Operanden aus je 32 Biis auf die Addierereingänge wird, uas Steuerwort im FSDR wirkt über die De- XG und Y geleitet, durch den Addierer verarbeitet 50 codierschaltung 310 und die Steuerleitung 15 auf die und das Ergebnis dann auf den Addiererausgangs- verschiedenen Torschaltungen und Steuerschaltungen puffer 217 gegeben. Subtraktion erfolgt durch Korn- des Systems. Wörter sind im Festspeicher 307 in j plement-Addition mit Hilfe der jichtwert-Komple- Mikrobefehlsfolgen organisiert, wobei das jeweils

j mentwertschaltung 220; Multiplikation und Division nächste Wort in der Folge teilweise durch das vorherig durch wiederholte Addition bzw. Subtraktion und 55 gehende Wort bestimmt ist, und zwar über einen Teil,

I Stellenverschiebung mit Hilfe der Verschiebeschal- der vom FSAR 308 zurückgeführt wird. Zusätzlich

I tung215, zu einem Ausgangssignal von der Decod'ierschaltung

I Der Kombimerschaltungsweg wird hauptsächlich 310 wird eine bestimmte Folge außerdem ausgewählt

I bei der Ausführung von Befehlen für variable Feld- durch Signale vom SDR 91 (Fig. 1), dem M-Register

I länge verwendet. Zwei Bytequellen können für eine 60 211 und dem F-Register 104 über die Leitungen 316

I Verknüpfungs-Operation durch die Kombinierschal- bzw. 317 und 318. Als zusätzliche Möglichkeit für die

ff tung gleichzeitig gewählt werden. Auf den linken Ein- Wahl einer Mikrobefehlsfolge oder eines Steuerwortes

I gang U kann entweder ein aus dem L-Register unter als Funktion einer Maschinenhedingune oder eines

I Steuerung eines der beiden Bytezähler LB101 tind Datenwertes verfügt das FSAR 308 über einen Ein-

I MB 102 ausgewähltes Byte gegeben werden oder ein 65 gang 319, der eine Verzweigung zu einer bestimmten

I Byte, das aus dem Inhalt der beiden 4-Bit-Register FS-Adresse i_n Abhängigkeit davon steuert, ob ein

MD103 und F104 gebildet wird. Dem /echten Em- Bedingungscode in den Allgemeinstatus-Merkern, im gang V wird ein aus dem Af-Register 211 unter Steue- Programm-Statuswort oder in anderen entsprechen-

den Einrichtungen vorliegt oder nicht. Die Allge- grenze (MB-Zähler gleich 3) angetroffen oder die

g meinstatus-Merker 309 oder andere entsprechende Operation beendet wird (Gl — G 2 = 0). Die

Einrichtungen können z. B. durch Signale von der laufende Bestimmungsadresse (Adresse, auf die das Decodierschaltung 310 gesteuert werden. Ergebnis der verarbeiteten Operanden 1 und 2 gesetzt

Das Programm-Statuswort-Register 304 enthält 5 wird) wird zur Adressierung des Hauptspeichers beStatus- und Steuerinformationen, die bei der Ausfüh- nutzt. Danicht unbedingt alle vier Bytes im jeweils rung der verschiedenen Steuerfunktionen des Systems bearbeiteten V/ort geändert werden müssen, werden

verwendet werden, und dient der Aufzeichnung des die Befehle für Operanden variabler Feldlänge üiit

laufenden Systemstatus. Das Register 304 kann von einem bestimmten Mikrobefehl verarbeitet, der die

der Addiererausgangsleitung 221 geladen werden. 10 Änderung nur bestimmter Bytes aus dem Speicher-

Zur Fehler-Erkennungsschaltung 305 gehören nor- datenregister (SDR 91) gestattet. Die Bytewahl ermale Paritätsprüfschaltungen, wie z. B. die Paritäts- folgt in Verbindung mit den Bytespeicher-Merkern prüfschaltung 323 am Ausgang des Addierers 210 in (eines für jedes Byte im SDR). Diese Merker sind in Fig. 1. Paritätsprüfschaltungen gibt es an verschie- der Byteaus zählsteuerung 401 in Fig. 2 enthalten, denen Stellen im System der Fig. 1, und sie speisen 15 Die Bytespeicher-Merker werden vom MB-Zähler alle die Fehler-Erkennungsschaltung 305 in bekannter eingeschaltet, wenn ein Ergebnisbyte über die Korn-· Weise. binierschaltung 213 auf das M-Register 21i in F i g. 1

Die Arbeitsweise des Grundsystems wird durch gegeben wird.

Befehle gesteuert. Obwohl fünf grundlegende Befehls- Wenn z.B. ein UND-Befehl gemäß OP-CodeD4

formate möglich sind, wird hier als Beispiel nur das 20 ausgeführt wird, so wird der erste Operand mit dem SS-Format (Speicher-Speicher-Befehl) beschrieben. zweiten Operanden in einer UND-Schaltung verknüpft Wie in Fig. 3 gezeigt, enthalten die Bits 0 bis 7 den und das Ergebnis an der Stelle des ersten Operanden Operations-Code (OP-Code), die Bits 8 bis 15 die gespeichert, wodurch dieser Ursprungsoperand geän-LängeL (Anzahl Bytes) des ersten Operanden und dert wird. Die Operanden brauchen nicht an einer des zweiten Operanden, die Bits 16 bis 19 die Basis- as Wortgrenze zu beginnen oder aufzuhören noch nach adresseBl des ersten Operanden, die Bits 20 bis 31 Bytes aufeinander ausgerichtet zu sein. Beide Felder die relative AdresseDl des ersten Operanden, die werden als binäre Größen behandelt. Die UND-Bits 32 bis 47 die Basisadresse B 2 bzw. relative Operation kann in die folgenden vier Phasen unter-Adrssse Dl des zweiten Operanden. teilt werden:

Ablauf einer Operation ³° ^L Abruf des zweiten Operanden in das L-Register;

2. Abruf des ersten Operanden in das M-Register; des ersten und zweiten Operanden

adb, b ^^JsTTiJ^t ₃₅ s

lang sind, d. h. 251 Bytes. Bl ist auf drei gesetzt, _λ Steuerung des MB-Zählers,

wodurch festgelegt ist, daß die Basisadresse des 4. Übertragung des Ergebnisses vom M-Register

ersten Operanden im allgemeinen Register 3 des Ar- zum SDR 91 und Speicherung des Ergebnisses

beitsspeichers erscheint. Zu dieser 24-Bit-Basisadresse 40 ^im Hauptspeicher im Feld des ersten Operanden,

muß noch die Verschiebung υ i addiert werden. In Wenn je ein Byte zur Kombinierschaltung geleitet

dem Beispiel sei Bl plus Dl gleich 1049. In ähnlicher wird, werden die Gl-G2-Zähler zurückgeschaltet.

Weise ist der Inhalt des allgemeinen Registers 4 zu- Die Gl-G2-Zähler geben die Anzahl der noch zu

züglich der relativen Adresse Dl gleich der Haupt- verarbeitenden Bytes an und v/erden auf Null geprüft,

Speicheradresse des am weitesten links stehenden 45 um das Ende der Verarbeitung festzustellen.

Byte des zweiten Operanden, in dem Beispiel also . . . . .

lh 1113 Wiederholungseinnchtung/Bytezahler

Die erste Operandenadresse ergibt sich aus B1 und Die vorliegende Erfindung bezieht sich auf eine Di und wird für das laufende Wort in WSl (Stelle Wiederholungseinrichtung, die in das oben beschrieim Arbeitsspeicher 13) oder im Η-Register gespei- 50 bene Datenverarbeitungssystem zusätzlich eingebaut chert; die beiden wertniederen Bits werden im MB- wird. Die Wiederholungseinrichtung gestattet einem Zähler 102 gespeichert. Die zweite Operandenadresse, derartigen System die Überwindung der Auswirkung errechnet aus B 2 und Dl, wird für das laufende vorübergehender Fehler sowie eine korrekt wiederWort im WSl oder dem Λ-Register und die beiden holte Ausführung eines Befehls. Die Wiederholung wertniederen Bits im LB-Zähler 101 gespeichert. Die 55 erfolgt in verkürzter Form und nutzt das bis zum Adressen für jedes Wort werden während der Verar- Auftreten des Fehlers erreichte Ergebnis aus. Die beitung laufend auf den neuesten Stand gebracht. verkürzte Wiederholung wird ermöglicht durch Auf-

Die Operandenfelder haben variable Länge bis zu zeichnung der Anzahl richtig gespeicherter Ergebnis-

256 Bytes. Der Abruf erfolgt wortweise und die Ver- bytes bei der byteweisen Ausführung eines Befehls,

arbeitung von links nach rechts. Wenn ein neues 60 Da die wiederholte Ausführung mit dem By te beginnt.

Wort gebraucht wird, wird die Adresse des laufenden das nach dem zuletzt erfolgreich verarbeitete» Byte

Wortes auf den Y-Addierereingang und die Zahl 4 folgt, ist kein großer Rückgriffspeichcr erforderlich.

auf denXG-Addierereingang gegeben. Mit der Summe So ist bei dem mit Operanden von 256 Bytes arbei-

wird der Hauptspeicher adressiert und gleichzeitig die tenden Ausführungsbeispiel z. B. kein Rückgrillspci-

Adresse des laufenden Wortes nachgeführt. Die Er- 65 eher mit einer Kapazität von 256 Bytes erforderlich,

gebnisbytes werden im M-Register zusammengesetzt In Fig. 2 sind die zusätzlichen Einrichtungen

und an der Wortadreßstclle des laufenden Ergebnis- dargestellt, die die bei bytcweiscr Verarbeitung der

ses im Hauptspeicher gespeichert, wenn eine Wort- relativ langen Operanden erfolgreich verarbeiteten

Bytes zählen. Es sei noch einmal auf F i g. 1 verwie- füllt und der Byteauswahl-Decodierer 406 über die sen und daran erinnert, daß die Ergebnisse im Haupt- Leitung 426 gesperrt, wodurch eine Weiterschaltung speicher gespeichert werden, nachdem sie vom des VFL-Bytezählers 417 verhindert wird.
M-Register über den Addierer 210, die Addiereraus- Außer dem Bytezähler. 417 umfaßt das System ein gangsleitung221 schließlich auf das SDR91 geleitet 5 in Fig. 1 gezeigtes Befehlsadreß-Rückgriffregister wurden. Vom SDR werden die Bytes im Schreibhalb- 366 für das Befehlsadreßregister 218. Das Befehlszyklus in den Hauptspeicher 12 eingeschrieben. Die adreß-Rückgriffregister 366 hält die Adresse des jevier Bytespeicher-Merker in der Byteauswahlsteue- weils ausgeführten Befehls so lange, bis feststeht, daß rung 401 der F i g. 2 geben an, welche der vier die Ausführung fehlerfrei verlief. Das oben beschrie-Bytes (0, 1, 2, 3) tatsächlich gespeichert werden. Die io bene Befehlsadreßregister 218 wird während der nor-Ausgangssignale der vier Merker in der Steuerung malen Verarbeitung vor Beendigung der Befehlsaus-401 laufen normalerweise über die Leitungen 402 auf führung verändert und enthält dann nicht mehr die die Speicherdatenregister-Torsteuerschaltungen im Adresse des laufenden Befehls. Aus diesem Grund Grundsystem. kann der Befehlsabruf nicht ohne Hilfe des Befehls-

Da die Operanden nicht an einer Wortgrenze be- 15 adreß-Rückgriffregisters 366 oder einer anderen Einginnen oder zu enden brauchen, kann jede Kombi- richtung zum Neuladen des Befehlsadreßregisters vor nation nebeneinanderlegender Bytes während jedes der wiederholten Ausführung ausgeführt werden. Speicherzyklus gespeichert werden. Die Anzahl der Wenn die Hauptsteuereinheit 11 im Wiederholungsin einem Wortspeicherzyklus erfolgreich gespeicher- betrieb läuft, leitet die Folgesteuereinheit 302 den ten Bytes wird durch den Byteauswahl-Decodierer ao Inhalt des Befehlsadreß-Rückgriffregisters 366 zum 406 über die Eingangsleitungen 403 von der Byte- richtigen Zeitpunkt vor dem Befehlsabruf auf das auswahlsteuerung 401 abgeführt. Der Byteauswahl- Befehlsadreßregister 218 zurück.
Decodierer wandelt die Ausgangssignale der Byteaus- In F'ig. 2 sind weitere zusätzliche Rückgriffschalwahlsteuerung in eine binäre Darstellung der Anzahl tungen gezeigt für Teile der Steuereinheit, die wähder gespeicherten Bytes um. Wenn die Anzahl der as rend der normalen Ausführung eines Befehls oder bei gespeicherten Bytes eine binäre Eins, Zwei oder Vier Entdeckung eines Fehlers verändert werden. So geiät, wird ein Signal direkt vom Byteauswahl-Decodie- hört z. B. zum Programm-Statuswort-Register 304 rer auf den VFL-Bytezäh!er 417 gegeben. Bei Spei- (PSW) ein Rückgriffregister 370 zur Speicherung der cherung eines Bytes läuft ein Signal über die Leitung Bedingungscodebits im Programm-Statuswort. Zu 408 und schaltet die Einerposition des VFL-Byte- 30 den AHgemeinstatus-Merkern 303 gehören die Allgezählers417 weiter. In ähnlicher Weise erzeugt die meinstatus-Rückgriffregister 371, die zum Rückspei-Speicherung von zwei Bytes ein Signal auf einer Lei- ehern der allgemeinen Bedingungen dienen, wenn die tung 409, das die Zweierposition des Bytezählers 417 Systemsteuerung bei Entdeckung eines Fehlers auf weiterschaltet. Bei der Speicherung von vier Bytes Wiederholungsbetrieb umschaltet. Außerdem gibt die wird ein Signai auf der Leitung 410 erzeugt, das die 35 Fehlererkennungsschaltung 305 ein Sperrsignal für Viererposition des VFL-Bytezählers weiterschaltet. den Taktgeber der Zentraleinheit während eines Zy-Wenn drei Bytes erfolgreich gespeichert worden sind, klus der Zentraleinheit, wenn ein Fehler abgefühlt ist keine direkte Signalgabe in den binaren VFJ wurde, um die weitere Verarbeitung durch die Zen-Bytezähler 417 möglich. In diesem Fall werden Si- traleinheit sofort anzuhalten. Der Festspeicher-Taktgnale auf die Leitungen 408 und 409 gegeben sowie 40 geber wird nicht angehalten, so daß eine Wieder-είη zusätzliches Steuersignal auf die Leitung 418, um holung eingeleitet werden kann. Außerdem schaltet einem möglichen Übertrag von der ersten Zähler- die Decodierschaltung 310 einen Ursprungsdaienposition auf die zweite Position Rechnung zu tragen. Änderungsmerker (UD Ander) 374 ein, sobald Ur-

Bevor der Byteauswahl-Decodierer 406 den VFL- Sprungsdaten verändert werden, wobei es keine Rolle

Bytezähler 417 jedoch weiterschaltet, muß er über 45 spielt, bei welcher Funktion des Datenverarbeitungs-

die Leitung 426 ein Signal von der UND-Schaltung systems das geschah. Während des Versuches der

427 empfangen haben. Die Durchlaßbedingung der wiederholten Ausführung eines Befehls wird das AusUND-Schaltung 427 wird erfüllt durch ein Signal gangssignal des Ursprungsdaten-Änderungsmerkers »kein Fehler« auf der Leitung 428, das im gezeigten 374 als Signal zur Verzweigung zu einer Rückspei-Ausführungsbeispiel nur das im NICHT-Glied 429 50 cherroutine verwendet.

invertierte Fehlersignal von der Fehlererkennungs- Die im Grundsystem vorhandene Betriebsartenschaltung 305 ist. Das andere Eingangssignal auf Lei- wahlschaltung 375 gestattet die Wahl der Eingabetung 430, das zusammen mit dem Eingangssignal von Ausgabe-Betriebsart oder der zentralen Betriebsart.

428 die Durchlaßbedingung der UND-Schaltung 427 Im hier beschriebenen Ausführungsbeispiel spricht erfüllt, wird durch den Decodierer 310 erzeugt und 55 diese Wahlschaltung 375 auch noch auf ein Signal dient außerdem der Einschaltung der Byteauswahl- der Fehlererkennungsschaltung 305 an zur Wahl der steuerung 401. Die Byteauswahlsteuersignale müssen Wiederholungs-Betriebsart; womit die Steuerung zuüber die Verzögerungsschaltung 432 verzögert wer- sammenhängt, in welcher Art die im Festspeicherden, um sicherzustellen, daß die Fehlererkennungs- Datenregister 309 stehenden Wörter durch die Decoschaltung 305 Zeit genug hat, um einen Fehler fest- 60 dierschaltung3G decodiert werden. Die Wahlschaltung zustellen und gegebenenfalls ein Signal über die Lei- 375 kann ein einfacher Dreiwegeschalter sein, der ein lung 428 auf die UND-Schaltung 427 zu geben, Signal über die Leitungen 380 zur Decodierschaltung wodurch der Byteauswahl-Decodierer 406 daran ge- 310 gibt. Die wiederholte Ausführung eines Befehls hindert wird, den VFL-Bytezähler 417 weiterzuschal- wird bei einer Fehlerfeststellung so gewählt, daß eine ten. Es ist eine wichtige Funktion des VFL-Bytezäh- 65 Adresse von lauter Nullen (die Adresse des ersten lers 417, nur die Anzahl der erfolgreich gespeicherten Wortes der Wiederholungssequenz) in das Festspei-Bytes zu zählen. Wenn ein Fehler auftritt, wird die cher-Adreßregister 308 geladen wird. Diese Adresse Durchlaßbedingung der UND-Schaltung 427 nicht er- von lauter Nullen wird dadurch erzwungen, daß das

11 12

Auslesen des Festspeicher-Datenregisters 309 über durch ein Signal auf der Leitung 426 von der UND-ί die Sperrleitung 311 verhindert wird, wodurch eben Schaltung 427 festgehalten wird. Wie bereits gesagt, j lauter Nullen auf die Leitung 315 gebracht werden. wird die Durchlaßbedingung der UND-Schaltung 427 Auf der Leitung 373 erscheint bekanntlich während bei Auftreten eines Fehlers aber nicht erfüllt, und in eines Zyklus der Zentraleinheit ein Sperrsignal für 5 diesem Fall enthält das Allgemeinstatus-Rückgriffderen Taktgeber, so daß die Eingangssignale vom register die Statusbedingungen, die zum Zeitpunkt F-Register, vom M-Register und vom Speicherdaten- der letzten erfolgreichen Ergebnisspeicherung vorregister zum FSAR30S ebenfalls Null sind, wodurch lagen. Da die Allgemeinstatus-Merker während der also die Adresse für den Wiederholungsbereich in das Ausführung von Befehlen für Operanden mit variabler FSAR 308 geladen wird. Wenn diese Wiederholungs- io Feldlänge benutzt werden, müssen sie auf den Wert j betriebsart einmal gewählt ist, wird eine Wieder- gesetzt werden, den sie zum Zeitpunkt der letzten ^f holungs-Befehlsfolge aus dem Festspeicher 307 aus- erfolgreichen Speicherung hatten, um die Verarbeigelesen, um auf diese Weise das PSW-Register 304, tung an diesem Punkt weiterlaufen zu lassen,
die Allgemeinstatus-Merker 303 und das Befehls- Nach der Rückstellung wird der Befehl wie geadreßregister 218 neu zu laden. 15 wohnlich in zwei Schritten abgerufen. Während des Die in Fig. 2 gezeigten Steuerschaltungen enthal- zv/n'e- Befrhlsabruf-Schrittes wird der Ursprungsten weiterhin einen Fehlerzähler 392, der die von der daten-Änderu.;gs.iie>* V4- -beefragt, und da er im Fehlererkennungsschaltung 305 festgestellten Fehler vorliegenden Beispiel eingescnaiu-_t .si, vr —weiet die zählt. Bei einem bestimmten Zählerstand kann die Folgesteuerung zu einer Wiederholungsoperatio
Steuerung zu einer Fehleranalyseroutine verzweigen ao In der Wiederholungsoperation wird die Zahl aus oder anderweitig die Versuche stoppen, den laufen- dem VFL-Bytezähler 417 über die Schaltung 216 den Befehl wiederholt auszuführen.Zum Fehlerzähler aui den Addiererausgangi.; üi!.. ^¹⁷ geleitet. Diese gehört eine Rückstelleitung 393, die den Zähler nach Zahl wird dann zu den beiden durcu b i unu u \ fvr erfolgreicher Ausführung eines Befehls auf Null zu- den ersten Operanden und Bl und ^2 für den zurückstellt. »5 ten Operanden angegebenen Aressen ad^'.wl. Düh.u Wmfprp Pin^plhpiten ^diese Addition wird eine effektive neue Hauptspei-Weitere Einzelheiten cheradresse für jeden Operanden ermittelt, im Ar-Der erste und der zweite Operand stehen im Haupt- beitsspeicher gespeichert und als Adresse des ersten speicher an den durch Bl, Dl bzw. Bl, D2 ange- bei der wiederholten Ausführung des Befehls zu vergebenen Speicheradressen. Der VFL-UND-Verknüp- 30 arbeitenden Bytes verwendet. Der Wß-Zähler 102 fungs-Befehl wird ausgeführt durch Abrufen der und der LB-Zäh!er 101 werden r .ch diesen neuen ! Bytes im am weitesten links stehenden Wort jedes Werten eingestellt. Nachdem die neuen effektiven Operandenfeldes. Die Kombinierschaltung 213 wird Adressen berechnet und in den Arbeitsspeicher überzur Ausführung der UND-Verknüpfung verwendet. tragen sind, wird die Zahl im VFL-Bytezähler vom Die Ergebnisse der UND-Operation erscheinen im 35 Inhalt des L-Feldes des Befehls abgezogen und die Λί-Register, und die Ergebnisbytes werden über die Gl-G2-Zähler auf den reduzierten Wert eingestellt, Addiererausgangsleitung auf das Speicherdatenregi- so daß die Instruktionsverarbeitung an der Bytester91 übertragen, von wo sie mit Hilfe der Byte- adresse unmittelbar hinter dem zuletzt erfolgreich auswahlsteuerung 401 in den Hauptspeicher 12 ge- gespeicherten Byte beginnen kann. Danach verläuft bracht werden. Wenn kein Fehler auftritt, wird der 40 die Verarbeitung mit verkürzten Operanden normal. VFL-Bytezähler 417 um die Anzahl der erfolgreich Wenn bei der wiederholten Ausführung des Befehls gespeicherten Bytes weiiergeschaltet, und zwar nach wieder ein Fehler entdeckt wird, wird der Taktgeber einer Verzögeningszeit, die ausreicht, um festzustel- der Zentraleinheit wieder angehalten, die Wiederlen, daß kein Fehler entdeckt wurde. holungsbefehlsfolge im Festspeicher adressiert und Danach werden neue Wörter aus den Operanden- 45 die laufende Befehlsadresse mit allen übrigen Rückfeldern abgerufen, und die Verarbeitungsschritte lau- griffinformationen zurückgespeichert. Es erfolgt wiefen weiter, wobei der VFL-Bytezähler die Anzahl der der ein Befehlsabruf in zwei Schritten, und die Wiein jedem'Speicherzyklus erfolgreich gespeicherten derholungsoperation wird wiederum eingeleitet. Die Bytes zählt. Wenn ein Fehler auftritt, wird durch ein Befehlsausführung kann so oft versucht werden, wie Signal auf der Leitung 428 von der Fehlererken- 50 es gewünscht wird, 1. B. abhängig davon, ob einige nungsschaltung 305 die UND-Schaltung 427 gesperrt oder viele der 256 Bytes erfolgreich verarbeitet wur- und der Byteauswahl-Decodierer 406 daran gehin- den oder ob keines erfolgreich verarbeitet wurde. Die dert, den VFL-Bytezähler 417 weiterzuschalten. Wenn Möglichkeit, eine fehlerhafte Ausführung mehrfach mindestens eine erfolgreiche Speicherung auftritt, wiederholen zu lassen, wirkt sich besonders bei lanwird der Ursprungsdaten-Änderungsmerker 374 55 gen Fehlerbündeln positiv aus. Mit dem Fehlerzähler (s. Fig. 2) eingeschaltet. 392 (s. Fig. 2) kann die Anzahl der Wiederholungs-Wenn durch ein Fehlersignal eine Wiedarholungs- versuche festgelegt werden. Wenn die Zahl im Fehbefehlsfolge aufgerufen ist, wird die Adresse des zu lerzähler den Wert N erreicht, kann die Folgesteuerwiederholenden Befehls vom Befehlsadreß-Rückgriff- einheit gemäß einer vorgegebenen Einstellung zu register 366 in das Befehlsadreßregister 218 geladen. 60 einem Fehleranalyseprogramm oder einem anderen Außerdem werden die Bedingungscodes vom Pro- Hilfsprogramm verzweigen und so die Wiederholungsgramm-Statuswort-Rückgriffregister 370 und vom versuche beenden.

Allgemeinstatus-Rückgriffregister 371 zurückgespei- Obwohl das Ausfuhrungsbeispiel in Verbindung

chert. Die Allgemeinstatus-Rückgriffregister 371 wer- mit einem Datenverarbeitungssystem mit Zentralein-

den nach jeder erfolgreichen Speicherung von Bytes 65 heit gezeigt wurde, ist die Erfindung natürlich für alle

in den Hauptspeicher neu eingestellt. Sie werden je- Arten von Datenverarbeitungssystemen einschließ-

doch erst dann neu geladen, wenn festgestellt wurde, lieh Eingabe-Ausgabe-Steuergeräten sowie Daten-

daß kein Fehler aufgetreten ist und dieser Umstand Ubertragungssystemc anwendbar.

Die Folgesteuereinheit 30^ der Hauptsteuereinheit Π ist im Aissführungsbeis^jei ein Festspeicher mit zugehöriger Schaltung, kann aber natürlich auch ein sequentielles VerknUpfungsnetzwerk sein.

Im Allsführungsbeispiel wurde die UND-Operation für einen Fall beschrieben, in welchem sich die Fel

der für den ersten und zweiten Operanden überlappten, da L + 1 = 251 betrag, die Kauptepdsheradressen 1149 und 11113 waren und die Adreßdifferenz somit kleiner als 251 war. Die Erfindung ist jedoch in gleicher Weise für überlappende wie auch für η icht überlappende Felder anwendbar.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenverarbeitungsanlage mit Einrichtungen zur Wiederholung von Operationen bei Auftreten eines Fehlers, bei der zur Ausführung eines Befehls die Verarbeitung von Operanden und die Gewinnung des Ergebnisses in aufeinanderfolgenden Zyklen abschnittsweise nrfolgt, wobei ein Zyklus die Bearbeitung mehrerer Abschnitte umfassen kann, dadurch gekennzeichnet, daß ein Abschnittszähler (417) vorgesehen ist, der am Ende jedes Zyklus um die Anzahl der fehlerfrei erzeugten Ergebnis-Abschnitte erhöht wird und damit die Gesamtzahl der fehlerfrei verarbeiteten Operanden-Abschnitte angibt, und daß Steuereinrichtungen (307, 308, 309, 310, 375) vorhanden sind derart, daß bei Feststellung eines Fehlers die Verarbeitung von dem Operanden-Abschnitt an erneut versucht wird, der auf den durch den Inhalt des Abschnittszählers angegebenen Abschnitt folgt.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß eine Steuersignalschaltung (426, 427, 428, 429, 430, 432) vorgesehen ist, die eine UND-Schaltung (427) enthält mit einem Ausgang (426) zur Abgabe von Weiterschalt-Steuersignalen für den Abschnittszähler (417), deren erster Eingang über ein NICHT-Glied (429) mit dem Ausgang einer Fehlererkennungsschaltung (305) verbunden ist, und deren anderer Eingang über eine Verzögerungsschaltung (432) mit Steuereinrichtungen (310) der Datenverarbeitungsanlage verbunden ist.

3. Datenverarbeitungsanlage nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß eine Auswahlsteuerung (401) vorgesehen ist, durch welche die jeweils verarbeiteten Abschnitte der Operandenwörter und erzeugten Abschnitte des Ergebniswortes bezeichnet werden, und daß eine mit der Auswahlsteuerung (401) verbundene Decodierschaltung (406) vorgesehen ist, deren Ausgangssignale die Anzahl der jeweils fehlerfrei gewonnenen Ergebnisabschnitte darstellen und dem Abschnittzähler (417) zur Weiterschaltung zugeführt werden.

4. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Ausgangsleitung (426) der Steuersignalschaltung (426, 427, 428, 429, 430, 432) mit der Decodierschaltung (406) verbunden ist derart, daß Weiterschaltsignale von der Decodierschaltung an den Abschnittszähler (417) nur auf Grand eines Steuersignals aus der Steuersignalschaltung abgegeben werden können.

5. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß Adreßregister und Zähler, deren Inhalt von den Steuereinrichtungen (307, 308, 309, 310, 375) zur Adressierung der Speicherplätze der nächsten zu verarbeitenden Operandenabschnitte benutzt werden, bei Feststellung eines Fehlers entsprechend dem Inhalt des Abschnittszählers (417) und der im laufenden Befehl angegebenen Operandenadressen eingestellt werden.

6. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß mindestens ein Zähler (376, 377) vorhanden ist, wel-

eher die Anzahl der noch zu verarbeitenden Abschnitte angibt, und daß nach Feststellung eines Fehlers vor der erneuten Operationsausführung dieser Zähler bzw. diese Zähler entsprechend dem Inhalt des Abschnittszählers (417) ujid der im laufenden Befehl gegebenen Operanden-Längenangabe eingestellt werden.

7. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß in Verbindung mit dem Befehlsadreßregister (218), in das jeweils die Adresse des nächsten dem Speicher (12) zu entnehmenden Behelfs eingegeben wird, ein Befehlsadreß-Rückgriffregister (366) vorgesehen ist, in dem die Adresse des laufenden Befehls bis zu dessen vollständiger Ausführung gespeichert bleibt, und daß bei Feststellung eines Fehlers diese Adresse wieder in das Befehlsregister geladen und der laufende Befehl erneut abgerufen wird, um aus ihm in Verbindung mit dem Inhalt des Abschnittszählers (417) die Adresse der Operandenabschnitte zu bestimmen, von denen ab die Verarbeitung erneut versucht werden soll.

8. Datenverarbeitungsanlage nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß ein Fehlerähler (392) vorgesehen ist, der bei jedem Auftreten eines Fehlers um eine Einheit erhöht wird, daß der Fehlerzähler mit Steuereinrichtungen (309, 375) verbunden ist, derart, daß bei Erreichung eines bestimmten Zählerstandes kein erneuter Versuch einer Operationsausführung unternommen, sondern auf eine Hilfsoperation umgeschaltet wird, und daß der Fehlerzähler eine mit Steuereinrichtungen (310) verbundene Rückstelleitung (393) aufweist, über die er nach jedem Zyklus mit fehlerfreier Erzeugung von Ergebnis-Abschnitten auf Null zurückgestellt wird.