DE1807219C3 - J-K-Master- Slave Flip-Flop - Google Patents
J-K-Master- Slave Flip-FlopInfo
- Publication number
- DE1807219C3 DE1807219C3 DE1807219A DE1807219A DE1807219C3 DE 1807219 C3 DE1807219 C3 DE 1807219C3 DE 1807219 A DE1807219 A DE 1807219A DE 1807219 A DE1807219 A DE 1807219A DE 1807219 C3 DE1807219 C3 DE 1807219C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- flop
- flip
- master
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the master-slave type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0372—Bistable circuits of the master-slave type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft ein y-K-Master-SIave-FIip-Flop
mit einer vereinfachten TTL-Gatter-Anordnung, bestehend aus einem Master-Flip-FIop, aus zwei mit den
Eingängen desselben verbundenen Eingangs-Gattern, deren einer Eingang jeweils mit einer Taktimpulsquelle
verbunden ist, aus einem Slav£>Flip-Flop, aus zwei
Weitergabe-Gattern zur Weitergabe der Information aus dem Master-Flip-FIop an das Slave-Flip-Flop und
aus Ausgangsschaltungen, die mit den Ausgängen des Slave-Flip-Flops verbunden sind, um die in diesem
gespeicherte In.'jrmation auszugeben.
/-K-Flip-Flops dieser Bauar: sind bekannt und
beispielsweise beschrieben in: »Elektronische Rechenanlagen«, 1967, Heft I.Seite !0/11: *Der Elektroniker«,
März 1967, Seite 108/109; »IE£ Transactions on Electronic devices«, Dezember 1964, Seite 557/558.
Insbesondere beschreibt die Zeitschrift »Der Elektroniker« an der angegebenen Stelle ein /-K-Flip-Flop, das
nach dem Master-Slave-Prinzip aufgebaut ist und zwei gleichspannungsgekoppelte, intern verbundene, bistabile
Kippstufen (»Master« und »Slave«) aufweist. Das »Master«-FIip-Flop besitzt dabei zwei Eingabe-UND-Schalter,
die über eine Taktimpulsquelle ansteuerbar sind und deren Information bzw. Schaltzustand über
Kopplungsglieder in Form von Weitergabe-UND-Schaltern an das Slave-Flip-Flop übertragbar ist.
Letzeres besitzt Ausgänge, die durch die Kollektoren von Invertern in Form von Transistorschaltungen
gebildet werden. jo
Nachteilig an den bekannten /-K-Master-Slave-Flip-Flops
ist es, daß der Schwel'wert der für die Schaltvorgänge erforderlichen Eingangsspannung nicht
oder nicht genau genug eingestellt werden kann, was besonders in umfangreicheren logischen Schaltungen zu
Schwierigkeiten führen kann, wo durch einen Ausgang des Flip-Flops die Eingänge zahlreicher weiterer
Schaltungen angesteuert werden.
Ausgehend von diesem Stand der Technik, liegt der Erfindung die Aufgabe zugrunde, bei einem Flip-Flop
der betrachteten Art die Möglichkeit einer genauen Einstellung des Schwellwerts der Eingangsspannung zu
ermöglichen.
Diese Aufgabe wird durch ein /-K-Master-Slave-Flip-Flop
der eingangs beschriebenen Art gelöst, welches gemäß der Erfindung dadurch gekennzeichnet ist, daß
das Master-Flip-FIop und die Eingangsgatter über eine Diode an Masse gelegt sind.
Der entscheidende Vorteil dieser Ausgestaltung eines /-K-Master-SIave-Flip-Flops besteht darin, daß der
Schwellwert der Eingangsspanriung mit Hilfe der als Referenzdiode dienenden Diode innerhalb eines großen
Gleichspannungsbereichs eingestellt werden kann.
Die Erfindung wird nachstehend anhand einer Zeichnung noch näher erläutert, deren einzige Figur ein
Schaltbild eines bevorzugten Ausführungsbeispiels eines erfindungsgemäßen /-K-Master-Slave-F'ip-Flops
zeigt.
Das in der Zeichnung gezeigte /-K-Master-Slave-Flip-Flop
setzt sich aus 6 TTL NAND-Gattern G1 - G6,
zwei Weitergabetransistoren T) und Ti, sechs Ausgangstransistoren
Ti — Tj, 16 Widerständen R\ — Ä|6 und einer
Referenzdiode D zusammen; es wird von zwei Spannungen Va\ und \Όα gespeist Die Gatter C\ und G2
mit den Widerständen R\ — R\ stellen die zwei Eingabe-UN
D-Schalter zur Beschickung des Master-Flip-Flops dar. Die Gatter Gy und G* mit den Widerständen Rs und
Ri bilden das Master-Flip-FIop, das entsprechend der an
den /-/C-Eingängen anstehenden Information zum Zeitpunkt der Taktpulsvorderflanke beladen wird. Die
Gatter Gi-G* sind über die Referenzdiode D mit
Masse verbunden.
Die Transistoren Ti und Ti stellen Weitergabe-UN D-Schalter
dar. Sie gestatten einen Informationsfluß aus dem Master-Flip-Flcp 10 zum Slave-Flip-Flop 15, indem
sie zur Zeit der Vorderflanke des Taktimpulses auf einer Taktimpulsleitung 13 und des Beladens des Master-Flip-Flops
10 das Master-Flip-FIop 10 vom Slave-Flip-Flop 15 trennen und andererseits zur Zeit der Rückflanke des
Taktimpulses den Informationsfluß vom Master-Flip-FIop 10 zum Slave-Flip-Flop 15 ermöglichen.
Die Gatter Gs und G6 mit den Widerständen Rj - R\0
bilden das Slave-Flip-Flop 15, das zum Zeitpunkt der TaktpulsrUckflanke die binäre Information des Master-Flip-Flops
über die Transistoren Tj und Ti erhält. Die
Transistoren Ti-Tt bilden zusammen mit den Widerständen
R\\ — R\f, Ausgangstreiber, die dem Flip-Flop
eine niedrige Ausgangsimpedanz und damit die Fähigkeit, hohe kapazitive Last zu treiben, sowie
geringe Störanfälligkeit verleihen. Die binären AuS1
gangssignale des Flip-Flops an dessen Ausgängen Q, Q sind mit den Ausgangssignalen dieser Ausgangstreiber
identisch.
Die sechs gestrichelt umrandeten NAND-Gatter G] — G6 haben jeweils einen Eingangstransistor Ti einen
Ausgangstransistor T0 sowie die Arbeitswiderstände R1
und Rb- Jeder Eingangstransistor T, ist ein Mehrfachemitter-Transistor,
dessen Emitteranschlüsse die Eingänge des NAND-Gatters darstellen. Die Basis des
Transistors T) führt über den Arbeitswiderstand R„ zur
Speisespannung Vm während der Kollektor mit der Basis des Ausgangstransistors T0 verbunden ist. Der
Kollektor des letzteren führt über den Arbeitswiderstand Rb zur Speisespannung Vn.; sein Emitter dagegen
ist über die Diode D (im Falle der Gatter G\ — G4) oder
über einen passiven Widerstand (Gatter Gs, G6) mit
Masse verbunden.
Der Spannungszustand der an den Emitteranschlüssen des Transistors T1 anliegenden Signale bestimmt, ob
der Transistor Tn sperrt bzw. mehr oder weniger Strom
zieht, da der Strom des Transistors T, entweder über die PN-Grenzschicht von der Basis zum Kollektor oder
über eine PN-Grenzschicht von der Basis zu einem der Emitter fließt. Führen alle Emitter-Eingangssignal-Leitungen
Plus-Spannung, so liegen alle Basis-Emitter-Übergänge in Sperrichtung, so daß der Strom über den
Basis-Kollektor-Übergang zur Basis des Transistors T0
fließt und damit letzteren stromziehend macht. Ist dagegen auch nur eines der Emitter-Eingangssignale 0,
so wird die betreffende Basis-Emitter-Strecke leitend, und der Strom des Transistors Ti fließt über diesen
Emitter und nicht mehr über den Kollektor wie zuvor. Damit erreicht die Basis des Transistors T0 kein
Steuerstrom mehr, wodurch dieser Transistor sperrt.
Die Schwellenspannung zur Charakterisierung eines Plus-Eingangs wird durch die Belastung des Ausgangstransistors
To sowie durch dessen Basis-Emitter-Spannung V1x bestimmt. Jede Eingangs-Emitter-Spannung
unter diesem Schwellwert macht den betreffenden Basis-Emitter-Übergane leitend. Liegen dagegen alle
Emitter-Eingangsspannungen oberhalb dieses Schwellwerts, so genügt der Basssstrom am Transistor T0 zu
dessen Aussteuerung und Sättigung, wodurch die Kolleklorspannung absinkt bzw. gegen 0 geht. Erreicht
die Basis des Transistors T0 kein Aussteuerstrom, so
sperrt dieser Transistor, wodurch seine Kollektorspannung gegen den Wert V1x ansteigt. Die Kollektorspannung
am Transistor T0 stellt das Ausgangsr.'gnal eines
NAND-Gattersdar.
Die Transistoren T\ bis 7ä sind vom NPN-Typ und
haben eine geeignete Sättigungscharakteristik zum Gebrauch als Schalttransistor. Die Diode D ist eine
PN-Öbergangshalbleiterdiode.
Die Wirkungsweise des /-/C-Master-Slave-Flip-Flops
der vorliegenden Erfindung kann am besten erklärt werden, indem von einem bestimmten Zustand ausgegangen
wird, worauf die Eingänge mit einem bestimmten Prüfmuster beaufschlagt werden. Als Ausgangspunkt
sei Q=L und Q = 0, also der »Ein«-Zustand
des Flip-Flops angenommen. Das daraufhin angelegte Prüfmuster sei /ι bis /3 = L, K\ bis Kj = L, »Löschen«
= L sowie »Vorabsetzen« = L Daraus ergibt sich nach Abklingen eines Taktimpulses Q = 0 und
Q = L, also das Komplement des vereinbarten Ausgangszustands.
Wie im folgenden erläutert, muß für den Zustand Q = L der Transistor Ti leitend, der Transistor
Ti sperrend, das Gatter G3 am Ausgang Plus und das
Gatter Ci, am Ausgang 0 sein.
Erscheint die positive Vorderflanke eines Taktimpulses und befinden sich die /- und ^-Eingänge in dem oben
als Prüfmuster angegebenen Zustand, dann ist am Gatter Ci wegen Q-O die L'ND-Bedingung am
Eingang nicht erfüllt, weshalb sein Ausgang Plus führt. Dagegen haben alle Eingangsleitungen zum Gatter G2
Plus, wodurch der Basis-Kollektor-Übergang des Transistors Tn des Gattes G2 leitend wird und Strom an
die Basis des Transisiors Toi führt. Entsprechend seinem
Basissteuerstrom beginn' also der Transistor To2
Kollektorstrom zu ziehen, wodurch seine Kollektorspannung gegen 0 geht. Ist letztere genügend klein
geworden, beginat der mit dem Kollektor des Transistors TO7 verbundene Emitter des Transistors T*
Strom zu ziehen, wodurch die Basis des Transistors T04
stromlos gemacht wird und letzterer sperrt. Sobald Transistor Toi sperrt, wird seine Kollektorspannung
angehoben, was bedeutet, daß der mit dem Kollektor des Transistors T04 verbundene Emitter-Anschluß des
Transistors Tn Plus wird. Ein zweiter Emitteranschluß des Mehrfachemittertransistors Tn, der mit dem
Kollektor des Transistors To\ verbunden ist, hat
ebenfalls Plus, und ebenso dessen dritter Emitteranschluß, der an den Anschluß »Vorabsetzen« führt, der
vereinbarungsgemäß »P'i'-s« sein soll. Somit zieht keiner
der drei Emitter des Transistors Tn Strom, wodurch der Transistors Toi leitend wird. Infolgedessen geht der
Ausgang von Gatter C3 auf 0, wodurch rückwirkend
über die Verbindung des Kollektors T03 zu einem
Emitteranschluß von T* das Gatter G4 in seinem
Plus-Ausgangszustand bleibt. Das Master-Flip-Flop bleibt damit bis auf weiteres, d. h. bis zum nächsten
Taktimpuls, in dem erreichten Zustand.
Während dieses Ladevorgangs des Master-Flip-Flops isolieren die Transistoren Ti und Ti wirksam das
Slave-Flip-Flop vom Master-Flip-Flop und umgekehrt. Wie oben erwähnt, war der Transistor Ti schon vor
Erscheinen der positiven Taktimpulsflanke leitend. Wenn jedoch der Transistor T0* sperrt, wird der Emitter
des Transistors Ti, der mit dem Kollektor des Transistors T1* verbunden ist, positiver, so daß der
Basis-Emitter-Übergang des Transistors Ti und damit der Transistor Ti sperrt und an seinem Kollektor »Plus«
erscheint. Letzteres wirkt sich jedoch auf das Slave-Flip-Flop nicht aus, da an den beiden UND-Eingängen
seines Gatters Ge, außer der Kolkktorspannung des
Transistors Tj noch die Spannung der Leitung Q liegt. Da nämlich Q auf 0 verbleibt, bewirkt die Änderung des
Zustandes des Transistors Tj keine Veränderung am Ausgang des Gatters C5.
Vor Erscheinen des Taktimpulses war der Transistor Ti nicliileitend, da sein Emitter mit dem KoIIeI.tor des
Transistors Toi verbunden ist und letzterer sperrte. Wird
nun Transistor T„j im Verlaufe der positiven Taktpulsvorderflanke
leitend, bleibt dennoch Transistor 7j gesperrt, da seine mit dem Kollektor To2 verbundene
Basis durch letzteren annähernd 0 Volt hat. Um Transistor Tj leitend zu machen, müßte seine Basisspannung
den Wert
"t" *saturation2
über der Spannung der Referenzdiode erreichen, wenn Vbc2 die Basis-Emitter-Spannung des Transistors T2 in
Leitrichtung und KM,„ra„b„2 die Basisspannung ist, die
zum Betrieb des Transistors T2 im Sättigungsbereich erforderlich wäre. Nun ist die Basisspannung des
Transistors Ti identisch mit der Kollektorspannung des
Transistors To2. Sie ist annähernd 0 Volt und genügend
klein, um aus dem Mehrfachemitter-Transirtor T* über
dessen einen Emitteranschluß Strom zu ziehen. Besagte Spannung muß deshalb unter dem Wert
über dem Spannungsfall der Referenzdiode D liegen, wenn Vf,e4 der Basis-Emitter-Spannungsfall des Transistors
Ta und Vomen die Differenz zwischen dem
Basis-Emitter-Spannungsfall in Leitrichtung und dem Basis-Kollektor-Spannungsfall in Leitrichtung des Transistors
Tu ist. Solange der Wert von
* bei 4·
saturation 2
gleich oder größer dem von VbH — Vorrsen ist, liegt die
Basisspannung des Transistors Ti unterhalb des Wertes,
der erforderlich w^re, den Transistor Ti niederohmig zu machen, bevor der Transistor Toi leitend gemacht ist.
Die niedrige Emitterspannung, die der Transistor Ti hat, sobald der Transistor T„i leitend wird; wirkt sich auf
ersteren nicht aus, so daß der Transistor 7i nichtleitend bleibt und eine Beeinflussung des Slave-Flip-Flops
durch Setzen oder ."i'jcksetzen des Master-Flop-Flops
unterbunden ist. Die Isolation zwischen Master- und Slave-Flip-Flop wird also durch die Differenz der zwei
SDannuneen
Vfc<-2 + V,a,urj„„„2und Vhc, - V„ihc,t
gewährleistet. Das /-K-Master-Slave-Flip-Flop 9 ist frei
von jeglichen internen Zeitbedingungen, wobei speziell
die Weitergabetransistoren Γι, Γ; den .Signaltransport
/ur nicht erwünschten Zeil völlig zu unterbinden in der Lage sind. Unerwünschter Signaltransport wird selbst in
dem Fall unterbunden, in dem die obigen zwei Spannungen gleich wären, indem die Diirchschaltzeit
durch die Gatter Ga und G\ die Zeitspanne darstellt, die
das Absinken des Fmitlerpotentials des Transistors 72
verzögert.
Dieselben Beziehungen wie zwischen den Transistoren T). r„2 und Τ* existieren auch /wischen den
Transistoren T. T„\ und Γι infolge der Spicgelbildlichkcit
der Schaltung Die Kollektorspannung des Transistors Γ.ι muß unter dem entsprechenden Wert
Vn-I + VlJ/ur.ir„„7 I
liegen, um /u verhindern, daß der Transistor J] bei
abgesunkenem F.mitterpotential leitend wird. Das MasterT lip-flop enthält also die neu eingebrachte
Information, während das Slave-Flip-Flop noch den bisherigen Informationswert beibehalten hat. Die
Transistoren T: und T? isolieren beide Flip-Flops gegenseitig.
Jederzeit nach der Beladung des Master-Flip-Flops
kann die negative Rückflanke des Taktpulses auftreten. In entsprechend der Figur gebauten Schaltkreisen ergab
die Prüfung der /um Beladen des Master-rlip-Flops
erforderlichen Zeit einen Wert von 7 ns. Während der
Zeil der negativen Rückflanke bleibt wegen des
iilotkicreffekts durch Q - 0 das Ausgangssignal aus
dem Gatter G- unverändert. Dagegen wird der an die
Takipulsleitung 13 führende Emitter des Transistors T,i
leitend, wodurch seinerseits der Transistor Γ..> sperrend wird, so daß dessen Kollektorspannung auf Plus geht.
Sobjld letztere den Wert
erreicht, wird Transistor Γ- leitend. Der mit dem
Kollektor des Transistors Ti verbundene Emitter des
Mehrfuchemitter-Transistors T- erhält dadurch Masse-Potential,
so daß ein Strom über ihn. den Transistor Ti.
den Transistor T11- und die Diode D nach Masse fließt.
Der Schwellwert zum Schalten des Gatters Cs wird durch Transistor T-, sowie die Widerstände R» und /?:i
bestimmt, während der Spannungsfall über die Transistoren Ti. Γ.! sowie die Diode D über 0 bzw. L am
Eingang des Gatters G=, entscheidet. Durch den über die
Emitterdiode nach Ti abgeführten Strom des Transistors
Tn wird der nachgeschaltete Transistor Tm
stromlos und hochohmig. Dadurch werden die Transistoren Ti und Ti leitend, jedoch T--, sperrend. Die über
den Arbeitswiderstand R\2 angelegte Speisespannung
V1.: bewirkt somit am Ausgang Q, daß dort Plus-Spannung
erscheint. Zur gleichen Zeit ist Transistor Tn,
sperrend, so daß der Transistor 7j einen geöffneten
Schaltkreis darstellt Die Eingänge Q. Ti und »Vorabsetzen« des Gatters C6 sind alle Plus, so daß der Transistor
TrK leitend und seine Koliektorspannung gegen 0 wird.
Damit wird Transistor Γ3 leitend, dagegen werden die
Transistoren Γι, und Ti sperrend, wodurch an der
Ausgangsleitung Q = O entsteht. Die Informationsübertragung aus dem Master-FIip-Πορ zum Slave-Flip-Flop
ist beendet, an den Ausgängen erscheint Q-O sowie
Es ist zu ersehen, daß als ursprünglich Q — L war, das
Gatter Gh über Γι einmal Null erhalten haben muß so
wie das Gatter G-, über Ti Plus erhielt, was bedeutet, daß
der Transistor Γι leitend und dei Transistor T2 sperrend
war. Damit der Transistor Γι leitend ist. muß der
Ausgang des Gatters d Null sein, und damit Transistor
T2 sperrt, muß der Ausgang des Gatters Ci Plus sein,
was bedeulet, daß dessen Transistor Γ,,ι sperrt. Die ist
die Rechtfertigung für die Annahme, daß im Ausgangszustand des flip-Flops der obigen Beschreibung Γι
ίο leitend ist. 7? sperrt. Ci Plus und Ga Null abgibt.
Die Wirkungsweise der /-K-Mastcr-Slave-Flip-Flops
bei anderen Eingangssignalkombinationen sowie bei Anlegen des Signals »Löschen« bzw. »Vorabsetzen« isi
ähnlich der soeben beschriebenen. Es ist zu beachten daß bei Q -- Null im Ausgangsz.ustand das Gatter G1
blockiert und das Gatter Ci freigegeben wird, währenc mit Q = Null als Ausgangszustand das Gatter G
lrp!ii,>iipKon C\. if>Hrw*h Kloi-L· i**rl Mj'irA Ohnp unilclänrli
'•-■r--r · --'.; — * —
· -
gc UND-Bcdingung an einem der beiden Eingangsgat
ter ist keine Zustandsänderung der im Flip-Flof
gespeicherten Information möglich. Eine spezielle
ing« ' ~*
^7
Erwähnung verdienen die Eingänge »Löspfien« sowii
Vorabsetzen«. Eine Leitung »Vorabsetzen« verzweig
sich an die Eingänge der Gatter Gi. Gi und Gt,, wöbe
mit etwa null Volt auf dieser Leitung das Master- sowie das Slave ilip-Flop gleichzeitig gesetzt wird, so dal
C=I. tin'1 Q= Null am Ausgang des Flip-Flop:
erscheinen. Die Leitung »Löschen« läuft an die Eingänge der Gatter C,. Gs und G=,. wobei null Volt au
dieser Leitung ein gleichzeitiges Turücksetzen de: Master- und Slavc-Flip-FIops bewerkstelligt, so daß an
Ausgang Q --= Null und O=L auftreten. Bei normalen
Betrieb des Flip-Flops mittels der /-K-Eingänge und de:
Taktpulses befinden sich die Leitungen »Löschen< sow ic »Vorabsetzen« auf Pluspotential, wodurch sie der
Informationsfluß nicht beeinträchtigen. Umgekehr werden die Signale »Löschen« bzw. »Vorabsetzen« in
Null-Zustand wirksam, wie zuvor erwähnt. Die davor betroffenen Emitterleitungcn werden auf diese Weise
leitend gemacht, wodurch am Ausgang der betroffener TTL-Gatter Plus erscheint.
Durch den Anschluß der Weitergabetransistoren Γι
Γ; an die Eingabe-UN D-Schalter Gi. Gi und an di(
Gatter Gi. C4 sowie kollektor- oder ausgangsseitig ar
die Galter G=,. Gh des Slave-Flip-Flops werden vieh
Vorteile erzielt. Zum ersten benötigt das /-K-Master Slavc-FlipFlop der vorliegenden Erfindung keim
Taktpulsleitung an die Weitergabetransistoren. Di< Taktpulsleitung führt lediglich an die Eingänge dei
Gatter G\. Gi. Dies bedeutet für das Taktpulssignal ei.,; sehr geringe Belastung, was einen entscheidender
Vorteil bei einer großen Anzahl Flip-Flops in einen logischen System darstellt. Dadurch aber, daß di<
Taktpulsanschlüsse auf die UND-Eingänge der Gattei G]. Gj beschränkt sind, lassen sich gleichzeitig mehren
Taktpulssignale an einen Teil der J-K-E\ngäng( mitanlegen. Die Taktpulssignale werden dort unterein
ander und mit den jeweiligen Informationssignalen ir UND-Bedingung gebracht. Dies ist bei einem ir
integrierter Technik hergestellten Schaltkreis beson ders wichtig, da nach dem Herstellungsprozeß zusätzli
ehe Verbindungen zu Weitergabe-UND-Schaltern nich!
durchführbar wären.
Dann bewerkstelligen die Weitergabetransistoren Ti
Ti aufgrund ihrer Verknüpfung eine Isolation zwischer Master- und Slave-Flip-Flop 10 bzw. 15 während dei
Zeit, in der das Master-Flip-Flop beladen wird und s<
lange, bis die negative Rückflanke des Taktimpulse!
kommt. Die Anordnung gemäß der Erfindung macht
Gebrauch von den Spannungsabfällen innerhalb der Transistoren der C !alter (i\ bis Cn b/w. I] und f\. die als
Übergangs oder Sättigungsspanmingen auftreten, wodurch
eine gänzliche Beseitigung interner Zeitbedirtgungen b/w. unerwünschter Informalionsfliisse bei einem
Minim11·)) an Bauteilen er/ielt wird.
Infolgedessen ist das /λ-Master Slave Hip-Hop
gemäß der vorliegenden Erfindung besonders fiir die Anwendung in großen l.ogikanordnungen geeignet, wo
mehrere Tuktimpiilslcitiingcn zur l.ieferung von Taktimpulsen
an viele f-K Masler-Slave-Hip I lops benötigt
werden. Aus (»runden der Ausbreilungsver/ögerung oiler anderer Ungleichheiten in Taktpulsleitungen und
Hip I lops tritt eine leichte seitliche Verschiebung der Takipulse auf. Dagegen ist das vorliegende /-/(-HipHop relativ unempfindlich. Krreiehen die /Λ'-lnforniationssiKnale
die Ciatier C\. Cn bevor der Tnkipnls
ankonimt. so tritt doch keine /.ustandsiinderung
innerhalb des I lip-flops bis zur Ankunft des Taktpulses
ein.
Wahrend der Abwesenheit eines Plus-Taklimpulssignals
können die /Klnformaiionssignale beliebige Werte annehmen b/w. sich ändern, ohne den Zustand
des IMp-Klops /u andern. Die ein/ige Erfordernis für
einen korrekten F-'unktionsablauf des Flip-Hops ist. daß
wahrend der Zeit des Taktimpulses die /-Α,'-lnformationseingange
ihren Zustand beibehalten. Da der Taktimpuls jedoch eine Dauer von nur 7 ns haben kann,
isl letzterer l'orderung hinsichtlich der .Stabilität des
Hip-Hops nicht schwerwiegend.
s Die Keferen/diode I) erlaubt die Einstellung des .Schwellwerts de- Eingangsspannung des Hip-Hops
innerhalb eines großen Gleichspanmingsbercichs. Die Schwellenspannung, die ein !.-Eingangssignal mindestens
haben muß. wird bestimmt durch den Diodenspan
nungsfall V Diode der Referenzdiode I) plus dem
Spanntingsfall Vh,- des Transistors T,,\ oder /;,.,, d. h.
erforderliche Schwellenspannung gleich V- Diode plus V'h, von /,,ι oder /;,.>. Soll also ein Eingangssignal als I.
erkannt werden, muß dessen Spannung über der so bestimmten Schwellspannung liegen, um die Basis-Kol
lektor-Strecke der Transistoren T,\ b/w. Γ,>
leitend /11 machen. Die Referenzdiode /^gestattet also eine relativ
Minimum an Bauteilen /ti errichten, wobei die Clatter
C>\ bis Gi eine rechtwinklige Übertragungscharakteristik,
wie sie für viele l.ogikanordnungen gewünscht wird, aufweisen.
In der vorstehenden Beschreibung wurden .Signalhübe
zwischen 0 Volt und einer bestimmten positiven Spannung »Plus« angegeben. Es ist auch mögl'ch. den
Signalpegel potentialmäßig entsprechend anzuheben oder abzusenken.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:/-K-Master-Slave-Flip-Flop mit einer vereinfachten TTL-Gatter-Anordnung bestehend aus einem Master-Flip-FIop, aus zwei mit den Eingängen desselben verbunden Eingangs-Gattern, deren einer Eingang jeweils mit einer Taktimpulsquelle verbunden ist, aus einem Slave-Flip-Flop. aus zwei Weitergabe-Gattern zur Weitergabe der Information aus dem Master-Flip-FIop an das Slave-Flip-FIoρ und aus Ausgangs-Schaltungen, die mit den Ausgängen des Slave-Flip-Flops verbunden sind, um die in diesem gespeicherte Information auszugeben, dadurch gekennzeichnet, daß das Master-Flip-Flop (10) und die Eingangsgatter (Gu Gi) über eine Diode (D)an Masse gelegt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68128167A | 1967-11-07 | 1967-11-07 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1807219A1 DE1807219A1 (de) | 1969-06-19 |
DE1807219B2 DE1807219B2 (de) | 1977-08-11 |
DE1807219C3 true DE1807219C3 (de) | 1978-04-06 |
Family
ID=24734596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1807219A Expired DE1807219C3 (de) | 1967-11-07 | 1968-11-06 | J-K-Master- Slave Flip-Flop |
Country Status (6)
Country | Link |
---|---|
US (1) | US3591856A (de) |
JP (1) | JPS542535B1 (de) |
DE (1) | DE1807219C3 (de) |
FR (1) | FR1590909A (de) |
GB (1) | GB1226025A (de) |
NL (1) | NL6815858A (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2216922C2 (de) * | 1972-04-08 | 1974-04-18 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte Master-Slave-Flipflopschaltung |
US3792292A (en) * | 1972-06-16 | 1974-02-12 | Nat Semiconductor Corp | Three-state logic circuit |
GB1494481A (en) * | 1973-12-21 | 1977-12-07 | Mullard Ltd | Electrical circuits comprising master/slave bistable arrangements |
US3917961A (en) * | 1974-06-03 | 1975-11-04 | Motorola Inc | Current switch emitter follower master-slave flip-flop |
US4356411A (en) * | 1978-12-12 | 1982-10-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Flip-flop circuit |
US4517475A (en) * | 1983-08-29 | 1985-05-14 | Motorola, Inc. | Master-slave flip-flop arrangement with slave section having a faster output transistion and a greater resistance to output degradation |
DE68925799T2 (de) * | 1988-12-21 | 1996-07-11 | Texas Instruments Inc | Einen metastabilen Zustand zulassende Kippschaltung |
US4958090A (en) * | 1989-03-06 | 1990-09-18 | National Semiconductor Corporation | Non-current hogging dual phase splitter TTL circuit |
US6633188B1 (en) * | 1999-02-12 | 2003-10-14 | Texas Instruments Incorporated | Sense amplifier-based flip-flop with asynchronous set and reset |
ES2161175B1 (es) * | 1999-11-08 | 2002-08-01 | Aznar Jose Barrio | Biestable j-k maestro-esclavo con bloqueo de datos. |
US7634749B1 (en) * | 2005-04-01 | 2009-12-15 | Cadence Design Systems, Inc. | Skew insensitive clocking method and apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3193695A (en) * | 1960-03-01 | 1965-07-06 | Sylvania Electric Prod | Bistable circuits |
BE637327A (de) * | 1962-09-27 | |||
US3229119A (en) * | 1963-05-17 | 1966-01-11 | Sylvania Electric Prod | Transistor logic circuits |
US3247399A (en) * | 1963-08-16 | 1966-04-19 | Hughes Aircraft Co | Anti-race flip-flop |
US3430070A (en) * | 1965-02-17 | 1969-02-25 | Honeywell Inc | Flip-flop circuit |
-
1967
- 1967-11-07 US US681281A patent/US3591856A/en not_active Expired - Lifetime
-
1968
- 1968-10-30 GB GB1226025D patent/GB1226025A/en not_active Expired
- 1968-11-06 DE DE1807219A patent/DE1807219C3/de not_active Expired
- 1968-11-07 FR FR1590909D patent/FR1590909A/fr not_active Expired
- 1968-11-07 JP JP8098868A patent/JPS542535B1/ja active Pending
- 1968-11-07 NL NL6815858A patent/NL6815858A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPS542535B1 (de) | 1979-02-08 |
NL6815858A (de) | 1969-05-09 |
US3591856A (en) | 1971-07-06 |
DE1807219A1 (de) | 1969-06-19 |
GB1226025A (de) | 1971-03-24 |
FR1590909A (de) | 1970-04-20 |
DE1807219B2 (de) | 1977-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1537248C3 (de) | Bistabiler Master-Slave-Multivibrator | |
DE2323478A1 (de) | Datenuebertragungsanordnung | |
DE1807219C3 (de) | J-K-Master- Slave Flip-Flop | |
DE2611863A1 (de) | Pegelumsetzer fuer binaersignale | |
DE2058939A1 (de) | Integratorschaltung | |
DE2019804C3 (de) | Monolithisch integrierbare monostabile Kippschaltung | |
EP0055375A2 (de) | Gegentakt-Treiberschaltung mit verringerter Störspannungserzeugung | |
DE3525522C2 (de) | ||
DE2822835A1 (de) | Schaltungsanordnung zur eliminierung koinzidenter impulse | |
DE1537155B2 (de) | Schnellschaltende verknuepfungsschaltung mit transistoren | |
DE1941264C3 (de) | Asynchrone RS-Kippstufe in ECL-Technik | |
DE1186502B (de) | Schaltung zur Sperrung von Eingangsimpulsen, die eine kuerzere Zeitdauer als eine vorherbestimmte minimale Zeitdauer aufweisen | |
DE1537236A1 (de) | Im Takt geschalteter,ein- und rueckstellbarer Flip-Flop | |
DE2359997B2 (de) | Binäruntersetzerstufe | |
DE1153415B (de) | Bistabile Kippstufe mit Vorspannschaltung | |
DE1537324B2 (de) | Stromuebernahmeschalter | |
DE2025740A1 (de) | Sammelleitungsanordnung | |
DE1088096B (de) | Bistabiler binaerer Transistorschaltkreis | |
DE1164482B (de) | Impulszaehler aus bistabilen Kippschaltungen | |
DE3318957A1 (de) | Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang | |
DE2405916A1 (de) | Bistabile multivibratorschaltung | |
DE1956515C3 (de) | Signalübertragungseinrichtung | |
EP0015364A1 (de) | Multivibrator aus Feldeffekt-Transistoren | |
DE2703903C2 (de) | Master-Slave-Flipflopschaltung | |
DE1512450A1 (de) | Bistabile Logikschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |