DE1537236C - Im Takt geschalteter, ein und ruck stellbarer Flip Flop - Google Patents

Description

1 2

Die Erfindung betrifft eine taktgesteuerte Einstell- gestellt und zeigt ein bistabiles Hauptschaltelement, Rückstell-Flip-Flop-Schaltung mit ersten und zwei- das einen ersten und einen zweiten Pegelverschieten Haltestromtransistoren, welche abwechselnd lei- bungstransistor 20 und 21 in symmetrischer Koppelten, so daß die Flip-Flop-Schaltung von einem in schaltung zu ersten und zweiten Haltetransistoren 23 den anderen Leitungszustand umgeschaltet wird. Mit 5 und 24 aufweist, wobei die Haltetransistoren 23 und Hilfe dieser Taktschaltung läßt sich die Flip-Flop- 24 an einen ersten Stromausgangspunkt 26 angeschlos-Schaltung taktweise steuern und benötigt dennoch. sen sind. Auf der Rückstellseite der Flip-Flop-Schalnur eine minimale Zahl von Bauelementen in der tung ist ein dritter Haltetransistor 27 parallel an die integrierten Schaltung und verbraucht nur sehr wenig Rückstelltransistoren 28 und 29 angeschaltet, wobei die Leistung, obgleich sie mit einer minimalen Verzöge- io Emitter der Transistoren 27, 28, 29 an einen zweiten rungszeit arbeitet. Stromausgangspunkt 30 angeschlossen sind. In gleicher

Bei bekannten Flip-Flop-Schaltungen, die für Takt- Weise ist auf der Einstellseite der Flip-Flop-Schaltung betrieb ausgelegt sind, ist es erforderlich, daß die Takt- ein vierter Haltetransistor 31 parallel an Einstellsignale der der Flip-Flop-Schaltung zugeführten Binär- transistoren 32 und 33 angeschlossen, deren Emitter Information über eine UND-Schaltung zugeleitet 15 ebenfalls an dem zweiten Stromausgangspunkt 30 werden, damit der gewünschte Taktbetrieb vorliegt. liegen. . .

Eine solche bekannte, taktweise gesteuerte Flip-Flop- Da die Baren und Kollektoren der Transistoren 23, ■

Schaltung ist in F i g. 1 der Zeichnungen veranschau- 27, 24 und 31 jeweils mit einem gemeinsamen Punkt

licht. Bei der erfindungsgemäßen Schaltung ist dieses verbunden sind, können bei monolithisch integrierter

Eingangs-UND-Gatter entbehrlich. ao Bauweise diese Transistoren einen einzigen gemein-

Die Aufgabe der Erfindung besteht in der Schaffung samen Kollektorbereich aufweisen. Es ist nur noteiner neuen und verbesserten, emittergekoppelten wendig, daß die Transistoren 23, 27 und 24, 31 geFlip-Flop-Schaltung für Taktbetrieb, die möglichst trennte Emitter aufweisen, die mit verschiedenen Punkwenig Bauelemente in integrierter Schaltweise enthält. ten der Schaltung verbunden sind. In diesem Fall Die neue Flip-Flop-Schaltung soll ferner mit einer 25 enthält die Schaltung nicht vier einzelne Transistoren 23, möglichst geringen Schaltverzögerung arbeiten und 27; 24, 31 mit jeweils getrennten Basis-, Emitter-und wenig Leistung verbrauchen. Sie soll sich weiterhin gut Kollektorbereichen.

für den Aufbau in integrierten Schaltungen eignen Zwischen einem Stromableitungstransistor 35 und

und keinen gemeinsamen Emitter-Vorspannungstran- den beiden Stromausgangspunkten 26 und 30 ist eine

sistor für die Halte- oder Verriegelungs-Transistoren 30 Differential-Taktschaltung vorgesehen. Sie enthält

der Flip-Flop-Schaltung benötigen. ■ einen Bezugstransistor 36, der zwischen den ersten

Die Aufgabe wird dadurch gelöst, daß ein dritter Stromausgangspunkt 26 und den Stromableitungstran-Haltetransistor parallel zu dem zweiten Haltetransistor sistor geschaltet ist, und einen Takttransistor 38, der und einem Rückstelltransistor geschaltet ist, daß ein zwischen den zweiten Stromausgangspunkt 30 und den vierter Haltetransistor parallel zum ersten Haltetran- 35 Stromableitungstransistor 35 geschaltet ist. Der Taktsistor und einem Einstelltransistor geschaltet ist, daß transistor 38 und der Bezugstransistor 36 liegen mit die ersten und zweiten Haltetransistoren in Differen- ihren Emittern an einem dritten Stromausgangspunkt39, tialschaltung an einem ersten Stromausgangspunkt an der jeweils mit dem ersten oder zweiten Stromausgangseinen Bezugstransistor geschaltet sind, daß ein Takt- punkt 26 bzw. 30 zusammengeschaltet wird, transistor in Differentialschaltung an den Bezugstran- 4° Um die Basen der vier Haltetransistoren 23, 24; 27, sistor und weiterhin an einem zweiten Stromausgangs- 31 praktisch auf einem festen Bezugspotential zu halten, punkt an die dritten und vierten Haltetransistoren sind zwei Stromquellen-Transistoren 40 und 41 in der geschaltet ist und daß der Takttransistor an eine Schaltung vorgesehen. Ferner sind zwei Ausgangstran-Quelle von .Taktimpulsen geschaltet ist und einen sistoren44 und 45 mit den Basen der beiden Pegel-Stromweg für die Flip-Flop-Schaltung darstellt, wenn 45 Verschiebungstransistoren 20 und 21 und den Kollekdie Taktimpulse eine dem Bezugstransistor zugeführte toren der Rückstell- und Einstell-Transistorgruppen Bezugsspannung überschreiten. verbunden. Infolge dieser Verbindung passen die Aus-Weitere Ausgestaltungen, Vorteile und Anwendungs- gangsspannungen der Emitterfolger wieder zu den möglichkeiten der neuen Erfindung ergeben sich aus Eingängen. Einem Eingängstransistor 46 werden die den Darstellungen von Ausführungsbeispielen sowie 50 Taktsignale zugeführt, die über die Diode 47 der aus der folgenden Beschreibung. Es zeigt Basis 48 des Takttransistors 38 zugeführt werden,

F i g. 1 ein Blockschaltbild einer bekannten, takt- während ein Vorspannungswiderstand 73 diese Basis48

gesteuerten RS-Flip-Flop-Schaltung, mit einem Bezugspotential Vbe verbindet.

F i g. 2 ein Schaltbild der erfindungsgemäßen RS- Der Spannungspegel an der Basis 48 des Takt-

Flip-FIop-Schaltung, und 55 transistors 38 gegenüber der Bezugsspannung Vbb an

F ig. 3 eine Signaltabelle zur Erläuterung des Takt- der Basis 49 des Bezugstransistors 36 steuert den

betriebes des erfindungsgemäßen Flip-Flops nach Stromweg in der RS-Flip-Flop-Schaltung. Ist der

F i g. 2. Pegel der Bezugsspannung Vbb größer als der Pegel

Bei der in Fig. 1 dargestellten bekannten Flip- der Spannung an der Basis 48 des Takttransistors 38,

Hop-Schaltung werden die Taktsignale C und die 60 dann leitet der Bezugstransistor 36, und der Tran-

Einstell- und Rückstell-Signale S bzw. R über ein sistor 38 wird nichtleitend. Bei leitendem Transistor 36

Paar U N D-Gatter 11 bzw. 12zugeführt, deren Ausgänge fließt Strom vom ersten Stromausgangspunkt 26 in den

über die Leitungen 15 und 16 mit der bistabilen RS- Kollektor des Bezugstransistors 36 und über den

Ilip-F-Iop-Schaltung 17 verbunden sind. Diese beiden dritten Stromausgangspunkt 39 in den Kollektor des

einzelnen UND-Gatter 11 und 12 und ihre Anschlüsse 65 Stromableitungstransistors 35. In diesem Fall bestimmt

werden demgegenüber bei der Erfindung für den Takt- der leitende Zustand des bistabilen Elementes der

betrieb nicht benötigt. Flip-Flop-Sclialtung, ob der erste oder der zweite

Die erfindungsgemäße Schaltung ist in F i g. 2 dar- Haltetransistor 23 oder 24 leitet. Wird angenommen,

3 4

daß bei Q der logische Spannungspegel EINS und β des Leitungszustandes der Flip-Flop-Schaltung ausder logische Pegel NULL vorliegt, dann ist der Span- zulösen, sofern der Takttransistor 38 leitet,
nungspegel an der Basis des ersten Pegelverschiebe- Ein wichtiges Merkmal der Erfindung liegt in der transistors 20 hoch und der zweite Haltetransistor 24 Verbindung des dritten und vierten Haltetransistors 27 leitet, während der erste Haltetransistor 23 nicht leitet. 5 und 31 in der vorbeschriebenen Weise, so daß diese Dies ist der Fall, weil die Spannung an der Basis des Haltetransistoren den Strom übernehmen können und Transistors 24 höher als die an der Basis des Tran- die Flip-Flop-Schaltung in ihrem vorigen Zustand sistors 23 ist. In diesem Fall kann kein Strom in die halten können, wenn das Taktsignal groß wird und Einstelltransistoren 32 und 33, die Rückstelltran- kein Einstell- oder Rückstellsignal den Einstell- und sistoren 28, 29 oder den dritten und vierten Halte- io Rückstelltransistoren 32, 33 und 28, 29 zugeführt wird, transistor 27 bzw. 31 fließen. Zwischen die Emitter des ersten bzw. zweiten Pegel-Werden nun Taktsignale C an die Basis 51 des Verschiebungstransistors 20, 21 und die Basen des Eingangstransistors 46 gelegt, so nimmt die Basis 48 zweiten und vierten bzw. ersten und dritten Haltedes Takttransistors 38 einen Spannungspegel ein, der transistors ist je ein Widerstand 53 bzw. 54 eingeüber der Bezugsspannung Vbb liegt, so daß Strom in 15 schaltet, welche eine Basisspannung für diese Haltedie Einstell- und Rückstelltransistoren 32, 33; 28, 29 transistoren 24, 31; 23, 27 liefern, die durch Einstellder dritten und vierten Haltetransistoren 27, 31 und in oder Rückstellsignale verändert werden kann, welche den Kollektor des Takttransistors 38 fließen kann. den Einstell- und Rückstelltransistoren zugeführt Liegen an den Basen der Einstell- und Rückstell- werden, jedoch einen der Haltetransistoren bei Fehlen transistoren keine Einstell- oder Rückstellsignale an, 20 von Einstell- oder Rückstelleingangssignalen am Leiten dann leitet der dritte oder vierte Haltetransistor 27 halten. Bei früheren Schaltungen zum Einhalten eines oder 31 und hält die Flip-Flop-Schaltung in ihrem gewünschten Spannungspegels an den Haltetranvorigen Zustand. Liegen diese Verhältnisse vor, und sistoren war ein gemeinsamer Emitterwiderstand für hat der zweite Haltetransistor 24 bisher geleitet, so die Haltetransistoren vorgesehen; hierdurch entstehen übernimmt der vierte Haltetransistor 31 den Leitungs- 25 jedoch an den gemeinsamen Emitterverbindungspunkzustand, und der Strom fließt von ihm in den Takt- ten der Stromausgangspunkte 26 undj 30 unerwünschte transistor 38, Werden nun binäre, logische Einstell- Schaltungskapazitäten. Die Vermeidung eines Widersignale zum Einstellen der Transistoren 32 und 33 Standes an diesen Knotenpunkten durch die innen zugeführt, dann bleibt der Zustand der Flip-Flop- über Kreuz gekoppelten Widerstände 53 und 54 Schaltung unverändert, wenn die Transistoren 32 30 verbessert bei der erfindungsgemäßen Schaltung das oder 33 zu leiten begonnen haben. Wenn einer oder Wechselstromverhalten der taktgesteuerten RS-Flipbeide der Transistoren 32 und 33 leiten, wird der vierte Flop-Schaltung sowie die Ausbeute der in integrierter Haltetransistor 31 abgeschaltet, wenn der Pegel des Schaltung aufgebauten Flip-Flop-Schaltung, da die Einstell-Eingangssignals den inneren Basisspannungs- Anforderungen bezüglich der Herstellungstoleranzen pegel des vierten Haltetransistors 31 überschreitet. 35 geringer werden.

Wenn jedoch die Einstellsignale wieder unter den Die Q- und Q-Ausgangsanschlüsse 55 und 56 sind logischen Wert NULL fallen und die Einstelltran- mit den Emittern 58 bzw. 59 der Ausgangstransistosistoren 32 und 33 abschalten, dann übernimmt der ren 44 bzw. 45 verbunden, und die Emitter 58 bzw. 59 vierte Haltetransistor 31 wieder den Strom und hält der beiden Ausgangstransistoren 44 und 45 liegen über die Flip-Flop-Schaltung in ihrem vorigen Einstell- 40 Widerständen 61 bzw. 62 an der Betriebsspannung Vee· zustand, bei dem bei Q der logische Wert EINS In gleicher Weise liegen die Emitter 64 und 65 der herrscht. . Stromquellentransistoren 41 und 45 über die WiderWerden jedoch den Rückstelltransistoren 28 oder 29 , stände 67 und 68 an der Spannung Vee· Die Größe Rückstellsignale zugeführt, wenn der Pegel der Takt- der Widerstände 67 und 68 bestimmt den Strom durch signale hoch ist, dann schaltet entweder der Transi- 45 die Widerstände 53 und 54, und dieser Wert legt die stör 28 oder der Transistor 29 die Wirkung des vierten Vorspannung an den Basen der Transistoren 23 bzw. Haltetransistors 31 aus und zieht die Basisspannung 24 fest. In manchen Fällen können die Transistoren 40 des ersten Pegelverschiebungstransistors 20 nach unten, und 41 entfallen. Die Basen 75 und 76 liegen zusammen so daß ein Wechsel des leitenden Zustandes der Flip- an einer Basisspannungsquelle Vcs·
Flop-Schaltung ausgelöst wird. Verschwinden die 50 Der Stromableitungstransistor 35 ist über den Wider-Rückstellsignale wieder, dann übernimmt der dritte stand 70 mit der Betriebsspannung Vee verbunden. Haltetransistor 27 wieder den Strom, da an seiner Der Transistor 35 ist an seiner Basis 71 durch die Basis wieder eine hohe Spannung liegt. Der Transi- Spannung Vcs vorgespannt und leitet einen konstanten stör 27 stellt einen leitenden Weg über den Wider- Strom von dem dritten Stromausgangspunkt 39 ab, stand 52 zum Takttransistor 38 dar, solange das Takt- 55 gleichgültig, ob der Bezugstransistor 36 oder der Taktsignal groß ist und die Bezugsspannung Vbb über- transistor 38 leitet. Dieser Strom wird durch die steigt. Wenn das Taktsignal nun klein wird, übernimmt Spannung Vee bestimmt. Diese konstante Stromder erste Haltetransistor 23 den Strom und leitet ihn ableitung gewährleistet, daß die Ausgangspegel der über den Stromausgangspunkt 26; die Flip-Flop- Flip-Flop-Schaltung bei großem oder kleinem Takt-Schaltung bleibt dann in ihrem Rückstellzustand. 60 signal gleichbleiben.

Die Rückstelltransistoren 28 und 29 sind parallel Bei der erfindungsgemäßen Schaltung treten gleichgeschaltet und liegen andererseits in Reihe mit dem falls die Wirkungen der einzelnen UND-Gatter der Transistor 38, so daß sie eine ODER/UND-Funktion bekannten Schaltung nach F i g. 1 auf, da die Taktausüben. In gleicher Weise wird diese ODER/UND- und Einstell- bzw. Rückstellsignale hoch sein oder den Funktion auf der Einstellseite der Flip-Flop-Schaltung 65 logischen EINS-Pegel aufweisen müssen, damit der ausgeübt. Schaltet man positive logische Binärsignale Zustand der Flip-Flop-Schaltung geändert wird. Das an irgendeinen der parallelgeschalteten Rückstell- beschriebene Serie-Parallel-Stromumschaltschema ertransistoren 28, 29, so genügt dies, um einen Wechsel gibt diese Wirkung ohne zusätzlichen Stromverbrauch.

Claims (4)

1. 5 6
2. F i g.
3. 3 veranschaulicht eine Signaltabelle für die drittes Paar Haltetransistoren hinzugefügt, das an eine taktgesteuerte RS-Flip-Flop-Schaltung nach F i g. 2. zusätzliche oder zweite Gruppe von Einstell-und. Rück-Diese Tabelle führt die Q_n+1-Ausgangspegel für acht stell-Eingangstransistoren angeschlossen war. Dieses verschiedene Eingangssignalzustände auf. Die Ein- dritte Paar Haltetransistoren war mit dem Emitter an gangssignal-Kombinationen sind in den Zeilen 1 bis 8 5 den Kollektor des zweiten Takttransistors angeschlosaufgeführt und in Ausdrücken von R_n, S_n und C_n sen, so daß zwei unabhängige Kanäle zum wahlweisen dargestellt, die jeweils die binären Pegel für die Rück- Einstellen und Rückstellen der Flip-Flop-Schaltungen stell-, Einstell- und Taktsignale an einen bestimmten vorlagen.

   zeitlichen Bit_n bedeuten. Die ersten vier Eingangs- ...
   signal-Kombinationen (Zeilen 1 bis 4), bei denen das io ratentansprucne:
   Taktsignal C_n den logischen Wert NULL einnimmt, 1. Taktgesteuerte Einstell-Rückstell-Flip-Floplösen keine Veränderung des leitenden Zustandes der Schaltung mit ersten und zweiten Haltetransistoren, Flip-Flop-Schaltung aus, so daß der Ausgangs- welche abwechselnd leiten, so daß die Flip-Floppegel Q_n+1 (bei einem zeitlichen Bit_re+i) in seinem vor- Schaltung von einem in den anderen Leitungszuherigen Zustand Q_n verbleibt. Bei der Kombination 15 stand umgeschaltet wird, dadurch gekennfünf (Zeile 5), bei der R_n und S_n den logischen Pegel zeichnet, daß ein dritter Haltetransistor (27) NULL aufweisen und C_n=₁ ist, tritt immer noch parallel zu dem zweiten Haltetransistor (23) und keine Änderung des Leitungszustandes der Flip-Flop- einem Rückstelltransistor (29) geschaltet ist, daß Schaltung ein. Wenn jedoch C_n bei den Kombinationen ein vierter Haltetransistor (31) parallel zum ersten der Zeilen 6 und 7 den logischen Wert EINS hat und 20 Haltetransistor (24) und einem Einstelltransistor (32) jeweils mit Rückstellsignalen und Einstellsignalen mit geschaltet ist, daß die ersten und zweiten Haltedem binären Pegel EINS zusammengeschaltet wird, transistoren (24, 23) in Differentialschaltung an tritt bei der Kombination sechs eine Änderung des einem ersten Stromausgangspunkt (26) an einen Zustandes für Q_n+i auf den binären logischen Wert Bezugstransistor (36) geschaltet sind, daß ein Takt-NULL und dann bei der Kombination sieben auf den 25 transistor (38) in Differentialschaltung an den binären logischen Wert EINS ein. Bezugstransistor (36) und weiterhin an einem zwei-Bei der Kombination acht, wo alle Signale R_n, S_n ten Stromausgangspunkt (30) an die dritten und und C_n den Binärpegel EINS einnehmen, ist der Zu- vierten Haltetransistoren (27, 31) geschaltet ist und stand des Flip-Flop-Ausgangs Q_n+1 unterbestimmt. daß der Takttransistor (38) an eine Quelle von Dies gilt jedoch für sämtliche Einstell-Rückstell-Flip- 30 Taktimpulsen angeschaltet ist und einen Stromweg Flop-Schaltungen. ' für die Flip-Flop-Schaltung darstellt, wenn die Die folgende Werttabelle für die Widerstände und Taktimpulse eine dem Bezugstransistor (36) zuge-Spannungen gibt die Werte für praktisch ausgeführte führte Bezugsspannung überschreiten.
   RS-Flip-Flop-Schaltungen nach der Erfindung wieder, 2. Flip-Flop-Schaltung nach Anspruch 1, daohne jedoch die Erfindung hierauf zu beschränken. 35 durch gekennzeichnet, daß der Bezugstransistor(36)

   und der Takttransistor (38) in Differentialschaltung

   WA a XT ^WerttabeUe an einem Stromausgangspunkt (39) an einen Strom-Widerstand Mr. ~, quellentransistor (35) angeschaltet sind, wobei die

   Ohm _{dem Tak}ttransistor (38) zugeführten Taktimpulse

   vj ^ hm ₄₀ diesen zum Leiten bringen, so daß dem Einstell-

   54 160 Ohm _bzw_ R_ück_stelltransistor (32, 29) zugeführte Ein-

   61 ^: °0ü Ohm _stejj_ _bzw Rückstellsignale den Leitungszustand

   °² ■· ■ 555 Su ^der Flop-Schaltung umschalten, wobei dritte

   % ²Jy Ohm _{und vierte} Haltetransistoren (27, 31) die Flip-Flop-

   °° · ²T* Ohm ₄₅ Schaltung bei Fehlen von Einstell- bzw. Rückstell-

   ]9 · J^ l?™¹ Signalen an den Einstell- und Rückstelltransisto-

   !? -mn Au ren (32, 29) in ihrem vorigen Zustand halten.

   ^ΊΊ ·■■ · :.... 100 Ohm 3_ Flip-Flop-Schaltung nach Anspruch 1 oder 2,

   Spannung ■ gekennzeichnet durch einen zwischen dem ersten

   ~~ -Q₁ Y_r } 50 Pegelverschiebungstransistor (20) und dem ersten

   9 ro Vl Haltetransistor (24) eingeschalteten ersten Wider-

   \? .~²'^² JL⁰J¹- stand (53) und durch einen zwischen den zweiten

   Vco ■ ■... > · · ■ · 0,0 Volt Pegelverschiebungstransistor (21) und den zweiten

   Die Erfindung läßt sich über das beschriebene Haltetransistor (23) eingeschalteten zweiten Wider-Schaltungsbeispiel hinaus abwandeln. Beispielsweise 55 stand (54), durch eine an den ersten Wider stand (53) lassen sich die Basisverbindungen in F i g. 2 erweitern, zur Ausbildung eines festen Vorspannungspoten-■ so daß eine Mehrkanal-Flip-Flop-Schaltung mit drei tials angeschlossene erste Stromquelle (40) und oder mehr Paaren von Halte- oder Verriegelungstran- durch eine an den zweiten Widerstand (54) zur sistoren entsteht. Bei einer solchen gebauten und Ausbildung eines festen Vorspannungspotentials erfolgreich erprobten Erweiterung wurden drei Paare 60 über ihm angeschlossene zweite Stromquelle (41). "von Haltetransistoren verwendet, und ein zusätzlicher
4. 4. Flip-Flop-Schaltung nach den Ansprüchen 1 •öder zweiter Takttransistor war an den ersten Takt- bis 3, gekennzeichnet durch einen an den Takttransistor emittergekoppelt. Hierbei war das erste transistor (38) angeschlossenen Eingangstransistor Paar der Haltetransistoren an den Kollektor des (46), der Taktimpulse eines ausreichend hohen Bezugstransistors und das zweite Paar Haltetransisto- 65 Pegels erhält, um leitend zu werden und dabei den ren an den Emitter des Einstell- und des Rückstell- Takttransistor (38) zur Vorbereitung der Flopeingangstransistors und an den Kollektor des ersten Schaltung für einen taktgesteuerten Einstell-Rück-Takttransistors angeschlossen. Hierzu wurde ein stell-Betrieb zum Leiten zu bringen.