DE1499174C - Dividiervorrichtung fur Digital rechner - Google Patents
Dividiervorrichtung fur Digital rechnerInfo
- Publication number
- DE1499174C DE1499174C DE1499174C DE 1499174 C DE1499174 C DE 1499174C DE 1499174 C DE1499174 C DE 1499174C
- Authority
- DE
- Germany
- Prior art keywords
- register
- sign
- divisor
- value
- subtractors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000875 corresponding Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims 1
- 238000006073 displacement reaction Methods 0.000 description 2
- 241000283898 Ovis Species 0.000 description 1
- 230000000903 blocking Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Description
1 2
Die Erfindung betrifft eine parallel im reinen Weiterbildungen der Erfindung sind in den Unter-Binärcode
arbeitende Dividiervorrichtuni» für Digital- ansprüchen gekennzeichnet.
rechner, mit einem Registersatz zur Speicherung von Durch die Zusammenfassung des ersten und zwei-
Vielfachen des Divisors, mit einem ersten Register ten Registers sowie die jeweilige Einspeisung von
zum Speichern des Dividenden, mit einer der Anzahl 5 Quotientenbits in die niedrigsten Stellen des ersten
der Divisorvielfachen entsprechenden Anzahl von Registers bei gleichzeitiger schrittweiser Vcrschie-
Subtrahiercrn und mit elektronischen Schaltern zur bung des Dividenden bzw. Subdividenden in das an-
Weilergabe jedes der Divisorvielfachen an die züge- schließende zweite Register läßt sich die gesamte
ordneten Subtrahierer sowie mit den Subtrahierern erforderliche Stellenzahl der beiden Register gegen-
nachgeordneten Vorzeichenabfrageschaltimgen. io über einer Dividiervorrichtung mit zwei getrennten
Derartige Vorrichtungen sind z. B. bekannt aus Registern wesentlich verringern, was dem ange-
IRE-Transactions on Electronic Computers, Juni strebten einfachen Aufbau sowie dem schnelleren
1961, S. 169 bis 174. Arbeiten zugute kommt.
Bei den bekannten Dividiervorrichtungen der er- Ein Ausführungsbeispiel der Erfindung ist nachwähnten
Art wird das für jeden Teildivisionsvorgang 15 stehend an Hand der Zeichnung näher erläutert,
ermittelte richtige Divisorvielfache von dem gesamten welche ein Ausführungsbeispiel mit drei Subtra-Dividenden
subtrahiert, und es sind sowohl für den hierern entsprechend dem Divisor sowie dessen dop-Dividenden
als auch für den Quotienten je ein be- peltem und dreifachem Wert in Blockschaltbilddarsonderes
Register vorgesehen. stellung zeigt.
Zweck der vorliegenden Erfindung ist die Schaf- 20 Mit der höchsten Stelle eines ersten Registers Q
fung einer demgegenüber vereinfachten und schneller zur Speicherung eines Dividenden ist die niedrigste
arbeitenden Dividiervorrichtung. Erreicht wird dies Stelle eines zweiten Registers A verbunden. Mittels
durch folgende Schaltungseinzelheiten: einer (nicht veranschaulichten) Verschiebeeinrichtung
a) mit der höchsten Stelle des ersten Registers zur ^t *<* a n m Anfa»ß eines jeden Arbeitszyklus der
Speicherung des Dividenden ist die niedrigste 25 Inhalt der Reg.sterkombination ß, ^ um zwei Schritte
Stelle eines zweiten Registers verbunden; " "ach lmks, verschieben, was einer Multiplikation mit
4 entspricht, wenn fur die in der Registerkombi-
b) an die unter a) bezeichnete Registerkombination natjon Qt α enthaltenen Ziffern der 8-4-2-1-Code zuist
eine Verschiebeeinrichtung angeschaltet, die ■ gmnde gclect wird.
am Anfang eines jeden Arbeitszyklus den Inhalt 30 Dem Register A ist eine Gruppe von drei Subtra-
dieser Registerkombination jeweils um η Schritte hierern 100, 102, 104 über ein taktgesteuertes UND-
(/2 > 2) nach links zu verschieben, also eine Glied 26 nachgeschaltet, welche bei jedem Zyklus
Multiplikation mit 2" auszuführen gestattet; nacn entsprechender Verschiebung eines jeweiligen
c) es sind in der Verbindung zwischen dem zweiten Zifrerninhaltes An des Registers A um zwei Stellen
Register mit jedem der Subtrahierer elektro- 35 eine Zahl AAn eingespeichert erhalten. Ein Divisornische
Schalter vorhanden, durch die ausschließ- Registersatz bestehend aus Registern 110, 112, 114
lieh der Inhalt des zweiten Registers parallel für einen Divisor χ bzw. dessen doppelten oder dreijedem
der Subtrahierer zuführbar ist und bei fachen Wert 2* bzw. 3x sind über zugeordnete taktdcren
Ansteuerung in Verbindung mit der An- gesteuerte UND-Glieder 20, 22, 24 mit je einem
steuerung der dem Registersatz zugeordneten 4° zweiten zugeordneten Eingang der Subtrahierer 100,
elektronischen Schalter in den Subtrahierern 102, 104 verbunden. Der Subtrahierer 100 bildet
Subtraktionen ausgeführt werden; demgemäß die Differenz 4An - x; der Subtrahierer
..... o L , . , 102 die Differenz Λ An - Ix; der Subtrahierer 104
d) an die Ausgange der den Subtrahierern nach- dje Diffcrenz 4An _ 3jC-. Je ein Ausgang jedes
geordneten Vorzeichenabfrageschaltungen ist ein 45 Subtrahiere« 100, 102, 104 ist mit einer zugeord-Codeumsetzer
mit einer der Anzahl von Vor- neten Vorzeichenabfrageschaltung 28, 36, 44 verbunzeichenabfrageschaltungen
entsprechenden An- den>
welche jeweils bejm Vorliegen eines positiven
zahl von Eingangen und einer der Anzahl von Vorzeichens des von dem zugeordneten Subtrahierer
Ausgangen, die fur die binare Darstellung der gebildeten Resultates ein Binärzeichen 0, beim Vor-Anzahl
der Eingänge ausreicht, angeschlossen, 5o „ eines negativen Vorzeichens ein Binärzeichen 1
der die Anzahl der eine positive oder Nulldine- crzeueen
renz anzeigenden yorzeichenabfrageschaltungen An den Ausgiingen der Vorzeichenabfrageschal-
iir binarer Darstellung ausdruckt und die Binar- , 28 36 44 ,£ t jn Rdhe mjt je einem
Stellungen als partielle Quot.entenbits in die un- ordneten NICHT-Glied 30, 38, 46 ein taktgesteuertes
tcrsten Wertstellen des ersten Registers eingibt; 55 UND-Glied 32, 40, 48. Die Ausgänge der UND-
e) zwischen dem zweiten Register und jedem Glieder 40,48 sind unmittelbar, der Ausgang des
Subtrahierer ist jeweils eine aus einem UND- UND-Gliedes 32 über ein weiteres UND-Glied 34 mit
Glied bestellende Übertragungseinrichtung vor- untersten Wertstellen Q 1, Ql des Registers Q verhanden,
wobei jedes UND-Glied zwei weitere bunden. An einem Steuereingang des UND-Gliedes
Steuereiiigäiige aufweist, jeder der Steuerein- 6° 34 liegt ein NICHT-Glied 42, das cingangsseitig mit
gänge mit einer zugeordneten sowie einer be- dem Ausgang des NICHT-Gliedes 38 verbunden ist.
nachbarten nicht zugeordneten Vorzeichenab- Die Bauelemente 30, 38, 46, 42, 34, 32, 40, 48 bilden
frageschaltung verbunden ist und diese Über- zusammen einen Codeumsetzer, welcher in Verbintragungseiiirichtungen
von den Vorzeichen- dung mit den Vorzeichenabfrageschaltungen 28,36,
abfragesclialtungen derart gesteuert werden, daß 65 44 in der nachfolgenden erläuterten Weise arbeitet,
jeweils der Inhalt des Subtrahierers mit der Liefern alle drei Subtrahierer 100, 102, 104 Resulkleinsten noch nicht negativen Differenz den täte mit positivem Vorzeichen (wobei eines der Inhalt des /weiten Registers ersetzt. Resultate auch gleich 0 sein kann), so geben die Vor-
jeweils der Inhalt des Subtrahierers mit der Liefern alle drei Subtrahierer 100, 102, 104 Resulkleinsten noch nicht negativen Differenz den täte mit positivem Vorzeichen (wobei eines der Inhalt des /weiten Registers ersetzt. Resultate auch gleich 0 sein kann), so geben die Vor-
3 4
zeichenabfrageschaltungen 28, 36, 44 jeweils ein bzw. 44 verbunden- ist, während der andere Steuer-Binärzeichen
O an die NICHT-Glieder 30, 38, 46 ab, eingang bei den beiden dem einfachen sowie dem
so daß diese letzteren wiederum ein Binärzeichen 1 doppelten Wert des Divisors χ zugeordneten UND-an
die UND-Glieder 32, 40, 48 abgeben. Zusätzlich Gliedern 50, 52 unmittelbar mit dem Ausgang der
wird jedoch vom Ausgang des NICHT-Gliedes 38 5 dem doppelten bzw. dreifachen Wert des Divisors
ein Binärzeichen 1 an den Eingang des NICHT- zugeordneten Vorzeichenabfrageschaltung 36 bzw. 44
Gliedes 42 abgegeben, das, wiederum ein Binär- und bei dem UND-Glied 54, das dem dreifachen
zeichen 0 an den Steuereingang des UND-Gliedes 34 Wert des Divisors χ zugeordnet ist, mit dem Ausgang
liefert und dieses sperrt. Es wird daher seitens der des dem doppelten Wert des Divisors zugeordneten
UND-Glieder 40, 48 je ein Binärzeichen 1 an den io NICHT-Gliedes 38 verbunden sind.
Speicher Q entsprechend einem partiellen Quotienten- ' Eine notwendige Voraussetzung für das Anbitll abgegeben, was einer Dezimalziffer 3 ent- sprechen irgendeines der UND-Glieder 50, 52, 54 bespricht. Dies besagt nichts anderes, als daß der in steht darin, daß das Resultat irgendeines der Subtraden Subtrahierern jeweils enthaltene Dividend bzw. hierer 100, 102, 104 ein positives Vorzeichen auf-Subdividend AAn groß genug ist, um bei hoch posi- 15 weist und daß infolgedessen das NICHT-Glied 30 tivem Resultat das Dreifache des Divisors χ abziehen bzw. 38 bzw. 46 dieses Subtrahierers ein Binärzu können, so daß sich bei diesem Teildivisionsvor- zeichen 1 an das zugeordnete UND-Glied 50 bzw. 52 gang eine Quotientenstelle 3 ergibt. bzw. 54 abgibt. Liegen in den Subtrahierern nur
Speicher Q entsprechend einem partiellen Quotienten- ' Eine notwendige Voraussetzung für das Anbitll abgegeben, was einer Dezimalziffer 3 ent- sprechen irgendeines der UND-Glieder 50, 52, 54 bespricht. Dies besagt nichts anderes, als daß der in steht darin, daß das Resultat irgendeines der Subtraden Subtrahierern jeweils enthaltene Dividend bzw. hierer 100, 102, 104 ein positives Vorzeichen auf-Subdividend AAn groß genug ist, um bei hoch posi- 15 weist und daß infolgedessen das NICHT-Glied 30 tivem Resultat das Dreifache des Divisors χ abziehen bzw. 38 bzw. 46 dieses Subtrahierers ein Binärzu können, so daß sich bei diesem Teildivisionsvor- zeichen 1 an das zugeordnete UND-Glied 50 bzw. 52 gang eine Quotientenstelle 3 ergibt. bzw. 54 abgibt. Liegen in den Subtrahierern nur
Weisen indessen lediglich die Resultate der Sub- negative Resultate vor, so werden diese nicht in das
trahierer 100, 102 ein positives Vorzeichen auf (oder 20 Register/i als Subdividend übertragen,
ist das Resultat des Subtrahierers 102 gleich 0), wäh- Wie sich im übrigen aus der Zeichnung ergibt,
rend das Resultat des Subtrahierers 104 ein nega- wird beim Vorliegen positiver Resultate in mehreren
tives Vorzeichen aufweist, so erfolgt eine Sperrung der Subtrahierer 100, 102, 104 lediglich dasjenige der
des UND-Gliedes 48, während das UND-Glied-34 UND-Glieder 50, 52, 54 geöffnet, dem der Subtra-
ebenfalls gesperrt bleibt. Es wird, daher lediglich ein 25 hierer mit dem kleinsten positiven Resultat zuge-
partielles Quotientenbit 10 entsprechend einer Dezi- ordnet ist. Dieses kleinste positive Resultat wird
malziffer 2 in das Quotientenregister Q übertragen. danach als Subdividend in das Register A übertragen
Weisen die Resultate der Subtrahierer 102, 104 und durch erneute Stellenverschiebung um zwei Ein-
beide ein negatives Vorzeichen auf und ist lediglich heiten einer Multiplikation mit dem Faktor 4 unter-
das Resultat des Subtrahierers 100 positiv (oder hat 3° worfen, wobei dieser Subdividend wieder in die
dieses Resultat den Wert 0), so werden die UND- Subtrahierer 100, 102,104 im nächsten Arbeitszyklus
Glieder 40, 48 beide gesperrt, nachdem an beiden eingespeist wird.
NICHT-Gliedern 38 ein Binärzeichen 0 erscheint. Da Liefern beispielsweise die Subtrahierer 100, 102
jedoch der Ausgang des NICHT-Gliedes 38 mit dem ein positives und der Subtrahierer 104 ein negatives
Eingang des NICHT-Gliedes 42 verbunden ist, 35 Resultat, so ist das von dem Subtrahierer 102 geerscheint
an dem Ausgang des letzteren das Binär- lieferte Resultat notwendigerweise kleiner als das
zeichen 1, so daß das UND-Glied 34 geöffnet wird von dem Subtrahierer 100 gelieferte. Da in diesem
und ein partielles Quotientenbit 1 entsprechend einer Fall die Vorzeichenabfrageschaltung 36, mit welcher
Dezimalziffer 1 an das Register Q abgibt. der eine Steuereingang des UND-Gliedes 50 verbun-
Weisen schließlich die Resultate aller drei Subtra- 4° den ist, ein Binärzeichen 0 abgibt, ist das UND-Glied
hierer 100, 102, 104 ein negatives Vorzeichen auf, 50 aus diesem Grund bereits gesperrt. Da ferner das
so erfolgt keine Abgabe einer Binärzahl an das NICHT-Glied 46 wegen des negativen Resultates des
Register Q, und es wird danach in der Register- Subtrahierers 104 ein Binärzeichen 0 an den einen
kombination Q, A eine neue Verschiebung um Steuereingang des UND-Gliedes 54 abgibt, ist dieses
2 Stellen entsprechend einer Multiplikation mit 4 45 aus diesem Grund bereits ebenfalls gesperrt. Hindurchgeführt.
Danach wird in die Subtrahierer ein gegen liegt an beiden Steuereingängen des UND-neuer
Subdividend eingespeist, welcher größer als das Gliedes 52 jeweils das Binärzeichen. 1, weil bei dem
Vierfache des vorangehend enthaltenen Subdividen- angenommenen Beispiel sowohl die Vorzeichenden
ist. Mit diesem nunmehr größeren Subdividend abfrageschaltung 44 als auch das NICHT-Glied 38
werden erneut Probesubtraktionen mit dem Divisor 50 jeweils das Binärzeichen 1 abgeben. In analoger
bzw. dessen doppeltem oder dreifachem Wert durch- Weise ergeben sich die Verhältnisse für eine andere
geführt. Sind hierbei die Resultate aller Subtrahierer Reihenfolge der Vorzeichen der Resultate der
wiederum negativ, so wird wiederum keine Binärzahl Subtrahierer 100,102,104.
in das Register Q eingespeist und es erfolgt eine Im Betrieb werden zuerst der Divisor χ in das
erneute Stellenverschiebung um zwei Einheiten usw., 55 Register 110 und dessen doppelter bzw. dreifacher
bis endlich der in den Subtrahierern 100, 102, 104 Wert in die Register 112 bzw. 114 eingespeist. Von
enthaltene Subdividend groß genug ist, daß zumin- einem Speicher wird ferner der gewünschte Dividend
dest einer der Subtrahierer ein positives Resultat in das Register Q unter Steuerung durch das UND-
liefert. Glied 16 eingespeist, und zwar dergestalt, daß das
Je ein zweiter Ausgang der Subtrahierer 100, 102, 60 Bit des Dividenden mit dem höchsten Stellenwert
104 ist mit je einer aus einem UND-Glied 50, 52, 54 die höchste Stelle des Q-Registers einnimmt. Der
bestehenden Übertragungseinrichtung verbunden, wo- Stellenwert der Register Q, A soll bei dem Ausfüh-
bei diese UND-Glieder ausgangsseitig in einem Punkt rungsbeispiel von rechts nach links zunehmen.
56 miteinander verbunden sind. Jedes UND-Glied 50, Nunmehr erfolgt eine erste Verschiebung des
52, 54 weist zwei weitere Steuereingänge auf, von 65 Dividenden um zwei Stellen nach links, wobei die
denen der eine Steuereingang jeweils mit dem Aus- beiden höchsten Stellen des Dividenden in die beiden
gang des NICHT-Gliedes 30 bzw. 38 bzw. 46 der niedrigsten Stellen des Registers A gelangen. Mit
zugehörigen Vorzeichenabfrageschaltung 28 bzw. 36 dieser nunmehr in dem Register A befindlichen
Binärzahl wird der erste Arbeitszyklus der Vorrichtung durchgeführt, an dessen Ende ein bei diesem
Arbeitszyklus erhaltener Rest in das Register A eingespeist wird. Danach erfolgt eine Stellenverschiebung
dieses Restes zusammen mit dem in dem Register Q enthaltenen Teil des ursprünglichen Dividenden
um zwei Stellen nach links, was einer Multiplikation des Restes mit dem Faktor 4 und einer zuzüglichen
Addition der dritt- und vierthöchsten Stelle des ursprünglichen Dividenden entspricht. Mit diesem
neuen Subdividenden wird in der Vorrichtung ein neuer Arbeitszyklus durchgeführt, usw. Am Ende
jedes Arbeitszyklus wird ein hierbei erhaltener Teilquotient in die jeweils untersten Wertstellen Ql, Q2
des Registers Q eingespeist, nachdem zu Beginn des betrelTenden Arbeitszyklus die bisher an diesen
Stellen des Registers Q befindlichen Quotientenbils zusammen mit dem Dividenden um zwei Stellen nach
links verschoben wurden. Hs können so viele Arbeitszyklen durchgeführt werden, bis entsprechend der
Stellenzahl des Registers Q eine ausreichende Stellenzahl
des Quotienten ermittelt wurde. Hierbei erfolgt, wie ersichtlich, eine optimale Raumausnützung der
beiden Register Q, A.
Claims (5)
1. Parallel im reinen Binärcode arbeitende Dividiervorrichtung für Digitalrechner, mit einem
Registersatz zur Speicherung von Vielfachen des Divisors, mit einem ersten Register zum Speichern
des Dividenden, mit einer der Anzahl der Divisorvielfachen entsprechenden Anzahl von Subtrahierern
und mit elektronischen Schaltern zur Weitergabe jedes der Divisorvielfachen an die
zugeordneten Subtrahierer sowie mit den Subtrahierern nachgeordneten Vörzeichenabfrageschaltungen,
gekennzeichnet durch folgende Schaltungseinzelheiten:
a) mit der höchsten Stelle des ersten Registers (Q) zur Speicherung des Dividenden ist die
niedrigste Stelle eines zweiten Registers [A) verbunden;
b) an die unter a) bezeichnete Registerkombination ist eine Verschiebeeinrichtung angeschaltet,
die am Anfang eines jeden Arbeitszyklus den Inhalt dieser Registerkombination (A, Q) jeweils um η Schritte (n
> 2) nach links zu verschieben, also eine Multiplikation mit 2" auszuführen gestattet;
c) es sind in der Verbindung zwischen dem zweiten Register (A) mit jedem der Subtrahierer
(1(M), 102, 104) elektronische Schalter (26) vorhanden, durch die ausschließlich der
Inhalt des zweiten Registers (A) parallel jedem der Subtrahicrer zuführbar ist und
bei deren Ansteuerung in Verbindung mit der Ansteuerung der dem Registersatz (110,
112, 114) zugeordneten elektronischen Schalter
(20, 22, 24) in den Subtrahierern Subtraktionen ausgeführt werden;
d) an die Ausgänge der den Subtrahieren! (100, 102, 104) nachgeordneten Vorzeichenabfrageschaltungcn
(28, 36, 44) ist ein Codeumsetzer (30, 38, 46, 42, 34, 32, 40, 48) mit einer der Anzahl von Vor/eichcnabfragcschaltungen
entsprechenden Anzahl von Eingängen und einer Anzahl von Ausgängen, die für die binäre Darstellung der Anzahl
der Eingänge ausreicht, angeschlossen, der die Anzahl der eine positive oder Nulldifferenz
anzeigenden Vorzeichenabfrageschaltungen in binärer Darstellung ausdrückt und diese Binärdarstellungcn als partielle
Quotientenbils in die untersten Wertstellen (Ql, Q2) des ersten Registers eingibt;
e) zwischen dem zweiten Register (A) und jedem Subtrahierer ist jeweils eine aus einem
UND-Glied (50, 52, 54) bestehende Übertragungseinrichtung vorhanden, wobei jedes
UND-Glied zwei Steuereingänge aufweist, jeder der Steuereingänge mit einer zugeordneten
sowie einer benachbarten nicht zugeordneten Vorzeichenabfrageschaltung verbunden
ist und diese Übertragungseinrichtungen von den Vorzeichenabfrageschaltungen (28, 36, 44) derart gesteuert werden,
daß jeweils der Inhalt des Subtrahierers (100, 102, 104) mit der kleinsten noch nicht negativen
Differenz den Inhalt des zweiten Registers ersetzt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verschiebeeinrichtung für
eine Verschiebung des Inhaltes der Registerkombinationen (A, Q) jeweils um zwei Schritte
entsprechend einer Multiplikation mit 4. ausgebildet ist und drei Dividendenspeicherregister
(HO, 112, 114) nebst zugeordneten Subtrahierern (100, 102, 104) sowie Vorzeichenabfrageschaltungen
(28,36,44) zur Speicherung bzw. Verarbeitung des Divisors nebst dessen doppeltem
sowie dreifachem Wert vorgesehen sind.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Codeumsetzer (30, 38, 46,
42, 34, 32, 40, 48) je ein jeder Vorzeichenabfrageschaltung nachgeschaltetes taktgetastetes UND-Glied
(32, 40, 48) sowie ferner eine Reihenschaltung aus einem NICHT-Glied (42) sowie einem
UND-Glied (34) umfaßt, bei welcher der Eingang des NICHT-Gliedes (42) an dem Ausgang
der dem doppelten Wert des Divisors zugeordneten Vorzeichenabfrageschaltung (36) und ein
zweiter Eingang des UND-Gliedes (34) am Ausgang desjenigen UND-Gliedes (32) liegen, welcher
der dem dreifachen Wert des Divisors zugeordneten Vorzeichenabfrageschaltungen entspricht.
4. Vorrichtung nach einem der Ansprüche 2, 3, dadurch gekennzeichnet, daß jede Vorzeichenabfrageschaltung
(28, 36, 46) beim Vorliegen eines negativen Vorzeichens zur Abgabe eines dem Wert 1 entsprechenden Binärzeichens ausgebildet
ist und zwischen jeder Vorzeichenabfrageschaltung sowie dem jeweils nachgcschalteten
taktgcsteuertcn UND-Glied (32, 40,48) ein zugeordnetes NICHT-Gücd (30, 38, 46) vorgesehen
ist.
5. Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß von den beiden
Stcucreingängen jedes der Übertragunnscinrichtung bildenden UND-Glieder (50, 52, 54) der
eine Steucreingang jeweils mit dem Ausgang des NICHT-Gliedes (30, 38, 46) der zugehörigen
Vorzeichenabfiageschaltung und der andere
ί 499 174
Steuereingang bei den beiden dem einfachen sowie dem doppelten Wert des Divisors zugeordneten
UND-Gliedern (50, 52) unmittelbar mit dem Ausgang der dem doppelten bzw. dreifachen
Wert des Divisors zugeordneten Vorzeichenabfragesclialtung
(36 bzw. 44) und bei dem UND-Glied (54), das dem dreifachen Wert des Divisors
zugeordnet ist, mit dem Ausgang des dem doppelten Wert des Divisors zugeordneten NICHT-Gliedes
(38) verbunden ist.
Hierzu 1 Blatt Zeichnungen
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1236834B (de) | Rechengeraet | |
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE3303269C2 (de) | ||
DE1499281B1 (de) | Rechenmaschine fuer logarithmische Rechnungen | |
DE2612750A1 (de) | Multipliziereinrichtung | |
EP0265555B1 (de) | Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen | |
DE3447729A1 (de) | Verfahren und vorrichtung zur dezimal-multiplikation | |
DE3340362C2 (de) | ||
DE1499174C (de) | Dividiervorrichtung fur Digital rechner | |
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE1190705B (de) | Elektronische Vierspeziesrecheneinheit | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE2046685A1 (de) | Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl | |
DE1549461C3 (de) | ||
DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE2438592C2 (de) | Einrichtung zur division nach der methode der iterativen substraktion | |
DE1116923B (de) | Divisionsanordnung fuer Ziffernrechner | |
DE2142636B2 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE1524146C (de) | Divisionseinrichtung | |
DE1239506B (de) | Divisionseinrichtung | |
DE1109422B (de) | Asynchrone binaere Additions- und Subtraktionseinrichtung |