DE1094020B - Periodisch arbeitende numerische Rechenmaschine - Google Patents

Description

Die Erfindung bezieht sich auf eine periodisch arbeitende Zahlenrechenmaschine mit einem Ergebniserzeuger, der das Ergebnis einer bei einer Anzahl von Zahlen (Operanden) durchzuführenden arithmetischen Operation (Addition, Subtraktion, Multiplikation usw.) erzeugt, und mindestens einem Register zum Aufzeichnen und Speichern dieser Ergebnisse und etwaiger Zwischenergebnisse, wobei der Ergebniserzeuger in mehrere Abschnitte unterteilt ist, die je einer Anzahl aufeinanderfolgender Ziffern der Operanden und des Ergebnisses entsprechen, und zwischen je zwei aufeinanderfolgenden Abschnitten des Ergebniserzeugers ein Speicher gesetzt ist, welcher Information über den von der durch den ersten dieser beiden Abschnitte durchgeführten Bearbeitung herrührenden Übertrag empfängt

! und diese Information nach Empfang eines von einem Zeitimpulsgenerator gelieferten Steuerimpulses auf den zweiten dieser Abschnitte überträgt, und die Rechenmaschine einen mit sämtlichen Speichern verbundenen mehrfachen Undkreis enthält, welcher dem Steuerkreis der Maschine ein Signal zuführt, das angibt, ob einer der Speicher noch einen Übertrag enthält oder alle Speicher leer sind, und der Steuerkreis so eingerichtet ist, daß dem Register nur Information entnehmbar ist, wenn alle Speicher leer sind. Eine derartige Zahlenrechenmaschine ist aus dem Buch von R. K. Richards, Arithmetic

■ Operations in Digital Computers, Fig. 4.15 und 4. 16 und zugehörige Beschreibung (S. 104, 105, 111), bekannt. Das Rechenorgan der an der angeführten Stelle beschriebenen Zahlenrechenmaschine ist in Abschnitte von je einer Zifferstelle unterteilt. Die Erfindung gründet sich auf der Erkenntnis, daß sich die Rechengeschwindigkeit des Rechenorgans erheblich dadurch steigern läßt, wenn die Abschnitte je eine Länge von mehr als zwei Zifferstellen aufweisen und die Überträge innerhalb eines Abschnittes in Reihenfolge gebildet werden. Dies ist eine Folge der Tatsache, daß. die sich auf eine einzige Zifferstelle beziehenden logischen Organe (elementare Addierer oder Subtrahierer und Übertragserzeuger) des Rechenorgans ihre Ausgangsinformation in einer Zeit erzeugen, die wesentlich kurzer als diejenige ist, in der der Informationsinhalt der Register geändert werden kann. Gemäß der Erfindung entspricht jeder Abschnitt, gegebenenfalls mit Ausnahme eines einzigen, mindestens zwei Zifferstellen, während die Anzahl« der Zifferstellen, denen ein Abschnitt entspricht, die Bedingung

T ^ max [T₁, T₂ + aT₃, T₄ + aT_s)

erfüllt, wobei T die Wiederholungsperiode der Steuerimpulse, T₁ das Zeitintervall, in dem die in den Registern aufgezeichneten Zahlen geändert werden können, T₂ das Zeitintervall, in dem das Register nach dem Auftreten eines Steuerimpulses Information über die neuen in ihnen aufgezeichneten Zahlen liefern können, T₃ das Zeit-Periodisch arbeitende numerische
Rechenmaschine

Anmelder:

N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)

Vertreter: Dr. rer. nat. P. Roßbach, Patentanwalt,
Hamburg 1, Mönckebergstr. 7

Beanspruchte Priorität:
Niederlande vom 16. Januar 1957

Herman Jacob Heijn, Eindhoven (Niederlande),
ist als Erfinder genannt worden

ntervall, in dem die sich auf eine einzige Zifferstelle beziehenden logischen Organe (6j) nach Empfang von Eingangsinformation Ausgangsinformation liefern können, und T₄ das Zeitintervall ist, in dem sich nach dem Auftreten eines Steuerimpulses Information von der Eingangsklemme zur Ausgangsklemme eines Speicherorgans (9j) fortpflanzen kann.

Unter einer logistischen Schaltung wird im nachfolgenden eine Schaltung verstanden, welche aus einer oder mehreren Eingangstnformationen (die meist von der Ja-nein-Art sind, jedoch dies nicht zu sein brauchen) eine Ausgangsinformation bildet. Die einfachsten logistischen Organe sind Nicht-Kreise, Und-Kreise und Oder-Kreise, welche in der Zeichnung mit den Buchstaben /, A und O bezeichnet und in bekannter Weise durch Röhren, Kristalldioden, Relais und gegebenenfalls sogar rein mechanische Organe zu verwirklichen sind. Diese Kreise verarbeiten Informationen der Ja-nein-Art und geben Informationen derselben Art. Die beiden zuletzt genannten Kreisarten lassen sich weiterhin je aus den beiden anderen aufbauen. Unter Anwendung von Booleschen algebraischen Betrachtungen oder Verallgemeinerungen derselben läßt sich jede logistische Schaltung auf unendlich viele Weisen aus Kreisen aufbauen.

Unter einer indirekten Information über eine Anzahl Variablen x, y, ζ ... wird hier eine Boolesche algebraische Funktion f (x, y, ζ ...) dieser Variablen verstanden. Für jede Boolesche algebraische Funktion lassen sich unendlich viel gleichwertige Ausdrücke geben, die je einer bestimmten Schaltung von Umkehr-Kreisen, Und-Kreisen und Oder-Kreisen entsprechen.

009 650/227

3 4

An Hand der Zeichnung wird ein Beispiel eines binären der Zifferstelle O; A₁, 5_lt O₁, 7₁ entsprechen den ^-Zahlen,

Addierers nach der Erfindung näher erläutert. d.h. der Ziflerstelle 1; 4₂, 5₂₎ 6₂, 7₂ entsprechen den

Fig. 1 zeigt das Blockschema eines numerischen ^-Zahlen, d. h. der Zifferstelle 2; usw.

Addierers bekannter Bauart; Die Wirkungsweise dieses numerischen Rechenorgans

Fig. 2 zeigt ein etwas detaillierteres Blockschema eines 5 ist wie folgt: Die beiden zu addierenden Zahlen ... X^c₁X₀

numerischen Addierers nach Fig. 1; und y₂y₁y₀ (zweizahlig also die Zahlen χ = X₀ + x_t2

Fig. 3 zeigt das Blockschema eines Addierers nach der -f- x₂2² + ... und y — y₀ -f- y_x2 + y^Z² + ...) werden

Erfindung; auf eine für die Wirkung des Rechenorgans gleichgültige

Fig. 4 zeigt das Schema einer möglichen Ausführungs- Weise in die Register 1 und 2 eingetragen, d.h. das

form eines elementaren Addierers und der damit ver- io Organ 4₀ wird in den der Ziffer x₀ entsprechenden Zustand

bundenen Organe der beiden Register; gebracht, das Organ 5"₀ wird in den der Ziffer y₀ ent-

Fig. 5 zeigt das Schema einer möglichen Ausführungs- sprechenden Zustand gebracht, usw. Information über die

form der Speicher, die zwischen den Paaren angrenzenden Zustände der Organe 4₀, 4_I; 4₂ ..., 5₀, S₁, 5₂ ... wird den

Abschnitten des Summenerzeugers des in Fig. 3 dar- elementaren Addierern 6_0> O₁, 6₂ ... z. B. in Form von

gestellten Addierorgans gesetzt sind. 15 Spannungen zugeleitet. Im elementaren Addierer 6₀

In Fig. 1 ist in sehr allgemeinem Sinne das Schema bildet sich dann die Summe x₀ + y₀ = c₀₁z₀ (c₀₁ und Z₀ eines numerischen Rechenorgans dargestellt, mittels müssen darin als die Ziffern einer Zahl mit zwei Ziffern dessen Addierungen durchgeführt werden können. In aufgefaßt werden), während Information über die dieser Figur bezeichnen 1 und 2 zwei Register und 3 Ziffer Z₀ dem Steuerorgan 7₀ und Information über die bezeichnet einen Summenerzeuger. Letzterer empfängt ^ao Ziffer C₀₁ dem elementaren Addierer O₁ zugeführt wird. Information von den beiden Registern 1 und 2, was Im elementaren Addierer O₁ bildet sich die Summe durch von den Registern 1 und 2 zum Summenerzeuger 3 X₁ + y_x + C₀₁ = C₁₂Z₁, während Information über die laufenden Pfeilen schematisch dargestellt ist. Im Ziffer Z₁ dem Steuerprgan I₁ und Information über die Summenerzeuger 3 kann sich also Information über die Ziffer C₁₂ dem elementaren Addierer 6₂ zugeführt wird. Ziffern der Summe ζ = χ + y der in die Register 1 und 2 ^a5 Im elementaren Addierer 6₂ bildet sich die Summe eingetragenen Zahlen χ und y, z. B. in Form von Span- X₂ + y₂ + C₁₂ = C₂₃Z₂, während Information über die nungen in diesen Ziffern entsprechenden Pegeln bilden. Ziffer z₂ dem Steuerorgan 7₂ und Information über die Vom Zeitpunkt ab, in dem die erwähnte Information Ziffer C₂₃ dem elementaren Addierer 6₃ zugeführt wird, völlig in Summenerzeuger festgelegt ist, d. h. vom Zeit- Dieser Vorgang setzt sich auf ähnliche Weise fort, bis punkt ab, in dem sämtliche die Ziffern der Summe 3o Information über sämtliche Ziffern z₀, Z₁, z₂ ... der charakterisierenden Größen (Spannungen, Ströme, ma- Summe χ -\- y verfügbar ist. Darauf kann ein über die gnetische Induktionen, Lagen eines Klinkenrades usw.) Leitung 8 gleichzeitig sämtlichen Steuerorganen 7₀, 7j, verfügbar sind, kann die Summe im Register 1 (oder 7₂ ... zugeführter Steuerimpuls die über die Ziffern z₀, gegebenenfalls in einem anderen Organ der Rechen- Z₁, Z₂ ... verfügbare Information auf die Organe 4₀, 4„ maschine, z. B. in einem Gedächtnis derselben) auf- 35 4₂ ... übertragen. Gegebenenfalls kann die Rechengezeichnet werden. Dieses Übernehmen der im Summen- maschine auch Steuerorgane besitzen, welchebewirften, erzeuger vorhandenen Zahl erfolgt in einer synchronen daß die Summe nicht auf das Register |,9&iiiNSwttnrnittel-Rechenmaschine unter der Einwirkung eines Steuer- bar auf ein anderes Organ, z. B. ein* Haupt- oder Hilfsimpulses, der mit einer konstanten Wiederholungs- gedächtnis übertragen wird. Das etwaige Vorhandensein periode T von einem zur Rechenmaschine gehörigen *° solcher Organe läßt den in dieser Anmeldung festgelegten Zeitimpulsgenerator geliefert wird. Diese Wiederholungs- Erfindungsgedanken unberührt. Die Ziffern C₀₁, C₁₂, periode muß größer sein als das größte Zeitintervall, c_?3 ... heißen Überträge. Aus dem Vorhandensein ergibt welchen der Summenerzeuger 3 braucht, um die Summe sich, daß die Addierung infolge des Vorhandenseins zu bilden. Hierdurch wird die Wiederholungsfrequenz etwaiger Überträge im Wesen eine Reihenbearbeitung der Steuerimpulse eine obere Grenze gesetzt, die bei ⁴⁵ ist, d. h. nur Zifferstelle nach Zifferstelle durchgeführt Maschinen mit verhältnismäßig viel Zifferstellen wesent- werden kann. Das Eintragen einer Zahl in ein Register lieh unterhalb der oberen Grenze der Frequenz liegen kann, kann (braucht aber nicht) als Simultanbearbeitung mit der die Ziffern in den Registern 1 und 2 geändert erfolgen, d. h. sämtliche Ziffern können gleichzeitig in das werden können. Dies wird deutlich, wenn der Aufbau der Register eingetragen werden. Die Rechengeschwindigkeit drei Organe 1, 2 und 3 etwas detaillierter betrachtet wird. 5" wird nun durch die Wiederholungsperiode T der bei dem Die Register 1 und 2 eines binären Rechenorgans (Fig. 2) Leiter 8 eingehenden Steuerimpulse bedingt, und diese besitzen je mehrere bistabile Organe^, A₁, 4₂ .... 5_0> Periode wird durch drei Ursachen begrenzt, nämlich:
5_V 5₂ ... (bei einer £-zahlig rechnenden Maschine sind _{χ Das} Mindestzeitintervall T₁, in dem die Organe A₁. 5, dies ^-stabile Organe, d. h. Organe mit g verschiedenen vollständig von einem stabilen Zustand in einen stabilen Zuständen). Jeder stabüe Zustand der Organe^, 55 _{9aäecen stabilen Zustan}d übergeführt werden A₁,4₂ ..., 5₀, 5_V 5₂ ... entspricht emer Ziffer (0 und 1 im können

zweizahligen System) an einer bestimmten Zifferstelle. _{2 Das} Mindestzeitintervall T₂, m dem die Organe 4_{, 5, Der Summenerzeuger 3 besitzt mehrere elementare nach dem Auftreten eines Steuerimpulses Information Addierer 6₀, 6,, 6₂ ..., die auf im nachfolgenden noch _{über den neuen stabilen} z_ustand liefern können,
näher angegebene Weise die eigentliche Addierung aus- 3 _Das Mindestzeitintervall T₃, in dem jeder Addierer^, führen. Das Register 1 besitzt schließlich noch mehrere _{nach dem EmpfanR von} Eingangsinformation, Steuerorgane 7₀, 7_V 7₂ ... die je einerseits mit einem Ausgangsinformation liefern kann,
bistabilen Organ 4 und andererseits mit einem elementaren Addierer 6 verbunden sind. Außerdem ist jedes Besitzt das Aufzählorgan η Zifferstellen, ist also ein η Steuerorgan 7 mit einer Leitung 8 verbunden, über ⁶5 elementarer Addierer, so muß

welche die Steuerimpulse eingehen. Die elementaren γ __ _max ^ j· T + nT) (1)

Addierer 6 sind gegenseitig und mit den bistabilen ^v

Organen 4 und 5 verbunden. Jeder Zifferstelle entspricht Dies bedeutet nicht, daß jede Summe erst ein Zeit-

also schließlich eine Gruppe von Organen 4, 5,6, 7; 4₀, 5_0> Intervall T₂ + ηT₃ nach dem Auftreten eines Steuer-

6₀, 7₀ entsprechen den Einheiten oder g°-Zahlen, d. h. 7° impulses im Addierer 3 vorhatiden ist, denn jeder

5 6

elementare Addierer wird sofort nach Empfang von sprechenden Abschnitte des Registers 1 bilden, was zur

Information wirksam, d. h. die elementaren Addierer !Instabilität führen könnte. Anscheinend muß nun also

arbeiten simultan, wenn die Ziffern der Zahlen χ und y die Bedingung:

simultan in die Register 1 und 2 eingetragen werden (was _T > _{max (J T aT T aT) (2)}

nicht notwendigerweise der Fall zu sem braucht). Die 5 ~

Ausgangsinformation des elementaren Addierers O₁ kann erfüllt sein, wobei T_i das Zeitintervall ist, in dem sich sich jedoch no'-h ändern, wenn ein Zeitintervall T₃ nach dem Auftreten eines Steuerimpulses eine Inspäter Information über den Übertrag C₀₁ des ulemen- formation von der Eingangsklemme zur Ausgangs-· taren Addierers 6₀ eingeht. Ebenso kann sich die Aus- klemme jedes Speichers 9_lf 9₂, 9₃... fortpflanzen kann, gangsinformation des elementaren Addierers6₂ noch io Besitzen die Organe 4₀, ^₁..., 5₀, 5_X..., 9_Χ, 9₂... z.B. ändern, wenn der vom elementaren Addierer O₁ her- Tickerschaltungen mit zwei stabilen Zuständen der rührende Übertrag C₁₂ sich nach 2 T₃ ändert, usw. Eccles-Jordan-Art (geeignet für das zweizahlige System) Im ungünstigsten Falle (z. B. bei der Addierung und besitzen die elementaren Addierer 6₀, O₁... Und-... Hill + ... 00001) ist die Summe in einem Addierer Oder-Pyramiden mit höchstens drei Stufen, so kann man, mit η elementaren Addierern erst ein Zeitintervall nT₃ nach 15 mit der nötigen Toleranz,

dem Verfügbarwerden von Information über sämtliche T₁ = 700 nsec, T₂ = T₁ = 460 nsec, T₃ = 60 nsec

Ziffern X₀, X₁, X₂..., y₀, J₁, y_z ... vorhanden, und setzen (1 nsec = 1 nanosecunde = 10~⁹ see), und man

letzteres ist bei wiederholten Addierungen erst ein Zeit- findet:

Intervall T₂ nach dem vorherigen Steuerimpuls der Fall. ^ ^_{nv /7nn} -^_n . _Afl , ,™

T^.. -n \TLT j. · j j· π t_ 1. ■ j· ι -j. *■ = max (7UU, 46U + oU a) (o)
Fur größere Werte von η wird die Rechengeschwindigkeit 20

also durch die Bedingung T ^ T₂ -\- nT₃ begrenzt. Daß so daß T = 1000 nsec (entsprechend ν = 1 MHz) und dies einen Nachteil darstellt, geht aus dem Umstand a =9 gesetzt werden kann. Eine Addierung erfordert hervor, daß dieses Zeitintervall nur selten nötig ist. im allgemeinen mehr als einen Takt der Maschine, da Statistisch betrachtet, ist für beliebige Addierungen einige der Organe 9_V 9₂, 9₃... nach dem ersten Takt binärer Zahlen mit vierzig Ziffern z. B. nur ein durch- 35 Überträge besitzen, die erst in nachfolgenden Takten schnittliches Zeitintervall von T₂ + 4, 6 T₃ erforderlich, verarbeitet werden können. Die Möglichkeit ist aber um die Summe zweier Zahlen χ und y im Addierer zu groß, daß diese Überträge bereits im nächsten Takt alle bilden, so daß eine beträchtliche Herabsetzung der verarbeitet sind, da eine Übertragung über neun Ziffer-Rechengeschwindigkeit für nur selten vorkommende stellen nur selten vorkommt. Im ungünstigsten Falle, Addierungen erforderlich ist. 30 daß ein Übertrag sämtliche Abschnitte durchlaufen muß, Fig. 3 zeigt das Blockschema eines Beispiels eines ist die Zahl der für die Addierung erforderlichen Takte Addierers nach der Erfindung, mittels dessen die Rechen- gleich der Zahl der Abschnitte. In einer vorwiegenden geschwindigkeit wesentlich erhöht werden kann. Der Majorität der Fälle ist die Addierung aber in einem, zwei Unterschied gegenüber dem Rechenorgan nach Fig. 2 oder drei Takten beendet. Fig. 4 zeigt eine mögliche besteht darin, daß der Addierer 3 in mehrere Abschnitte3₁₍ 35 Ausführungsform eines Systems zusammengehöriger 3₂, 3₃ ... unterteilt ist. Zur Orientierung besitzen diese Organe 4ϊ, 5_i( 6_i( 7₄.

Abschnitte in Fig. 3 alle drei elementare Addierer 6, Die Organe 4* und 5{ sind bistabile Triggerschaltungen, jedoch die Erfindung ist nicht an dieser Anzahl gebunden. welche eine hohe und eine niedrige Spannung als Aus-Die Weise, wie die günstigste Zahl elementarer Addierer gangsinformation liefern und von einem (positiven oder für jeden Abschnitt bestimmt werden kann, wird im 40 negativen) Impuls eingestellt werden können. Beispiele nachfolgenden noch näher erklärt. Jeder Abschnitt ist solcher Triggerschaltungen sind bistabile Eccles-Jordanauf genau dieselbe Weise ausgebildet, wie in Fig. 2 dar- Schaltungen.

gestellt, jedoch die Information über den Übertrag vom Boole-algebraisch geschrieben ist:

letzten elementaren Addierer eines Abschnitts wird nun _ „ -τ-, —

nicht dem ersten elementaren Addierer des darauffolgen- 45 ^-^^

den Abschnitts zugeleitet, jedoch einem Speicher 9_lt bzw. ^Ci-ⁱ⁺* ~ ^<^c*-1.* + ^c«-

9₂, 9₃ ... zwischen diesem Abschnitt und dem nächst- worin + = oder, · = and, und ein Strich über einem

folgenden Abschnitt zugeführt. Besitzt jeder Abschnitt Buchstaben die Negation (non = nicht) bedeutet. Das

also α elementare Addierer, so ist nach Verlauf eines Glied xtyiöi _ _t,t bedeutet, daß gleichzeitig xt = l,yi = 0,

Zeitintervalls von höchstens T₂ + aT₃ nach dem Auf- 50 a _ ^t = 0. Der ganze Ausdruck für z< bedeutet, daß

treten eines Steuerimpulses die Summe der zugeordneten wenigstens einer der vier, durch die vier Glieder wieder-

Teile der Zahlen #und;y in den Abschnittendes Addierers gegebener Zustände auftritt. Ein Organ 6j, das diese

vorhanden, und die Organe 9_lt 9₂, 9₃ ... besitzen In- Gleichungen schalttechnisch verwirklicht, läßt sich nach

formation über die Überträge eines Abschnitts nach dem bekannten Regeln aus Nicht-Kreisen I, Und-Kreisen A

darauffolgenden Abschnitt. Diese Überträge werden 55 und Oder-Kreisen O aufbauen. Fig. 4 zeigt die unmittelbar

aber noch nicht unmittelbar den betreffenden Ab- auf den Formern (4) beruhende Schaltung, wobei bemerkt

schnitten zugeführt, jedoch bleiben in den Speichern 9_V wird, daß zur Erzeugung der Informationen 5j und y~t

9₂, 9₈ ... gespeichert. Beim dann folgenden Steuerimpuls keine Nicht-Kreise erforderlich sind, da diese bereits von

wird die in den Abschnitten des Addierers vorhandene den Organen 4j und 5{ geliefert werden. Wenn jedes Tor

Information über die Ziffern z₀, Z₁, ^r₂ ... über die Steuer- 60 ebensoviel Dioden wie Eingangsklemmen besitzt, so

organe 7₀, T₁, 7₂ ... auf die bistabilen Organe 4₀, 4_lt besitzt die in Fig. 4 dargestellte Schaltung 26 Dioden.

4a ... des Registers 1 übertragen, wobei gleichzeitig die Die Erfindung ist jedoch nicht an dieser besonderen

an den Eingangsklemmen der Speicher 9_V 9₂, 9₃ ... vor- Ausführungsform der Addierer gebunden. Es sei noch

handene Information über die von den vorhergehenden daraufhingewiesen, daß die zweiten Glieder der Formeln (4)

Abschnitten herrührenden Überträge auf die Ausgangs- 65 noch auf unzählige andere gleichartige Weisen geschrieben

klemmen dieser Organe übertragen wird, nötigenfalls mit werden können, die je zu einer Schaltung der Addierer 6

etwas Verzögerung, um zu vermeiden, daß diese Über- führen, so daß unzählige Schaltungen dieser Organe

träge beim Steuerimpuls gleichzeitig auf das Register 1 möglich sind.

übertragen werden, indem sich geschlossene Kreise über Die Steuerorgane 7j lassen sich aus· einem Nicht-Kreis 9

die Abschnitte des Summenerzeugers und die ent- 70 zwei Und-Kreisen A aufbauen.

Fig. 5 zeigt eine mögliche Ausführungsform der Organe 9j, 9g... Das in dieser Figur dargestellte Organ 9 besitzt eine bistabile Eccles-Jordan-Schaltung 10, die beim Eingehen eines Steuerimpulses über die Leitung 8 entsprechend dem Übertrag des vorhergehenden Abschnittes eingestellt wird. Die beiden Eingänge der bistabilen Eccles-Jordan-Schaltung 10 sind zu diesem Zweck über zwei Und-Kreise 11 und 12 mit dem vorhergehenden Abschnitt des Summenerzeugers verbunden, wobei in der Leitung zu den Null-Eingangsklemmen der Eccles-Jordan-Schaltung außerdem noch ein Nicht-Kreis 13 eingeschaltet ist. Die zweiten Eingangsklemmen der Und-Kreise 11 und 12 sind mit der Leitung 8 verbunden. Die dem Übertrag 1 entsprechende Ausgangsklemme der Eccles-Jordan-Schaltung ist mit dem nächsten Abschnitt des Addierers verbunden. Etwa 460 nsec nach dem Auftreten eines Steuerimpulses ist die Information des zu übertragenden Übertrags also an der Ausgangsklemme des Speichers 9 vorhanden und kann dann im nächsten Abschnitt mit der dann gleichzeitig vorhandenen In- ao formation über die betreffenden im Register 1 und gegebenenfalls auch im Register 2 aufgezeichneten Ziffern verarbeitet werden.

Die Steuerung der Rechenmaschine muß naturgemäß derart sein, daß dem Register oder Akkumulator 1 keine Information entnommen werden kann und daß während der Takte der Maschine, die ausschließlich zur Verarbeitung der Überträge dienen, keine von Null abweichende Information des Registers 2 zu den logistischen Addierern 6^ 6,, 6, geführt wird. Dies kann dadurch erreicht werden, daß das Register 2 während dieser Takte auf Null zurückgestellt wird oder zwischen den bistabilen Organen 5„ 5j, 5_S und den elementaren Addierern 6₀, O₁, 6₂, Und-Kreise angebracht werden, die vo» der Steuervorrichtung der Maschine während dieser Nachtakte geschlossen gehalten werden. In Fig. 3 sind diese Kreise einfachheitshalber weggelassen. Wenn zu der Summe zweier Zahlen wieder eine dritte Zahl addiert werden soll, wie es unter anderem bei der Multiplikation der Fall ist, so ist es nicht erforderlich, daß die sich aus einer Addierung ergebenden Überträge zunächst völlig verarbeitet werden, bevor die nächste Addierung erfolgt, da die Verarbeitung dieser Überträge gleichzeitig mit der nächsten Addierung erfolgen kann. Die Zahl der für eine Multiplikation erforderlichen Takte ist dann gleich der Zahl der Ziffern des Multiplikators samt einer Anzahl Nachtakte, die höchstens gleich der Zahl der Abschnitte minus eins ist, jedoch meistens eins oder zwei beträgt. Die Maschine muß also einen Speicher besitzen, welcher prüft, ob sämtliche in den Organen 9_V 9₈... vorhandenen Überträge verarbeitet sind, da erst in letzterem Falle die richtige Summe im Register 1 vorhanden ist. Das betreffende Organ kann ein mehrfacher Und-Kreis sein, welches ein Signal dem Steuerkreis der Maschine zuführt, sobald sämtliche Überträge verarbeitet sind, worauf die im Register 1 vorhandene Information erst nach einem anderen Organ, z. B. einem Haupt- oder Hilfsgedächtnis, der Rechenmaschine übertragen werden kann.

Die Erfindung ist im vorhergehenden in ihrer einfachsten Form erläutert. Das Rechenorgan muß meist, neben Addierungen, auch noch andere Funktionen verrichten können, z. B. Verschiebungen der in einem Register oder den beiden Registern vorhandenen Information. Man kann z. B. das Register 1 verschiebbar machen und ihm zweimal soviel Zifferstellen geben wie das Register 2. Auch kann man das Rechenorgan derart ausbilden, daß die Summe ζ der in die beiden Register eingetragenen Zahlen χ und y an derselben Stelle oder über eine Stelle nach links oder rechts verschoben in das Register 1 eingetragen werden kann, so daß besondere Verschiebungstakte überflüssig werden. Diese und gegebenenfalls weitere besondere Kennzeichen lassen die oben beschriebene Erfindung unberührt und können ohne besondere Schwierigkeiten verwirklicht werden.

Claims (1)

1. Patentanspruch:

   Periodisch arbeitende numerische Rechenmaschine mit einem Ergebniserzeuger, der das Ergebnis einer arithmetischen mit mehreren Zahlen (Operanden) durchzuführenden Operation (Addition, oubtraktion, Multiplikation usw.) erzeugt, und wenigstens einem Register zum Aufzeichnen und Speichern dieses Ergebnisses und etwaiger Zwischenergebnisse, wobei der Ergebniserzeuger in mehrere Abschnitte unterteilt ist, die je einer Anzahl aufeinanderfolgender Ziffern der Operanden und des Ergebnisses entsprechen, und zwischen je zwei angrenzenden Abschnitten des Ergebniserzeugers ein Speicher geschaltet ist, we'cher Information über den von der durch den ersten dieser beiden Abschnitte durchgeführten Bearbeitung herrührenden Übertrag empfängt und diese Information, nach Empfang eines von einem Zeitimpulsgenerator gelieferten Steuerimpulses, auf den zweiten dieser Abschnitte überträgt, und die Rechenmaschine einen mit sämtlichen Speichern verbundenen mehrfachen Und-Kreis enthält, welcher dem Steuerkreis der Maschine ein Signal zuführt, das angibt, ob einer der Speicher noch einen Übertrag enthält oder alle Speicher leer sind, und der Stedefkreis so eingerichtet ist, daß dem Register nur Information entnehmbar ist, wenn alle Speicher leer sind, dadurch gekennzeichnet, daß jeder Abschnitt gegebenenfalls mit Ausnahme eines einzigen, wenigstens zwei Zifferstellen entspricht, während die Zifferstellenzahl a, der ein Abschnitt entspricht, die Bedingung

   T ^ max [T₁, T₂ + aT_s, T₄ + aT₃)

   erfüllt, wobei T die Wiederholungsperiode der Steuerimpulse ist, T₁ das Zeitintervall ist, in dem die in den Registern aufgezeichneten Zahlen geändert werden können, J₂ das Zeitintervall ist, in dem die Register nach dem Auftreten eines Steuerimpulses Information über die neuen, darin aufgezeichneten Zahlen liefern können, T₃ das Zeitintervall, in dem die sich auf eine Zifferstelle beziehenden logischen Organe (6i), nach Empfang von Eingangsinformation, Ausgangsinformation liefern können, und T₄ das Zeitintervall ist, in dem sich, nach dem Auftreten eines Steuerimpulses, Information von der Eingangsklemme zur Ausgangsklemme eines Speicherorgans (9<) fortpflanzen kann.

   In Betracht gezogene Druckschriften:
   Buch von R. K. Richards, »Arithmetical Operations in Digital Computers«, S. 193 bis 208, Verlag D. van Nostrand Co., Princeton, 1956.

   Hierzu 2 Blatt Zeichnungen

   009 650/227 11.60