DE1094020B - Periodisch arbeitende numerische Rechenmaschine - Google Patents
Periodisch arbeitende numerische RechenmaschineInfo
- Publication number
- DE1094020B DE1094020B DEN14549A DEN0014549A DE1094020B DE 1094020 B DE1094020 B DE 1094020B DE N14549 A DEN14549 A DE N14549A DE N0014549 A DEN0014549 A DE N0014549A DE 1094020 B DE1094020 B DE 1094020B
- Authority
- DE
- Germany
- Prior art keywords
- information
- digits
- sections
- time interval
- organs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000737 periodic effect Effects 0.000 title claims 2
- 210000000056 organ Anatomy 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 20
- 238000007792 addition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000012884 algebraic function Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/5052—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination using carry completion detection, either over all stages or at sample stages only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5016—Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/509—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators
- G06F7/5095—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination for multiple operands, e.g. digital integrators word-serial, i.e. with an accumulator-register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Description
Die Erfindung bezieht sich auf eine periodisch arbeitende Zahlenrechenmaschine mit einem Ergebniserzeuger,
der das Ergebnis einer bei einer Anzahl von Zahlen (Operanden) durchzuführenden arithmetischen
Operation (Addition, Subtraktion, Multiplikation usw.) erzeugt, und mindestens einem Register zum Aufzeichnen
und Speichern dieser Ergebnisse und etwaiger Zwischenergebnisse, wobei der Ergebniserzeuger in
mehrere Abschnitte unterteilt ist, die je einer Anzahl aufeinanderfolgender Ziffern der Operanden und des
Ergebnisses entsprechen, und zwischen je zwei aufeinanderfolgenden Abschnitten des Ergebniserzeugers ein
Speicher gesetzt ist, welcher Information über den von der durch den ersten dieser beiden Abschnitte durchgeführten
Bearbeitung herrührenden Übertrag empfängt
! und diese Information nach Empfang eines von einem Zeitimpulsgenerator gelieferten Steuerimpulses auf den
zweiten dieser Abschnitte überträgt, und die Rechenmaschine einen mit sämtlichen Speichern verbundenen
mehrfachen Undkreis enthält, welcher dem Steuerkreis der Maschine ein Signal zuführt, das angibt, ob einer der
Speicher noch einen Übertrag enthält oder alle Speicher leer sind, und der Steuerkreis so eingerichtet ist, daß dem
Register nur Information entnehmbar ist, wenn alle Speicher leer sind. Eine derartige Zahlenrechenmaschine
ist aus dem Buch von R. K. Richards, Arithmetic
■ Operations in Digital Computers, Fig. 4.15 und 4. 16 und zugehörige Beschreibung (S. 104, 105, 111), bekannt. Das
Rechenorgan der an der angeführten Stelle beschriebenen Zahlenrechenmaschine ist in Abschnitte von je einer
Zifferstelle unterteilt. Die Erfindung gründet sich auf der Erkenntnis, daß sich die Rechengeschwindigkeit des
Rechenorgans erheblich dadurch steigern läßt, wenn die Abschnitte je eine Länge von mehr als zwei Zifferstellen
aufweisen und die Überträge innerhalb eines Abschnittes in Reihenfolge gebildet werden. Dies ist eine Folge der
Tatsache, daß. die sich auf eine einzige Zifferstelle beziehenden logischen Organe (elementare Addierer oder
Subtrahierer und Übertragserzeuger) des Rechenorgans ihre Ausgangsinformation in einer Zeit erzeugen, die
wesentlich kurzer als diejenige ist, in der der Informationsinhalt der Register geändert werden kann. Gemäß der
Erfindung entspricht jeder Abschnitt, gegebenenfalls mit Ausnahme eines einzigen, mindestens zwei Zifferstellen,
während die Anzahl« der Zifferstellen, denen ein Abschnitt entspricht, die Bedingung
T ^ max [T1, T2 + aT3, T4 + aTs)
erfüllt, wobei T die Wiederholungsperiode der Steuerimpulse,
T1 das Zeitintervall, in dem die in den Registern
aufgezeichneten Zahlen geändert werden können, T2 das
Zeitintervall, in dem das Register nach dem Auftreten eines Steuerimpulses Information über die neuen in ihnen
aufgezeichneten Zahlen liefern können, T3 das Zeit-Periodisch
arbeitende numerische
Rechenmaschine
Rechenmaschine
Anmelder:
N. V. Philips' Gloeilampenfabrieken,
Eindhoven (Niederlande)
Eindhoven (Niederlande)
Vertreter: Dr. rer. nat. P. Roßbach, Patentanwalt,
Hamburg 1, Mönckebergstr. 7
Hamburg 1, Mönckebergstr. 7
Beanspruchte Priorität:
Niederlande vom 16. Januar 1957
Niederlande vom 16. Januar 1957
Herman Jacob Heijn, Eindhoven (Niederlande),
ist als Erfinder genannt worden
ist als Erfinder genannt worden
ntervall, in dem die sich auf eine einzige Zifferstelle beziehenden logischen Organe (6j) nach Empfang von
Eingangsinformation Ausgangsinformation liefern können,
und T4 das Zeitintervall ist, in dem sich nach dem Auftreten
eines Steuerimpulses Information von der Eingangsklemme zur Ausgangsklemme eines Speicherorgans
(9j) fortpflanzen kann.
Unter einer logistischen Schaltung wird im nachfolgenden eine Schaltung verstanden, welche aus einer oder
mehreren Eingangstnformationen (die meist von der Ja-nein-Art sind, jedoch dies nicht zu sein brauchen) eine
Ausgangsinformation bildet. Die einfachsten logistischen Organe sind Nicht-Kreise, Und-Kreise und Oder-Kreise,
welche in der Zeichnung mit den Buchstaben /, A und O
bezeichnet und in bekannter Weise durch Röhren, Kristalldioden, Relais und gegebenenfalls sogar rein
mechanische Organe zu verwirklichen sind. Diese Kreise verarbeiten Informationen der Ja-nein-Art und geben
Informationen derselben Art. Die beiden zuletzt genannten Kreisarten lassen sich weiterhin je aus den beiden anderen
aufbauen. Unter Anwendung von Booleschen algebraischen Betrachtungen oder Verallgemeinerungen derselben läßt
sich jede logistische Schaltung auf unendlich viele Weisen aus Kreisen aufbauen.
Unter einer indirekten Information über eine Anzahl Variablen x, y, ζ ... wird hier eine Boolesche algebraische
Funktion f (x, y, ζ ...) dieser Variablen verstanden. Für jede Boolesche algebraische Funktion lassen
sich unendlich viel gleichwertige Ausdrücke geben, die je einer bestimmten Schaltung von Umkehr-Kreisen, Und-Kreisen
und Oder-Kreisen entsprechen.
009 650/227
3 4
An Hand der Zeichnung wird ein Beispiel eines binären der Zifferstelle O; A1, 5lt O1, 71 entsprechen den ^-Zahlen,
Addierers nach der Erfindung näher erläutert. d.h. der Ziflerstelle 1; 42, 52) 62, 72 entsprechen den
Fig. 1 zeigt das Blockschema eines numerischen ^-Zahlen, d. h. der Zifferstelle 2; usw.
Addierers bekannter Bauart; Die Wirkungsweise dieses numerischen Rechenorgans
Fig. 2 zeigt ein etwas detaillierteres Blockschema eines 5 ist wie folgt: Die beiden zu addierenden Zahlen ... X^c1X0
numerischen Addierers nach Fig. 1; und y2y1y0 (zweizahlig also die Zahlen χ = X0 + xt2
Fig. 3 zeigt das Blockschema eines Addierers nach der -f- x222 + ... und y — y0 -f- yx2 + y^Z2 + ...) werden
Erfindung; auf eine für die Wirkung des Rechenorgans gleichgültige
Fig. 4 zeigt das Schema einer möglichen Ausführungs- Weise in die Register 1 und 2 eingetragen, d.h. das
form eines elementaren Addierers und der damit ver- io Organ 40 wird in den der Ziffer x0 entsprechenden Zustand
bundenen Organe der beiden Register; gebracht, das Organ 5"0 wird in den der Ziffer y0 ent-
Fig. 5 zeigt das Schema einer möglichen Ausführungs- sprechenden Zustand gebracht, usw. Information über die
form der Speicher, die zwischen den Paaren angrenzenden Zustände der Organe 40, 4I; 42 ..., 50, S1, 52 ... wird den
Abschnitten des Summenerzeugers des in Fig. 3 dar- elementaren Addierern 60>
O1, 62 ... z. B. in Form von
gestellten Addierorgans gesetzt sind. 15 Spannungen zugeleitet. Im elementaren Addierer 60
In Fig. 1 ist in sehr allgemeinem Sinne das Schema bildet sich dann die Summe x0 + y0 = c01z0 (c01 und Z0
eines numerischen Rechenorgans dargestellt, mittels müssen darin als die Ziffern einer Zahl mit zwei Ziffern
dessen Addierungen durchgeführt werden können. In aufgefaßt werden), während Information über die
dieser Figur bezeichnen 1 und 2 zwei Register und 3 Ziffer Z0 dem Steuerorgan 70 und Information über die
bezeichnet einen Summenerzeuger. Letzterer empfängt ao Ziffer C01 dem elementaren Addierer O1 zugeführt wird.
Information von den beiden Registern 1 und 2, was Im elementaren Addierer O1 bildet sich die Summe
durch von den Registern 1 und 2 zum Summenerzeuger 3 X1 + yx + C01 = C12Z1, während Information über die
laufenden Pfeilen schematisch dargestellt ist. Im Ziffer Z1 dem Steuerprgan I1 und Information über die
Summenerzeuger 3 kann sich also Information über die Ziffer C12 dem elementaren Addierer 62 zugeführt wird.
Ziffern der Summe ζ = χ + y der in die Register 1 und 2 a5 Im elementaren Addierer 62 bildet sich die Summe
eingetragenen Zahlen χ und y, z. B. in Form von Span- X2 + y2 + C12 = C23Z2, während Information über die
nungen in diesen Ziffern entsprechenden Pegeln bilden. Ziffer z2 dem Steuerorgan 72 und Information über die
Vom Zeitpunkt ab, in dem die erwähnte Information Ziffer C23 dem elementaren Addierer 63 zugeführt wird,
völlig in Summenerzeuger festgelegt ist, d. h. vom Zeit- Dieser Vorgang setzt sich auf ähnliche Weise fort, bis
punkt ab, in dem sämtliche die Ziffern der Summe 3o Information über sämtliche Ziffern z0, Z1, z2 ... der
charakterisierenden Größen (Spannungen, Ströme, ma- Summe χ -\- y verfügbar ist. Darauf kann ein über die
gnetische Induktionen, Lagen eines Klinkenrades usw.) Leitung 8 gleichzeitig sämtlichen Steuerorganen 70, 7j,
verfügbar sind, kann die Summe im Register 1 (oder 72 ... zugeführter Steuerimpuls die über die Ziffern z0,
gegebenenfalls in einem anderen Organ der Rechen- Z1, Z2 ... verfügbare Information auf die Organe 40, 4„
maschine, z. B. in einem Gedächtnis derselben) auf- 35 42 ... übertragen. Gegebenenfalls kann die Rechengezeichnet werden. Dieses Übernehmen der im Summen- maschine auch Steuerorgane besitzen, welchebewirften,
erzeuger vorhandenen Zahl erfolgt in einer synchronen daß die Summe nicht auf das Register |,9&iiiNSwttnrnittel-Rechenmaschine
unter der Einwirkung eines Steuer- bar auf ein anderes Organ, z. B. ein* Haupt- oder Hilfsimpulses,
der mit einer konstanten Wiederholungs- gedächtnis übertragen wird. Das etwaige Vorhandensein
periode T von einem zur Rechenmaschine gehörigen *° solcher Organe läßt den in dieser Anmeldung festgelegten
Zeitimpulsgenerator geliefert wird. Diese Wiederholungs- Erfindungsgedanken unberührt. Die Ziffern C01, C12,
periode muß größer sein als das größte Zeitintervall, c?3 ... heißen Überträge. Aus dem Vorhandensein ergibt
welchen der Summenerzeuger 3 braucht, um die Summe sich, daß die Addierung infolge des Vorhandenseins
zu bilden. Hierdurch wird die Wiederholungsfrequenz etwaiger Überträge im Wesen eine Reihenbearbeitung
der Steuerimpulse eine obere Grenze gesetzt, die bei 45 ist, d. h. nur Zifferstelle nach Zifferstelle durchgeführt
Maschinen mit verhältnismäßig viel Zifferstellen wesent- werden kann. Das Eintragen einer Zahl in ein Register
lieh unterhalb der oberen Grenze der Frequenz liegen kann, kann (braucht aber nicht) als Simultanbearbeitung
mit der die Ziffern in den Registern 1 und 2 geändert erfolgen, d. h. sämtliche Ziffern können gleichzeitig in das
werden können. Dies wird deutlich, wenn der Aufbau der Register eingetragen werden. Die Rechengeschwindigkeit
drei Organe 1, 2 und 3 etwas detaillierter betrachtet wird. 5" wird nun durch die Wiederholungsperiode T der bei dem
Die Register 1 und 2 eines binären Rechenorgans (Fig. 2) Leiter 8 eingehenden Steuerimpulse bedingt, und diese
besitzen je mehrere bistabile Organe^, A1, 42 .... 50>
Periode wird durch drei Ursachen begrenzt, nämlich:
5V 52 ... (bei einer £-zahlig rechnenden Maschine sind χ Das Mindestzeitintervall T1, in dem die Organe A1. 5, dies ^-stabile Organe, d. h. Organe mit g verschiedenen vollständig von einem stabilen Zustand in einen stabilen Zuständen). Jeder stabüe Zustand der Organe^, 55 9aäecen stabilen Zustand übergeführt werden A1,42 ..., 50, 5V 52 ... entspricht emer Ziffer (0 und 1 im können
5V 52 ... (bei einer £-zahlig rechnenden Maschine sind χ Das Mindestzeitintervall T1, in dem die Organe A1. 5, dies ^-stabile Organe, d. h. Organe mit g verschiedenen vollständig von einem stabilen Zustand in einen stabilen Zuständen). Jeder stabüe Zustand der Organe^, 55 9aäecen stabilen Zustand übergeführt werden A1,42 ..., 50, 5V 52 ... entspricht emer Ziffer (0 und 1 im können
zweizahligen System) an einer bestimmten Zifferstelle. 2 Das Mindestzeitintervall T2, m dem die Organe 4{, 5,
Der Summenerzeuger 3 besitzt mehrere elementare nach dem Auftreten eines Steuerimpulses Information
Addierer 60, 6,, 62 ..., die auf im nachfolgenden noch über den neuen stabilen zustand liefern können,
näher angegebene Weise die eigentliche Addierung aus- 3 Das Mindestzeitintervall T3, in dem jeder Addierer^, führen. Das Register 1 besitzt schließlich noch mehrere nach dem EmpfanR von Eingangsinformation, Steuerorgane 70, 7V 72 ... die je einerseits mit einem Ausgangsinformation liefern kann,
bistabilen Organ 4 und andererseits mit einem elementaren Addierer 6 verbunden sind. Außerdem ist jedes Besitzt das Aufzählorgan η Zifferstellen, ist also ein η Steuerorgan 7 mit einer Leitung 8 verbunden, über 65 elementarer Addierer, so muß
näher angegebene Weise die eigentliche Addierung aus- 3 Das Mindestzeitintervall T3, in dem jeder Addierer^, führen. Das Register 1 besitzt schließlich noch mehrere nach dem EmpfanR von Eingangsinformation, Steuerorgane 70, 7V 72 ... die je einerseits mit einem Ausgangsinformation liefern kann,
bistabilen Organ 4 und andererseits mit einem elementaren Addierer 6 verbunden sind. Außerdem ist jedes Besitzt das Aufzählorgan η Zifferstellen, ist also ein η Steuerorgan 7 mit einer Leitung 8 verbunden, über 65 elementarer Addierer, so muß
welche die Steuerimpulse eingehen. Die elementaren γ __ max ^ j· T + nT) (1)
Addierer 6 sind gegenseitig und mit den bistabilen v
Organen 4 und 5 verbunden. Jeder Zifferstelle entspricht Dies bedeutet nicht, daß jede Summe erst ein Zeit-
also schließlich eine Gruppe von Organen 4, 5,6, 7; 40, 50>
Intervall T2 + ηT3 nach dem Auftreten eines Steuer-
60, 70 entsprechen den Einheiten oder g°-Zahlen, d. h. 7° impulses im Addierer 3 vorhatiden ist, denn jeder
5 6
elementare Addierer wird sofort nach Empfang von sprechenden Abschnitte des Registers 1 bilden, was zur
Information wirksam, d. h. die elementaren Addierer !Instabilität führen könnte. Anscheinend muß nun also
arbeiten simultan, wenn die Ziffern der Zahlen χ und y die Bedingung:
simultan in die Register 1 und 2 eingetragen werden (was T >
max (J T aT T aT) (2)
nicht notwendigerweise der Fall zu sem braucht). Die 5 ~
Ausgangsinformation des elementaren Addierers O1 kann erfüllt sein, wobei Ti das Zeitintervall ist, in dem sich
sich jedoch no'-h ändern, wenn ein Zeitintervall T3 nach dem Auftreten eines Steuerimpulses eine Inspäter
Information über den Übertrag C01 des ulemen- formation von der Eingangsklemme zur Ausgangs-·
taren Addierers 60 eingeht. Ebenso kann sich die Aus- klemme jedes Speichers 9lf 92, 93... fortpflanzen kann,
gangsinformation des elementaren Addierers62 noch io Besitzen die Organe 40, ^1..., 50, 5X..., 9Χ, 92... z.B.
ändern, wenn der vom elementaren Addierer O1 her- Tickerschaltungen mit zwei stabilen Zuständen der
rührende Übertrag C12 sich nach 2 T3 ändert, usw. Eccles-Jordan-Art (geeignet für das zweizahlige System)
Im ungünstigsten Falle (z. B. bei der Addierung und besitzen die elementaren Addierer 60, O1... Und-...
Hill + ... 00001) ist die Summe in einem Addierer Oder-Pyramiden mit höchstens drei Stufen, so kann man,
mit η elementaren Addierern erst ein Zeitintervall nT3 nach 15 mit der nötigen Toleranz,
dem Verfügbarwerden von Information über sämtliche T1 = 700 nsec, T2 = T1 = 460 nsec, T3 = 60 nsec
Ziffern X0, X1, X2..., y0, J1, yz ... vorhanden, und setzen (1 nsec = 1 nanosecunde = 10~9 see), und man
letzteres ist bei wiederholten Addierungen erst ein Zeit- findet:
Intervall T2 nach dem vorherigen Steuerimpuls der Fall. ^ ^nv /7nn -^n . Afl , ,™
T^.. -n \TLT j. · j j· π t_ 1. ■ j· ι -j. *■ = max (7UU, 46U + oU a) (o)
Fur größere Werte von η wird die Rechengeschwindigkeit 20
Fur größere Werte von η wird die Rechengeschwindigkeit 20
also durch die Bedingung T ^ T2 -\- nT3 begrenzt. Daß so daß T = 1000 nsec (entsprechend ν = 1 MHz) und
dies einen Nachteil darstellt, geht aus dem Umstand a =9 gesetzt werden kann. Eine Addierung erfordert
hervor, daß dieses Zeitintervall nur selten nötig ist. im allgemeinen mehr als einen Takt der Maschine, da
Statistisch betrachtet, ist für beliebige Addierungen einige der Organe 9V 92, 93... nach dem ersten Takt
binärer Zahlen mit vierzig Ziffern z. B. nur ein durch- 35 Überträge besitzen, die erst in nachfolgenden Takten
schnittliches Zeitintervall von T2 + 4, 6 T3 erforderlich, verarbeitet werden können. Die Möglichkeit ist aber
um die Summe zweier Zahlen χ und y im Addierer zu groß, daß diese Überträge bereits im nächsten Takt alle
bilden, so daß eine beträchtliche Herabsetzung der verarbeitet sind, da eine Übertragung über neun Ziffer-Rechengeschwindigkeit
für nur selten vorkommende stellen nur selten vorkommt. Im ungünstigsten Falle, Addierungen erforderlich ist. 30 daß ein Übertrag sämtliche Abschnitte durchlaufen muß,
Fig. 3 zeigt das Blockschema eines Beispiels eines ist die Zahl der für die Addierung erforderlichen Takte
Addierers nach der Erfindung, mittels dessen die Rechen- gleich der Zahl der Abschnitte. In einer vorwiegenden
geschwindigkeit wesentlich erhöht werden kann. Der Majorität der Fälle ist die Addierung aber in einem, zwei
Unterschied gegenüber dem Rechenorgan nach Fig. 2 oder drei Takten beendet. Fig. 4 zeigt eine mögliche
besteht darin, daß der Addierer 3 in mehrere Abschnitte31( 35 Ausführungsform eines Systems zusammengehöriger
32, 33 ... unterteilt ist. Zur Orientierung besitzen diese Organe 4ϊ, 5i( 6i( 74.
Abschnitte in Fig. 3 alle drei elementare Addierer 6, Die Organe 4* und 5{ sind bistabile Triggerschaltungen,
jedoch die Erfindung ist nicht an dieser Anzahl gebunden. welche eine hohe und eine niedrige Spannung als Aus-Die
Weise, wie die günstigste Zahl elementarer Addierer gangsinformation liefern und von einem (positiven oder
für jeden Abschnitt bestimmt werden kann, wird im 40 negativen) Impuls eingestellt werden können. Beispiele
nachfolgenden noch näher erklärt. Jeder Abschnitt ist solcher Triggerschaltungen sind bistabile Eccles-Jordanauf
genau dieselbe Weise ausgebildet, wie in Fig. 2 dar- Schaltungen.
gestellt, jedoch die Information über den Übertrag vom Boole-algebraisch geschrieben ist:
letzten elementaren Addierer eines Abschnitts wird nun _ „ -τ-, —
nicht dem ersten elementaren Addierer des darauffolgen- 45 ^-^^
den Abschnitts zugeleitet, jedoch einem Speicher 9lt bzw. Ci-i+* ~ ^<c*-1.* + c«-
92, 93 ... zwischen diesem Abschnitt und dem nächst- worin + = oder, · = and, und ein Strich über einem
folgenden Abschnitt zugeführt. Besitzt jeder Abschnitt Buchstaben die Negation (non = nicht) bedeutet. Das
also α elementare Addierer, so ist nach Verlauf eines Glied xtyiöi _ t,t bedeutet, daß gleichzeitig xt = l,yi = 0,
Zeitintervalls von höchstens T2 + aT3 nach dem Auf- 50 a _ ^t = 0. Der ganze Ausdruck für z<
bedeutet, daß
treten eines Steuerimpulses die Summe der zugeordneten wenigstens einer der vier, durch die vier Glieder wieder-
Teile der Zahlen #und;y in den Abschnittendes Addierers gegebener Zustände auftritt. Ein Organ 6j, das diese
vorhanden, und die Organe 9lt 92, 93 ... besitzen In- Gleichungen schalttechnisch verwirklicht, läßt sich nach
formation über die Überträge eines Abschnitts nach dem bekannten Regeln aus Nicht-Kreisen I, Und-Kreisen A
darauffolgenden Abschnitt. Diese Überträge werden 55 und Oder-Kreisen O aufbauen. Fig. 4 zeigt die unmittelbar
aber noch nicht unmittelbar den betreffenden Ab- auf den Formern (4) beruhende Schaltung, wobei bemerkt
schnitten zugeführt, jedoch bleiben in den Speichern 9V wird, daß zur Erzeugung der Informationen 5j und y~t
92, 98 ... gespeichert. Beim dann folgenden Steuerimpuls keine Nicht-Kreise erforderlich sind, da diese bereits von
wird die in den Abschnitten des Addierers vorhandene den Organen 4j und 5{ geliefert werden. Wenn jedes Tor
Information über die Ziffern z0, Z1, ^r2 ... über die Steuer- 60 ebensoviel Dioden wie Eingangsklemmen besitzt, so
organe 70, T1, 72 ... auf die bistabilen Organe 40, 4lt besitzt die in Fig. 4 dargestellte Schaltung 26 Dioden.
4a ... des Registers 1 übertragen, wobei gleichzeitig die Die Erfindung ist jedoch nicht an dieser besonderen
an den Eingangsklemmen der Speicher 9V 92, 93 ... vor- Ausführungsform der Addierer gebunden. Es sei noch
handene Information über die von den vorhergehenden daraufhingewiesen, daß die zweiten Glieder der Formeln (4)
Abschnitten herrührenden Überträge auf die Ausgangs- 65 noch auf unzählige andere gleichartige Weisen geschrieben
klemmen dieser Organe übertragen wird, nötigenfalls mit werden können, die je zu einer Schaltung der Addierer 6
etwas Verzögerung, um zu vermeiden, daß diese Über- führen, so daß unzählige Schaltungen dieser Organe
träge beim Steuerimpuls gleichzeitig auf das Register 1 möglich sind.
übertragen werden, indem sich geschlossene Kreise über Die Steuerorgane 7j lassen sich aus· einem Nicht-Kreis 9
die Abschnitte des Summenerzeugers und die ent- 70 zwei Und-Kreisen A aufbauen.
Fig. 5 zeigt eine mögliche Ausführungsform der Organe 9j, 9g... Das in dieser Figur dargestellte Organ 9 besitzt
eine bistabile Eccles-Jordan-Schaltung 10, die beim Eingehen eines Steuerimpulses über die Leitung 8 entsprechend
dem Übertrag des vorhergehenden Abschnittes eingestellt wird. Die beiden Eingänge der bistabilen
Eccles-Jordan-Schaltung 10 sind zu diesem Zweck über zwei Und-Kreise 11 und 12 mit dem vorhergehenden
Abschnitt des Summenerzeugers verbunden, wobei in der Leitung zu den Null-Eingangsklemmen der Eccles-Jordan-Schaltung
außerdem noch ein Nicht-Kreis 13 eingeschaltet ist. Die zweiten Eingangsklemmen der Und-Kreise
11 und 12 sind mit der Leitung 8 verbunden. Die dem Übertrag 1 entsprechende Ausgangsklemme der
Eccles-Jordan-Schaltung ist mit dem nächsten Abschnitt des Addierers verbunden. Etwa 460 nsec nach dem
Auftreten eines Steuerimpulses ist die Information des zu übertragenden Übertrags also an der Ausgangsklemme
des Speichers 9 vorhanden und kann dann im nächsten Abschnitt mit der dann gleichzeitig vorhandenen In- ao
formation über die betreffenden im Register 1 und gegebenenfalls auch im Register 2 aufgezeichneten
Ziffern verarbeitet werden.
Die Steuerung der Rechenmaschine muß naturgemäß derart sein, daß dem Register oder Akkumulator 1 keine
Information entnommen werden kann und daß während der Takte der Maschine, die ausschließlich zur Verarbeitung
der Überträge dienen, keine von Null abweichende Information des Registers 2 zu den logistischen Addierern
6^ 6,, 6, geführt wird. Dies kann dadurch erreicht werden,
daß das Register 2 während dieser Takte auf Null zurückgestellt wird oder zwischen den bistabilen Organen
5„ 5j, 5S und den elementaren Addierern 60, O1, 62, Und-Kreise
angebracht werden, die vo» der Steuervorrichtung der Maschine während dieser Nachtakte geschlossen
gehalten werden. In Fig. 3 sind diese Kreise einfachheitshalber weggelassen. Wenn zu der Summe zweier Zahlen
wieder eine dritte Zahl addiert werden soll, wie es unter anderem bei der Multiplikation der Fall ist, so ist es nicht
erforderlich, daß die sich aus einer Addierung ergebenden Überträge zunächst völlig verarbeitet werden, bevor die
nächste Addierung erfolgt, da die Verarbeitung dieser Überträge gleichzeitig mit der nächsten Addierung
erfolgen kann. Die Zahl der für eine Multiplikation erforderlichen Takte ist dann gleich der Zahl der Ziffern
des Multiplikators samt einer Anzahl Nachtakte, die höchstens gleich der Zahl der Abschnitte minus eins ist,
jedoch meistens eins oder zwei beträgt. Die Maschine muß also einen Speicher besitzen, welcher prüft, ob
sämtliche in den Organen 9V 98... vorhandenen Überträge
verarbeitet sind, da erst in letzterem Falle die richtige Summe im Register 1 vorhanden ist. Das betreffende
Organ kann ein mehrfacher Und-Kreis sein, welches ein Signal dem Steuerkreis der Maschine zuführt,
sobald sämtliche Überträge verarbeitet sind, worauf die im Register 1 vorhandene Information erst nach einem
anderen Organ, z. B. einem Haupt- oder Hilfsgedächtnis, der Rechenmaschine übertragen werden kann.
Die Erfindung ist im vorhergehenden in ihrer einfachsten Form erläutert. Das Rechenorgan muß meist,
neben Addierungen, auch noch andere Funktionen verrichten können, z. B. Verschiebungen der in einem
Register oder den beiden Registern vorhandenen Information. Man kann z. B. das Register 1 verschiebbar
machen und ihm zweimal soviel Zifferstellen geben wie das Register 2. Auch kann man das Rechenorgan derart
ausbilden, daß die Summe ζ der in die beiden Register eingetragenen Zahlen χ und y an derselben Stelle oder
über eine Stelle nach links oder rechts verschoben in das Register 1 eingetragen werden kann, so daß besondere
Verschiebungstakte überflüssig werden. Diese und gegebenenfalls weitere besondere Kennzeichen lassen die
oben beschriebene Erfindung unberührt und können ohne besondere Schwierigkeiten verwirklicht werden.
Claims (1)
- Patentanspruch:Periodisch arbeitende numerische Rechenmaschine mit einem Ergebniserzeuger, der das Ergebnis einer arithmetischen mit mehreren Zahlen (Operanden) durchzuführenden Operation (Addition, oubtraktion, Multiplikation usw.) erzeugt, und wenigstens einem Register zum Aufzeichnen und Speichern dieses Ergebnisses und etwaiger Zwischenergebnisse, wobei der Ergebniserzeuger in mehrere Abschnitte unterteilt ist, die je einer Anzahl aufeinanderfolgender Ziffern der Operanden und des Ergebnisses entsprechen, und zwischen je zwei angrenzenden Abschnitten des Ergebniserzeugers ein Speicher geschaltet ist, we'cher Information über den von der durch den ersten dieser beiden Abschnitte durchgeführten Bearbeitung herrührenden Übertrag empfängt und diese Information, nach Empfang eines von einem Zeitimpulsgenerator gelieferten Steuerimpulses, auf den zweiten dieser Abschnitte überträgt, und die Rechenmaschine einen mit sämtlichen Speichern verbundenen mehrfachen Und-Kreis enthält, welcher dem Steuerkreis der Maschine ein Signal zuführt, das angibt, ob einer der Speicher noch einen Übertrag enthält oder alle Speicher leer sind, und der Stedefkreis so eingerichtet ist, daß dem Register nur Information entnehmbar ist, wenn alle Speicher leer sind, dadurch gekennzeichnet, daß jeder Abschnitt gegebenenfalls mit Ausnahme eines einzigen, wenigstens zwei Zifferstellen entspricht, während die Zifferstellenzahl a, der ein Abschnitt entspricht, die BedingungT ^ max [T1, T2 + aTs, T4 + aT3)erfüllt, wobei T die Wiederholungsperiode der Steuerimpulse ist, T1 das Zeitintervall ist, in dem die in den Registern aufgezeichneten Zahlen geändert werden können, J2 das Zeitintervall ist, in dem die Register nach dem Auftreten eines Steuerimpulses Information über die neuen, darin aufgezeichneten Zahlen liefern können, T3 das Zeitintervall, in dem die sich auf eine Zifferstelle beziehenden logischen Organe (6i), nach Empfang von Eingangsinformation, Ausgangsinformation liefern können, und T4 das Zeitintervall ist, in dem sich, nach dem Auftreten eines Steuerimpulses, Information von der Eingangsklemme zur Ausgangsklemme eines Speicherorgans (9<) fortpflanzen kann.In Betracht gezogene Druckschriften:
Buch von R. K. Richards, »Arithmetical Operations in Digital Computers«, S. 193 bis 208, Verlag D. van Nostrand Co., Princeton, 1956.Hierzu 2 Blatt Zeichnungen009 650/227 11.60
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL213776 | 1957-01-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1094020B true DE1094020B (de) | 1960-12-01 |
Family
ID=19750828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN14549A Pending DE1094020B (de) | 1957-01-16 | 1958-01-11 | Periodisch arbeitende numerische Rechenmaschine |
Country Status (6)
Country | Link |
---|---|
US (1) | US3098153A (de) |
CH (1) | CH363823A (de) |
DE (1) | DE1094020B (de) |
FR (1) | FR1192991A (de) |
GB (1) | GB876988A (de) |
NL (2) | NL98963C (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3277449A (en) * | 1961-12-12 | 1966-10-04 | Shooman William | Orthogonal computer |
US3299261A (en) * | 1963-12-16 | 1967-01-17 | Ibm | Multiple-input memory accessing apparatus |
FR2627297B1 (fr) * | 1988-02-15 | 1990-07-20 | Gallay Philippe | Multiplieur de nombres binaires a tres grand nombre de bits |
US6088800A (en) * | 1998-02-27 | 2000-07-11 | Mosaid Technologies, Incorporated | Encryption processor with shared memory interconnect |
JP3487783B2 (ja) | 1999-03-17 | 2004-01-19 | 富士通株式会社 | 加算回路、それを利用した積分回路、及びそれを利用した同期確立回路 |
US10831446B2 (en) * | 2018-09-28 | 2020-11-10 | Intel Corporation | Digital bit-serial multi-multiply-and-accumulate compute in memory |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2585630A (en) * | 1949-05-03 | 1952-02-12 | Remington Rand Inc | Digit shifting circuit |
NL96171C (de) * | 1950-05-18 | |||
US2879001A (en) * | 1956-09-10 | 1959-03-24 | Weinberger Arnold | High-speed binary adder having simultaneous carry generation |
US2907526A (en) * | 1956-11-02 | 1959-10-06 | Ibm | Electronic accumulator |
-
0
- NL NL213776D patent/NL213776A/xx unknown
- NL NL98963D patent/NL98963C/xx active
-
1957
- 1957-11-29 US US699812A patent/US3098153A/en not_active Expired - Lifetime
-
1958
- 1958-01-11 DE DEN14549A patent/DE1094020B/de active Pending
- 1958-01-13 CH CH5461258A patent/CH363823A/de unknown
- 1958-01-15 FR FR1192991D patent/FR1192991A/fr not_active Expired
- 1958-01-16 GB GB1560/58A patent/GB876988A/en not_active Expired
Non-Patent Citations (1)
Title |
---|
None * |
Also Published As
Publication number | Publication date |
---|---|
NL213776A (de) | |
NL98963C (de) | |
US3098153A (en) | 1963-07-16 |
GB876988A (en) | 1961-09-06 |
CH363823A (de) | 1962-08-15 |
FR1192991A (fr) | 1959-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE2506671B2 (de) | Binärdaten-Handhabungsnetzwerk | |
DE2743575A1 (de) | Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl | |
DE1094020B (de) | Periodisch arbeitende numerische Rechenmaschine | |
DE1130623B (de) | Rechnersteuerung | |
DE1449564C3 (de) | Recheneinrichtung zur Subtraktion mehrerer Operanden oder zu deren Addition durch Verwendung von Komplementärwerten eines der Operanden | |
DE1499227C3 (de) | Schaltungsanordnung für arithmetische und logische Grundoperationen | |
EP0333884B1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
DE1094490B (de) | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt | |
DE1549461C3 (de) | ||
DE1537307A1 (de) | Logische Schaltung | |
DE1061099B (de) | Datenuebertragungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE1774483A1 (de) | Binaeres Multiplizierwerk | |
DE2902488C2 (de) | ||
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
DE2210037A1 (de) | Speicher-Prozessor-Element | |
DE1524131C (de) | Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen | |
DE1090885B (de) | Parallel arbeitende, synchrone, elektrische, binaerrechnende Zahlenrechenmaschine, welche die Operation x+yz selbsttaetig auszufuehren vermag | |
DE1549483A1 (de) | Schaltungsanordnung zur Durchfuehrung logischer und arithmetischer Grundoperationen | |
DE1302516C2 (de) | Verfahren und einrichtung fuer ein serie-serie-rechenwerk | |
DE1303692C2 (de) | Binaerrechner | |
DE1524117C (de) | Datenverarbeitungsanlage mit Umlaufregistern |