DE2046685A1 - Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl - Google Patents
Einrichtung zum Konvertieren einer Dezimalzahl in eine BinarzahlInfo
- Publication number
- DE2046685A1 DE2046685A1 DE19702046685 DE2046685A DE2046685A1 DE 2046685 A1 DE2046685 A1 DE 2046685A1 DE 19702046685 DE19702046685 DE 19702046685 DE 2046685 A DE2046685 A DE 2046685A DE 2046685 A1 DE2046685 A1 DE 2046685A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- arrangement
- decimal
- bits
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Input From Keyboards Or The Like (AREA)
Description
7010-70/Dr.v.B/Elf
RCA 61,270
RCA 61,270
US Ser.jJo. 860,592
filed: September 24, 1969
filed: September 24, 1969
RCA Corporation, New York, N.Y.(V.St.A.)
Einrichtung zum Konvertieren einer Dezimalzahl in eine Blnärzahl
Die vorliegende Erfindung betrifft eine Einrichtung zum Konvertieren
einer Dezimalzahl in eine Binärzahl, mit mehreren Schieberegisterstufen, einer Eingabeanordnung, mittels derer in
vier dieser Stufen während aufeinanderfolgender Zeitintervalle aufeinanderfolgende, aus vier Bits bestehende Binärzahlen, die
die aufeinanderfolgenden Deziraalziffern der Dezimalzahl darstellen, einführbar sind, einer Verschiebeanordnung zum Verschieben
der in der stellenwertig niedrigsten und den übrigen dieser Stufen gespeicherten Bits von Stufe zu Stufe während jedes dieser
Zeitintervalle, und einer Addieranordnung.
Im allgemeinen werden vom Bedienungspersonal von Rechengeräten Dezimalzahlen zur Eingabe bevorzugt. Bei kleinen Rechnern, wie
Tischrechnern, sowie in manchen grossen programmgesteuerten Rechen- oder Datenverarbeitungsanlagen, z.B. Anlagen, die mit
Teilnehmerbetrieb arbeiten, ist es im Hinblick auf den Arbeitswirkungsgrad der Anlage wünschenswert, die Dezimalzahlen vor
der Verarbeitung durch den Rechner in die entsprechende Binärzahl zu konvertieren. Binäre Rechenoperationen haben bekanntlicn
z.B. den Vorteil, daß sie einfacher durchzuführen sind als
1Q98U/1941
dezimale Rechenoperationen, da der verfügbare Speicherraum besser
ausgenützt wird und da die Korrekturen und Überläufe entfallen, die beim Rechnen mit binär codierten Dezimalzahlen bei
Werten zwischen 10 bis einschließlich 15 auftreten.
Die Eingabe der Dezimalzahlen in den Rechner erfolgt häufig mittels einer Tastatur und es ist dabei am bequemsten, die Tasten
in der normalen Reihenfolge zu betätigen, d.h. die Taste für die etellenwertig höchste Ziffer zuerst zu drücken. Das
Problem, das bei dieser Arbeitsweise auftritt, besteht jedoch darin, daß der Maschine die Anzahl der Stellen der einzugebende
Zahl vor Beendigung der Eingabe nicht bekannt ist. Durch Abweichungen
von diesem üblichen Eingabemodus kann die Lösung dieses Problems zwar erleichtert werden, es ergibt sich jedoch
eine Mehrarbeit für das Bedienungspersonal und die ungewohnte Art einer gleichzeitigen Darstellung der eingegebenen Ziffern
kann leicht zu Bedienungsfehlern führen.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe
zugrunde, eine Einrichtung zum Konvertieren einer Dezimalzahl in eine Binärzahl anzugeben, die einfach im Aufbau und dementsprechend
preiswert in der Herstellung ist, und die die Bedienung der Tastatur in der üblichen Weise gestattet, d.h. daß die
Dezimalzahlen mit der höchsten Stelle zuerst eingegeben werden können, wobei dann die Einrichtung jeweils eine Binärzahl liefert,
die bis zu der zuletzt eingegebenen Dezimalziffer richtig ist.
Bei der vorliegenden Einrichtung werden aus vier Bits (vierstellige)
Binärzahlen, die die aufeinanderfolgenden Dezimalziffern
in abnehmender Stellenwertigkeit darstellen, nacheinander in einen Teil einer Registeranordnung eingeführt. Während
jeder Periode zwischen der Einführung einer vierstelligen Binärzahl und der nächsten werden die Bits stufenweise verschoben
109814/1941
"% a
und die In einer Stufe des einen Teiles der Registeranordnung
gespeicherten Bits werden seriell zu den in zwei anderen Stufen der Registeranordnung gespeicherten Bits addiert. Die Stufen
sind so gewählt , daß zu jeder neuen (binär dargestellten)
Dezimalziffer das Zweifache und das Achtfache der Binärzahl addiert wird, die alle vorher eingegebenen Dezimalziffern darstellt.
Die durch die Addieranordnung nacheinander erzeugten Summenbits werden seriell in die Registeranordnung zurückgespeichert
und stellen eine neue Binärzahl dar, die gleich den bis dahin eingegebenen Ziffern der Dezimalzahl ist.
Bei dem dargestellten Ausführungsbeispiel der vorliegenden Erfindung
werden also nacheinander vierstellige Binärzahlen, die
aufeinanderfolgende Dezimalziffern mit abnehmender Stellenwertigkeit darstellen, in einem Teil einer Schieberegisteranordnun*
eingegeben. Während einer jeden Periode zwischen der Eingabe einer solchen aus vier Bits bestehenden Zahl und der nächsten,
wird die eingegebene Zahl von Stufe zu Stufe im Schieberegister verschoben und während jedes Verschiebeintervalles wird von
einem Addierer eine Gruppe von drei Bits addiert, die aus drei bestimmten Stufen der Schieberegisteranordnung entnommen werden
Diese Stufe sind so gewählt, daß sich eine serielle Addition
des Zweifachen der gespeicherten Binärzahl zum Achtfachen der gespeicherten Zahl zu der anschliessend dann gerade eingegebenen
Zahl ergibt, wobei der Addierer nacheinander Suramenbits erzeugt, die das binäre Äquivalent der bis dahin eingegebenen
Ziffern der Dezimalzahl als Binärzahl im Schieberegister darstellen.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung
anhand der Zeichnung näher erläutert, es zeigen:
109814/1941
Figur 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispieles
der Einrichtung gemäss der Erfindung und
Figur 2 ein Bleckschaltbild eines Addierers, der bei der Einrichtung
gemäss Figur 1 verwendet werden kann.
Die dargestellte Einrichtung arbeitet auf dem Prinzip, daß eine Dezimalzahl dadurch in eine Binärzahl konvertiert werden kann,
daß man nacheinander eine Anzahl von Multiplikationen mit 10 und anschliessende Additionen mit der Dezimalzahl durchführtJ
Beispielsweise kann die Dezimalzahl 387 dadurch in die entsprechende Binärzahl konvertiert werden, daß man die stellenwertig
höchste Ziffer 3 mit 10 multipliziert und 8 zum Produkt addiert wobei man dann 38 in Binärdarstellung erhält. Das Ergebnis 38
wird dann seinerseits mit 10 multipliziert und zum Produkt wird 7 addiert, so daß man schliesslich 387 in Binärdarstellung erhält.
Bei der vorliegenden Einrichtung wird die Multiplikation einer Ziffer mit 10 dadurch bewirkt, daß man sie mit zwei und
mit 8 multipliziert und anschliessend die beiden Produkte addiert. Die Multiplikation einer binär dargestellten Dezimalzahl
einer Binärzahl mit 2 erfolgt effektiv durch eine Verschiebung der Zahl um eine Stelle nach links, während die Multiplikation
mit 8 effektiv durch eine Verschiebung der Zahl um drei Stellen
nach links bewirkt wird.
Der oben erläuterte Algorithmus ist bekannt. Durch die vorliegende
Erfindung wird jedoch eine neue Einrichtung zur Realisierung dieses Algotfffthmus angegeben, bei der keine vorherigen Ver·
Schiebungen oder Verzögerungen der zu konvertierenden Zahl erforderlich sind. Für die Einrichtung werden nur benötigt, eine
Schieberegisteranordnung, die in Figur 1 beispielsweise als
, Β_
aus einer Anzahl von JK-Flip-Flop-Stufen Bn, Bn
und B-2 bestehend dargestellt sind, eine Addieranordnung wie
den Addierer 10, einen Verschiebeimpulsgenerator 12 und eine Dateneingabevorrichtung, z.B. eine Tastatur,14. Die Tastatur
14 stellt für sich eine konventionelle Vorrichtung dar und
1098U/1941
-5-
kann Ziffern tasten, die den Dezimalziffern O bis 9 entsprechen,
eine Lösch- oder Rückstelltaste und andere Tasten, z.B. Operationstasten für Addition, Subtraktion usw. enthalten.
Da die letzterwähnten Tasten hier ohne Bedeutung sind, wird nicht weiter auf sie eingegangen.
Bei Betätigung einer Zifferntaste in der Tastatur 14 der Einrichtung
geraäss Figur 1 wird eine aus vier Bits bestehende Binärzahl (oder eine direkt binär codierte Dezimalzahl, was
das gleiche ist, wenn nur vier Bits betrachtet werden) in die stellenwertig höchsten vier Stufen B„...B„ ~ des Schieberegi-
n n— s
sters eingegeben. Bei diesem speziellen Schieberegister erfolgt
die Eingabe dadurch, daß die Eingangsbits S-Klemmen zugeführt
werden. Bei dem dargestellten Beispiel erfolgt die Eingabe der vier Bits parallel. Selbstverständlich lässt sich die Erfindung
auch bei einer Einrichtung verwenden, bei der die Bits durch ein Taktsignal seriell in die vier Stufen eingespeichert
werden, wie es manchmal bei kleinen Tischrechengeräten der Fall ist.
Bei jeder Freigabe einer vorher gedrückten Taste der Tastatur wird der Schiebeimpulsgenerator 12 eingeschaltet, der dann eine
Gruppe von aufeinanderfolgenden Verschiebeimpulsen t^, t,.»«tn
liefert, wobei die Anzahl η dieser Impulse ausreicht, um das stellenwertig niedrigste Bit, d.h. das 2 -Bit der eingegebenen
vierstelligen Binärzahl von der Stufe B3 in die Stufe BQ zu
verschieben. Diese Verschiebeimpulse werden, wie auch in der Zeichnung dargestellt ist, allen Verschiebeklemmen C des Schieberegisters
und ausserdem auch dem Addierer 10 zugeführt. Jedes mal wenn ein Verschiebeimpuls auftritt, werden die Bits in allen
Stufen,mit Ausnahme der Stufen B _~ und B_o des Registers
um eine Stufe nach vorne geschoben, d.h. sie werden jeweils in die stellenwertig nächst niedrige Stufe geschoben. Das in der
Stufe Bn_2 gespeicherte Bit wird dem Addierer 10 zugeführt,
dasselbe gilt für das Bit in der Stufe B„. Das in der Stufe
109814/1941
BQ gespeicherte Bit wird sowohl eine Stufe weitergeschoben
als auch dem Addierer 10 zugeführt.
Jeder Schiebeimpuls bewirkt ausserderu, daß das Ausgangssignal
des Addierers IO in die Stufe B __3 des Registers eingegeben
wird. Das Ausgangssignal des Addierers IO ist immer die Summe der drei Eingangssignale (I,+I2+l3) und des Übertrages, der während
des vorangegangenen Verschiebeimpulses aufgetreten war. Wie gleich noch erläutert werden wird, wird der übertrag im
Intervall zwischen zwei aufeinanderfolgenden Verschiebeimpulsen im Addierer 10 gespeichert.
Die Konvertierungsoperation lässt sich am besten anhand eines speziellen Beispieles verstehen. Es sei angenommen, daß die Dezimalzahl
387 in die entsprechende Binärzahl zu konvertieren ist. Als erstes wird die Löschtaste gedrückt. Hierdurch wird
allen Rückstellklemmen R der Schieberegisterstufen und des Addierers ein Löschimpuls zugeführt und ein etwa noch gespeicherter
Inhalt gelöscht. Als nächstes wird die Zifferntaste 3 gedrückt. Hierdurch wird das binäre Äquivalent der Dezimalzahl 3,
d.h. 0011, parallel in die Stufen B ....B3 eingegeben. Diese
Eingabe ist beendet, wenn die Taste ganz heruntergedrückt worden ist. Bei der anschliessenden Freigabe der Taste wird der
Verschiebeimpulsgenerator 12 eingeschaltet und er erzeugt die aufeinanderfolgenden Verschiebeimpulse. Das stellenwertig niedrigste
Bit , also das Bit 1 der Binärzahl 0011 wird durch diese
Verschiebeimpulse im Schieberegister stufenweise weitergeschoben bis es die Stufe B erreicht. In entsprechender Weise werden
die übrigen drei Bits 0Ό1 durch die aufeinanderfolgenden
Verschiebeimpulse durch das Schieberegister geschoben, bis sie die Stufen B3, B2 bzw. B1 erreichen. In dem Zeitpunkt, in dem
der letzte Verschiebeimpuls endet, befinden sich also nun die
1098U/1941
gerade in die Stufen B ...B ^eingegeben® Zahl in den Stufen
B3...BQ.
Zwischen diesem Zeitpunkt, in dem die Verschiebeoperation ihr I Ende gefunden hat, unter Betätigung der nächsten Taste, liegt
im allgemeinen noch eine erhebliche Zeitspanne. Die beschrie- j bene Verschiebung erfolgt nämlich sehr schnell im Vergleich zn
der Zeitspanne, die die Bedienungsperson zum aufeinanderfolgenden Betätigen zweier Tasten benötigt. Selbst idse sstrc:;; schnell
arbeitende Bedienungsperson benötigt suia aufeinanderfolgenden
Betätigen zweier Tasten der Tastatur einen Eri"cr*i©ii einer Sekunde,der
wesentlich grös-ser ist als die in zehntel ,usec zu
rechnende Zeitspanne/ die ein in, üblicher ScIialfeiEifsteeknxk auf
gebauter Verschiebeimpulsgeneratc-r 12 für die Sr^eag«**^ der
Schiebeimpulsfclge höchstens Se1It :.:-igt»
Nach diesen Vorgängen wir α ' ιπ,^ί » \ ~ " kt ' ]„ 1 f e-
der losgelassen. Hierdurch wi„ .
B ...B3 eingegeben und aie r«
Schiebeimpulse t,.»..t ,,. 4 '<
~ die im oberen Teil (den ersifct.ii
der folgenden Tabelle dargestej
ctie während der verschiedenen 7
Addierer 10 addiert werden, stehen in den ersten drei Seilen
der dem betreffenden Verschiebeimpuls zugeordneten Spalte.
UL | L t | ufen | |
'■chi | nder | ||
pt': j. Ce'i | , >na» | ift) | |
it. 7I^ | « cc* | •ahl I |
|
afipul«: | cian | ||
109814/1941
O | O | H | O | -8- TABELLE |
O | 1 | O | O | 1 | 1 | 1 | 1 | O | Verschiebeimpulse | |
1 | 1 | O | O | O | 1 | 1 | in B3 B2 B1 Β« gespeicherte Zahl J3) |
||||||||
1 | 1 | O | 1 | 1 | O | 0 in Bn Bn-1 V2 Bn-3 ein*e- gebene Zahl (8) |
|||||||||
O | O | O | O | O | O | O | 1 | 1 | O | 1 | in B1 B0 B-1 B_2 verschobene Zahl (3) |
||||
1 | O nacheinander erzeugte Summen- bits (38 binär) |
||||||||||||||
in B- B2 B1 B0 gespeicherte Zahl (38) |
|||||||||||||||
1 in B ...B ., eingegebene Zahl η n-3 (7) |
|||||||||||||||
in B, B9...B ~ verschobene ZahlJ(38X "^ |
|||||||||||||||
1 | 1 nacheinander erzeugte Summen bits (387 binär) |
||||||||||||||
1 | Die Tabelle zeigt, daß der Addierer beim ersten Verschiebeimpuls t, das stellenwertig niedrigste Bit (das in der Stufe B gespei chert ist) der die Dezimalziffer 3 darstellenden Binärzahl zum Stellenwertig zweitniedrigsten Bit, das die Zahl 8 darstellt, (und in der Stufe B2 gespeichert ist) addiert. Das aus vier Bits bestehende binäre Äquivalent der Dezimalzahl 8 erscheint daher um eine Stelle nach rechts bezüglich des gespeicherten binären Äquivalents der Dezimalzahl 3 verschoben. D.h. , daß die gespei cherte Darstellung der Zahl 3 um eine Stelle nach links bezüglich der neu gespeicherten Darstellung der Zahl 8 verschoben ist, so daß 6 in binärer Form (das Zweifache von drei) zu 8 in binärer Form addiert wird. Während des zweiten Verschiebeimpulses t2 wird die tttellenwertig zweitniedrigste Ziffer der binär dargestellten 3 zur stellenwer tig drittletzten Ziffer der binär dargestellten 8 addiert. Beim |
||||||||||||||
1098U/1941
Auftreten des dritten Verschiebeimpulses t-, befindet sich das
stellenwertig niedrigste Bit der binär dargestellten 3 in der Stufe B_2. Gleichzeitig befindet sich das stellenwertig höchste
Bit der Binärzahl 8 in der Stufe B _2· Gleichzeitig ist das stellenwertig
drittletzte Bit der Binärzahl 3 in der Stufe BQ
Der obere Teil der Tabelle zeigt, daß das was zu diesem Zeitpunkt tatsächlich geschieht, darin besteht, daß die um drei Stellen
nach links verschobene Binärzahl 3 im Schieberegister zu der Binärzahl 8 und zu der um eine Stelle nach links verschobenen Binär
zahl 3 addiert wird. In anderen Worten wird Binär 24 (das Achtfache von 3) zu Binär 6 (das Zweifache von 3) und zur Binärzahl 8
addiert.
Die oben beschriebenen Vorgänge gehen weiter bis die ganzen Verschiebeimpulse
verbraucht sind. Zu diesem Zeitpunkt ist die als Ergebnis dieser Schritte erzeugte und in das Schieberegister eingegebene
Summe in den 6 Stufen B1-, B^
...B gespeichert, wie in
der Tabelle dargestellt ist. Aus der Tabelle ist ferner ersichtlich,
daß diese Summe die Binärdarstellung der Dezimalzahl 38 ist Sie ersten beiden Dezimalziffern sind also in ihr binäres Äquivalent
konvertiert worden.
doppelten
Der untere Teil der Tabelle (unterMb desYQuerStriches) zeigt
den Rest der Konvertierung der Dezimalzahl 387 in die entsprechende Binärzahl. Dabei wird in der oben erläuterten Weise das Zweifache
der Binärzahl 38 zum Achtefachen der 38 und zur nächsten Dezimalziffer 7 in Binärdarstellung addiert, um 387 in Binärdarstellung
zu erhalten. Der Impulsgenerator 12 ist so aufgebaut, daß er eine der Anzahl der Stufen der Schieberegisteranordnung
entsprechende Anzahl von Impulsen liefert. Die Anzahl der Stufen hängt ihrerseits wiederum von der Anzahl der Dezimalziffern oder
Stellen der zu konvertierenden Dezimalzahl ab. Bei dem erläuterten
Beispiel , also der Konvertierung der Dezimalzahl 387 in die
1098U/1941
-IO-
entsprechende Binärzahl, 1st die resultierende Binärzahl 387 in
neun Stufen, Bg, B~ *··Β0 gespeichert. Zusätzlich werden die beiden
stellenwertig niedrigsten Stufen B . und B „ benötigt. Aus-
serdera sind auch noch die Stufen B„, B„ , und B o erforderlich.
η n-1 n-2 „
Allgemein wird für eine Dezimalzahl, die höchstens gleich 10 ist,
1OX zur Speicherung der entsprechenden Binärzahl -^- + 8 ( oder die
1OX
nächst grössere ganze Zahl, wenn —=— + 8 nicht ganzzahlig ist) Stufen benötigt. Das binäre Äquivalent der Dezimalzahl ist dann in den Stufen Bn_6 bis Βφ gespeichert. n ist dabei
nächst grössere ganze Zahl, wenn —=— + 8 nicht ganzzahlig ist) Stufen benötigt. Das binäre Äquivalent der Dezimalzahl ist dann in den Stufen Bn_6 bis Βφ gespeichert. n ist dabei
Wenn der Wert für η bestimmt worden ist, wird der Verschiebeimpuls
generator 12 so aufgebaut, daß er eine Folge von n-3 Impulsen liefert, wenn er durch Betätigung eines Zahlenknopfes in der Tastatur
14 ausgelöst wird. Solche Generatoren sind bekannt, so daß sich eine ins einzelne gehende Beschreibung erübrigt.
Für die vorliegende Einreichung können zwar die verschiedensten Typen von Addierern verwendet werden, der Addierer gemäss Figur
ist für den vorliegenden Zweck jedoch besonders gut geeignet. Er enthält sieben UND-Glieder 20 bis 26, sieben ODER-Glieder 30 bis
36, Vier NICHT-Glieder (Inverter) 40 bis 43 und JK-Flip-Flop 44.
Die Anordnung ist so getroffen, daß sie die Boole'sehen Gleichun- I
gen für die Addition realisiert. Es handelt sich um einen verhältnismässig
einfachen Dreioperanden-Addierer, bei dem die Tatsache ausgenutzt! wird, daß nicht mehr als drei der vier Bits I1 , I2/
I3 und K gleichzeitig den Binärwert 1 haben können. Ein spezielles
Beispiel für die Arbeitsweise des Addierers folgt.
Es sei zuerst angenommen, daß I. » I, « 1 sind und daß I3 und K,
der vorherige Obertrag . gleich 0 sind. Am UND-Glied liegen die Eingangssignal I1 und I2, es sperrt jedoch,da I2 » 0 ist. Am
UND-Glied 21 liegen die Eingangssignale I1 und I2. Es sperrt, da
1 μ 0 ist. Am UND-Glied 22 liegen die Eingangssignale I3 und K ,
es sperrt, da I3 « 0 ist. Am UND-Glied 23 liegen die Eingangs-
1098U/1941
signale Ig und K, es sperrt, da K » O ist. Die UND-Glieder 24
und 25 sperren daher ebenfalls, da beide und S=O sowie S=I.
Die ubertragaachaltung arbeitet gemäss der folgenden Boole'sehen
Gleichung:
Da I, = 1 in den ersten drei Klammerausdrücken vorkommt, liefern die ersten drei ODER-Glieder 33,34,und 35 ein Ausgangssignal
und da I2 im letzten Klammerausdruck vorkommt, liefert auch das
ODER-Glied 36 ein Ausgangssignal. Das UND-Glied 26 spricht daher an und das Flip-Flop 44 wird gesetzt, so daß es beim nächsten
Taktimpuls eine 1 speichert. Die Schaltungsanordnung liefert also die Ausgangssignale S=O und K=I, wenn zwei der vier Eingangsbits den Wert 1 haben. Es lässt sich leicht sagen, daß die Schaltungsanordnung
auch für die übrigen Fälle ordnungsgemäss arbeiten.
Das Flip-Flop 44 des Addierers gemäss Figur 2 speichert den während
des vorangegangenen Verschiebeimpulses t^ erzeugten übertrag.
Beim nächsten Verschiebeimpuls fe,+ 1 wird die Summe, die bereits
an den Klemmen S und S liegt, in die Stufe B3 (Figur 1) verschoben
und der übertrag, der bereits aufgrund der früheren Werte
1, I2, I3 und des früheren Übertrages K errechnet wurde und auf
der Leitung 50 liegt (sein Komplement liegt auf der Leitung 51) wird im Flip-Flop 44 gespeichert. Dieser übertrag bleibt nun diesem
Flip-Flop bis zum nächsten Verschiebeimpuls t.+2 gespeichert.
Nach der Speicherung des Übertrages und vor dem nächsten Verschiebeimpuls
ti+2 können sich die Werte von I1, I2 und I3 ändern. Dies
hat jedoch keinen Einfluss auf den gespeicherten übertrag, da bis zum nächsten Verschiebeimpuls ti+2 keine Information in das Flip-Flop
44 eingespeichert werden kann. Zn entsprechender Weise liegen unmittelbar nach einem Verschiebeimpuls t... und vor dem
1098U/1941
nächsten Verschiebeimpuls ti+2 die neue Summe und ihr Komplement
auf den Leitungen 52 bzw. 53, ohne daß sie jedoch einen Einfluß auf die Stufe B ,, haben. Diese Bits werden erst beim
n-J
Auftreten des nächsten Verschiebeimpulses t. ,„ in die Stufe B
eingespeichert.
Wie bereits erwähnt wurde, ist der Gedanke, eine Multiplikation mit 10 durch Verschieben und Addieren zu bewirken, an sich bekannt.
Siehe z.B. die US-PS 3,185,825, bei der die Konversion jedoch anders als hier durchgeführt wird. Im bekannten Falle
wird das Vierfache der gewünschten Zahl durch eine zweimalige Verschiebung nach links erzeugt und zu der betreffenden Zahl
selbst gddiert , um das Fünffache dieser Zahl zu bilden. Das
Fünffache der Zahl wird dann um eine Stelle nach links verschoben, um das Zehnfache der Zahl zu erhalten.
Die Einrichtung gemäss der Erfindung hat gegenüber der oben er- !
wähnten bekannten Einrichtung den wesentlichen Vorteil, daß sie j viel einfacher als letztere ist. Bei der vorliegenden Einrich- j
tung werden nur eine Registeranordnung, ein Addierer, ein Ver- j
schiebeimpulsgenerator und eine Dateneingabeanordnung benötigt, während im bekannten Falle zusätzlich noch eine Anzahl Verknüpfungsund
Verzögerungsglieder erforderlich sind. Dieser Unterschied ist jedoch bei vielen Anwendungen, z.B. Tischrechengeräten, von
grosser Bedeutung, wenn es die Konkurrenzfähigkeit erfordert, daß die Bauteile billig sind und wenig Raum einnehmen. Bei der
vorliegenden Einrichtung wird durch die neuartige Schaltungsanordnung ein Minimum an Bauelementen benötigt. Die Einrichtung
zeichnet sich ausserdem durch eine hohe Arbeitsgeschwindigkeit aus, die ganze Verschiebung wird während eines einzigen seriellen
Addierzyklus nachgeahmt. Bei der oben erwähnten bekannten
Einrichtung wird während des ersten seriellen Addierzyklus erst
1098U/1941
das Fünffache der Zahl erhalten und es wird noch ein zweiter serieller Addierzyklus benötigt, um das Zahnfache der Zahl zu
bilden und die nächste Addition zu ermöglichen.
1098U/18A1
Claims (1)
- Patentanspru chEinrichtung zum Konvertieren einer Dezimalzahl in eine Binärzahl mit mehreren Schieberegisterstufen, einer Eingabeanordnung mittels derer in vier dieser Stufen während aufeinanderfolgender Zeitintervalle aufeinanderfolgende , aus vier Bits bestehende Binärzahlen, die die aufeinanderfolgenden Ziffern der Dezimalzahl darstellen, einführbar sind, einer Verschiebeanordnung zum Verschieben der in der stellenwertig niedrigsten und den übrigen dieser Stufen gespeicherten Bits von Stufe zu Stufe während jedes dieser Zeitintervalle , und einer Addieranordnung, gekennzeichnet durch eine Anordnung durch die während jeder Verschiebung der erwähnten Bits ein Bit von einer Stufe (B_2) in die Addieranordnung , ein Bit von einer anderen Stufe (44) in die Addieranordnung und ein Bit von der stellenwertig zweitniedrigsten (B 2) der vier Stufen (B , ...B 3) in die Addieranordnung (10) geschoben wird, die seriell das Zweifache das vorher durch die Addieranordnung erzeugten Summe, das Achtfache der vorher erzeugten Summe und die eben in das Register eingegebene vierstellige Binärzahl addiert, und eine Schaltung, die während jeder Verschiebung der Bits von einer Stufe in die nächste Stufe das durch die Addieranordnung erzeugte Summenbit (S,S ) in eine vorgegebene Stufe (Bn_3) der ein Schieberegister bildenden Stufen einspeichern.109814/1941Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86059269A | 1969-09-24 | 1969-09-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2046685A1 true DE2046685A1 (de) | 1971-04-01 |
Family
ID=25333563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702046685 Pending DE2046685A1 (de) | 1969-09-24 | 1970-09-22 | Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl |
Country Status (8)
Country | Link |
---|---|
US (1) | US3579267A (de) |
JP (1) | JPS4814617B1 (de) |
CH (1) | CH529382A (de) |
DE (1) | DE2046685A1 (de) |
FR (1) | FR2062982B1 (de) |
GB (1) | GB1318752A (de) |
NL (1) | NL7014044A (de) |
SE (1) | SE355878B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53667B2 (de) * | 1971-10-23 | 1978-01-11 | ||
NL7206062A (de) * | 1972-05-04 | 1973-11-06 | ||
JPS5189320U (de) * | 1975-01-14 | 1976-07-16 | ||
US4638300A (en) * | 1982-05-10 | 1987-01-20 | Advanced Micro Devices, Inc. | Central processing unit having built-in BCD operation |
JPS6340420U (de) * | 1986-09-02 | 1988-03-16 | ||
US9143159B2 (en) | 2012-10-04 | 2015-09-22 | Silminds, Inc. | DPD/BCD to BID converters |
US9134958B2 (en) | 2012-10-22 | 2015-09-15 | Silminds, Inc. | Bid to BCD/DPD converters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2894686A (en) * | 1954-09-01 | 1959-07-14 | Thomas G Holmes | Binary coded decimal to binary number converter |
US3026035A (en) * | 1957-10-07 | 1962-03-20 | Gen Electric | Decimal to binary conversion |
GB869134A (en) * | 1956-09-14 | 1961-05-31 | Emi Ltd | Improvements relating to radix conversion apparatus for digital code signals |
US3185825A (en) * | 1961-05-23 | 1965-05-25 | Ibm | Method and apparatus for translating decimal numbers to equivalent binary numbers |
US3524976A (en) * | 1965-04-21 | 1970-08-18 | Rca Corp | Binary coded decimal to binary conversion |
-
1969
- 1969-09-24 US US860592A patent/US3579267A/en not_active Expired - Lifetime
-
1970
- 1970-09-22 SE SE12872/70A patent/SE355878B/xx unknown
- 1970-09-22 DE DE19702046685 patent/DE2046685A1/de active Pending
- 1970-09-23 NL NL7014044A patent/NL7014044A/xx unknown
- 1970-09-23 GB GB4530770A patent/GB1318752A/en not_active Expired
- 1970-09-23 FR FR7034507A patent/FR2062982B1/fr not_active Expired
- 1970-09-24 JP JP45083709A patent/JPS4814617B1/ja active Pending
- 1970-09-24 CH CH1416770A patent/CH529382A/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US3579267A (en) | 1971-05-18 |
CH529382A (de) | 1972-10-15 |
NL7014044A (de) | 1971-03-26 |
JPS4814617B1 (de) | 1973-05-09 |
FR2062982A1 (de) | 1971-07-02 |
FR2062982B1 (de) | 1975-02-21 |
SE355878B (de) | 1973-05-07 |
GB1318752A (en) | 1973-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE2034841B2 (de) | Matrixanordnung für Digital Rechenanlage | |
DE2046685A1 (de) | Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl | |
DE1499174B1 (de) | Dividiervorrichtung fuer Digitalrechner | |
DE3447729A1 (de) | Verfahren und vorrichtung zur dezimal-multiplikation | |
DE2743575A1 (de) | Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl | |
DE3424078C2 (de) | ||
DE3440680A1 (de) | Verfahren und vorrichtung zur dezimaldivision | |
DE1126163B (de) | Verfahren und Vorrichtung zur Multiplikation | |
DE3302885A1 (de) | Verfahren und vorrichtung zur multiplikation | |
DE1094490B (de) | Verfahren und Anordnung zur Umwandlung von Binaerzahlen in Dezimalzahlen und umgekehrt | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE2321298A1 (de) | Dezimal-binaer-umsetzer | |
DE1549461C3 (de) | ||
DE1524156B2 (de) | Digitale elektronische recheneinrichtung | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE1116923B (de) | Divisionsanordnung fuer Ziffernrechner | |
DE1774483A1 (de) | Binaeres Multiplizierwerk | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE1035943B (de) | Einrichtung zur Konvertierung von Dezimalzahlen in Binaerzahlen oder umgekehrt | |
DE1524177C (de) | Multiplikationseinrichtung zur teilweise parallelen Multiplikation binärer Faktoren |